JP2010010431A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2010010431A
JP2010010431A JP2008168509A JP2008168509A JP2010010431A JP 2010010431 A JP2010010431 A JP 2010010431A JP 2008168509 A JP2008168509 A JP 2008168509A JP 2008168509 A JP2008168509 A JP 2008168509A JP 2010010431 A JP2010010431 A JP 2010010431A
Authority
JP
Japan
Prior art keywords
layer
wiring board
external connection
wiring
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008168509A
Other languages
English (en)
Inventor
Itsuro Shishido
逸朗 宍戸
Masaharu Yasuda
正治 安田
Naoki Miyoshi
直樹 三好
Hiroichi Yamada
博一 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera SLC Technologies Corp
Original Assignee
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera SLC Technologies Corp filed Critical Kyocera SLC Technologies Corp
Priority to JP2008168509A priority Critical patent/JP2010010431A/ja
Publication of JP2010010431A publication Critical patent/JP2010010431A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 搭載する電子部品を長期間にわたり安定して作動させることが可能な薄型で高密度な配線基板を提供すること。
【解決手段】 複数の外部接続パッド5を含む表層の第1の導体層1fと、信号配線1Sを含む内層の第2の導体層1dとが、第1の導体層1fと第2の導体層1dとの間に複数の層間絶縁層2d,2eを挟んで対面するように配設されている配線基板10である。外部接続パッド5と信号配線1Sとの間の距離が遠くなり、例え外部接続パッド5の縁を起点として外部接続パッド5に接する層間絶縁層2eにクラックが発生したとしても、そのクラックが信号配線1Sに到達するまでに長期間を要する。
【選択図】 図1

Description

本発明は、半導体素子等の電子部品を搭載するために用いられる配線基板に関するものである。
従来、半導体素子等の電子部品を搭載するために用いられる高密度多層配線基板として、厚みが0.2〜2.0mm程度のガラス−樹脂板の両面に銅箔から成る配線導体を有するコア基板の前記両面にそれぞれの厚みが10〜100μm程度の樹脂から成る層間絶縁層とめっき膜から成る配線導体とを交互に積層して成るビルドアップ配線基板が知られている。このようなビルドアップ配線基板は、例えば次に述べる方法により製作される。
まず、ガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた絶縁シートを準備する。次にこの絶縁シートの両面に銅箔を貼着するとともに絶縁シート中の熱硬化性樹脂を熱硬化させて両面銅張り板を得る。次にこの両面銅張り板にその上下面を貫通するスルーホールを穿孔するとともに前記スルーホール内壁にめっき膜を被着させて上下面の銅箔をスルーホール内のめっき膜で電気的に接続する。次にスルーホール内を樹脂で充填した後、上下面の銅箔を所定パターンにエッチングすることにより、ガラス−樹脂板の両面に銅箔から成る配線導体を有するコア基板を得る。
次に、このコア基板の上下面にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂に無機絶縁性フィラーを分散させた樹脂フィルムを貼着するとともに樹脂フィルム中の熱硬化性樹脂を熱硬化させて層間絶縁層を形成する。次に前記層間絶縁層にレーザ加工によりビアホールを穿孔するとともにビアホール内を含む層間絶縁層の表面にセミアディティブ法によりめっき膜から成る配線導体を上下面同時に形成する。そしてさらに、次層の層間絶縁層や配線導体の形成を複数回繰り返すことによりガラス−樹脂板の両面に銅箔から成る配線導体を有するコア基板の両面に樹脂から成る層間絶縁層とめっき膜から成る配線導体とを交互に積層して成るビルドアップ配線基板が製作される。
しかしながら、このようなビルドアップ配線基板は、コア基板の両面に樹脂から成る層間絶縁層とめっき膜から成る配線導体とを交互に積層することから、これらの層間絶縁層と配線導体とを順次多層化することにより高密度配線が可能であるものの、コア基板として厚みが0.2〜2.0mm程度のガラス−樹脂板を使用することから、配線基板の全体厚みを薄くすることが困難であるという問題点があった。
そこで、例えば特許文献1には、平坦な主面を有する支持基板上に、導体層と層間絶縁層とを交互に複数積層して導体層と層間絶縁層とから成る配線基板用の積層体を形成し、しかる後、前記積層体を前記支持基板上から剥離することにより、コア基板を必要としない薄型で高密度配線の配線基板を製造する方法が提案されている。
ここで、このようなコア基板を必要としない薄型で高密度配線の配線基板の従来例を図8に示す。図8に示す例は、5層の導体層11a〜11eと4層の層間絶縁層12a〜12dとが順次交互に積層されているとともに上下の最表層にソルダーレジスト層13a,13bが積層されることにより配線基板20が形成されている。上面側表層の導体層11aには配線基板に搭載される半導体素子等の電子部品Eの電極が半田バンプB1を介して電気的に接続される電子部品接続パッド14が形成されている。また、下面側表層の導体層11eには電子部品Eを搭載した配線基板20が実装される外部電気回路基板30の配線導体31に半田ボールB2を介して接続される外部接続パッド15が形成されている。さらに内層の導体層11b〜11cには信号導体11Sを有している。なお、電子部品接続パッド14と外部接続パッド15とはその間の層間絶縁層12a〜12d間に配設された導体層11b〜11dを介して電気的に接続されており、各層間絶縁層12a〜12dを挟んで上下に位置する導体層11a〜11e同士は各層間絶縁層12a〜12dを貫通するビア導体16a〜16dを介して電気的に接続されている。
しかしながら、この従来の配線基板20によると、ガラス−樹脂板からなる剛性の高いコア基板を有していないこと、および各層間絶縁層12a〜12dが薄く撓みやすいことから、その剛性が不十分となりやすい。その結果、電子部品Eを搭載後、配線基板20を外部電気回路基板30に実装して電子部品Eを繰り返し作動させると、電子部品Eが作動時に発生する熱により配線基板20と外部電気回路基板30との間に発生する熱応力により、図9に示すように、外部接続パッド15の縁を起点として外部接続パッド15に接する層間絶縁層12dにクラックCが発生しやすい。このようなクラックCは、内部の導体層11dにおける信号導体11Sにまで短期間のうちに達して信号導体11Sを断線させてしまうので電子部品Eを長期間にわたり安定して作動させることが困難であり、配線基板としての寿命が短いという問題点を有していた。
特開2007−150171公報
本発明の課題は、搭載する電子部品を長期間にわたり安定して作動させることが可能な薄型で高密度な配線基板を提供することにある。
本発明の配線基板は、複数の外部接続パッドを含む表層の第1の導体層と、信号配線を含む内層の第2の導体層とが、前記第1の導体層と第2の導体層との間に複数の層間絶縁層を挟んで対面するように配設されていることを特徴とするものである。
本発明の配線基板によれば、複数の外部接続パッドを含む表層の第1の導体層と、信号配線を含む内層の第2の導体層とが、前記第1の導体層と第2の導体層との間に複数の層間絶縁層を挟んで対面するように配設されていることから、外部接続パッドと信号配線との間の距離が遠くなり、例え外部接続パッドの縁を起点として外部接続パッドに接する層間絶縁層にクラックが発生したとしても、そのクラックが信号配線に到達するまでに長期間を要する。したがって、搭載する半導体素子を長期間にわたり安定して作動させることが可能な薄型で高密度な配線基板を提供することができる。
次に、本発明における配線基板の一実施形態例について、図面を参照して詳細に説明する。図1は、本発明の配線基板を説明するための概略断面図であり、図1において1a〜1fは導体層、2a〜2eは層間絶縁層、3a,3bはソルダーレジスト層、4は電子部品接続パッド、5は外部接続パッド、6a〜6eはビア導体であり、主としてこれらで本実施形態例の配線基板10が構成されている。
本実施形態例の配線基板10は、図1に示すように、厚みが5〜20μm程度の銅からなる6層の導体層1a〜1fと厚みが10〜50μm程度の熱硬化性樹脂からなる5層の層間絶縁層2a〜2eとが順次交互に積層されているとともに上下の最表層に厚みが10〜30μm程度の熱硬化性樹脂からなるソルダーレジスト層3a,3bが積層されることにより形成されている。
導体層1a〜1fは、例えば銅めっき等の良導電性材料から成り、配線基板10に搭載する半導体素子等の電子部品Eの各電極を外部電気回路基板30の配線導体31に電気的に接続する作用をなす。
上面側表層の導体層1aには電子部品接続パッド4が形成されている。この電子部品接続パッド4には電子部品Eの電極が半田バンプB1を介して電気的に接続され、それによって本例の配線基板10に電子部品Eが搭載される。
また、下面側表層の導体層1fには外部接続パッド5が形成されている。この外部接続パッド5は外部電気回路基板30の配線導体31に半田ボールB2を介して電気的に接続され、それによって電子部品Eを搭載する配線基板10が外部電気回路基板30に実装される。
内層に位置する導体層1b〜1eは、電子部品接続パッド4と外部接続パッド5とを電気的に接続するためのものであり、細い帯状の信号配線1Sを含む複数の配線パターンを有している。そしてそれらの配線パターンや電子部品接続パッド4および外部接続パッド5のうち層間絶縁層2a〜2eを挟んで上下に位置する所定のもの同士が層間絶縁層2a〜2eをそれぞれ貫通するビア導体6a〜6eにより電気的に接続されている。
また、層間絶縁層2a〜2eは、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂にシリカやタルク等の無機絶縁性フィラーを分散させた電気絶縁材料から成り、電子部品接続パッド4や外部接続パッド5、あるいは導体層1a〜1fにおける配線パターンの所定のもの同士を電気的に絶縁する作用をなす。
さらに、ソルダーレジスト層3a,3bは、例えばアクリル変性エポキシ樹脂にシリカやタルク等の無機絶縁性フィラーを30〜70質量%程度分散させた電気絶縁材料から成り、上面側における電子部品接続パッド4および下面側における外部接続パッド5の半田バンプB1や半田ボールB2との接合部を画定するとともに配線基板10に対する耐熱性や電気絶縁性を向上させる作用をなす。
なお、このような配線基板10は、まず、図2に示すように、平坦な主面を有する硬質材料から成る支持基板40の主面上に銅箔や銅めっき層等から成る導体層1f用のパターン化されていない金属層1Fを剥離可能となるように接着剤層41を介して被着し、次に、図3に示すように、この金属層1Fの上に層間絶縁層2e用の未硬化樹脂層を積層するとともに熱硬化させた後、レーザ加工を施してビア導体6eを設けるための貫通孔を穿孔して層間絶縁層2eを形成し、次に図4に示すように、層間絶縁層2eの上面および貫通孔内に導体層1eおよびビア導体6eを周知のセミアディティブ法により形成し、次に図5に示すように、同様にして次層の層間絶縁層2d〜2aと導体層1d〜1aおよびビア導体6d〜6aとを順次交互に形成して配線基板10用の積層体を形成し、最後に図6に示すように、支持基板40から配線基板10用の積層体を剥離するとともに導体層1f用の金属層1Fを所定のパターンにエッチングした後、上下面にソルダーレジスト層3a,3bを被着することにより形成される。
そして、本例の配線基板においては、内層の導体層1dが信号配線1Sを含んでおり、この信号配線1Sを含む内層の導体層1dと外部接続パッド5を含む表層の導体層1fとが間に2つの層間絶縁層2d,2eを挟んで対面するように配設されており、このことが重要である。このように信号配線1Sを含む内層の導体層1dと外部接続パッド5を含む表層の導体層1fとが間に2つの層間絶縁層2d,2eを挟んで対面するように配設されていることから、外部接続パッド5と信号配線2Sとの間の距離が遠くなり、例え外部接続パッド5の縁を起点として層間絶縁層2eにクラックが発生したとしても、そのクラックが信号配線2Sに到達するまでに長期間を要する。したがって、搭載する電子部品Eを長期間にわたり安定して作動させることが可能な薄型で高密度な配線基板を提供することができる。
なお、外部接続パッド5と内層の導体層1dの信号導体1Sとの間はこれらの間の層間絶縁層2dおよび2eにそれぞれ設けたビア導体6dおよび6eにより接続されていることが好ましい。この場合、例えば層間絶縁層2dおよび2eをまとめて貫通するビア導体により接続する場合と比較して、ビア導体6dおよび6eのそれぞれのアスペクト比を小さいものとすることができ、ビア導体6dおよび6eの形成が容易なものとなる。
かくして本発明の配線基板によれば、搭載する電子部品を長期間にわたり安定して作動させることが可能な薄型で高密度な配線基板を提供することができる。なお、本発明は、上述の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更が可能であることは言うまでもない。例えば上述の実施形態例では、外部接続パッド5は下面側表層の層間絶縁層1f表面から突出するように形成されていたが、図7に配線基板10Aとして示すように、外部接続パッド5が下面側表層の層間絶縁層1f内に埋没されるように形成されているとともに下面側のソルダーレジスト層3bが省略されていても良い。
は、本発明にかかる配線基板の一実施形態例を説明するための概略断面図である。 は、図1に示す配線基板10の製造方法を説明するための概略断面図である。 は、図1に示す配線基板10の製造方法を説明するための概略断面図である。 は、図1に示す配線基板10の製造方法を説明するための概略断面図である。 は、図1に示す配線基板10の製造方法を説明するための概略断面図である。 は、図1に示す配線基板10の製造方法を説明するための概略断面図である。 は、本発明にかかる配線基板の別の実施形態例を示す概略断面図である。 は、従来の配線基板の例を示す概略断面図である。 は、図8に示す配線基板における問題点を説明するための要部拡大図である。
符号の説明
1a〜1f:導体層
2a〜2e:層間絶縁層
3:ソルダーレジスト層
4:電子部品接続パッド
5:外部接続パッド
6a〜6e:ビア導体
10,10A:配線基板

Claims (1)

  1. 複数の外部接続パッドを含む表層の第1の導体層と、信号配線を含む内層の第2の導体層とが、前記第1の導体層と第2の導体層との間に複数の層間絶縁層を挟んで対面するように配設されていることを特徴とする配線基板。
JP2008168509A 2008-06-27 2008-06-27 配線基板 Pending JP2010010431A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008168509A JP2010010431A (ja) 2008-06-27 2008-06-27 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008168509A JP2010010431A (ja) 2008-06-27 2008-06-27 配線基板

Publications (1)

Publication Number Publication Date
JP2010010431A true JP2010010431A (ja) 2010-01-14

Family

ID=41590560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008168509A Pending JP2010010431A (ja) 2008-06-27 2008-06-27 配線基板

Country Status (1)

Country Link
JP (1) JP2010010431A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521962A (ja) * 1991-07-15 1993-01-29 Matsushita Electric Ind Co Ltd 多層プリント配線板
JP2003174257A (ja) * 2001-12-07 2003-06-20 Hitachi Chem Co Ltd 配線板及びその製造方法、半導体搭載用基板及びその製造方法、半導体パッケージ及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521962A (ja) * 1991-07-15 1993-01-29 Matsushita Electric Ind Co Ltd 多層プリント配線板
JP2003174257A (ja) * 2001-12-07 2003-06-20 Hitachi Chem Co Ltd 配線板及びその製造方法、半導体搭載用基板及びその製造方法、半導体パッケージ及びその製造方法

Similar Documents

Publication Publication Date Title
US8461459B2 (en) Flex-rigid wiring board and method for manufacturing the same
JP6200178B2 (ja) 電子部品内蔵基板及びその製造方法
US9554462B2 (en) Printed wiring board
JP2008198999A (ja) 電子素子内蔵印刷回路基板及びその製造方法
KR101441236B1 (ko) 배선판의 제조 방법, 배선판 및 비아의 구조
JP2005129884A (ja) 層間電気接続が向上された多層印刷回路基板及びその作製方法
US20140116759A1 (en) Printed wiring board and method for manufacturing printed wiring board
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
US20150257268A1 (en) Printed wiring board and method for manufacturing printed wiring board
TW201444440A (zh) 配線基板及其製造方法
JP2008311612A (ja) 多層プリント基板およびその製造方法
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2010123829A (ja) プリント配線板とその製造方法
TWM497402U (zh) 多層線路板
JP4485975B2 (ja) 多層フレキシブル回路配線基板の製造方法
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2008091603A (ja) ビルドアップ配線板
KR101159218B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP4482613B2 (ja) 多層配線基板の製造方法
JP2010010431A (ja) 配線基板
JP2010123830A (ja) プリント配線板とその製造方法
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP4347143B2 (ja) 回路基板およびその製造方法
JP2007280996A (ja) 多層プリント配線基板
KR101108816B1 (ko) 다층 인쇄회로기판 및 이의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20110125

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20120518

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20120524

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121001