JP2008091603A - ビルドアップ配線板 - Google Patents
ビルドアップ配線板 Download PDFInfo
- Publication number
- JP2008091603A JP2008091603A JP2006270387A JP2006270387A JP2008091603A JP 2008091603 A JP2008091603 A JP 2008091603A JP 2006270387 A JP2006270387 A JP 2006270387A JP 2006270387 A JP2006270387 A JP 2006270387A JP 2008091603 A JP2008091603 A JP 2008091603A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- build
- core substrate
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】コア層のスルーホールとビルドアップ層のビアの各々の金属層を接触させることで放熱性の高いビルドアップ配線板を提供する。
【解決手段】絶縁層1にビア2が形成されこれらのビア2内に層間接続するための導電性ペースト3が充填されたコア基板4と、このコア基板4の少なくとも一方の面に形成され層間接続するためのビア8が形成されたビルドアップ層5とを有するビルドアップ配線板であって、前記コア基板4の各絶縁層1には導電性ペースト3によって層間接続されるためのビア2が形成されるとともにコア基板4の全層を貫通するスルーホール6が形成され、前記ビルドアップ層5に形成されたビア8と前記スルーホール6とが、各々に形成された金属層7,9を介して接触している構造であることを特徴とするビルドアップ配線板である。
【選択図】図1
【解決手段】絶縁層1にビア2が形成されこれらのビア2内に層間接続するための導電性ペースト3が充填されたコア基板4と、このコア基板4の少なくとも一方の面に形成され層間接続するためのビア8が形成されたビルドアップ層5とを有するビルドアップ配線板であって、前記コア基板4の各絶縁層1には導電性ペースト3によって層間接続されるためのビア2が形成されるとともにコア基板4の全層を貫通するスルーホール6が形成され、前記ビルドアップ層5に形成されたビア8と前記スルーホール6とが、各々に形成された金属層7,9を介して接触している構造であることを特徴とするビルドアップ配線板である。
【選択図】図1
Description
本発明は産業用および民生用などの各種電子機器に広く用いられているビルドアップ配線板に関するものである。
近年、電子機器の小型化、高性能化に伴い、産業用にとどまらず、広く民生用機器の分野においても、LSI等の半導体チップを高密度に実装できる多層配線基板が安価に供給されることが強く要望されている。このような多層配線基板では微細に配線ピッチで形成された複数層の配線パターン間を高い接続信頼性で電気的に接続できることが重要である。このような市場の要望に対して、多層配線基板の任意の電極を任意の配線パターン位置において、層間接続できるインナービアホール接続法すなわち全層IVH構造樹脂多層基板と呼ばれるものがある。
一方、上記の全層IVH構造多層基板では、ビアホール内にペーストを充填しているため、最外層における微細な配線層の形成およびビアホールの小径化に限界があった。そこで、全層IVH構造多層基板の特徴である任意の電極を任意の配線パターン位置において層間接続できる点を活かしつつ、最外層の微細な配線および小径穴の実現を可能にしたビルドアップ配線板が開発されている。
なお、この発明の出願に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2001−94254号公報
しかしながら全層IVH構造の多層基板では、ビアホールは導電性ペーストを充填して構成され、導電性ペーストは樹脂に導電性の粒子を混合して成り、かつ粒子どうしの接触すなわち点接触により導通をとっているため、ビアホールを通しての基板自体の熱伝導性が低く、大電流対応の基板に適していないという課題を有していた。
また、従来のビルドアップ構造の基板においても、内層が導電性ペーストを充填したビアホールで構成されているため、全層IVH構造と同様に基板の熱伝導性が低いという課題を有していた。
上記目的を達成するために、本発明は、ビアが形成されこのビア内に層間接続するための導電性ペーストが充填されたコア基板と、このコア基板の少なくとも一方の面に形成されたビルドアップ層とを有するビルドアップ配線板であって、前記コア基板の各絶縁層には導電性ペーストによって層間接続されるためのビアが形成されるとともにコア基板の全層を貫通するスルーホールが形成され、前記ビルドアップ層に形成されたビアと前記スルーホールとが、各々に形成された金属層を介して接触している構造であることを特徴とするビルドアップ配線板である。
この構成により、コア基板が任意の電極を任意の配線パターン位置において層間接続できる全層IVH構造を構成するとともに、熱伝導性の良い金属層を介して最外層まで接触しているので、熱伝導性の良好なビルドアップ配線板を得ることができる。
以上のように本発明は、コア基板の全層を貫通するスルーホールが形成され、前記ビルドアップ層に形成されたビアと前記スルーホールとが、各々に形成された金属層を介して接触している構造であることにより、熱伝導性の良好なビルドアップ配線板を実現することができるので、基板自体からも効率よく放熱することができる構成となり、大電流対応基板や、半導体実装基板に使用することが可能となる。
(実施の形態1)
以下、本発明の実施の形態について、本発明の特に請求項1〜5に記載の発明について、図面を参照しながら説明する。
以下、本発明の実施の形態について、本発明の特に請求項1〜5に記載の発明について、図面を参照しながら説明する。
図1は、本発明の実施の形態1におけるビルドアップ配線板の構成を示す断面図である。
図1に示すように、本実施の形態のビルドアップ配線板は、ガラス織布とエポキシ系樹脂等の熱硬化性樹脂の複合材料からなる絶縁層1にビア2が形成され、これらのビア2内に絶縁層1を層間接続するための導電性ペースト3が充填されたコア基板4と、このコア基板4の少なくとも一方の面にビルドアップ層5が形成されている。
さらに本実施の形態では、コア基板4の全層を貫通するスルーホール6が形成され、スルーホール6は、めっき等により壁面からコア基板4の表面に連続して、銅からなる金属層7が形成された構成となっている。
ここで、コア基板4は絶縁層1を層間接続するためにビア2内に導電性ペースト3が充填されているが、このペーストは樹脂に金属の粒子が混合され、粒子どうしの点接触により電気的に接続されているもので熱伝導が悪い。このために電気的には回路構成には無関係であってもスルーホール6を形成し、コア基板4をめっき等により熱伝導のために金属層7を形成する。
またビルドアップ層5には、層間接続するためのビア8が形成され、ビア8内に金属層9が充填されることによりフィルドビアを形成している。このビア8内への金属層9の充填はめっきにより成される。尚、このめっきによる充填は、ビア8がほぼ埋まったフィルドビアであるほうが望ましいが、熱が伝導される構造であれば、完全に埋まっていないコンフォーマルビアであってもよい。
さらに、スルーホール6とビア8が各々に形成された金属層7,9を介して接触した構造となっている。
ここで、本実施の形態のビルドアップ配線板は、スルーホール6の金属層7とビア8の金属層9を介しての放熱性が要求されるので、金属層7,9の厚みは厚い方が良く、具体的には5μm以上が好ましい。
この構成により、コア基板4とビルドアップ層5とが互いに熱伝導性の良好な金属層7,9で接触することになるので、ビルドアップ配線板から発生する熱がコア基板4のスルーホール6の金属層7とビルドアップ層5のビア8の金属層9とを介して容易に放熱することが可能となる。
なお、本実施の形態において、スルーホール6とビア8に形成された各々の金属層7,9は、放熱を目的としているので、それぞれが機械的に接触していれば良く、必ずしも電気的に接触している必要はない。
また、本実施の形態では、金属層7,9に用いる金属を銅としたが、銀や黄銅,青銅など銅化合物のほかに鉄やニッケルなど比較的熱伝導率の大きい金属であっても良い。
本実施の形態では、図2(a)に示すような、1つのスルーホール6に1つのビア8を接触させた形態でも放熱の効果を得ることができるが、図2(b)(c)に示すような、1つのスルーホール6に複数個のビア8を接触させた形態であっても良い。図1では、1つのスルーホールに複数個のビア8を接触させた形態を示している。複数個のビア8を接触させた場合、各々のビアから放熱することが可能となるので、基板の放熱性がさらに向上する。
本実施の形態では、コア基板4に形成するビルドアップ層5は、少なくとも片側の面に形成していれば良いが、両面にビルドアップ層5を形成し、さらに金属層9を有するビア8を形成すればさらに放熱性が向上する。またコア基板4に形成するビルドアップ層5は少なくとも片側に1層形成すればよいが、複数層積層して形成しても良い。複数層形成する場合においては、図1に示すように、スルーホール6の金属層7に接触するビア8から最外層のビア8までが連続して金属層9を介して接触するように形成される構成となる。これによりビルドアップ層のさらなる多層化が可能となるので、設計の自由度が向上するとともに、小型化の対応も可能となる。
また、図3に示すように、スルーホール6のビルドアップ層5に接する面に形成された金属層7が導体パターンとして連続して形成されていれば、この導体パターンの任意の箇所でビア8の金属層9と接触している構成であっても良い。これにより、コア基板4に形成されるパターンの設計自由度を向上させることが可能となる。
また、図4に示すように、本実施の形態のビルドアップ配線板に半導体10を実装した場合においても、半導体10にて発生する熱をビルドアップ配線板側からも放出することができるので、半導体実装の配線板として使用することも可能となる。
また、本実施の形態のビルドアップ層5のビア8は、ビア8内に金属層9を充填したフィルドビアで形成した場合について説明したが、コンフォーマルビアで形成しても良い。
また、本実施の形態において、コア基板4の絶縁層にガラス織布とエポキシ樹脂等の熱硬化性樹脂の複合材料を用いているが、ガラス不織布、アラミド織布、アラミド不織布のいずれか一つとエポキシ系樹脂等の熱硬化性樹脂との複合材、またはガラス織布、ガラス不織布、アラミド織布、アラミド不織布のいずれか一つと全芳香族ポリエステル樹脂等の熱可塑性樹脂との複合材、あるいはフィルム樹脂を用いて絶縁層を形成しても良い。
また、ビルドアップ層5の絶縁材料は、感光性樹脂、熱硬化性樹脂、感光性フィルム、熱硬化性フィルムのいずれかを用いて形成することができる。
以上のように本実施の形態によれば、熱伝導性の良好なビルドアップ配線板を実現することができるので、基板自体からも効率よく放熱することができる構成となり、半導体実装基板に使用することが可能となる。
本発明にかかる多層プリント配線基板の層間接続構造は、高い層間接続信頼性を得ることができるため、微細な配線パターンや半導体実装等のより高い信頼性基準を満足する必要のある半導体パッケージや小型モジュール部品等の実装基板に関する用途に適用できる。
1 絶縁層
2 ビア
3 導電性ペースト
4 コア基板
5 ビルドアップ層
6 スルーホール
7、9 金属層
8 ビア
10 半導体
2 ビア
3 導電性ペースト
4 コア基板
5 ビルドアップ層
6 スルーホール
7、9 金属層
8 ビア
10 半導体
Claims (5)
- 絶縁層にビアが形成されこれらのビア内に層間接続するための導電性ペーストが充填されたコア基板と、このコア基板の少なくとも一方の面に形成され層間接続するためのビアが形成されたビルドアップ層とを有するビルドアップ配線板であって、前記コア基板の各絶縁層には導電性ペーストによって層間接続されるためのビアが形成されるとともにコア基板の全層を貫通するスルーホールが形成され、前記ビルドアップ層に形成されたビアと前記スルーホールとが、各々に形成された金属層を介して接触している構造であることを特徴とするビルドアップ配線板。
- スルーホールに形成される金属層の厚みは、5μm以上である請求項1に記載のビルドアップ配線板。
- 1つのスルーホールと複数個のビアとが各々に形成された金属層を介して接触していることを特徴とする、請求項1に記載のビルドアップ配線板。
- ビルドアップ層が複数層形成されたビルドアップ配線板において、スルーホールに接触するビアから最外層のビアまでが連続して金属層を介して接触するように形成されていることを特徴とする請求項1に記載のビルドアップ配線板。
- 金属層は、銅からなる請求項1に記載のビルドアップ配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006270387A JP2008091603A (ja) | 2006-10-02 | 2006-10-02 | ビルドアップ配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006270387A JP2008091603A (ja) | 2006-10-02 | 2006-10-02 | ビルドアップ配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008091603A true JP2008091603A (ja) | 2008-04-17 |
Family
ID=39375462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006270387A Pending JP2008091603A (ja) | 2006-10-02 | 2006-10-02 | ビルドアップ配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008091603A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010199536A (ja) * | 2009-02-20 | 2010-09-09 | Ibiden Co Ltd | 配線板及びその製造方法 |
JP2015225941A (ja) * | 2014-05-28 | 2015-12-14 | 株式会社村田製作所 | 多層基板 |
KR101758857B1 (ko) | 2014-10-24 | 2017-07-18 | 삼성전기주식회사 | 인쇄회로기판, 그 제조방법 및 모듈 |
JP2018148241A (ja) * | 2018-06-28 | 2018-09-20 | 株式会社村田製作所 | フレキシブル多層基板と回路基板の接合構造、フレキシブル多層基板の製造方法、およびフレキシブル多層基板と回路基板の接合方法 |
-
2006
- 2006-10-02 JP JP2006270387A patent/JP2008091603A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010199536A (ja) * | 2009-02-20 | 2010-09-09 | Ibiden Co Ltd | 配線板及びその製造方法 |
US8525041B2 (en) | 2009-02-20 | 2013-09-03 | Ibiden Co., Ltd. | Multilayer wiring board and method for manufacturing the same |
JP2015225941A (ja) * | 2014-05-28 | 2015-12-14 | 株式会社村田製作所 | 多層基板 |
KR101758857B1 (ko) | 2014-10-24 | 2017-07-18 | 삼성전기주식회사 | 인쇄회로기판, 그 제조방법 및 모듈 |
JP2018148241A (ja) * | 2018-06-28 | 2018-09-20 | 株式会社村田製作所 | フレキシブル多層基板と回路基板の接合構造、フレキシブル多層基板の製造方法、およびフレキシブル多層基板と回路基板の接合方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI437949B (zh) | A wiring board provided with an electronic component, and a heat dissipation method of a wiring board provided with an electronic component | |
JP6221221B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
US9554462B2 (en) | Printed wiring board | |
JP2009021627A (ja) | メタルコア多層プリント配線板 | |
CN104869753A (zh) | 印刷电路板及其制造方法 | |
US20140116759A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
KR100747022B1 (ko) | 임베디드 인쇄회로기판 및 그 제작방법 | |
JP2007128929A (ja) | メタルコア基板及びその製造方法並びに電気接続箱 | |
JP2008091603A (ja) | ビルドアップ配線板 | |
KR100648971B1 (ko) | 임베디드 인쇄회로기판의 제조방법 | |
JP2008166456A (ja) | 配線基板及びその製造方法 | |
JP2007096186A (ja) | 回路基板および回路基板の製造方法 | |
JP2006253347A (ja) | 多層フレキシブル回路配線基板及びその製造方法 | |
JP2009231431A (ja) | 多層プリント配線板およびこれを用いた半導体装置 | |
JP2007280996A (ja) | 多層プリント配線基板 | |
KR101159218B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
JP4761200B2 (ja) | コントローラ | |
KR100657406B1 (ko) | 다층 인쇄회로기판 제조방법 | |
JP4347143B2 (ja) | 回路基板およびその製造方法 | |
JP2007201034A (ja) | 多層配線基板の層間接続構造 | |
JP2015005717A (ja) | 硬軟性印刷回路基板及びその製造方法 | |
JP4961945B2 (ja) | 多層プリント配線基板とその製造方法 | |
CN113365443B (zh) | 具内埋散热件的电路板及其制作方法 | |
JP2004289006A (ja) | カーボンアルミ芯基板 | |
JP2007096187A (ja) | 回路基板および回路基板の製造方法 |