CN105578710B - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN105578710B
CN105578710B CN201510642475.5A CN201510642475A CN105578710B CN 105578710 B CN105578710 B CN 105578710B CN 201510642475 A CN201510642475 A CN 201510642475A CN 105578710 B CN105578710 B CN 105578710B
Authority
CN
China
Prior art keywords
glass plate
core
circuit board
printed circuit
groove portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510642475.5A
Other languages
English (en)
Other versions
CN105578710A (zh
Inventor
曹硕铉
白龙浩
高永宽
吴隆
高永国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN105578710A publication Critical patent/CN105578710A/zh
Application granted granted Critical
Publication of CN105578710B publication Critical patent/CN105578710B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15323—Connection portion the connection portion being formed on the die mounting surface of the substrate being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Ceramic Engineering (AREA)

Abstract

提供一种印刷电路板及其制造方法。所述印刷电路板包括：芯部，包括玻璃板以及设置在玻璃板的上表面和下表面上的树脂层；布线层，设置在芯部的上部和下部中的至少一个上。所述芯部包括从玻璃板的上表面贯穿到玻璃板的下表面同时与芯部的侧表面分开预定距离的槽部。

Description

印刷电路板及其制造方法
本申请要求于2014年11月5日在韩国知识产权局提交的第10-2014-0153186号韩国专利申请的优先权和权益，该韩国专利申请的公开内容通过引用包含于此。
技术领域
本公开涉及一种印刷电路板及其制造方法。
背景技术
随着印刷电路板已经随着时间而逐渐变得更纤薄，已经使制造印刷电路板时出现的诸如翘曲、扭曲等的变形的程度增大。为了防止这样的变形，提出一种使玻璃板嵌在印刷电路板的芯部中的玻璃芯结构。
发明内容
本公开的一方面可提供一种能够防止在切割玻璃板时出现的裂纹扩展到玻璃板的内部的印刷电路板。
根据本公开的一方面，一种印刷电路板可包括：芯部，包括玻璃板以及设置在玻璃板的上表面和下表面上的树脂层；布线层，设置在芯部的上部和下部中的至少一个上，其中，贯穿玻璃板以将玻璃板的侧表面和内部彼此分开的槽部可连续地形成。
根据本公开的另一方面，一种制造印刷电路板的方法可包括：在玻璃板的上表面和下表面中的一个表面上形成树脂层；形成从玻璃板的上表面贯穿到玻璃板的下表面同时与玻璃板的切割区域分开预定距离的槽部孔；通过在玻璃板的另一表面上形成树脂层来形成芯部；在芯部的上部和下部中的至少一个上形成布线层；通过沿着切割区域切割芯部形成印刷电路板单元。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其它方面、特点和其它优点将会被更清楚地理解，在附图中：
图1A和图1B是示出根据本公开的示例性实施例的印刷电路板的结构的截面图；
图2至图4是示出根据本公开的其它示例性实施例的印刷电路板的结构的截面图；
图5A至图5D是示出根据示例性实施例的制造印刷电路板的芯部的过程的示图；
图6A至图6F是顺序地示出根据示例性实施例的制造印刷电路板的芯部的过程的示图。
具体实施方式
在下文中，将参照附图详细地描述本公开的实施例。
然而，本公开可按照很多不同的形式来体现，并不应该被解释为局限于在此阐述的实施例。确切地说，提供这些实施例，以使本公开将是彻底的和完整的，并且将把本公开的范围充分地传达给本领域技术人员。
在附图中，为了清晰起见，可夸大元件的形状和尺寸，并且相同的标号将始终用于表示相同或相似的元件。
印刷电路板
图1A是示出根据本公开的示例性实施例的印刷电路板的结构的侧部截面图，图1B是沿图1A的A-A’线截取的截面图。
参照图1A和图1B，根据示例性实施例的印刷电路板1000可包括芯部100，其中，芯部100包括玻璃板10以及设置在玻璃板10的上表面和下表面上的树脂层11和12。芯部100可包括槽部15，其中，槽部15从玻璃板10的上表面贯穿到玻璃板10的下表面，同时与芯部100的侧表面分开预定距离。槽部15可连续地形成为将玻璃板10的侧表面和内部分开。
玻璃板10可暴露于芯部100的侧表面。根据本公开的示例性实施例的印刷电路板1000可具有形成为与玻璃板10的暴露表面(即，芯部100的侧表面)分开预定距离的槽部15。
玻璃板10可包括玻璃(为非晶形固体)。
本公开的示例性实施例中的玻璃所使用的材料可包括例如纯二氧化硅(大约100％的SiO2)、钠钙玻璃、硼硅酸盐玻璃、铝硅酸盐玻璃等。然而，玻璃材料不限于硅基玻璃。例如，也可使用诸如氟化物玻璃、磷酸盐玻璃、硫属玻璃等的可选的玻璃材料。
此外，为了形成具有特定物理特性的玻璃，还可包含其他添加剂。添加剂可包含镁(Mg)、钙(Ca)、锰(Mn)、铝(Al)、铅(Pb)、硼(B)、铁(Fe)、铬(Cr)、钾(K)、硫(S)和/或锑(Sb)以及碳酸钙(例如，石灰)和/或碳酸钠(例如，苏打)，以及上述元素和其它元素的碳酸盐和/或氧化物。
在将玻璃板切割为包括在印刷电路板单元中的制造过程中，玻璃板的切割区域上会出现裂纹，并且裂纹会扩展到玻璃板的内部。
根据示例性实施例，槽部15可形成为与玻璃板10的暴露表面(即，芯部100的侧表面)分开预定距离，从而可防止当切割玻璃板时玻璃板中出现的裂纹扩展到玻璃板的内部。
槽部15可填充有树脂。
树脂可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂等。
填充槽部15的树脂可与形成树脂层11和12的树脂一体化。
由于树脂层11和12可形成在玻璃板10的上表面和下表面上，同时，槽部15可填充有形成树脂层11和12的树脂，因此填充槽部15的树脂可与形成树脂层11和12的树脂一体化。
树脂层11和12可包括诸如环氧树脂的热固性树脂或诸如聚酰亚胺的热塑性树脂。此外，可将诸如玻璃织物的织物增强材料浸在上述树脂中，以形成例如半固化片。
槽部15可沿着芯部100的侧表面形成，同时与芯部100的侧表面分开预定距离。
槽部15可沿着芯部100的侧表面形成，同时与芯部100的侧表面分开预定距离，从而可防止当切割玻璃板时玻璃板的暴露表面(即，芯部100的侧表面)上出现的裂纹扩展到玻璃板的内部。
在另一实施例中，玻璃板的侧表面可由树脂覆盖，使得玻璃板不会向外暴露，从而当切割玻璃板时玻璃板上不会出现裂纹，考虑到树脂会分散，会需要槽部形成为具有相对更宽的宽度。因此，覆盖玻璃板的薄树脂层不会填充整个槽部，从而会出现空隙。
然而，根据本公开的示例性实施例，虽然槽部15形成为具有相对窄的宽度，但是可防止玻璃板的暴露表面上出现的裂纹扩展到玻璃板的内部。此外，由于槽部15形成为具有相对窄的宽度，因此槽部15可仅使用覆盖玻璃板的薄树脂层来填充，并且槽部15可相对良好地填充有树脂。此外，由于槽部15形成为具有窄的宽度，因此为了形成槽部去除相对小的区域的玻璃板即可，从而可减少处理玻璃板所耗费的时间，可降低制造成本，并且在制造过程中板(panel)的稳定性可以良好。
槽部15可沿着芯部100的四个侧表面设置。
当将玻璃板切割为印刷电路板单元时，玻璃板的切割区域上会出现裂纹。然而，可通过沿着芯部100的四个侧表面(切割区域)形成槽部15来防止裂纹扩展到玻璃板的内部。
布线层210和220以及绝缘层110可设置在芯部100的上部和下部上。
绝缘层110可由诸如环氧树脂的热固性树脂或诸如聚酰亚胺的热塑性树脂形成。此外，浸在上述树脂中的诸如玻璃织物或无机填料的增强材料(例如，半固化片)可用于形成绝缘层110。
可不受限制地使用布线层210和220的材料，只要所述材料是导电金属即可。例如，可使用铜(Cu)。
设置在芯部100的一个表面上的第一布线层210和设置在芯部100的与芯部100的所述一个表面相反的另一表面上的另一第一布线层210可通过贯穿芯部100的过孔150彼此连接。
此外，设置在芯部100的一个表面上的第一布线层210和设置在绝缘层110的一个表面上的第二布线层220可通过贯穿绝缘层110的过孔250彼此连接。
过孔150和250可由与形成布线层210和220的材料相同的材料形成。例如，可使用铜(Cu)，但是过孔150和250的材料不限于此，并且可不受限制地使用任何材料，只要其是导电金属即可。
在这种情况下，虽然一个积聚(build-up)层堆叠在图1A中的芯部100的上部和下部上，但是堆叠在芯部100的上部和下部上的积聚层的数量不限于此，并且两个或更多个积聚层可设置在芯部100的一个表面上。
阻焊剂300可设置在印刷电路板1000的表面上，以使用于外部端子连接焊盘的布线图案从第二布线层220(为最外层的布线层)暴露。
焊料凸起350可设置在用于外部端子连接焊盘的暴露的布线图案上，半导体芯片500可安装在焊料凸起350上。
图2至图4是示出根据本公开的其它示例性实施例的印刷电路板的结构的截面图。
参照图2，根据本公开的另一实施例的印刷电路板1000还可包括设置在玻璃板10上的内部电路层20。
内部电路层20可通过布线图案、导体、电容器、电阻器等来实现。内部电路层20可通过过孔(未示出)连接到设置在芯部100的一个表面上的布线层210。
除了内部电路层20之外，可同样地应用与根据以上描述的示例性实施例的印刷电路板的构造重复的构造。
参照图3，根据本公开的另一示例性实施例的印刷电路板1000还可包括设置在玻璃板10与内部电路层20之间的粘结层21。
粘结层21可被设置为提高玻璃板10与内部电路层20之间的粘结力。可不受限制地使用任何层，只有其提高玻璃板10与内部电路层20之间的粘结力即可。例如，可使用诸如环氧树脂层的树脂层。
除了粘结层21之外，可同样地应用与根据以上描述的示例性实施例的印刷电路板的构造重复的构造。
参照图4，根据本公开的另一示例性实施例的印刷电路板1000还可包括设置在贯穿芯部100的过孔150与玻璃板10之间的保护层155。
保护层155可被设置为缓和玻璃板10与过孔150的热膨胀系数的差异。可不受限制地使用可缓和玻璃板10与过孔150的热膨胀系数的差异的任何层。例如，可使用诸如钛(Ti)层的金属层或诸如环氧树脂的树脂层。
除了保护层155之外，可同样地应用与根据以上描述的示例性实施例的印刷电路板的构造重复的构造。
制造印刷电路板的方法
图5A至图5D是示出根据本公开的示例性实施例的制造印刷电路板的芯部的过程的示图。
参照图5A，首先，可将玻璃板10堆叠在树脂层12上。
玻璃板10可包括纯二氧化硅(大约100％的SiO2)、钠钙玻璃、硼硅酸盐玻璃、铝硅酸盐玻璃等，并且玻璃板100的材料不限于硅基玻璃。例如，也可使用诸如氟化物玻璃、磷酸盐玻璃、硫属玻璃等的可选的玻璃材料。
可在玻璃板10上设置多个印刷电路板单元的区域，当将玻璃板10切割为各个印刷电路板单元时，被切割的区域可被设置为位于玻璃板10上的多个印刷电路板单元的区域之间。
参照图5B，可形成槽部孔31，其中，槽部孔31从玻璃板10的上表面贯穿到玻璃板10的下表面，同时与切割区域分开预定距离。
槽部孔31可沿着玻璃板10的切割区域连续地形成，同时与玻璃板10的切割区域分开预定距离。
在将玻璃板10切割为印刷电路板单元的制造过程中，玻璃板10的切割区域上会出现裂纹。因此，槽部孔31可沿着玻璃板10的切割区域形成，以防止当切割玻璃板10时裂纹扩展到玻璃板10的内部。
可利用机械钻孔、激光钻孔、喷砂、化学蚀刻等形成槽部孔31，但是不具体地限定于此。
参照图5C，可在玻璃板10的上表面上形成树脂层11。
树脂层11可由诸如环氧树脂的热固性树脂或诸如聚酰亚胺的热塑性树脂形成。此外，可将诸如玻璃织物的织物增强材料浸在上述树脂中，以形成例如半固化片。
参照图5D，可通过如下形成芯部10：在玻璃板10的上表面上形成树脂层11，然后加热并压缩树脂层11，以将树脂层11堆叠在玻璃板10上，随着形成树脂层11的树脂可填充在槽部孔31中，同时可形成槽部15。
由于树脂层11可堆叠在玻璃板10的上表面上，同时槽部孔31可填充有形成树脂层11的树脂，因此形成槽部15的树脂可与形成树脂层11的树脂一体化。
根据本公开的示例性实施例，虽然槽部15形成为具有相对小的宽度，但是可防止玻璃板的切割区域上出现的裂纹扩展到玻璃板的内部。此外，由于槽部15形成为具有相对小的宽度，因此槽部可仅使用覆盖玻璃板的薄树脂层的树脂来填充，并且槽部15可相对良好地填充有树脂。此外，由于槽部15可形成为具有相对小的宽度，因此为了形成槽部15可去除相对小区域的玻璃板即可，从而可减少处理玻璃板所需的时间，可降低制造成本，并且制造过程中的板稳定性可以良好。
在堆叠树脂层11之后，可在芯部100中形成贯穿芯部100的通孔32。
图6A至图6F是顺序地示出根据本公开的示例性实施例的制造印刷电路板的过程的示图。
参照图6A，可通过使用导电金属填充通孔32来形成过孔150，并且可在芯部100的一个表面和另一表面上形成通过过孔150彼此连接的第一布线层210。
可例如通过利用诸如镀覆工艺的工艺来执行使用导电金属填充并形成第一布线层210的步骤，并且可不受限制地使用具有良好导电性的任何金属作为导电金属。例如，可使用铜(Cu)。
参照图6B，可在第一布线层210上形成绝缘层110。
绝缘层110可由诸如环氧树脂的热固性树脂或诸如聚酰亚胺的热塑性树脂形成。此外，可使用浸在上述树脂中的诸如玻璃纤维或无机填料的增强材料(例如，半固化片)来形成绝缘层110。
参照图6C，可在绝缘层110中形成贯穿绝缘层110的通孔35。
可利用机械钻孔、激光钻孔、喷砂等形成通孔35，但是不具体地限定于此。
参照图6D，可通过使用导电金属填充通孔35来形成过孔250，并且可在绝缘层110上形成通过过孔250连接到第一布线层210的第二布线层220。
可例如通过利用诸如镀覆工艺的工艺来执行使用导电金属填充并形成第二布线层220的步骤，并且可不受限制地使用具有良好导电性的任何金属作为导电金属。例如，可使用铜(Cu)。
可通过重复形成过孔250和第二布线层220的过程在芯部100的一个表面上形成两个或更多个积聚层(未示出)。
参照图6E，可形成阻焊剂300，以使用于外部端子连接焊盘的布线图案从第二布线层220(为最外层的布线层)暴露，并且可在暴露的布线图案上形成能够使半导体芯片位于其上的焊料凸起350，以用于外部端子连接焊盘。
参照图6F，可通过沿着切割区域C切割制造的堆叠基板来形成印刷电路板1000。
在这种情况下，可切割玻璃板10，并且玻璃板10可暴露于芯部100的侧表面。
在将玻璃板10切割为印刷电路板单元的制造过程中，切割区域C(即，玻璃板10的暴露表面)上出现的裂纹会扩展到玻璃板的内部。根据本公开的示例性实施例，可通过形成与玻璃板10的暴露表面分开预定距离的槽部15来防止在切割玻璃板10时出现的裂纹扩展到玻璃板10的内部。
由于其它特征与根据上面描述的示例性实施例的印刷电路板的特征相同，因此将省略其它特征的描述。
如上所述，根据本公开的示例性实施例，印刷电路板可防止当切割玻璃板时纹裂移动到玻璃板中。
虽然上面已示出并描述了示例性实施例，但对于本领域技术人员将明显的是，在不脱离由利要求限定的本发明的范围的情况下，可做出修改和变型。

Claims (12)

1.一种印刷电路板，包括：
芯部，包括玻璃板以及设置在玻璃板的上表面和下表面上的树脂层；
布线层，设置在芯部的上部和下部中的至少一个上；
槽部，贯穿玻璃板且连续地形成为将玻璃板的侧表面和内部彼此分开；并且
所述槽部与芯部的侧表面分开预定距离，使得玻璃板的内部通过填充于槽部中的树脂而与玻璃板的侧表面完全分开，并且玻璃板以连续连接的形式暴露于芯部的侧表面。
2.如权利要求1所述的印刷电路板，其中，所述槽部沿着芯部的侧表面形成。
3.如权利要求1所述的印刷电路板，其中，所述树脂层包含织物增强材料。
4.如权利要求2所述的印刷电路板，其中，填充槽部的树脂与形成树脂层的树脂一体化。
5.如权利要求1所述的印刷电路板，所述印刷电路板还包括设置在玻璃板上的内部电路层。
6.如权利要求5所述的印刷电路板，所述印刷电路板还包括设置在玻璃板与内部电路层之间的粘结层。
7.如权利要求1所述的印刷电路板，所述印刷电路板还包括：
过孔，贯穿玻璃板；
保护层，设置在玻璃板与过孔之间。
8.一种印刷电路板，所述印刷电路板具有形成在芯部的上表面和下表面上的布线层和绝缘层，所述芯部包括：
玻璃板；
树脂层，设置在玻璃板的上表面和下表面上；
槽部，从玻璃板的上表面贯穿到玻璃板的下表面，
其中，所述槽部沿着芯部的侧表面连续地形成并且与芯部的侧表面分开预定距离，
其中，玻璃板的内部通过填充于所述槽部中的树脂而与玻璃板的侧表面完全分开，并且玻璃板以连续连接的形式暴露于芯部的侧表面。
9.如权利要求8所述的印刷电路板，其中，所述槽部沿着芯部的四个侧表面设置。
10.一种制造印刷电路板的方法，所述方法包括：
在玻璃板的上表面和下表面中的一个表面上形成树脂层；
沿着玻璃板的切割区域连续地形成从玻璃板的上表面贯穿到玻璃板的下表面同时与玻璃板的切割区域分开预定距离的槽部孔；
通过按照玻璃板的内部通过填充于槽部孔中的树脂而与玻璃板的侧表面完全分开的方式在玻璃板的另一表面上形成树脂层来形成芯部；
在芯部的上部和下部中的至少一个上形成布线层；
通过按照玻璃板以连续连接的形式暴露于切割表面上的方式沿着切割区域切割芯部形成印刷电路板单元。
11.如权利要求10所述的制造印刷电路板的方法，其中，在使用树脂填充槽部孔的步骤中，通过将树脂层堆叠在玻璃板的另一表面上来使槽部孔填充有树脂层的树脂。
12.如权利要求10所述的制造印刷电路板的方法，其中，在沿着切割区域切割芯部的步骤中，通过切割芯部来使玻璃板暴露于芯部的侧表面。
CN201510642475.5A 2014-11-05 2015-09-30 印刷电路板及其制造方法 Active CN105578710B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0153186 2014-11-05
KR1020140153186A KR102281459B1 (ko) 2014-11-05 2014-11-05 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN105578710A CN105578710A (zh) 2016-05-11
CN105578710B true CN105578710B (zh) 2019-11-05

Family

ID=55854372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510642475.5A Active CN105578710B (zh) 2014-11-05 2015-09-30 印刷电路板及其制造方法

Country Status (4)

Country Link
US (1) US20160128186A1 (zh)
JP (1) JP6168567B2 (zh)
KR (1) KR102281459B1 (zh)
CN (1) CN105578710B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018181678A1 (ja) * 2017-03-30 2018-10-04 太陽誘電株式会社 配線基板及びその製造方法
CN109148633B (zh) * 2018-10-11 2023-08-25 南京索尔玻璃科技股份有限公司 一种光伏组件用超薄增强型玻璃背板、其制备方法及包含它的光伏组件
TWI705536B (zh) * 2018-11-16 2020-09-21 欣興電子股份有限公司 載板結構及其製作方法
CN111246662A (zh) * 2018-11-29 2020-06-05 欣兴电子股份有限公司 载板结构及其制作方法
CN111757593B (zh) * 2020-06-29 2023-12-22 深圳市百柔新材料技术有限公司 玻璃芯板电路板及其制备方法
US20230092740A1 (en) * 2021-09-21 2023-03-23 Intel Corporation Moat protection to prevent crack propagation in glass core substrates or glass interposers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1741267A (zh) * 2004-08-23 2006-03-01 株式会社太空思科 设有多个通路接触装置的衬底
CN1767704A (zh) * 2004-10-28 2006-05-03 富士电机控股株式会社 有机el用密封玻璃基板以及有机el显示器的制造方法
CN103120034A (zh) * 2010-10-08 2013-05-22 日本特殊陶业株式会社 多图案化布线基板及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4023076B2 (ja) * 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
WO2004054340A1 (ja) * 2002-12-11 2004-06-24 Dai Nippon Printing Co., Ltd. 多層配線基板およびその製造方法
US7834274B2 (en) * 2005-12-30 2010-11-16 Industrial Technology Research Institute Multi-layer printed circuit board and method for fabricating the same
JP5297139B2 (ja) * 2008-10-09 2013-09-25 新光電気工業株式会社 配線基板及びその製造方法
JP5193809B2 (ja) * 2008-11-05 2013-05-08 新光電気工業株式会社 配線基板及びその製造方法
KR20110030152A (ko) * 2009-09-17 2011-03-23 삼성전기주식회사 패키지기판 및 그 제조방법
JP5452195B2 (ja) * 2009-12-03 2014-03-26 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
JP5278782B2 (ja) * 2010-06-04 2013-09-04 株式会社村田製作所 集合基板の製造方法
JP6038517B2 (ja) * 2012-07-13 2016-12-07 新光電気工業株式会社 配線基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1741267A (zh) * 2004-08-23 2006-03-01 株式会社太空思科 设有多个通路接触装置的衬底
CN1767704A (zh) * 2004-10-28 2006-05-03 富士电机控股株式会社 有机el用密封玻璃基板以及有机el显示器的制造方法
CN103120034A (zh) * 2010-10-08 2013-05-22 日本特殊陶业株式会社 多图案化布线基板及其制造方法

Also Published As

Publication number Publication date
JP6168567B2 (ja) 2017-07-26
KR20160053715A (ko) 2016-05-13
JP2016092402A (ja) 2016-05-23
US20160128186A1 (en) 2016-05-05
CN105578710A (zh) 2016-05-11
KR102281459B1 (ko) 2021-07-27

Similar Documents

Publication Publication Date Title
CN105578710B (zh) 印刷电路板及其制造方法
KR101629435B1 (ko) 인쇄회로기판 및 그 제조방법
KR101580287B1 (ko) 인쇄회로기판, 인쇄회로기판 스트립 및 그 제조방법
JP5892388B2 (ja) 樹脂封止型モジュール
KR102538908B1 (ko) 인쇄회로기판 및 그 제조방법
US20100097770A1 (en) Printed circuit board and manufacturing method thereof
CN105282969B (zh) 印刷电路板及其制造方法
JP4654133B2 (ja) 配線基板
JP2005039217A (ja) 中間基板
US9386701B2 (en) Electronic component embedded printed circuit board
JP2022159478A5 (ja) キャパシタ内蔵ガラス回路基板
KR102450599B1 (ko) 패키지기판
US20140027167A1 (en) Printed circuit board and method of manufacturing printed circuit board
CN101277591B (zh) 内嵌式电路板及其制造方法
US20150373842A1 (en) Substrate strip, substrate panel, and manufacturing method of substrate strip
CN103400810A (zh) 半导体芯片的层叠封装结构及其制造方法
CN104349610B (zh) 印制电路板子板及印制电路板的制造方法和印制电路板
US9674944B2 (en) Printed circuit board and manufacturing method thereof
CN104284530B (zh) 无芯板工艺制作印制电路板的方法
KR101288163B1 (ko) 무수축 세라믹 기판 및 이의 제조 방법
KR102470168B1 (ko) 패키지기판
JPWO2009011024A1 (ja) 配線基板及びその製造方法
KR101483850B1 (ko) 기판 및 그 제조방법
CN110120353B (zh) 垂直式晶片与水平式晶片的嵌入型封装结构及其制造方法
KR100647021B1 (ko) 전도성 비아를 구비한 저온동시소성세라믹 기판 및 그제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant