CN105828514A - 布线基板 - Google Patents

布线基板 Download PDF

Info

Publication number
CN105828514A
CN105828514A CN201610041081.9A CN201610041081A CN105828514A CN 105828514 A CN105828514 A CN 105828514A CN 201610041081 A CN201610041081 A CN 201610041081A CN 105828514 A CN105828514 A CN 105828514A
Authority
CN
China
Prior art keywords
wiring conductor
insulating barrier
circuit board
groove
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610041081.9A
Other languages
English (en)
Inventor
安田正治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Kyocera Circuit Solutions Inc
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN105828514A publication Critical patent/CN105828514A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0753Insulation
    • H05K2201/0761Insulation resistance, e.g. of the surface of the PCB between the conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0753Insulation
    • H05K2201/0769Anti metal-migration, e.g. avoiding tin whisker growth

Abstract

本发明的布线基板具有:积聚层,层叠有多个绝缘层;沟槽,形成在该多个绝缘层的主面;以及布线导体,填充在该沟槽内,所述布线导体的表面与所述沟槽内填充有布线导体的绝缘层的主面相比位于较低的部位。

Description

布线基板
技术领域
本发明涉及一种具有高密度的微细布线的布线基板。
背景技术
图3中示出具有高密度的微细布线的以往的布线基板C的概略剖视图。布线基板C通过在芯基板41的上下表面层叠积聚(buildup)部42而得到。芯基板41包含芯用的绝缘板43和芯用的布线导体44。积聚部42由积聚用的绝缘层45a~45d、积聚用的布线导体46、以及保护用的阻焊层47构成。在布线基板C的上表面中央部,形成有搭载半导体元件的搭载部48。
芯用的绝缘板43具有从其上表面贯穿至下表面的多个通孔49。芯用的布线导体44在绝缘板43的上下表面以及通孔49内附着。
积聚用的绝缘层45a~45d在芯基板41的两面各层叠有2层。各绝缘层45a~45d具有从其上表面贯穿至下表面的多个通孔50。此外,各绝缘层45a~45d在其表面具有多个沟槽51。积聚用的布线导体46在各绝缘层45a~45d的通孔50内以及沟槽51内附着。布线导体46以与各绝缘层45a~45d的表面成为一个面的方式进行填充。
在上表面侧的最表层的绝缘层45b的表面附着的布线导体46的一部分形成了与半导体元件连接的半导体元件连接焊盘52。在下表面侧的最表层的绝缘层45d的表面附着的布线导体46的一部分形成了与外部的电路基板连接的外部连接焊盘53。
阻焊层47形成在最表层的绝缘层45b及45d的表面。上表面侧的阻焊层47具有将半导体元件连接焊盘52露出的开口部47a。下表面侧的阻焊层47具有将外部连接焊盘53露出的开口部47b。
通过将半导体元件的电极与半导体元件连接焊盘52连接,并将外部连接焊盘53与外部的电路基板的布线导体连接,从而将半导体元件与外部的电路基板电连接。这样的以往的布线基板例如记载在日本特开2006-41029号公报中。
另外,近年来,伴随由便携型的通信设备、音乐播放器所代表的电子设备的小型化、高功能化的发展,对这些电子设备中搭载的布线基板也要求小型化、高功能化。因此,在布线基板中的积聚用的布线导体中,例如宽度以及间隔分别在5μm以下的微细的布线导体以高密度形成。
但是,在以往的布线基板C中,积聚用的布线导体46以与各绝缘层45a~45d的表面成为一个面的方式形成。因此,布线导体46的表面成为和绝缘层45a、45c与45b、45d的界面、绝缘层45b、45d与阻焊层47的界面一致的高度。这些界面在物理上以及化学上是脆弱的,因此金属离子容易在该界面移动。其结果,特别是在如上所述微细的高密度布线中,存在彼此相邻的布线导体间的电气绝缘可靠性降低的问题。
发明内容
本发明的实施方式的课题是提供一种绝缘可靠性优异的高密度布线基板。
本发明的实施方式所涉及的布线基板具有:积聚层,层叠有多个绝缘层;沟槽,形成在该多个绝缘层的主面;以及布线导体,填充在该沟槽内,所述布线导体的表面与所述沟槽内填充有布线导体的绝缘层的主面相比位于较低的部位。
根据本发明的实施方式所涉及的布线基板,在多个绝缘层的主面形成的沟槽的内侧,填充有布线导体。并且,该沟槽内填充的布线导体的表面与填充有布线导体的绝缘层的主面相比,位于较低的部位。因此,即使相邻的布线导体彼此的配置间隔保持不变,也能够使沿着绝缘层间的界面将布线导体彼此连结的界面距离变长。由此,能够确保相邻的布线导体之间的绝缘性。此外,该界面由水平方向的界面和垂直方向的界面构成,通过垂直方向的界面有效地阻止金属离子的移动。其结果,能够提供绝缘可靠性优异的、具有高密度的布线的布线基板。
附图说明
图1是表示本发明的一个实施方式所涉及的布线基板的概略剖视图。
图2是表示本发明的其他实施方式所涉及的布线基板的概略剖视图。
图3是表示以往的布线基板的概略剖视图。
具体实施方式
基于图1对一个实施方式所涉及的布线基板进行说明。图1所示的布线基板A通过在芯基板1的上下表面对积聚部2进行层叠而得到。芯基板1包含芯用的绝缘板3和芯用的布线导体4。积聚部2由积聚用的绝缘层5a~5d、积聚用的布线导体6、以及保护用的阻焊层7构成。另外,布线基板A在其上表面中央部具有搭载半导体元件的搭载部8。
芯用的绝缘板3具有从其上表面贯穿至下表面的多个通孔9。在绝缘板3的上下表面、以及通孔9内,附着有芯用的布线导体4。通孔9内的布线导体4取得绝缘板3的上下表面的布线导体4之间的导通。绝缘板3例如由使玻璃布(glasscloth)浸渍环氧树脂、双马来酰亚胺三嗪树脂等并使其热固化而得到的绝缘材料构成。通孔9例如通过钻孔加工、激光加工、或者喷砂加工形成。
积聚用的绝缘层5a~5d在芯基板1的两面分别层叠有2层。各绝缘层5a~5d具有从其上表面贯穿至下表面的多个通孔10。此外,各绝缘层5a~5d在与芯基板1相反侧的表面具有沟槽11。在通孔10内以及沟槽11内,填充有积聚用的布线导体6。通孔10内的布线导体6取得隔着绝缘层5a~5d位于上下的布线导体6之间的导通、或者取得布线导体6与布线导体4的导通。
绝缘层5a~5d例如由将双马来酰亚胺三嗪树脂、聚酰亚胺树脂等进行热固化而得到的绝缘材料构成。通孔10或者沟槽11例如通过激光加工形成。
布线导体6如上所述在绝缘层5a~5d的通孔10内以及沟槽11内填充。在上表面侧的最表层的绝缘层5b的表面附着的布线导体6的一部分作为与半导体元件连接的半导体元件连接焊盘12起作用。在下表面侧的最表层的绝缘层5d的表面附着的布线导体6的一部分作为与外部的电路基板连接的外部连接焊盘13起作用。布线导体4、6例如由铜箔、镀铜等良导电性金属构成,通过众所周知的减成法、半加成法等形成。
阻焊层7形成在最表层的绝缘层5b及5d的表面。阻焊层7由聚酰亚胺树脂等热固化性树脂形成。上表面侧的阻焊层7具有将半导体元件连接焊盘12露出的开口部7a。下表面侧的阻焊层7具有将外部连接焊盘13露出的开口部7b。
通过将半导体元件的电极与半导体元件连接焊盘12连接,并将外部连接焊盘13与外部的电路基板的布线导体连接,从而将半导体元件与外部的电路基板电连接。
另外,在图1所示的布线基板A中,各绝缘层5a~5d的通孔10内以及沟槽11内的布线导体6的表面和层叠的绝缘层5a与5b的界面、绝缘层5c与5d的界面、绝缘层5b与阻焊层7的界面、以及绝缘层5d与阻焊层7的界面相比,位于芯基板1侧。即,布线导体6的表面并不和填充有布线导体6的绝缘层5a~5d的主面为一个面,与绝缘层5a~5d的主面相比位于较低的部位。虽然也与绝缘层5a~5d的厚度、布线导体6彼此的间隔有关,但布线导体6的表面与绝缘层5a~5d的主面相比,优选位于低0.5~5μm左右的部位。
例如,使布线导体6的表面从边界面起位于芯基板1侧2μm左右。即,通过使布线导体6的表面低2μm左右,例如,在彼此相邻配置的布线导体6之间的间隔为3μm的情况下,能够使沿着绝缘性脆弱的界面将相邻的布线导体彼此连结的界面距离变长至7μm左右。由此,能够确保彼此相邻的布线导体6之间的绝缘性。此外,该界面由水平方向的界面和垂直方向界面构成,由此,通过垂直方向的界面有效地防止金属离子的移动。其结果,能够提供绝缘可靠性优异的、具有高密度的布线的布线基板。
使各绝缘层5a~5d的通孔10内以及沟槽11内的布线导体6的表面和层叠的绝缘层5a与5b的界面、绝缘层5c与5d的界面、绝缘层5b与阻焊层7的界面、以及绝缘层5d与阻焊层7的界面相比位于芯基板1侧的方法,没有特别限定。例如,采用下述方法,即,在各绝缘层5a~5d的表面,在通孔10内以及沟槽11内填充镀铜等良导电性金属之后,对其进行蚀刻而使其厚度减少。
本发明并不限定于上述的一个实施方式,在不脱离本发明的主旨的范围内能够进行各种变更。例如,在上述的一个实施方式中,各绝缘层5a~5d具有1层构造。但是,如图2所示,绝缘层5a~5d也可以分别具有2层构造。在此情况下,使形成沟槽11的部分为无机填料少或不含无机填料的层,使不形成沟槽11的部分为包含较多无机填料的层。
通过采用这样的2层构造,形成在沟槽11中形成的微细且高密度的布线导体6的层不易产生无机填料与绝缘树脂的间隙,能够成为绝缘性更优异的层。另一方面,不形成沟槽11的层通过调整无机填料的种类、量,能够对热膨胀系数等物性值进行控制。如上述所示,通过采用2层构造,得到具有2个优点的布线基板。
此外,例如,在上述的一个实施方式中,示出了具备芯基板1的布线基板A。但是,也可以应用于不具备芯基板1的无芯基板。

Claims (4)

1.一种布线基板,其特征在于,具有:
积聚层,其层叠有多个绝缘层;
沟槽,其形成在该多个绝缘层的主面;以及
布线导体,其填充在该沟槽内,
所述布线导体的表面位于比所述沟槽内填充有布线导体的绝缘层的主面低的部位。
2.根据权利要求1所述的布线基板,所述积聚层由2层的绝缘层形成,在任一个绝缘层的主面都形成所述沟槽,填充有所述布线导体。
3.根据权利要求1所述的布线基板,所述布线基板还包含芯基板,所述积聚层形成在芯基板的至少一个表面。
4.根据权利要求1所述的布线基板,所述多个绝缘层中的至少1层的绝缘层具有2层构造。
CN201610041081.9A 2015-01-26 2016-01-21 布线基板 Pending CN105828514A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015011947 2015-01-26
JP2015-011947 2015-01-26

Publications (1)

Publication Number Publication Date
CN105828514A true CN105828514A (zh) 2016-08-03

Family

ID=56433892

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610041081.9A Pending CN105828514A (zh) 2015-01-26 2016-01-21 布线基板

Country Status (5)

Country Link
US (1) US20160219698A1 (zh)
JP (1) JP2016139775A (zh)
KR (1) KR20160091818A (zh)
CN (1) CN105828514A (zh)
TW (1) TW201639419A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4897676A (en) * 1988-01-05 1990-01-30 Max Levy Autograph, Inc. High-density circuit and method of its manufacture
US20100300737A1 (en) * 2009-05-29 2010-12-02 Ibiden, Co., Ltd. Wiring board and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4897676A (en) * 1988-01-05 1990-01-30 Max Levy Autograph, Inc. High-density circuit and method of its manufacture
US20100300737A1 (en) * 2009-05-29 2010-12-02 Ibiden, Co., Ltd. Wiring board and method for manufacturing the same
CN102293071A (zh) * 2009-05-29 2011-12-21 揖斐电株式会社 线路板及其制造方法

Also Published As

Publication number Publication date
TW201639419A (zh) 2016-11-01
KR20160091818A (ko) 2016-08-03
JP2016139775A (ja) 2016-08-04
US20160219698A1 (en) 2016-07-28

Similar Documents

Publication Publication Date Title
US8642897B2 (en) Wiring board and method for manufacturing the same
KR101629435B1 (ko) 인쇄회로기판 및 그 제조방법
TWI526128B (zh) 多層基板及其製造方法
US9554462B2 (en) Printed wiring board
JP5607710B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP5182448B2 (ja) 部品内蔵基板
JP6168567B2 (ja) 印刷回路基板及びその製造方法
KR20150138059A (ko) 배선 기판
CN105828514A (zh) 布线基板
US20160219690A1 (en) Wiring board
KR20170019693A (ko) 방열부재 및 이를 구비한 인쇄회로기판
JP4511245B2 (ja) 回路装置
JP5808055B2 (ja) 配線基板
CN106998621B (zh) 布线基板
JP5992825B2 (ja) 配線基板
JP7010727B2 (ja) 配線基板
KR20170087765A (ko) 인쇄회로기판
KR102426111B1 (ko) 임베디드 인쇄회로기판
KR102194719B1 (ko) 패키지 기판 및 이를 이용한 패키지
JP2018081972A (ja) 配線基板
JP2005340581A (ja) 回路装置
JP2015103779A (ja) 配線基板
JP2013131618A (ja) 配線基板
JP2018032653A (ja) 配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160803

WD01 Invention patent application deemed withdrawn after publication