KR100759193B1 - 다층 인쇄회로기판의 제조방법 및 이에 의해 제조된 다층인쇄회로기판 - Google Patents

다층 인쇄회로기판의 제조방법 및 이에 의해 제조된 다층인쇄회로기판 Download PDF

Info

Publication number
KR100759193B1
KR100759193B1 KR1020050079885A KR20050079885A KR100759193B1 KR 100759193 B1 KR100759193 B1 KR 100759193B1 KR 1020050079885 A KR1020050079885 A KR 1020050079885A KR 20050079885 A KR20050079885 A KR 20050079885A KR 100759193 B1 KR100759193 B1 KR 100759193B1
Authority
KR
South Korea
Prior art keywords
conductive metal
metal paste
circuit board
printed circuit
resin
Prior art date
Application number
KR1020050079885A
Other languages
English (en)
Other versions
KR20070027926A (ko
Inventor
민현성
정우재
Original Assignee
주식회사 엘지화학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학 filed Critical 주식회사 엘지화학
Priority to KR1020050079885A priority Critical patent/KR100759193B1/ko
Publication of KR20070027926A publication Critical patent/KR20070027926A/ko
Application granted granted Critical
Publication of KR100759193B1 publication Critical patent/KR100759193B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/035Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils

Abstract

본 발명은 다층 인쇄회로기판의 제조방법 및 이에 의해 제조된 다층 인쇄회로기판에 관한 것으로, 상세하게는 도전성 금속 페이스트와 유도가열방식을 이용함으로써 비아홀 위에 직접 부품을 실장하거나, 비아홀을 세로로 배열이 가능한 스택 비아홀 구조와 전층 비아홀 구조가 가능한 다층 인쇄회로기판의 제조방법에 관한 것이다.

Description

다층 인쇄회로기판의 제조방법 및 이에 의해 제조된 다층 인쇄회로기판{Manufacturing method of multi-layered printed circuit board and multi-layered printed circuit board manufactured by the same}
도 1a 내지 도 1d는 본 발명에 따른 도전성 금속 페이스트와 유도가열방식을 이용하여 빌드업 인쇄회로기판의 제조방법의 일 예를 각 단계별로 나타낸 도이다.
도 2는 본 발명에 따른 도전성 금속 페이스트와 유도가열방식을 이용하여 빌드업 인쇄회로기판의 제조방법의 흐름도이다.
도 3a 내지 도 3f는 본 발명에 따른 또다른 일 예의 도전성 금속 페이스트와 유도가열방식을 이용하여 일괄적층 인쇄회로기판의 제조방법을 각 단계별로 나타낸 도이다.
도 4는 본 발명에 따른 도전성 금속 페이스트와 유도가열방식을 이용하여 일괄적층 인쇄회로기판의 제조방법의 흐름도이다.
본 발명은 층간 도통을 위한 다층 인쇄회로기판의 제조방법 및 이에 의해 제조된 다층 인쇄회로기판에 관한 것이다.
최근 전자기기는 점점 고성능화, 고기능화, 소형화가 요구되고 있으며, 이러한 요구를 만족시키기 위해 인쇄회로기판의 제조기술로 BVH(Blind Via Hole)를 이용하는 빌드업(Build-up) 기판 제조기술이 적용되고 있다. 빌드업 기판 제조기술은 내층 기판을 순차적으로 적층해야 한다는 단점이 있으나, PTH(Plated Through Hole)가 전층을 통과하는데 비해 BVH는 원하는 층만을 도통시킬 수 있고, PTH에 비해 홀의 직경이 작기 때문에 회로의 고밀도화가 가능하다는 장점이 있다.
최근의 전자기기의 경박단소화 추세가 증가됨에 따라, 비아홀(BVH) 위에 직접 부품을 실장하거나, 비아홀을 세로로 배열하는 기술을 요구하고 있다. 그러나, 현재의 빌드업 기판 제조기술로는 비아홀의 내부가 완전히 메꿔지지 않기 때문에, 비아홀을 도전성 물질로 메꾸거나, 비아홀이 아닌 도전성 돌기로 연결하는 방법이 고안되고 있다.
첫째, 비아홀을 도전성 물질로 메꾸는 방법으로는, 1) 도금으로 메꾸는 방법 또는 2) 도전성 잉크로 메꾸는 방법 등이 있다. 그러나, 도금으로 메꾸는 방법은 현재 개발된 메꿈용 도금액의 건욕주기가 짧고, 도금액의 안정성이 낮은 문제점이 있다. 또한, 도전성 잉크로 메꾸는 방법은 비아홀 내부에 기포가 갇히는 문제가 빈번하게 발생하여 열적 신뢰성에 문제가 있거나, 기포의 탈착이 발생하여 고르지 못한 표면상태로 인해 표면실장시 문제가 되어 생산 기술로 적용되지 못하고 있다.
둘째, 도전성 돌기를 형성시키는 방법으로는, 1) 도전성 금속 페이스트를 인쇄하여 돌기를 형성하는 방법, 2) 동판을 부식시키는 방법, 3) 도금으로 돌기를 형성시키는 방법이 있다. 그러나, 도전성 금속 페이스트를 인쇄하여 돌기를 형성하는 방법은 돌기가 일정한 높이를 갖기 위해 인쇄를 여러 번 실시해야 하며, 돌기의 높이에 비해 돌기가 차지하는 면적이 넓어 회로의 고밀도화가 어렵다. 또한, 동판을 부식시키거나, 도금으로 돌기를 형성시키는 방법은 적층 후 돌기 접합부분의 전기적 신뢰성이 떨어지는 문제점이 있다.
이에, 본 발명자들은 열적 및 전기적 신뢰성이 우수하며, 고밀도화가 가능한 다층 인쇄회로기판의 층간 도통 방법에 대해 연구하던 중, 도전성 금속 페이스트와 유도가열방식을 이용하여 비아홀을 형성함으로써 다층 인쇄회로기판의 열적 및 전기적 신뢰성이 향상됨을 확인하고 본 발명을 완성하였다.
본 발명은 도전성 금속 페이스트와 유도가열방식을 이용함으로써 비아홀 위에 직접 부품을 실장하거나, 비아홀을 세로로 배열이 가능한 스택 비아홀 구조와 전층 비아홀 구조가 가능한 다층 인쇄회로기판의 제조방법을 제공하고자 한다.
또한, 본 발명은 상기 방법에 의해 제조된 다층 인쇄회로기판을 제공하고자 한다.
본 발명은
1) 절연층에서 도통시켜야 할 부위에 도전성 금속 페이스트를 인쇄하는 단계,
2) 상기 도전성 금속 페이스트로 인쇄된 절연층을 유도가열 코일 사이로 통과시켜 도전성 페이스트를 절연층에 고정시키는 단계, 및
3) 상기 도전성 금속 페이스트가 고정된 절연층을 도체층 사이에서 프레스시키는 단계를 포함하는 다층 인쇄회로기판의 제조방법을 제공한다.
또한, 본 발명은 상기 방법에 의해 제조된 다층 인쇄회로기판을 제공한다.
이하, 본 발명에 대해 상세히 설명한다.
도 1a 내지 도 1d는 본 발명에 따른 도전성 금속 페이스트와 유도가열방식을 이용하여 빌드업 인쇄회로기판의 제조방법의 일 예를 각 단계별로 나타낸 도이다.
도 1a에 의하면, RCC(Resin Clad Copper)의 반경화 수지 위에 도전성 금속 페이스트를 인쇄한다.
상세히 설명하면, RCC는 도전체로 사용되는 수㎛ 내지 수십㎛의 동박 위에 절연체로 사용되는 반경화된 에폭시 혼합물이 수십㎛ 정도로 코팅된 재료를 일컫는다. 도전성 금속 페이스트는 전기저항이 낮은 도전체로써 은, 구리, 니켈 등 또는 그와 유사한 금속 혼합물로 이루어진 수십㎛ 이하의 금속분말과 인쇄를 가능하게 하는 점도와 열에 의해 경화가 가능한 특성을 갖는 수지의 혼합물을 일컫는다. 금속분말은 도전성 금속 페이스트의 수지가 경화된 후에도 도전 성질을 가질 수 있도록 금속분말의 밀집도가 높아야 하는데, 구형, 판상형 등 여러 형태를 갖는 금속분말의 혼합일 수 있으며, RCC의 수지와 접착력을 높이기 위해 형성시킨 내층 회로의 산화막층을 관통하여 도통시키기 위해 밤송이형의 금속분말 등도 포함될 수 있다. 한편 도전성 금속 페이스트의 인쇄 두께는 경화된 도전성 금속 페이스트의 인쇄물이 RCC의 수지보다 두꺼워야 하므로, 도전성 금속 페이스트의 인쇄 두께는 RCC의 수지 두께보다 10㎛ 이상 두꺼운 것이 바람직하다.
도 1b에 의하면, 도전성 금속 페이스트로 인쇄된 RCC를 유도가열하여 도전성 금속 페이스트를 수지내에 고정시킨다.
상세히 설명하면, 유도가열이란 교류의 고주파 전류가 흐르는 코일 내부에 피가열체인 도전체를 위치시킬 때 발생하는 열로 가열하는 것으로 그 원리는 다음과 같다. 고주파 전류가 흐르는 코일 내부에 피가열체인 도전체를 위치시키면 주변의 교류전류에 의한 교번자속이 발생하고, 이 자계속에 놓인 도전체에는 유도전류가 발생하게 된다. 이 전류가 도전체 내부에 멤돌이 전류를 일으키고 이 멤돌이 전류의 손실에 의해 발생하는 열이 유도가열의 발열원이 된다. 이외에도 교류 고주파를 이용하여 절연체를 가열하는 유전가열이 있지만 유전가열은 수 ㎒에서 수 ㎓의 교류 고주파를 사용하여 절연체의 유전체 손실을 통해 가열시키는데 반해, 유도가열은 수 ㎐에서 수백 ㎑의 교류 고주파를 사용하여 열을 발생시키므로 주파수를 조절하여 도전체만 가열하는 것이 가능하다. 이외에도 유도가열은 도전체에 접촉없이 열을 발생시킬 수 있으며, 전류와 주파수를 조절하여 도전체를 원하는 온도로 조절하기가 용이하다는 장점이 있다.
도전성 금속 페이스트로 인쇄된 RCC에 고주파 유도를 일으켜 도전체인 도전성 금속 페이스트의 금속분말과 RCC의 동박에 유도가열을 실시한다. 인쇄된 도전성 금속 페이스트의 수지는 금속분말의 유도가열에 의해 경화반응이 진행되어 점차 액체에서 점차 고체로 점도가 증가하고, 도전성 금속 페이스트의 금속분말과 RCC의 동박의 유도가열로 인해 RCC의 수지가 반경화 상태에서 점차 점도가 낮은 액체로 변한다. 이때 도전성 금속 페이스트의 인쇄물은 RCC 수지에 비해 비중이 높기 때문 에, 점도가 낮아진 RCC의 수지속으로 함침되고, 유도가열을 멈추게 되면 RCC의 수지는 다시 고체상태로 반경화되어 도전성 금속 페이스트의 인쇄물이 RCC 수지에 고정된다.
유도가열의 조건은 도전성 금속 페이스트의 수지 경화정도와 RCC의 수지 경화정도에 따라 다르다. 도전성 금속 페이스트는 프레스시 RCC의 수지를 관통하여 동박표면에 접촉할 수 있도록 경화반응이 진행되어야 하며, RCC의 수지는 프레스시 수지의 흐름에 의해 경화된 도전성 금속 페이스트의 인쇄물이 밀려 내층과 외층의 정합이 벗어나지 않도록 경화가 알맞은 정도로 진행되어야 한다.
도 1c에 의하면, 도전성 금속 페이스트가 고정된 RCC 사이에 내층기판을 놓고 진공분위기 하에 열판 사이에서 프레스하여 내층과 외층을 도통시킨다.
상세히 설명하면, 열판 사이에서 프레스시 RCC의 수지는 열에 의해 점도가 낮아지고 도전성 금속 페이스트의 인쇄물은 열에 의해 경화가 진행되어 RCC의 수지를 관통하여 내층기판과 외층 동박을 도통시키게 된다. 여기서, 내층기판으로는 에폭시 수지 또는 페놀 수지 등을 사용한다. 프레스 조건은 RCC의 수지와 도전성 금속 페이스트의 수지의 경화반응에 따른 유변학적 성질에 따라 변하므로 이에 따라 지속시간, 승온속도, 가압시점, 가압정도 등을 정해야 한다.
프레스의 지속시간은 RCC의 수지와 도전성 금속 페이스트가 완전 경화될 때까지 지속되어야 하며, 지속시간이 짧을 경우 인쇄회로기판에 부품 실장시 열적 안정성에 문제가 될 수 있다.
프레스의 승온속도는 너무 높으면 RCC 수지의 점도가 급격히 낮아져 흐름으 로 인해 도전성 금속 페이스트의 정합이 벗어날 수 있으며, 승온속도가 너무 낮으면 RCC 수지의 점도가 낮아지지 않아 도전성 금속 페이스트가 RCC의 수지를 관통하지 못할 수 있다.
프레스의 가압시점은 너무 빠를 경우 RCC 수지의 점도가 낮아지기 전에 프레스가 되어 도전성 금속 페이스트가 뭉게져 외층 동박과 접촉하지 못할 수 있으며, 가압시점이 너무 느릴 경우 RCC의 수지의 점도가 너무 높아진 상태에서 프레스가 되어 외층 동박에 접촉하지 못할 수 있다.
프레스의 가압정도는 너무 높을 경우 RCC의 수지에 흐름이 발생하여 도전성 금속 페이스트의 정합이 벗어날 수 있으며, 가압정도가 너무 낮을 경우 내층기판과 도전성 금속 페이스트의 접합 정도가 부족할 수 있다.
한편, 진공분위기 하에서 프레스가 되지 않으면 프레스시 RCC와 내층기판 사이에 기포가 포함되어 제품 실장시 열적 신뢰성에 문제가 될 수 있다.
도 1d는 도 1a 내지 도 1c의 단계에 따라 제조된 다층 인쇄회로기판의 완성도를 나타낸 도이다.
도 2는 본 발명에 따른 도전성 금속 페이스트와 유도가열방식을 이용하여 빌드업 인쇄회로기판의 제조방법의 흐름도이다.
도 3a 내지 도 3f는 본 발명에 따른 또다른 일 예의 도전성 금속 페이스트와 유도가열방식을 이용하여 일괄적층 인쇄회로기판의 제조방법을 각 단계별로 나타낸 도이다.
도 3a에 의하면, 프리프레그(Prepreg)의 한쪽 표면에 도전성 금속 페이스트 를 인쇄한다.
상세히 설명하면, 프리프레그(Prepreg)는 수㎛ 내지 수백㎛의 직포된 유리섬유가 반경화된 에폭시 혼합물에 함침된 재료를 일컫는다. 프리프레그는 직포된 유리섬유의 종류에 따라, 함침된 에폭시 혼합물의 양에 따라 여러 종류로 나뉘나, 도전성 금속 페이스트를 유리섬유 사이로 침투시켜 도통시키기 위해서는, 직포된 유리섬유가 얇을수록, 유리섬유 다발이 얇을수록, 유리섬유 다발의 퍼짐정도가 적을수록 바람직하다. 따라서 직포된 유리섬유의 두께는 수㎛ 내지 수십㎛이 적당하다.
한편, 도전성 금속 페이스트의 인쇄 두께는 경화된 도전성 금속 페이스트의 인쇄물이 프리프레그의 수지에 고정된 후에도 프리프레그의 두께의 반보다 두꺼워야 하므로, 프리프레그의 수지 두께의 반보다 도전성 금속 페이스트의 인쇄 두께가 더 두꺼운 것이 바람직하다.
도 3b에 의하면, 도전성 금속 페이스트로 인쇄된 프리프레그를 유도가열하여 도전성 금속 페이스트를 수지내에 고정시킨다.
상세히 설명하면, 도전성 금속 페이스트로 인쇄된 프리프레그에 고주파 유도를 일으켜 도 1b와 동일한 방법으로 도전체인 도전성 금속 페이스트의 금속분말에 유도가열을 실시한다. 도전성 금속 페이스트는 유도가열 후 프레스시 프리프레그의 수지와 직포된 유리섬유를 관통하여 반대면의 도전성 금속 페이스트와 접촉할 수 있도록 경화반응이 진행되어야 하나, 다른면에 도전성 금속 페이스트를 한번 더 인쇄한 후 유도가열을 다시 진행해야 하므로 알맞게 경화를 진행시켜야 한다.
도 3c에 의하면, 이미 도전성 금속 페이스트가 고정된 프리프레그의 반대면 에 도전성 금속 페이스트를 인쇄한다. 이때 반대면에 고정된 도전성 금속 페이스트가 인쇄에 영향을 주지 않도록 주의한다.
상세히 설명하면, 프리프레그의 두께는 수㎛ 내지 수십㎛로 얇으며, 반대면에 고정시킨 도전성 금속 페이스트의 요철에 의해 프리프레그가 평탄하지 않아 인쇄가 어긋날 수 있다. 따라서, 상기와 같은 문제점을 해결하기 위해서는 요철을 완충할 수 있는 기재 위에 인쇄된 프리프레그를 놓아 평탄하게 하여 반대면에 도전성 금속 페이스트를 인쇄하여야 한다.
도 3d에 의하면, 도전성 금속 페이스트로 인쇄된 프리프레그를 유도가열하여 도전성 금속 페이스트를 수지내에 고정시킨다. 이때 반대면에 고정된 도전성 금속 페이스트가 유도가열로 인해 흘러내리지 않도록 주의한다.
상세히 설명하면, 유도가열이 진행되면 새로 인쇄된 전도성 금속 페이스트 뿐만 아니라 반대면에 고정시킨 도전성 금속 페이스트에도 다시 열이 발생하여 빠져나갈 수 있다. 따라서, 상기와 같은 문제점을 해결하기 위해서는 열에 강한 기재 위에 인쇄된 프리프레그를 놓아 유도가열을 진행해야 한다. 한편, 반대면의 도전성 금속 페이스트는 이미 다소 경화가 진행된 상태이므로 새로 인쇄할 도전성 금속 페이스트의 경화정도를 고려해야한다.
도 3e에 의하면, 도전성 금속 페이스트가 고정된 프리프레그를 동박이나 내층기판사이에서 프레스하여 프리프레그의 양쪽면을 도통하도록 한다.
상세히 설명하면, 열판 사이에서 프레스시 프리프레그의 수지는 열에 의해 점도가 낮아지고 도전성 금속 페이스트의 인쇄물은 열에 의해 경화가 진행되어 프 리프레그의 수지와 직포된 유리섬유를 관통하여 도전층을 연결하게 된다. 프레스 조건은 도 1c의 단계에서 사용된 조건과 동일하게 한다.
도 3f에 의하면, 도 3a 내지 도 3e의 단계에 따라 제조된 다층 인쇄회로기판의 제조방법의 완성도를 나타낸 도이다.
도 4는 본 발명에 따른 도전성 금속 페이스트와 유도가열방식을 이용하여 일괄적층 인쇄회로기판의 제조방법의 흐름도이다.
상기 기재된 내용은 단지 범용적으로 사용되는 RCC와 프리프레그에 대해 유도가열을 이용하여 층간도통시키는 방법에 대한 일 예이며, 이외에도 유도가열을 이용하여 도전성 금속 페이스트를 고정시킬 수 있는 아크릴 혼합물이나 에폭시 혼합물로만 이루어진 본딩시트와 같은 열가소성, 열경화성 절연체를 갖는 기판소재에도 모두 적용이 가능하다.
본 발명에 따른 다층 인쇄회로기판의 제조방법은, 도전성 금속 페이스트와 유도가열방식을 이용함으로써 종래의 방법에 비해 공정수가 적어 제조방법이 간단하고, 비용 절감효과가 있다.
또한, 본 발명에 따른 다층 인쇄회로기판의 제조방법은, 비아홀 위에 직접 부품을 실장하거나, 비아홀을 세로로 배열이 가능한 스택 비아홀 구조와 전층 비아홀 구조가 가능한 비아홀을 형성함으로써, 다층 인쇄회로기판의 열적 및 전기적 신뢰성이 향상되고, 인쇄회로기판의 회로 밀도를 높여주는 효과가 있다.

Claims (6)

1) 절연층에서 도통시켜야 할 부위에 도전성 금속 페이스트를 인쇄하는 단계,
2) 상기 도전성 금속 페이스트로 인쇄된 절연층을 유도가열 코일 사이로 통과시켜 도전성 페이스트를 절연층에 고정시키는 단계, 및
3) 상기 도전성 페이스트가 고정된 절연층을 도체층 사이에서 프레스시키는 단계를 포함하는 다층 인쇄회로기판의 제조방법.
제 1항에 있어서, 상기 절연층은 RCC(Resin Clad Copper)의 반경화 수지, 또는 프리프레그(Prepreg)인 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
제 1항에 있어서, 상기 절연층이 프리프레그인 경우, 1)단계 및 2)단계를 처리한 프리프레그의 반대면에 추가로 1)단계 및 2)단계를 처리한 후 3)단계를 처리하는 것을 포함하는 다층 인쇄회로기판의 제조방법.
제 1항에 있어서, 상기 도전성 금속 페이스트는 은, 구리, 니켈 및 이들의 금속 혼합물로 이루어진 군으로부터 선택된 것임을 특징으로 하는 다층 인쇄회로기판의 제조방법.
제 1항에 있어서, 상기 3)단계에서 도체층은 에폭시 수지 또는 페놀 수지로 이루어진 내층기판, 또는 동박인 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
제 1항 내지 제 5항 중 어느 한 항의 방법에 의해 제조된 다층 인쇄회로기판.
KR1020050079885A 2005-08-30 2005-08-30 다층 인쇄회로기판의 제조방법 및 이에 의해 제조된 다층인쇄회로기판 KR100759193B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050079885A KR100759193B1 (ko) 2005-08-30 2005-08-30 다층 인쇄회로기판의 제조방법 및 이에 의해 제조된 다층인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050079885A KR100759193B1 (ko) 2005-08-30 2005-08-30 다층 인쇄회로기판의 제조방법 및 이에 의해 제조된 다층인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20070027926A KR20070027926A (ko) 2007-03-12
KR100759193B1 true KR100759193B1 (ko) 2007-09-14

Family

ID=38100874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050079885A KR100759193B1 (ko) 2005-08-30 2005-08-30 다층 인쇄회로기판의 제조방법 및 이에 의해 제조된 다층인쇄회로기판

Country Status (1)

Country Link
KR (1) KR100759193B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5110178B2 (ja) 2010-04-13 2012-12-26 株式会社デンソー 半導体装置およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1013024A (ja) * 1996-06-27 1998-01-16 Nec Toyama Ltd 多層プリント配線板の製造方法
KR20000075884A (ko) * 1997-03-03 2000-12-26 브래들리 이. 해덕 화학 처리탑의 강류관
KR20040067048A (ko) * 2003-01-21 2004-07-30 오태성 교류자기장에 의한 유도가열체를 이용한 플립칩본딩방법과 그 장치
WO2005060324A1 (ja) * 2003-12-16 2005-06-30 Mitsui Mining & Smelting Co., Ltd. 多層プリント配線板及びその多層プリント配線板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1013024A (ja) * 1996-06-27 1998-01-16 Nec Toyama Ltd 多層プリント配線板の製造方法
KR20000075884A (ko) * 1997-03-03 2000-12-26 브래들리 이. 해덕 화학 처리탑의 강류관
KR20040067048A (ko) * 2003-01-21 2004-07-30 오태성 교류자기장에 의한 유도가열체를 이용한 플립칩본딩방법과 그 장치
WO2005060324A1 (ja) * 2003-12-16 2005-06-30 Mitsui Mining & Smelting Co., Ltd. 多層プリント配線板及びその多層プリント配線板の製造方法

Also Published As

Publication number Publication date
KR20070027926A (ko) 2007-03-12

Similar Documents

Publication Publication Date Title
US6518514B2 (en) Circuit board and production of the same
EP1928218A1 (en) Flexible printed wiring board and method for manufacturing same
US6898850B2 (en) Method of manufacturing circuit board and communication appliance
WO2001045478A1 (fr) Carte a circuit imprime multicouche et procede de production
TW200527995A (en) Method for producing circuit-forming board and material for producing circuit-forming board
JP2009166404A (ja) 積層板、積層板の製造方法、多層プリント配線板および半導体装置
JPH09289128A (ja) プリントコイル用多層板の製造方法
KR100759193B1 (ko) 다층 인쇄회로기판의 제조방법 및 이에 의해 제조된 다층인쇄회로기판
JP5077800B2 (ja) 多層プリント配線板の製造方法
JP2011233915A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
JP2007173477A (ja) フレキシブルプリント配線板
JP2009021469A (ja) 伝熱プリント配線板と、これに用いる積層コンポジットシート及びその製造方法と、伝熱プリント配線板の製造方法
JP2007194516A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
WO2007043438A1 (ja) 多層プリント配線板及びその製造方法
JPH1070363A (ja) 印刷配線板の製造方法
JP3738536B2 (ja) プリント配線基板の製造方法
WO2018037434A1 (ja) 回路基板の製造方法
CN210157483U (zh) 多层基板
JP2012169486A (ja) 基材、配線板、基材の製造方法及び配線板の製造方法
JPH08264939A (ja) 印刷配線板の製造方法
KR100865120B1 (ko) 잉크젯프린팅방식을 이용한 다층 인쇄회로기판 제조방법
JP2010010217A (ja) 多層プリント配線板およびその製造方法
US6557250B2 (en) Multilayer board compound and method for the manufacture thereof
CN102573333A (zh) 制造印刷布线板的方法、印刷布线板和电子设备
KR20090053198A (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140716

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160817

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170718

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 13