JP2001308667A - Ｌｃフィルタ - Google Patents
ＬｃフィルタInfo
- Publication number
- JP2001308667A JP2001308667A JP2000127623A JP2000127623A JP2001308667A JP 2001308667 A JP2001308667 A JP 2001308667A JP 2000127623 A JP2000127623 A JP 2000127623A JP 2000127623 A JP2000127623 A JP 2000127623A JP 2001308667 A JP2001308667 A JP 2001308667A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inductor
- capacitor
- filter
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters And Equalizers (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】誘電損失が小さく、生産安定性が高く、ノイズ
発生も少ない積層型ＬＣフィルタ、および、ＬＣフィル
タを用いた小型・低ノイズのチップ型素子、さらに、チ
ップを搭載した小型・低コストの高周波対応モジュール
を提供する。 【解決手段】絶縁基板１上に、インダクタ７が設けられ
たインダクタ層２，有機絶縁物層３，コンデンサ６が設
けられたコンデンサ層４および低誘電体層５が順に積層
されている。インダクタ７とコンデンサ６は配線８によ
って接続されている。低誘電体層５には外部端子９が設
けられている。
発生も少ない積層型ＬＣフィルタ、および、ＬＣフィル
タを用いた小型・低ノイズのチップ型素子、さらに、チ
ップを搭載した小型・低コストの高周波対応モジュール
を提供する。 【解決手段】絶縁基板１上に、インダクタ７が設けられ
たインダクタ層２，有機絶縁物層３，コンデンサ６が設
けられたコンデンサ層４および低誘電体層５が順に積層
されている。インダクタ７とコンデンサ６は配線８によ
って接続されている。低誘電体層５には外部端子９が設
けられている。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＣフィルタおよ
びその製造方法に関する。
びその製造方法に関する。
【０００２】
【従来の技術】携帯型通信機器にノイズフィルタを適用
するにあたって、小型化・高性能化のニーズがある。特
開平5−347527 号公報は、ＬＣフィルタを小型化するた
めに、コンデンサやインダクタを厚膜法で積層形成し１
チップ化する技術が知られている。The International
Journal of Microcircuits and Electronic Packaging
誌 ２２巻３号(１９９９年第３四半期）２５４−２６
１頁は、ＳｉＯ2薄膜によって誘電体の積層構造を形成
する半導体プロセスを記載する。
するにあたって、小型化・高性能化のニーズがある。特
開平5−347527 号公報は、ＬＣフィルタを小型化するた
めに、コンデンサやインダクタを厚膜法で積層形成し１
チップ化する技術が知られている。The International
Journal of Microcircuits and Electronic Packaging
誌 ２２巻３号(１９９９年第３四半期）２５４−２６
１頁は、ＳｉＯ2薄膜によって誘電体の積層構造を形成
する半導体プロセスを記載する。
【０００３】
【発明が解決しようとする課題】特開平5−347527 号公
報のコンデンサ，インダクタの積層形成法においては、
一種類のセラッミクス材料から作られた誘電体の積層構
造中にコンデンサ，インダクタを形成していく。このセ
ラミックス材料には、εｒが２０前後のＢａＯ−ＴｉＯ
2−Ａｌ2Ｏ3−ＳｉＯ2が用いられているが、インダクタ
部の誘電損失が大きいという問題があった。この問題
は、εｒが９前後のＡｌ2Ｏ3を用いた場合も同様であ
る。また、セラミックスの代わりにフェライト材を用い
ると、コンデンサ部で高い比誘電率が得られない（εｒ
＝１０〜１５）。さらに、セラミックスとフェライト材
の積層構成は、一体焼成の際に熱収縮，熱膨張差によっ
て層剥がれやクラックが生じ易いという欠点がある。
報のコンデンサ，インダクタの積層形成法においては、
一種類のセラッミクス材料から作られた誘電体の積層構
造中にコンデンサ，インダクタを形成していく。このセ
ラミックス材料には、εｒが２０前後のＢａＯ−ＴｉＯ
2−Ａｌ2Ｏ3−ＳｉＯ2が用いられているが、インダクタ
部の誘電損失が大きいという問題があった。この問題
は、εｒが９前後のＡｌ2Ｏ3を用いた場合も同様であ
る。また、セラミックスの代わりにフェライト材を用い
ると、コンデンサ部で高い比誘電率が得られない（εｒ
＝１０〜１５）。さらに、セラミックスとフェライト材
の積層構成は、一体焼成の際に熱収縮，熱膨張差によっ
て層剥がれやクラックが生じ易いという欠点がある。
【０００４】一方、ＳｉＯ2 薄膜によって誘電体の積層
構造を形成する方法においては、ＳｉＯ2 は比誘電率が
εｒ＝４と小さく誘電損失も小さいが、薄膜プロセスで
ある為にインダクタ近傍にコンデンサが存在し、コンデ
ンサ電極を電流が流れるとインダクタでノイズが発生す
るという問題があった。
構造を形成する方法においては、ＳｉＯ2 は比誘電率が
εｒ＝４と小さく誘電損失も小さいが、薄膜プロセスで
ある為にインダクタ近傍にコンデンサが存在し、コンデ
ンサ電極を電流が流れるとインダクタでノイズが発生す
るという問題があった。
【０００５】本発明では、誘電損失が小さく、生産安定
性が高く、ノイズ発生も少ない積層型ＬＣフィルタ、お
よび、ＬＣフィルタを用いた小型・低ノイズのチップ型
素子、さらに、チップを搭載した小型・低コストの高周
波対応モジュールを提供することを目的とする。
性が高く、ノイズ発生も少ない積層型ＬＣフィルタ、お
よび、ＬＣフィルタを用いた小型・低ノイズのチップ型
素子、さらに、チップを搭載した小型・低コストの高周
波対応モジュールを提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成する本発
明の特徴は、コンデンサ層，インダクタ層の積層構造を
有するＬＣフィルタにおいて、コンデンサ層とインダク
タ層との間に、有機樹脂などの有機絶縁物層を配置した
ことにある。
明の特徴は、コンデンサ層，インダクタ層の積層構造を
有するＬＣフィルタにおいて、コンデンサ層とインダク
タ層との間に、有機樹脂などの有機絶縁物層を配置した
ことにある。
【０００７】このようなＬＣフィルタでは、有機絶縁物
層がコンデンサ電極ノイズからインダクタを遮蔽するの
で、ＬＣフィルタが低ノイズ化する。低い比誘電率を有
する有機絶縁物を用いることにより、誘電損失を抑える
ことができる。また、有機絶縁物の熱膨張率調整範囲が
広いことから、コンデンサ層とインダクタ層を高い信頼
性で接合できる。このようなＬＣフィルタに外部端子を
設ければ、従来より小型で低ノイズのチップ型素子を提
供できる。さらに、チップ型素子を高周波対応モジュー
ルに搭載すれば、フィルタ部の実装面積が低減できて小
型化できる上、部品点数の減少により低コストなモジュ
ールを提供できる。
層がコンデンサ電極ノイズからインダクタを遮蔽するの
で、ＬＣフィルタが低ノイズ化する。低い比誘電率を有
する有機絶縁物を用いることにより、誘電損失を抑える
ことができる。また、有機絶縁物の熱膨張率調整範囲が
広いことから、コンデンサ層とインダクタ層を高い信頼
性で接合できる。このようなＬＣフィルタに外部端子を
設ければ、従来より小型で低ノイズのチップ型素子を提
供できる。さらに、チップ型素子を高周波対応モジュー
ルに搭載すれば、フィルタ部の実装面積が低減できて小
型化できる上、部品点数の減少により低コストなモジュ
ールを提供できる。
【０００８】有機絶縁物として、例えば、ポリイミド系
樹脂、ＢＣＢ(Benzo Cyclo Butene)やそれらを多孔質化
したものが挙げられる。これらの樹脂はεｒ＝２.２〜
３.５という極めて低い比誘電率を有し、樹脂上にイン
ダクタの電極配線を施せば、誘電損失を最小にすること
が出来る。また、熱膨張率については、例えばポリイミ
ドは、官能基を変えることにより、５０×１０-7〜２０
０×１０-7（／℃）と幅広い値をとることが知られてお
り、適当な樹脂の選択により、セラミックス同志の接合
はもちろん、セラミックスとフェライトなどの異種材料
の接合も、層はがれやクラック等を起こすことなく実現
できる。さらに、前記樹脂はスピンコート法で塗布でき
るので、容易に厚膜化が可能で、インダクタのコンデン
サ電極からのノイズシールド層として用いるのに好適で
ある。
樹脂、ＢＣＢ(Benzo Cyclo Butene)やそれらを多孔質化
したものが挙げられる。これらの樹脂はεｒ＝２.２〜
３.５という極めて低い比誘電率を有し、樹脂上にイン
ダクタの電極配線を施せば、誘電損失を最小にすること
が出来る。また、熱膨張率については、例えばポリイミ
ドは、官能基を変えることにより、５０×１０-7〜２０
０×１０-7（／℃）と幅広い値をとることが知られてお
り、適当な樹脂の選択により、セラミックス同志の接合
はもちろん、セラミックスとフェライトなどの異種材料
の接合も、層はがれやクラック等を起こすことなく実現
できる。さらに、前記樹脂はスピンコート法で塗布でき
るので、容易に厚膜化が可能で、インダクタのコンデン
サ電極からのノイズシールド層として用いるのに好適で
ある。
【０００９】なお、ノイズシールド層として用いるため
には、有機絶縁物層の膜厚が５０μｍ以上１０００μｍ
以下であることが好ましい。これは、５０μｍ未満の膜
厚ではインダクタにノイズが発生するのを完全に抑えら
れず、１０００μｍを超えると膜厚方向の収縮が影響し
て層剥れが起き易くなるためである。
には、有機絶縁物層の膜厚が５０μｍ以上１０００μｍ
以下であることが好ましい。これは、５０μｍ未満の膜
厚ではインダクタにノイズが発生するのを完全に抑えら
れず、１０００μｍを超えると膜厚方向の収縮が影響し
て層剥れが起き易くなるためである。
【００１０】
【発明の実施の形態】（実施例１）図１に、本発明の第
１の実施例である積層型ＬＣフィルタの層構成を示す。
絶縁基板１上に、インダクタ７が設けられたインダクタ
層２，有機絶縁物層３，コンデンサ６が設けられたコン
デンサ層４および低誘電体層５が順に積層されている。
インダクタ７とコンデンサ６は配線８によって接続され
ている。低誘電体層５には外部端子９が設けられてい
る。
１の実施例である積層型ＬＣフィルタの層構成を示す。
絶縁基板１上に、インダクタ７が設けられたインダクタ
層２，有機絶縁物層３，コンデンサ６が設けられたコン
デンサ層４および低誘電体層５が順に積層されている。
インダクタ７とコンデンサ６は配線８によって接続され
ている。低誘電体層５には外部端子９が設けられてい
る。
【００１１】絶縁基板１は、肉厚０.５mm のアルミノボ
ロシリケートガラス基板である。インダクタ層２，コン
デンサ層４，低誘電体層５の材料は、共通の材料として
BaO−Ａｌ2Ｏ3−ＳｉＯ2（ＢＡＳ）系セラミックス材料
を用いた。
ロシリケートガラス基板である。インダクタ層２，コン
デンサ層４，低誘電体層５の材料は、共通の材料として
BaO−Ａｌ2Ｏ3−ＳｉＯ2（ＢＡＳ）系セラミックス材料
を用いた。
【００１２】以下にインダクタ層２およびコンデンサ層
４のセラミックス層の形成方法を説明する。セラミック
ス原料粉末をボールミル混合し仮焼きしたものをボール
ミルで粉砕する。これをシート状に成形してグリーンシ
ートを作る。グリーンシート上に導電ペーストで電極を
印刷し、圧着，焼成（３５０℃）して、セラミックス層
に電極を形成した。インダクタ層２については、１００
μｍ厚のセラミックスシート上に、Ｃｕのスパイラルパ
ターンの配線を形成する。コンデンサ層４については、
誘電体厚膜５を挟んで、グリーンシートの上下にＣｕ電
極を形成した。
４のセラミックス層の形成方法を説明する。セラミック
ス原料粉末をボールミル混合し仮焼きしたものをボール
ミルで粉砕する。これをシート状に成形してグリーンシ
ートを作る。グリーンシート上に導電ペーストで電極を
印刷し、圧着，焼成（３５０℃）して、セラミックス層
に電極を形成した。インダクタ層２については、１００
μｍ厚のセラミックスシート上に、Ｃｕのスパイラルパ
ターンの配線を形成する。コンデンサ層４については、
誘電体厚膜５を挟んで、グリーンシートの上下にＣｕ電
極を形成した。
【００１３】有機絶縁物層３はポリイミド系樹脂ＰＩＱ
(polyimide iso-indoloquinazo-linedione）の低熱膨張
率(５×１０-6／℃）タイプのものを用いた。有機絶縁
物層３は、以下のようにして形成した。Ｎ−メチル−２
−ピロリドンを溶媒とするＰＩＱ溶液を、インダクタ層
２上にスピンコートで塗布し、１１０℃３分でプリベー
クした。この後、露光，現像（現像液：テトラメチルア
ンモニウムハイドライド）してパターンニングを行っ
た。パターンニングは、後で配線８の材料金属を埋める
空間を形成するために行われる。パターンニングの後、
ポリイミド系樹脂ＰＩＱを３５０℃で熱硬化させて有機
絶縁物層３を形成した。有機絶縁物層３はこの方法によ
って、１００μｍの厚みにすることができた。
(polyimide iso-indoloquinazo-linedione）の低熱膨張
率(５×１０-6／℃）タイプのものを用いた。有機絶縁
物層３は、以下のようにして形成した。Ｎ−メチル−２
−ピロリドンを溶媒とするＰＩＱ溶液を、インダクタ層
２上にスピンコートで塗布し、１１０℃３分でプリベー
クした。この後、露光，現像（現像液：テトラメチルア
ンモニウムハイドライド）してパターンニングを行っ
た。パターンニングは、後で配線８の材料金属を埋める
空間を形成するために行われる。パターンニングの後、
ポリイミド系樹脂ＰＩＱを３５０℃で熱硬化させて有機
絶縁物層３を形成した。有機絶縁物層３はこの方法によ
って、１００μｍの厚みにすることができた。
【００１４】Ｃｕの配線８は、めっきによって形成し
た。外部端子はＰｂ−Ｓｎはんだを用いて、はんだバン
プとして形成した。
た。外部端子はＰｂ−Ｓｎはんだを用いて、はんだバン
プとして形成した。
【００１５】以上のように形成されたＬＣフィルタは、
有機絶縁物層３の比誘電率がεｒ＝３.４ と小さいため
に誘電損失も小さく、インダクタ配線の漏れ電流やイン
ダクタ配線間のクロストークを小さく抑えることができ
た。また、コンデンサ電極には電源ノイズが検出された
が、インダクタ層２の配線には、このノイズに同期する
ノイズは検出されなかった。これは、コンデンサ層４と
インダクタ層２との距離が、有機絶縁物層３によって離
れているためである。さらに、有機絶縁物層３にクラッ
クや層剥がれは見られず、生産安定性にも優れているこ
とが分かった。
有機絶縁物層３の比誘電率がεｒ＝３.４ と小さいため
に誘電損失も小さく、インダクタ配線の漏れ電流やイン
ダクタ配線間のクロストークを小さく抑えることができ
た。また、コンデンサ電極には電源ノイズが検出された
が、インダクタ層２の配線には、このノイズに同期する
ノイズは検出されなかった。これは、コンデンサ層４と
インダクタ層２との距離が、有機絶縁物層３によって離
れているためである。さらに、有機絶縁物層３にクラッ
クや層剥がれは見られず、生産安定性にも優れているこ
とが分かった。
【００１６】なお、絶縁基板１として、他にＳｉ表面を
熱酸化してＳｉＯ2 を形成したものやセラミックス基板
などを用いてもよいし、絶縁基板を用いずに低誘電体層
上にコンデンサ，インダクタ等を積層形成してもよい。
熱酸化してＳｉＯ2 を形成したものやセラミックス基板
などを用いてもよいし、絶縁基板を用いずに低誘電体層
上にコンデンサ，インダクタ等を積層形成してもよい。
【００１７】インダクタ層２，低誘電体層５の材料とし
ては、ステアタイト（ＭｇＯ−ＳｉＯ2），フォルステ
ライト(ＭｇＯ−ＳｉＯ2），アルミナ，マグネシア，Ｓ
ｉＯ2，ＢａＯ−ＳｒＯ−ＳｉＯ2−ＺｒＯ2(ＢＳＳＺ）
系，ＣａＯ−ＺｒＯ2＋ガラス(ＣＺ）系を用いてもよ
い。コンデンサ層４として、ＢａＴｉＯ3系，Ｐｂ(Ｍｎ
1/3Ｎｂ2/3）Ｏ系やそれらを易焼結化したものを用いて
もよい。インダクタ層２については、フェライト材料を
用いてもよい。
ては、ステアタイト（ＭｇＯ−ＳｉＯ2），フォルステ
ライト(ＭｇＯ−ＳｉＯ2），アルミナ，マグネシア，Ｓ
ｉＯ2，ＢａＯ−ＳｒＯ−ＳｉＯ2−ＺｒＯ2(ＢＳＳＺ）
系，ＣａＯ−ＺｒＯ2＋ガラス(ＣＺ）系を用いてもよ
い。コンデンサ層４として、ＢａＴｉＯ3系，Ｐｂ(Ｍｎ
1/3Ｎｂ2/3）Ｏ系やそれらを易焼結化したものを用いて
もよい。インダクタ層２については、フェライト材料を
用いてもよい。
【００１８】有機絶縁物としてＰＩＱ以外のポリイミド
系樹脂，ＢＣＢ（Benzo CycloButene）やそれらを多孔
質化したものを用いてもよい。
系樹脂，ＢＣＢ（Benzo CycloButene）やそれらを多孔
質化したものを用いてもよい。
【００１９】配線８やインダクタの配線については、Ａ
ｇ，Ａｕ，Ｐｔ，Ａｇ−Ｐｄ，Ａｌを用いてもよく、配
線８と有機絶縁物層３との間に接着力を上げるために、
Ｃｒ，Ｔｉ，Ｍｏ，ＴｉＮ，Ｔｉ／Ｗなどをはさんでも
よい。本フィルタの任意の層間にＴａ−Ｎなどの抵抗体
が形成されていてもよい。外部端子は、半球状のバンプ
を用いても、方形のランドを用いてもよい。
ｇ，Ａｕ，Ｐｔ，Ａｇ−Ｐｄ，Ａｌを用いてもよく、配
線８と有機絶縁物層３との間に接着力を上げるために、
Ｃｒ，Ｔｉ，Ｍｏ，ＴｉＮ，Ｔｉ／Ｗなどをはさんでも
よい。本フィルタの任意の層間にＴａ−Ｎなどの抵抗体
が形成されていてもよい。外部端子は、半球状のバンプ
を用いても、方形のランドを用いてもよい。
【００２０】図２に本実施例で作製したチップ型素子１
１と、チップ型素子１１が電極配線１３上に搭載された
高周波対応モジュール１２を示す。チップ型素子１１
は、２×２×１mm厚（バンプ厚み除く）で、従来に比べ
面積で約１／４の小型化ができた。その性能も電源ノイ
ズの影響を受けにくい低ノイズの良好なものであった。
複数のＬＣフィルタを１つのチップ型素子として実装で
きるので、コンデンサやインダクタを大量に実装してい
た従来の場合より、高周波対応モジュール１２における
実装面積を小さくできた。同時に実装にかかる手間も１
回で済むため、スループットが上がって、低コスト化が
実現できた。 （実施例２）図３に、本発明の第２の実施例である積層
型ＬＣフィルタの層構成を示す。本実施例のＬＣフィル
タは、実施例１のＬＣフィルタのインダクタ層２および
コンデンサ６の位置が入れ替わったものである。
１と、チップ型素子１１が電極配線１３上に搭載された
高周波対応モジュール１２を示す。チップ型素子１１
は、２×２×１mm厚（バンプ厚み除く）で、従来に比べ
面積で約１／４の小型化ができた。その性能も電源ノイ
ズの影響を受けにくい低ノイズの良好なものであった。
複数のＬＣフィルタを１つのチップ型素子として実装で
きるので、コンデンサやインダクタを大量に実装してい
た従来の場合より、高周波対応モジュール１２における
実装面積を小さくできた。同時に実装にかかる手間も１
回で済むため、スループットが上がって、低コスト化が
実現できた。 （実施例２）図３に、本発明の第２の実施例である積層
型ＬＣフィルタの層構成を示す。本実施例のＬＣフィル
タは、実施例１のＬＣフィルタのインダクタ層２および
コンデンサ６の位置が入れ替わったものである。
【００２１】本実施例のＬＣフィルタの製造方法を以下
に説明する。アルミノボロシリケートガラス基板(０.５
mm厚）を用いた絶縁基板１上に、実施例１と同じ材料・
方法でコンデンサ層４を形成した。この上に実施例１と
同様の方法でＰＩＱ層を形成した。ＰＩＱ層の表面にス
パイラルパターンの配線から成るインダクタ７を形成し
てインダクタ層２を形成した。さらに、１００μｍのＰ
ＩＱ層を積層した上に実施例１と同じ低誘電体層５を設
け、各部をＣｕを用いた配線８で結び、最後にランドと
呼ばれる方形の外部端子１０を形成した。
に説明する。アルミノボロシリケートガラス基板(０.５
mm厚）を用いた絶縁基板１上に、実施例１と同じ材料・
方法でコンデンサ層４を形成した。この上に実施例１と
同様の方法でＰＩＱ層を形成した。ＰＩＱ層の表面にス
パイラルパターンの配線から成るインダクタ７を形成し
てインダクタ層２を形成した。さらに、１００μｍのＰ
ＩＱ層を積層した上に実施例１と同じ低誘電体層５を設
け、各部をＣｕを用いた配線８で結び、最後にランドと
呼ばれる方形の外部端子１０を形成した。
【００２２】本実施例では、ＰＩＱ層の膜厚が４０，５
０，１０００，１０１０，１０５０μｍである５種類の
ＬＣフィルタを作り、それらを比較した。有機絶縁物の
膜厚が１０１０μｍのものは、コンデンサ層と有機絶縁
物層の間にコーナー部で部分的な層剥れが生じた。膜厚
が１０５０μｍのものは層剥がれがさらに顕著になり、
焼成後完全にはがれた。有機絶縁層の厚みは１０００μ
ｍを超えると厚み方向の収縮が影響して、層剥がれが生
じやすいので好ましくない。
０，１０００，１０１０，１０５０μｍである５種類の
ＬＣフィルタを作り、それらを比較した。有機絶縁物の
膜厚が１０１０μｍのものは、コンデンサ層と有機絶縁
物層の間にコーナー部で部分的な層剥れが生じた。膜厚
が１０５０μｍのものは層剥がれがさらに顕著になり、
焼成後完全にはがれた。有機絶縁層の厚みは１０００μ
ｍを超えると厚み方向の収縮が影響して、層剥がれが生
じやすいので好ましくない。
【００２３】有機絶縁物の膜厚が５０，１０００μｍの
ものは層剥がれもなく、また、インダクタ７がコンデン
サ６の電極で検出される電源ノイズに影響されることも
無かった。一方、膜厚が４０μｍのものは、インダクタ
７において、電源ノイズに同期したノイズ成分が検出さ
れた。したがって、有機絶縁物がノイズシールドの役目
を果たすには、５０μｍ以上の膜厚が必要である。な
お、本実施例では、インダクタの配線はＰＩＱ層で上下
とも囲まれており、漏れ電流や配線間のクロストークを
完全に抑えることができた。
ものは層剥がれもなく、また、インダクタ７がコンデン
サ６の電極で検出される電源ノイズに影響されることも
無かった。一方、膜厚が４０μｍのものは、インダクタ
７において、電源ノイズに同期したノイズ成分が検出さ
れた。したがって、有機絶縁物がノイズシールドの役目
を果たすには、５０μｍ以上の膜厚が必要である。な
お、本実施例では、インダクタの配線はＰＩＱ層で上下
とも囲まれており、漏れ電流や配線間のクロストークを
完全に抑えることができた。
【００２４】以上のように、コンデンサ層とインダクタ
層の上下位置関係によらず、誘電損失が小さく、生産安
定性が高く、ノイズ発生も少ない積層型ＬＣフィルタを
得ることができる。
層の上下位置関係によらず、誘電損失が小さく、生産安
定性が高く、ノイズ発生も少ない積層型ＬＣフィルタを
得ることができる。
【００２５】
【発明の効果】本発明によれば、積層型ＬＣフィルタの
誘電損失を小さく，生産安定性を高く，ノイズ発生を少
なくすることができる。また、ＬＣフィルタを用いて、
小型・低ノイズのチップ型素子、さらに、チップ型素子
を搭載した小型・低コストの高周波対応モジュールを得
られる。
誘電損失を小さく，生産安定性を高く，ノイズ発生を少
なくすることができる。また、ＬＣフィルタを用いて、
小型・低ノイズのチップ型素子、さらに、チップ型素子
を搭載した小型・低コストの高周波対応モジュールを得
られる。
【図１】実施例１の積層型ＬＣフィルタの層構成を示す
図である。
図である。
【図２】チップ型素子としてのＬＣフィルタとそれを搭
載した高周波対応モジュールを示す図である。
載した高周波対応モジュールを示す図である。
【図３】実施例２の積層型ＬＣフィルタの層構成を示す
図である。
図である。
１…絶縁基板、２…インダクタ層、３…有機絶縁物層、
４…コンデンサ層、５…低誘電体層、６…コンデンサ、
７…インダクタ、８…配線、９…外部端子、１０…ラン
ド型外部端子、１１…チップ型素子、１２…高周波対応
モジュール、１３…電極配線。
４…コンデンサ層、５…低誘電体層、６…コンデンサ、
７…インダクタ、８…配線、９…外部端子、１０…ラン
ド型外部端子、１１…チップ型素子、１２…高周波対応
モジュール、１３…電極配線。
フロントページの続き (72)発明者 綿引 誠次 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 生田目 俊秀 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 永井 晃 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 赤星 晴夫 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 5E070 AA05 AB01 BA01 CB03 CB12 5E082 AA01 AB03 BB05 BC33 BC40 EE04 EE26 EE35 FG04 FG06 FG26 FG54 GG01 GG11 HH43 JJ15 KK01 MM22 PP01 PP09 5J024 AA01 DA01 DA29 DA35
Claims (5)
- 【請求項１】コンデンサ層，インダクタ層の積層構造を
有するＬＣフィルタにおいて、前記コンデンサ層と、イ
ンダクタ層とが、有機絶縁物層を介して接合されている
ことを特徴とするＬＣフィルタ。 - 【請求項２】前記有機絶縁物層の膜厚が５０μｍ以上１
０００μｍ以下であることを特徴とする請求項１に記載
のＬＣフィルタ。 - 【請求項３】請求項１のＬＣフィルタに外部端子を備え
たチップ型素子。 - 【請求項４】請求項１のＬＣフィルタに外部端子を備え
たチップ型素子を搭載した高周波対応モジュール。 - 【請求項５】インダクタ配線を有するインダクタ層、お
よびコンデンサを有するコンデンサ層を備えるＬＣフィ
ルタにおいて、前記インダクタ層と前記コンデンサ層と
の間に有機樹脂層が配置され、前記有機樹脂層の比誘電
率は２.２〜３.５であることを特徴とするＬＣフィル
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000127623A JP2001308667A (ja) | 2000-04-24 | 2000-04-24 | Ｌｃフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000127623A JP2001308667A (ja) | 2000-04-24 | 2000-04-24 | Ｌｃフィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001308667A true JP2001308667A (ja) | 2001-11-02 |
Family
ID=18637190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000127623A Pending JP2001308667A (ja) | 2000-04-24 | 2000-04-24 | Ｌｃフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001308667A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1343249A2 (en) | 2002-03-05 | 2003-09-10 | Samsung Electronics Co., Ltd. | Device having inductors and capacitors and a fabrication method thereof |
| US7161222B2 (en) | 2003-02-18 | 2007-01-09 | Oki Electric Industry Co., Ltd. | Semiconductor device and semiconductor device fabrication method |
| JP2014072241A (ja) * | 2012-09-27 | 2014-04-21 | Rohm Co Ltd | チップ部品 |
-
2000
- 2000-04-24 JP JP2000127623A patent/JP2001308667A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1343249A2 (en) | 2002-03-05 | 2003-09-10 | Samsung Electronics Co., Ltd. | Device having inductors and capacitors and a fabrication method thereof |
| US7169684B2 (en) | 2002-03-05 | 2007-01-30 | Samsung Electronics Co., Ltd. | Device having inductors and capacitors and a fabrication method thereof |
| EP1343249A3 (en) * | 2002-03-05 | 2009-09-09 | Samsung Electronics Co., Ltd. | Device having inductors and capacitors and a fabrication method thereof |
| US7939909B2 (en) | 2002-03-05 | 2011-05-10 | Samsung Electronics Co., Ltd. | Device having inductors and capacitors |
| US7161222B2 (en) | 2003-02-18 | 2007-01-09 | Oki Electric Industry Co., Ltd. | Semiconductor device and semiconductor device fabrication method |
| JP2014072241A (ja) * | 2012-09-27 | 2014-04-21 | Rohm Co Ltd | チップ部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7649252B2 (en) | Ceramic multilayer substrate | |
| JP2004134806A (ja) | 同時焼成セラミックコンデンサ、およびプリント配線基板で使用するためのセラミックコンデンサを形成する方法 | |
| JPH08181443A (ja) | セラミック多層基板およびその製造方法 | |
| JP2002015939A (ja) | 積層型電子部品およびその製法 | |
| JP2003022929A (ja) | 積層セラミックコンデンサ | |
| JP2003188538A (ja) | 多層基板、および多層モジュール | |
| JP2002505805A (ja) | 埋込み受動素子を有するセラミック多層プリント回路基板 | |
| KR100790695B1 (ko) | 전자부품 패키지용 세라믹 기판의 제조방법 | |
| JP2006287063A (ja) | 電子部品 | |
| JP2004146748A (ja) | 薄膜キャパシタ素子 | |
| US6776862B2 (en) | Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board | |
| JP2006510233A (ja) | 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法 | |
| JP2001308667A (ja) | Ｌｃフィルタ | |
| JP2004056115A (ja) | 多層配線基板 | |
| JP2003204163A (ja) | 多層配線基板 | |
| KR100882101B1 (ko) | 무수축 세라믹 기판의 제조방법 | |
| JP2001307923A (ja) | Ｌｃフィルタ | |
| JP2001284819A (ja) | 積層回路基板 | |
| JPH06164146A (ja) | 多層配線基板 | |
| JP2002231860A (ja) | 電子部品装置 | |
| JP2006041319A (ja) | 表面実装型多連コンデンサ及びその実装構造 | |
| JP2003078103A (ja) | 回路基板 | |
| JP3191529B2 (ja) | セラミックコンデンサおよびセラミックコンデンサを取り付けた半導体装置 | |
| JP2002222729A (ja) | 電子部品とその製造方法 | |
| JPH08203773A (ja) | チップ型積層セラミックコンデンサの製造方法 |