JPH09307394A - チップ型ｌｃフィルタ素子 - Google Patents

Abstract

(57)【要約】 【課題】 安価で、かつ、電気的特性が安定した高性能
なチップ型ＬＣフィルタ素子を提供すること。 【解決手段】 絶縁性磁性体の凹部３５の閉端面に接
し、かつ厚みのほぼ中央に貫通孔３２を有し、前記貫通
孔３２にはインダクタ用導体３３が埋設され、前記貫通
孔３２の両端を有する側面の外部端子３４と接続可能な
インダクタ形成用素子１１と、複数の絶縁性誘電体層と
複数の容量用導体とを交互に積層すると共に、前記複数
の容量用導体を前記絶縁性誘電体層を介して１つ置きに
互いに異なる側面で接続して外部電極とした容量形成用
素子１２とを有し、前記インダクタンス用導体３３と前
記外部電極の一方とを電気的に接続したチップ型ＬＣフ
ィルタ素子。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、チップ型ＬＣフィ
ルタ素子に関し、特に、π形フィルタを構成するＬＣフ
ィルタ素子に関する。

【０００２】

【従来の技術】電子回路の雑音除去を行う場合には、雑
音の同相成分、逆相成分のいずれか、或は双方の対策が
必要である。この対策手段としては、回路中にインダク
タ、コンデンサのいずれかを実装するか、或は双方を組
み合わせてローパスフィルタを形成する方法が知られて
いる。

【０００３】又、従来の一体型のＬＣフィルタ素子は、
同材質（磁性体、誘電体）により構成される場合が多
く、電気的特性において、非常に狭く、又は、インダク
タンスか静電容量のどちらかに偏りがあった。又、異材
質により一体成形（一体焼成）された素子においては、
素子内部の内部応力による電気的特性の劣化や品質の信
頼性の低下により、歩留が悪かった。

【０００４】

【発明が解決しようとする課題】しかしながら、近年の
電子機器、装置における小形化、低ピッチ化、高密度
化、並びに低価格化要求はめざましく、前項で示した従
来の技術のような構成では、電気的特性の選択の幅が狭
く、電気的特性に対し大きな阻害因子になるという欠点
があった。

【０００５】そこで、本発明の技術的課題は、かかる従
来の技術における欠点を除去して、安価で、かつ、電気
的特性が安定した高性能なチップ型ＬＣフィルタ素子を
提供することにある。

【０００６】

【課題を解決するための手段】本発明によれば、凹部
を有する絶縁性磁性体の厚みのほぼ中央に前記凹部の閉
端に接するような貫通孔を有し、前記貫通孔にはインダ
クタンス用導体が埋設され、前記貫通孔の両端を有する
側面に設けた外部端子と前記導体が接続されたインダク
タ形成用素子と、複数の絶縁性誘電体層と複数の容量用
導体とを交互に積層すると共に前記複数の容量用導体を
前記絶縁性誘電体層を介して１つ置きに互いに異なる側
面で接続して外部電極とした容量形成用素子とを有し、
前記インダクタンス用導体と前記外部電極の一方とを電
気的に接続したことを特徴とするチップ型ＬＣフィルタ
素子が得られる。

【０００７】本発明によれば、記載のチップ型ＬＣ
フィルタ素子において、前記インダクタ形成用素子を少
なくとも１個、前記容量形成用素子を少なくとも２個有
し、π形フィルタ構成を特徴とするチップ型ＬＣフィル
タ素子が得られる。

【０００８】本発明によれば、記載のチップ型ＬＣ
フィルタ素子において、前記２個の容量形成用素子はそ
れぞれ前記凹部に収容され、コの字形に成形された弾性
を有する金属板により、前記凹部を覆うようにして接続
したことを特徴とするチップ型ＬＣフィルタ素子が得ら
れる。

【０００９】従って、上記容量形成用素子とインダクタ
形成用素子とが、共に電気的特性を自由に設定できるπ
型フィルタを構成するとして考えれば、希望する所定の
特性を安価で、しかも小型化を可能とし、かつ広いノイ
ズ減衰効果領域の確保と信号波形のなまりを最小限にお
さえ、デジタル信号処理回路用の高性能ノイズ対策フィ
ルタ等の用途に有効となる構成が得られる。

【００１０】チップ型ＬＣフィルタによれば、１個の部
品でありながら雑音除去に充分な同相成分除去機能と逆
相成分除去機能とを併せもつ広帯域な雑音除去用フィル
タ等が、簡素な構成のまま小形化、かつ高密度化であり
ながら同時に、高性能が得られ、しかも、それらの成分
比率や、或はインダクタンス成分、或は容量成分を任意
に設定して所望のフィルタ設計を可能とする構成が提供
できる点で電子機器、装置に対する工業的価値がきわめ
て大なるものであり、組立が非常に簡単なので、低価格
化を実現することができる。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。

【００１２】図１に示すように、本発明のチップ型ＬＣ
フィルタ素子は、インダクタ形成用素子１１と容量形成
用素子１２とからなり、図３に示すπ形フィルタを構成
している。

【００１３】インダクタ形成用素子１１は、次のように
して形成される。

【００１４】まず、未焼成のフェライト粉末と結合樹脂
とを混合し、Ｅ形の金形に充填し、図２（ａ）に示す絶
縁性磁性体３１を形成する。絶縁性磁性体３１は、軸方
向に溝の閉端面に接するように、厚さのほぼ中央を貫通
する貫通孔３２を有する。

【００１５】前記絶縁性磁性体３１の貫通孔３２へ、図
２（ｂ）に示すようなインダクタ用導体３３を埋設し、
又、得られた絶縁性磁性体３１の側面に外部端子３４を
形成してインダクタ形成用素子１１が得られる。なお、
外部端子３４は、導体３３に電気的に接続される。

【００１６】又、容量形成用素子１２は、次のようにし
て形成される。

【００１７】まず、誘電体粉末と結合樹脂とを練り合わ
せ、図４（ａ）に示すシート状の絶縁性誘電体５１を形
成する。

【００１８】次に、図４（ｂ）に示すように、絶縁性誘
電体５１の表面に、Ａｇ−Ｐｄ等による導体ペーストを
用いて、第一の容量用の導体５２を印刷形成する。

【００１９】ここで、第一の導体５２は、絶縁性誘電体
５１の一方の側端部に寄せて形成される。そして、第一
の導体５２及び絶縁性誘電体層５１の表面に、図４
（ｃ）に示すように、絶縁体ペーストを用いて絶縁性誘
電体層５３を印刷形成する。

【００２０】次に、図４（ｄ）に示すように、絶縁性誘
電体層５３の表面に、導体ペーストを用いて第二の導体
５４を印刷形成する。第二の導体５４は、第一の導体５
２とは逆側の側端部に寄せて形成される。

【００２１】そして、第二の導体５４及び絶縁性誘電体
層５３の表面に、図４（ｅ）に示すように、絶縁体ペー
ストにより絶縁性誘電体層５５を印刷形成する。

【００２２】この後、図４（ｂ）から図４（ｅ）に示す
工程を必要に応じて繰り返し、得られた積層印刷体に、
図４（ｆ）に示すように、外部電極５６を形成する。

【００２３】外部電極５６は、それぞれ積層された第一
の導体、又は第二の導体の一方に電気的に接続され、容
量形成用素子１２を構成する。こうして得られた容量形
成用素子１２の斜視図を図５に示す。

【００２４】実際に、インダクタ形成用素子１１及び容
量形成用素子１２を製造する場合には、上記のように一
つずつ各素子を形成するのではなく、大きな絶縁体層
（絶縁体シート）上に複数の導体を印刷形成するように
して、複数の素子を同時に形成し、後に個々の素子に切
断して一体焼成すれば、効率よく大量の素子が得られ
る。

【００２５】得られたインダクタ形成用素子１１及び容
量形成用素子１２から、チップ型ＬＣフィルタ素子を形
成するには、図１に示すように、インダクタ形成用素子
１１の凹部３５に容量形成用素子１２を埋設し、凹部に
露出する導体３３と、容量形成用素子１２の一方の外部
電極とを接続させ、コの字形に成形された弾性を有する
金属板により、前記凹部を覆うようにして容量形成用素
子１２の他方の外部電極と金属板とを接続することで、
金属板を外部端子とすることができる。

【００２６】

【発明の効果】以上、説明した通り、本発明によれば、
安価で、かつ、電気的特性が安定した高性能なチップ型
ＬＣフィルタ素子を提供できた。

【図面の簡単な説明】

【図１】本発明のチップ型ＬＣフィルタ素子の斜視図。

【図２】本発明のチップ型ＬＣフィルタ素子に用いられ
る絶縁性磁性体及びインダクタ形成用素子の斜視図。図
２（ａ）は、本発明のチップ型ＬＣフィルタ素子に用い
られる絶縁性磁性体の斜視図。図２（ｂ）は、本発明の
チップ型ＬＣフィルタ素子に用いられるインダクタ形成
用素子の斜視図。

【図３】本発明のチップ型ＬＣフィルタ素子の回路構成
図。

【図４】本発明のチップ型ＬＣフィルタ素子に用いられ
る容量形成用素子を形成する工程を示す説明図。図４
（ａ）は、容量形成用素子に用いるシート状絶縁性誘電
体の正面図。図４（ｂ）は、図４（ａ）の絶縁性誘電体
の面に導体を形成した状態を示す正面図。図４（ｃ）
は、図４（ｂ）に絶縁性誘電体層を印刷形成した状態を
示す正面図。図４（ｄ）は、図４（ｃ）に導体を形成し
た状態を示す正面図。図４（ｅ）は、図４（ｄ）に絶縁
性誘電体層を形成した状態を示す正面図。図４（ｆ）
は、図４（ｅ）に外部電極を施した状態を示す正面図。

【図５】本発明のチップ型ＬＣフィルタ素子に用いられ
る容量形成用素子を示す斜視図。

【符号の説明】

１１ インダクタ形成用素子 １２ 容量形成用素子 １３ 銀パラジウム導体 １４ 樹脂 ３１ 絶縁性磁性体 ３２ 貫通孔 ３３ （インダクタ用）導体 ３４ 外部端子 ３５ 凹部 ５１ 絶縁性誘電体 ５２，５４ （容量用）導体 ５３，５５ 絶縁性誘電体層 ５６ 外部電極

Claims (3)

【特許請求の範囲】
1. 【請求項１】 凹部を有する絶縁性磁性体の厚みのほぼ
   中央に前記凹部の閉端に接するような貫通孔を有し、前
   記貫通孔にはインダクタンス用導体が埋設され、前記貫
   通孔の両端を有する側面に設けた外部端子と前記導体が
   接続されたインダクタ形成用素子と、複数の絶縁性誘電
   体層と複数の容量用導体とを交互に積層すると共に前記
   複数の容量用導体を前記絶縁性誘電体層を介して１つ置
   きに互いに異なる側面で接続して外部電極とした容量形
   成用素子とを有し、前記インダクタンス用導体と前記外
   部電極の一方とを電気的に接続したことを特徴とするチ
   ップ型ＬＣフィルタ素子。
2. 【請求項２】 請求項１記載のチップ型ＬＣフィルタ素
   子において、前記インダクタ形成用素子を少なくとも１
   個、前記容量形成用素子を少なくとも２個有し、π形フ
   ィルタ構成を特徴とするチップ型ＬＣフィルタ素子。
3. 【請求項３】 請求項２記載のチップ型ＬＣフィルタ素
   子において、前記２個の容量形成用素子はそれぞれ前記
   凹部に収容され、コの字形に成形された弾性を有する金
   属板により、前記凹部を覆うようにして接続したことを
   特徴とするチップ型ＬＣフィルタ素子。