KR101345962B1 - 반도체 장치의 배선의 형성 방법 - Google Patents

반도체 장치의 배선의 형성 방법 Download PDF

Info

Publication number
KR101345962B1
KR101345962B1 KR1020120023367A KR20120023367A KR101345962B1 KR 101345962 B1 KR101345962 B1 KR 101345962B1 KR 1020120023367 A KR1020120023367 A KR 1020120023367A KR 20120023367 A KR20120023367 A KR 20120023367A KR 101345962 B1 KR101345962 B1 KR 101345962B1
Authority
KR
South Korea
Prior art keywords
wiring layer
wiring
forming
semiconductor device
insulating resin
Prior art date
Application number
KR1020120023367A
Other languages
English (en)
Other versions
KR20120102536A (ko
Inventor
다까유끼 다지마
아끼라 도조
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20120102536A publication Critical patent/KR20120102536A/ko
Application granted granted Critical
Publication of KR101345962B1 publication Critical patent/KR101345962B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 실시 형태에 따른 반도체 장치의 배선의 형성 방법은, 기판의 주면 상에 배선 패턴이 형성되는 위치에 개구부를 형성하도록 절연 수지를 형성하는 공정과, 개구부의 기판이 노출되어 있는 영역인 저면과, 저면을 둘러싸고 있는 영역인 측면과, 기판의 주면과 대향하는 절연 수지의 면측의 위에 금속을 사용해서 제1 배선층을 형성하는 공정과, 절연 수지와, 배선층을 노출하도록 절삭 공구에 의해 절삭하는 공정을 포함하고, 제1 배선층은 측면에 형성되는 두께보다 저면에 형성되는 두께쪽이 두껍게 형성되어 있다.

Description

반도체 장치의 배선의 형성 방법 {METHOD FOR FORMING WIRING OF SEMICONDUCTOR DEVICE}
본원은 2011년 3월 8일에 출원된 일본 특허 출원 번호 제2011-050841호를 기초로 하여 그 우선권을 주장하고, 그 전체 내용은 본원에 참조로서 원용된다.
본 실시 형태는 반도체 장치의 배선의 형성 방법에 관한 것이다.
예를 들어, 매립 배선을 형성하는 방법에 있어서, 기판 상에 제1, 제2 배선층을 설치하기 위한 오목부가 형성된 절연 수지를 설치하고, 그 위에 제1, 제2 배선층을 각각 균일한 두께로 순서대로 형성한 후, 절삭 공구를 사용해서 표면을 평탄화시키고 있다.
실시 형태에 따른 반도체 장치의 배선의 형성 방법은, 기판의 주면 상에 배선 패턴이 형성되는 위치에 개구부를 형성하도록 절연 수지를 형성하는 공정과, 개구부의 기판이 노출되어 있는 영역인 저면과, 저면을 둘러싸고 있는 영역인 측면과, 기판의 주면과 대향하는 절연 수지의 면측 위에 금속을 사용해서 제1 배선층을 형성하는 공정과, 절연 수지와, 배선층을 노출하도록 절삭 공구에 의해 절삭하는 공정을 포함하고, 제1 배선층은 측면에 형성되는 두께보다 저면에 형성되는 두께쪽이 두껍게 형성되어 있다.
도 1a 내지 도 1e는 본 실시 형태에 따른 반도체 장치의 배선의 형성 방법을 도시하는 공정 단면도이다.
도 2는 본 실시 형태에 따른 반도체 장치의 배선의 형성 방법을 도시하는 단면도이다.
도 3은 본 실시 형태에 따른 반도체 장치를 도시하는 단면도이다.
이하, 본 실시 형태에 따른 반도체 장치 및 그 배선의 형성 방법을, 도면을 참조하여 상세하게 설명한다.
도 1a에 도시한 바와 같이, 기판(1) 위에 배선층의 패턴과는 역 패턴이 되는 위치에 구멍 H가 형성된 마스크(2)를 형성한다. 그리고, 스퀴지(3)를 사용해서 절연 수지(4)를 스크린 인쇄해서 설치한다. 이어서, 도 1b에 도시한 바와 같이 마스크(2)를 제거한다.
기판(1)은 반도체 소자가 형성된 웨이퍼이다. 또한, 실리콘 기판(1a) 위에 도전성이 높은 금속, 예를 들어 Cu 등으로 형성된 내층 배선(1b)과, 내층 배선(1b) 상에 형성되고, 내층 배선(1b)의 일부를 노출하도록 설치된 절연층(1c)이 형성되어 있다. 또한, 본 실시 형태에서는 반도체 소자가 형성된 웨이퍼를 사용하고 있지만, 이것으로 한정되는 것은 아니다. 또한, 본 실시 형태에서는 내장 배선(1b)이 노출되어 있는 것을 사용하고 있지만, 노출되지 않은 것을 사용해도 좋다.
마스크(2)는, 금속 프레임(도시하지 않음)의 내측에 형성시키고자 하는 배선 형상을 따라 붙여진 선재(도시하지 않음)와, 선재에 의해 지지되고, 제1, 제2 배선층(7, 8)을 형성하는 위치에 위치 정렬해서 형성된 고체 재료(2a)로 구성되어 있다. 그리고, 고체 재료(2a) 사이에는 구멍 H가 형성되어 있다. 또한, 본 실시 형태의 마스크(2)는 금속 범위 내에 선재와 고체 재료(2a)가 형성된 것을 사용하고 있지만, 이것으로 한정되는 것은 아니다. 예를 들어, 후술하는 도 3의 제1, 제2 배선층 (7, 8)이 형성되는 위치를 둘러싸도록 절연 수지(4)를 형성할 수 있으면 어떠한 마스크(2)를 사용해도 좋다.
선재의 재질로는, 예를 들면 나일론이나 폴리에스테르 등의 수지나, 스테인리스 등의 금속으로 형성된 것을 사용하고 있다. 그러나, 이들의 재질로 한정되는 것은 아니며, 고체 재료(2a)를 지지할 수 있으면 어떤 재질이어도 좋다. 또한, 고체 재료(2a)의 재질로는, 예를 들어 감광성의 수지나, 전해 니켈 등의 금속으로 형성된 것이다.
절연 수지(4)는, 도 1b에 도시한 바와 같이, 기판(1)의 절연층(1c)의 일부가 노출되도록 제1 개구부(5)가 형성되어 있다. 또한, 절연 수지(4)는 내층 배선(1b)과 기판(1)의 절연층(1c)의 일부가 노출되도록 제2 개구부(6)가 형성되어 있다. 제1 개구부(5)는, 기판(1)의 절연층(1c)이 노출되어 있는 영역인 제1 저면(5b)과, 제1 저면(5b)을 둘러싸고 있는 면인 측면(5a)으로 구성되어 있다. 또한, 제2 개구부(6)는, 기판(1)의 내층 배선(1b)이 노출되어 있는 면인 제2 저면(5c)과, 제2 저면(5c)을 둘러싸고 노출되어 있는 측면(5a')과 제1 저면(5b)과, 제1 저면(5b)을 둘러싸고 있는 면인 측면(5a)으로 구성되어 있다. 재질로는 내열성의 에폭시 수지를 사용하고 있지만, 이것으로 한정되는 것은 아니며, 내열성의 수지이면 어떤 재질을 사용해도 좋다.
또한, 본 실시 형태에서는 절연 수지(4)를 스크린 인쇄에 의해 형성하고 있지만, 이것으로 한정되는 것은 아니다. 예를 들어 철판 인쇄나 요판 인쇄, 잉크젯 인쇄나 나노임프린트 등의 방식에 의해 절연 수지를 형성시켜도 좋다.
이어서, 도 1c에 도시한 바와 같이, 절연 수지(4)와 제1, 제2 개구부(5, 6) 위에 Ti으로 형성되는 제1 배선층(7)을 형성한다. 보다 자세하게 설명하면 제1 배선층(7)은 스퍼터나 진공 증착 등의 드라이 프로세스에 의해 형성되어 있다. 또한, 제1 배선층(7)은, 제1, 제2 개구부(5, 6)의 측면(5a , 5a')에 대하여 두께가 약 20nm 내지 약 50nm, 제1, 제2 저면(5b, 5c)에 대하여 두께가 약 200nm 내지 약 300nm가 되도록 형성한다. 이때, 이온화된 Ti 입자가 출사하는 타깃(도시하지 않음)으로부터 기판(1)의 제1, 제2 개구부(5, 6)와 Ti 입자가 입사하는 입사 각도 분포를 제어하고, 성막을 행한다. 입사 각도 분포의 제어는, 타깃과 기판(1)의 제1, 제2 개구부(5, 6) 사이의 자장 분포 및 바이어스 전위를 파라미터로서 조절함으로써 제어한다.
측면(5a , 5a')에 형성되는 제1 배선층(7)의 두께를 약 20nm 내지 약 50nm로 하는 이유를 설명한다. 특히, 측면(5a)에 형성되는 제1 배선층(7)이 약 20nm보다 얇을 경우, 절연 수지(4)와의 밀착력이 낮아진다. 그로 인해, 전자 부품이나 와이어 등을 형성할 때에 초음파 등의 외력 등이 가해짐으로써, 절연 수지와 제1 배선층(7)이 박리되어 버린다. 또한, 제1 배선층(7)이 약 50nm보다 두꺼울 경우, Ti이 난절삭성(難切削性)의 재질이기 때문에, 후술하는 평탄화를 행하는 공정에서 사용하는 절삭 공구(9)의 수명을 짧게 한다. 그로 인해, 측면(5a , 5a')에 형성되는 제1 배선층(7)의 두께를 약 20nm 내지 약 50nm가 되도록 형성하고 있다. 이에 따라 밀착성을 확보하고, 절삭 공구(9)에 의해 제1 배선층(7)을 절삭하는 양을 저감시킴으로써 절삭성을 향상시키고, 절삭 공구(9)의 수명을 길게 할 수 있다.
제1, 제2 저면(5b, 5c)에 형성되는 제1 배선층(7)의 두께를 약 200nm 내지 약 300nm로 하는 이유를 설명한다. 제1, 제2 저면(5b, 5c)에 형성되는 제1 배선층(7)이 약 200nm보다 얇을 경우, 제1, 제2 개구부(5, 6)의 제1, 제2 저면(5b, 5c)과의 밀착성이 낮아진다. 특히, 전자 부품이나 와이어 등을 설치할 때에 초음파 등의 외력 등이, 측면(5a , 5a')보다도 부하가 걸리기 때문에 박리하기 쉬워진다.
그리고, 제1, 제2 저면(5b, 5c)에 형성되는 제1 배선층(7)이 약 300nm보다 두꺼울 경우, Ti은 예를 들어 Cu와 같은 저저항 재료에 비하여 전기 저항이 커져 버리기 때문에, 전기가 도통하기 어려워진다. 특히, 제2 개구부(6)의 내층 배선(1b)과 접촉하도록 제1 배선층(7)을 설치한 경우, 내장 배선(1b)으로부터 흐르는 전기가 도통하기 어려워진다. 또한, 제1 배선층(7)은 전압이나 자장, 혹은 전기장을 가해서 제1, 제2 개구부(5, 6)의 측면(5a , 5a')과 제1, 제2 저면(5b, 5c)에 동시에 형성되어 있다. 그로 인해, 제1, 제2 저면(5b, 5c)을 약 300nm보다 두껍게 형성시키면, 특히 측면(5a)에 형성하는 제1 배선층(7)의 두께가 약 50nm보다도 두꺼워진다.
그로 인해, 제1, 제2 저면(5b, 5c)에 형성되는 제1 배선층(7)을 약 200nm 내지 약 300nm가 되도록 설치함으로써, 밀착성을 확보하고, 전기 저항을 작게 하는 것이 가능해진다.
이어서, 도 1d에 도시한 바와 같이, 제1 배선층(7) 위에 예를 들어 Cu로부터 형성되어 있는 제2 배선층(8)을 설치한다. 또한, 본 실시 형태에서는 제2 배선층(8)을 Cu에 의해 형성하고 있지만, 이것으로 한정되는 것은 아니다. 예를 들어, Al 등 전기 저항이 낮은 금속을 사용하고 있으면 좋다. 또한, 본 실시 형태에서는, 스퍼터에 의해 제2 배선층(8)을 설치하고 있지만, 이것으로 한정되는 것은 아니다. 예를 들어, 전기 도금이나, 스퍼터와 전기 도금과의 조합 등, 저저항 재료를 설치하는 것이 가능하면 어떻게 설치해도 좋다.
또한, 제2 배선층(8)은, 제1, 제2 개구부(5, 6)의 측면(5a)의 높이 T와 거의 동등, 또는 그것보다 조금 높아지도록 형성한다. 이에 따라, 제1, 제2 개구부(5, 6) 내에 제2 배선층(8)을 확실하게 충전시킬 수 있다.
이어서, 도 1e에 도시한 바와 같이, 절연 수지(4)와 제1 배선층(7)과 제2 배선층(8)을 노출하도록 절삭 공구(9)를 사용해서 절삭하고, 절삭 후의 절연 수지(4)와 제1, 제2 개구부(5, 6)의 높이 T'이 거의 동일해지도록 평탄화한다. 그 때에, 제1, 제2 개구부(5, 6)의 측면(5a)의 높이 T보다 조금 낮은 높이 위치의 절연 수지(4)를 절삭하면 좋다. 이렇게 절삭함으로써, 절연 수지(4) 상에 형성되어 있는 제1 배선층(7)을 절삭 공구(9)의 선단 E로 절삭하지 않으므로, 종래보다도 절삭 공구(9)의 수명을 길게 하는 것이 가능해진다.
또한, 절연 수지(4)를 설치할 때에, 마스크(2)에 절연 수지(4)가 부착된 상태에서 제거되는 경우가 있다. 예를 들어, 도 2에 도시한 바와 같이, 제1, 제2 저면(5b, 5c)의 대향면측의 절연 수지(4)의 코너부 K의 단면 형상이, 저면(5b)의 넓이보다 조금 넓어지도록 형성되는 경우가 있다. 그 경우, 제1 배선층의 두께가 측면(5a)에 형성되는 제1 배선층(7)의 두께보다 약간 두껍게 형성되어 버린다. 그로 인해, 절삭 공구(9)로 절삭할 때에 제1, 제2 개구부(5, 6)의 측면(5a)의 높이 T 이상으로 절삭을 행한 경우, 절삭 공구(9)의 선단 E로 제1 배선층(7)을 절삭하는 양이 증가하게 된다. 그러나, 본 실시 형태와 같이, 제1, 제2 개구부(5, 6)의 측면(5a)의 높이 T보다 조금 낮은 위치를 절삭함으로써, 제1 배선층(7)의 절삭량을 저감시킬 수 있고, 절삭 공구(9)의 수명을 길게 하는 것이 가능해진다.
이와 같이 하여 형성된 본 실시 형태의 반도체 장치(10)는, 도 3에 도시한 바와 같이, 기판(1)과, 기판(1)의 일부인 내장 배선(1b), 절연층(1c)을 노출하도록 제1, 제2 개구부(5, 6)을 형성해서 형성되어 있는 절연 수지(4)와, 절연 수지(4)에 의해 둘러싸여 기판(1)의 일부가 노출되어 있는 영역인 제1, 제2 개구부(5, 6)의 제1, 제2 저면(5b, 5c)과, 제1, 제2 개구부(5, 6)의 제1, 제2 저면(5b, 5c)을 둘러싸고, 절연 수지(4)에 의해 형성되어 있는 개구부의 측면(5a , 5a')에 형성되고, 측면(5a , 5a')에 형성되는 두께보다 제1, 제2 저면(5b, 5c)에 형성되는 두께쪽이 두껍게 형성되어 있는 제1 배선층(7)과, 제1 배선층(7) 위에 형성되고, 제1, 제2 개구부(5, 6)를 충전하도록 형성되어 있는 제2 배선층(8)이 형성되어 있다.
또한, 측면(5a , 5a')에 형성되는 제1 배선층(7)의 두께가 약 20nm 내지 약 50nm이고, 제1, 제2 저면(5b, 5c)에 형성되는 제1 배선층(7)의 두께가 약 200nm 내지 약 300nm가 되도록 형성되어 있다.
이상, 본 실시 형태의 반도체 장치의 배선의 형성 방법에 의하면, 절연 수지(4)에 의해 형성되는 제1, 제2 개구부(5, 6)의 측면(5a)에 형성되는 제1 배선층(7)의 두께보다, 제1, 제2 저면(5b, 5c)에 형성되는 제1 배선층(7)의 두께쪽이 두꺼워지도록 형성되어 있다.
이에 따라, 측면(5a)을 형성하고 있는 절연 수지(4)와의 밀착력 및 제1, 제2 개구부(5, 6)의 제1, 제2 저면(5b, 5c)과의 밀착성을 확보하고, 절삭 공구(9)에 의해 제1 배선층(7)을 절삭하는 양을 저감시킴으로써 절삭성을 향상시키고, 절삭 공구(9)의 수명을 길게 할 수 있다.
본 발명의 몇가지 실시 형태를 설명했지만, 이들 실시 형태는 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하지 않았다. 이들 신규한 실시 형태는, 그 밖의 다양한 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서, 다양한 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태나 그의 변형은, 발명의 범위나 요지에 포함될 뿐 아니라, 특허 청구 범위에 기재된 발명과 그의 균등한 범위에 포함된다.
1: 기판
1b: 내층 배선
1c: 절연층
2: 마스크
4: 절연 수지

Claims (9)

  1. 반도체 장치의 배선의 형성 방법으로서,
    기판의 주면 상에, 배선 패턴이 형성되는 위치에 개구부를 형성하도록 절연 수지를 형성하는 공정과,
    상기 개구부의 상기 기판이 노출되어 있는 영역인 저면과, 상기 저면을 둘러싸고 있는 영역인 측면과, 상기 기판의 주면과 대향하는 상기 절연 수지의 면측의 위에 금속을 사용해서 제1 배선층을 형성하는 공정과,
    상기 제1 배선층 위에 추가로, 상기 제1 배선층과는 상이한 금속을 사용해서 제2 배선층을 형성하는 공정과,
    상기 절연 수지와, 상기 제1 배선층과 상기 제2 배선층을 노출하도록 절삭 공구에 의해 절삭하는 공정을 포함하고,
    상기 제1 배선층은 상기 측면에 형성되는 두께보다 상기 저면에 형성되는 두께쪽이 두껍게 형성되고,
    상기 제1 배선층의 견고함은 상기 제2 배선층의 견고함보다 견고하고, 상기 절삭 공구가 절삭할 때, 상기 측면의 높이보다 낮은 높이 위치의 상기 절연 수지를 절삭하며, 상기 절삭 공구에 의해 절삭할 때, 상기 절연 수지와 상기 제1 배선층과 상기 제2 배선층의 높이가 동일한 높이가 되도록 절삭하는
    것을 특징으로 하는 반도체 장치의 배선의 형성 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서, 상기 제1 배선층은 상기 측면에 형성되는 두께가 20nm 내지 50nm이며, 상기 저면에 형성되는 두께가 200nm 내지 300nm가 되도록 형성하는 것을 특징으로 하는 반도체 장치의 배선의 형성 방법.
  6. 제1항에 있어서, 상기 제1 배선층은 난절삭성(難切削性) 재료로 형성되어 있는 것을 특징으로 하는 반도체 장치의 배선의 형성 방법.
  7. 제6항에 있어서, 상기 난절삭성 재료는 Ti으로 형성되어 있는 것을 특징으로 하는 반도체 장치의 배선의 형성 방법.
  8. 제1항에 있어서, 상기 제1 배선층은 Ti으로 형성되어 있고, 상기 제2 배선층은 Cu 또는 Al인 것을 특징으로 하는 반도체 장치의 배선의 형성 방법.
  9. 제1항에 있어서,
    상기 제1 배선층은 스퍼터링법 및 진공 증착법을 포함하는 드라이 프로세스법에 의해 형성되는 것을 특징으로 하는 반도체 장치의 배선의 형성 방법.
KR1020120023367A 2011-03-08 2012-03-07 반도체 장치의 배선의 형성 방법 KR101345962B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-050841 2011-03-08
JP2011050841A JP2012190854A (ja) 2011-03-08 2011-03-08 半導体装置及びその配線の形成方法

Publications (2)

Publication Number Publication Date
KR20120102536A KR20120102536A (ko) 2012-09-18
KR101345962B1 true KR101345962B1 (ko) 2014-01-20

Family

ID=46795963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120023367A KR101345962B1 (ko) 2011-03-08 2012-03-07 반도체 장치의 배선의 형성 방법

Country Status (5)

Country Link
US (1) US8859415B2 (ko)
JP (1) JP2012190854A (ko)
KR (1) KR101345962B1 (ko)
CN (1) CN102683269A (ko)
TW (1) TW201241926A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174015A (ja) * 1998-12-08 2000-06-23 Sony Corp 半導体装置の製造方法
JP2006041357A (ja) * 2004-07-29 2006-02-09 Fujikura Ltd 半導体装置およびその製造方法
KR100782485B1 (ko) * 2006-08-18 2007-12-05 삼성전자주식회사 알루미늄 및 구리 배선들을 전기적으로 접속시키는구조체들 및 그의 형성방법들

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144790A (ja) 1996-11-08 1998-05-29 Sony Corp 半導体装置における配線形成方法
TW480636B (en) * 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
JP2002012967A (ja) * 2000-06-28 2002-01-15 Canon Inc 堆積膜形成法
JP2001267269A (ja) * 2000-03-22 2001-09-28 Nec Kansai Ltd スパッタ方法及びそれを用いた半導体装置の製造方法
JP3871609B2 (ja) * 2002-05-27 2007-01-24 松下電器産業株式会社 半導体装置及びその製造方法
JP4634045B2 (ja) * 2003-07-31 2011-02-16 富士通株式会社 半導体装置の製造方法、貫通電極の形成方法、半導体装置、複合半導体装置、及び実装構造体
JP2005197418A (ja) * 2004-01-06 2005-07-21 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP4327656B2 (ja) * 2004-05-20 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置
US20050266679A1 (en) * 2004-05-26 2005-12-01 Jing-Cheng Lin Barrier structure for semiconductor devices
JP2007291439A (ja) * 2006-04-24 2007-11-08 Tokyo Electron Ltd 成膜方法、プラズマ成膜装置及び記憶媒体
JP4466662B2 (ja) * 2007-03-06 2010-05-26 株式会社デンソー 半導体装置の金属電極形成方法
JP5194537B2 (ja) 2007-04-23 2013-05-08 株式会社デンソー 半導体装置およびその製造方法
JP2009016782A (ja) * 2007-06-04 2009-01-22 Tokyo Electron Ltd 成膜方法及び成膜装置
US8436252B2 (en) * 2009-06-30 2013-05-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5189665B2 (ja) * 2010-08-09 2013-04-24 株式会社ディスコ ウエハレベルパッケージ構造およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174015A (ja) * 1998-12-08 2000-06-23 Sony Corp 半導体装置の製造方法
JP2006041357A (ja) * 2004-07-29 2006-02-09 Fujikura Ltd 半導体装置およびその製造方法
KR100782485B1 (ko) * 2006-08-18 2007-12-05 삼성전자주식회사 알루미늄 및 구리 배선들을 전기적으로 접속시키는구조체들 및 그의 형성방법들

Also Published As

Publication number Publication date
CN102683269A (zh) 2012-09-19
JP2012190854A (ja) 2012-10-04
TW201241926A (en) 2012-10-16
US20120231625A1 (en) 2012-09-13
US8859415B2 (en) 2014-10-14
KR20120102536A (ko) 2012-09-18

Similar Documents

Publication Publication Date Title
US9741964B2 (en) Frameless display device with concealed drive circuit board and manufacturing method thereof
JP6668723B2 (ja) インダクタ部品
JP5596919B2 (ja) 半導体装置の製造方法
US20170347462A1 (en) Encapsulated Circuit Module, And Production Method Therefor
US20150083469A1 (en) Wiring board
US9107313B2 (en) Method of manufacturing a hybrid heat-radiating substrate
JP2012028735A5 (ko)
US8304909B2 (en) IC solder reflow method and materials
WO2009004855A1 (ja) 配線基板の製造方法
WO2010025696A3 (de) Verfahren zur herstellung eines organischen strahlungsemittierenden bauelements und organisches strahlungsemittierendes bauelement
US20160014901A1 (en) An electronic sub-assembly, a method for manufacturing the same, and a printed circuit board with electronic sub-assembly
TW201640996A (zh) 模製電路模組及其製造方法
JP2014011350A5 (ko)
WO2008112086A3 (en) Electroplating process
JP2012175024A5 (ko)
US20140041906A1 (en) Metal heat radiation substrate and manufacturing method thereof
WO2008057179A3 (en) Atomic layer deposition in the formation of gate structures for iii-v semiconductor
JP5553504B2 (ja) 半導体装置の製造方法及び半導体装置
JP2015211077A5 (ko)
TWI526131B (zh) 印刷電路板及其製造方法
US20240090140A1 (en) Component-incorporated substrate and method for manufacturing same
KR101345962B1 (ko) 반도체 장치의 배선의 형성 방법
JP2008091457A (ja) 半導体装置及び半導体装置の製造方法
JP5430121B2 (ja) 配線基板及びこれを用いたプローブカード
JP2013106015A (ja) 半導体装置、及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee