CN1728384A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN1728384A CN1728384A CN 200510083479 CN200510083479A CN1728384A CN 1728384 A CN1728384 A CN 1728384A CN 200510083479 CN200510083479 CN 200510083479 CN 200510083479 A CN200510083479 A CN 200510083479A CN 1728384 A CN1728384 A CN 1728384A
- Authority
- CN
- China
- Prior art keywords
- wiring layer
- insulating resin
- resin layer
- layer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
一种半导体装置,包括:半导体基片,其具有在其表面上形成的电极;第一绝缘树脂层,其被提供在所述半导体基片上并且具有限定在对应于所述电极的位置的第一开口;第一接线层,其被提供在所述第一绝缘树脂层上并且通过所述第一开口连接到所述电极;第二绝缘树脂层,其被提供在所述第一绝缘树脂层和所述第一接线层上,该第二绝缘树脂层具有第二开口,其被限定在所述半导体基片表面方向上不同于所述第一开口位置的位置;以及第二接线层,其被提供在第二绝缘树脂层上并且通过所述第二开口连接到所述第一接线层,其中所述第二接线层包括感应元件,并且所述第一绝缘树脂层的厚度与所述第二绝缘树脂层的厚度之和不小于5μm且不大于60μm。
Description
技术领域
本发明涉及一种半导体装置及其制造方法,其中具有形成在如硅晶片的半导体基片上的感应元件的半导体的形成与其封装一起完成。
对2004年7月29日提交的日本专利申请No.2004-221785和2004年10月18日提交的日本专利申请No.2004-302696要求优先权,其内容在此引入作为参考。
背景技术
近年来,在高频半导体元件的制造中,为确保其阻抗匹配等,在半导体基片上形成感应元件,如螺旋感应器。然而在这样的半导体元件中,由于接线和半导体基片之间的寄生电容,部分由感应元件产生的电磁能量损失在基片或构成该感应元件的接线中。这种类型的能量损失在例如日本未审查专利申请,第一公布No.2003-86690中披露。
这种类型的电磁能量损失的一个原因是接线与半导体基片之间相对近的垂直距离,其使得寄生电容的影响显著。为消除这样的损失,提出一种技术,其中在半导体基片和感应元件之间提供厚树脂层,以防止电磁能量的损失(见例如NIKKEI MICRODEVICES,2002年3月,第125-127页)。
图1、2A和2B示出具有螺旋线圈的常规半导体装置的实例。图1是平面图,图2A是局部分解(broken)透视图,而图2B是沿图1中所示的线B-B所取的横截面视图。
在半导体装置20中,半导体基片1包括形成于其上的集成电路(IC)2,并且集成电路2的电极3和钝化膜4(绝缘体膜)被提供在半导体基片1的表面上。
此外,连接到电极3的下接线层21形成在半导体基片1上的钝化膜4上,并且绝缘树脂层22形成在半导体基片1和下接线层21上。在绝缘树脂层22上,具有螺旋线圈24的上接线层23作为介电元件(dielectricelement)而提供。螺旋线圈24经由下接线层21连接到集成电路2的电极3。
图3A-3D是示意性横截面视图,分步示出用于制造图1、2A及2B中所示的半导体装置的示例性方法。
首先,如图3A所示,提供具有集成电路2,电极3,和钝化膜4的半导体基片1。半导体基片1是例如硅晶片,在其上已提供铝垫(aluminumpad)作为电极3,其被覆盖了由SiN、SiO2等制成的钝化膜4。在钝化膜4中,开口5被限定在对应于电极3的位置,并且电极3从开口5暴露。可以例如使用任何众所周知的方法,如低压化学气相沉积(LPCVD)技术来将钝化膜4形成到例如0.1μm和0.5μm之间的厚度。
其次如图3B所示,下接线层21形成在半导体基片1上的钝化膜4上。下接线层21是连接在电极3和螺旋线圈24之间的再分布层(redistribution layer)(下路径(under path)),并且其第一端21a连接到电极3,而第二端21b连接到提供在下接线层21上的上接线层23的端23a和23b(见图3D)。下接线层21的材料可以是例如铝或铜,并且其厚度可以在例如0.1μm和10μm之间。可以使用任何众所周知的方法,例如溅射、蒸发、镀等来形成下接线层21。
接着如图3C所示,绝缘树脂层22形成在半导体基片1上的钝化膜4和下接线层21上。绝缘树脂层22可以由例如聚酰亚胺树脂、环氧树脂、硅树脂(silicon resin)等制成,并且其厚度可以在例如0.1μm和10μm之间。可以使用任何众所周知的方法来形成绝缘树脂层22,例如旋涂方法、印刷方法、层压方法等。在绝缘树脂层22中,开口25被限定在对应于下接线层21的第二端21b的位置(在图3A-3D中示出两个开口)。可以使用图案化技术等,例如借助于光刻来限定开口25。
随后如图3D所示,具有螺旋线圈24的上接线层23在绝缘树脂层22上形成。上接线层23的端23a和23b穿过限定在绝缘树脂层22中的开口25并通过开口25连接到下接线层21的第二端21b。上接线层23的材料可以是例如铜,并且其厚度可以在例如1μm和20μm之间。可以例如使用任何众所周知的技术,如电镀来形成上接线层23。
尽管在图3A-3D所示的常规实例中螺旋线圈24形成在上接线层23中,但螺旋线圈24可以如图4A-4D所示形成在下接线层21上。下面将参考图4A-4D来说明用于制造其中螺旋线圈24在下接线层21中形成的半导体装置的过程。
首先如图4A所示,提供具有集成电路2、电极3和钝化膜4的半导体基片1。对图4A-4D所示的半导体基片1的描述被省略,因为它类似于图3A中所示的半导体基片1。
其次如图4B所示,下接线层21形成在半导体基片1上的钝化膜4上。下接线层21包括连接到电极3的互连导电层26以及螺旋线圈24。在以后的阶段,螺旋线圈24将被连接到互连导电层26和电极3。
下接线层21的材料可以是例如铝或铜,并且其厚度可以在例如0.1μm和10μm之间。可以用任何众所周知的方法,例如溅射、蒸发、镀等来形成下接线层21。
接着如图4C所示,绝缘树脂层22形成在半导体基片1上的钝化膜4和下接线层21上。绝缘树脂层22可以由例如聚酰亚胺树脂、环氧树脂、硅树脂等制成,并且其厚度可以在例如0.1μm和10μm之间。可以用任何众所周知的方法来形成绝缘树脂层22,例如旋涂方法、印刷方法、层压方法等。在绝缘树脂层22中,开口25被限定在对应于互连导电层26和螺旋线圈24的端24a的位置(在图4C和4D中示出两个开口)。可以使用图案化技术等,例如借助于光刻来限定开口25。
随后如图4D所示,上接线层23形成在绝缘树脂层22上。上接线层23的两端23a和23b穿过限定在绝缘树脂层22中的开口25,并分别连接到互连导电层26和螺旋线圈24的端24a。以这种方式,螺旋线圈24经由上接线层23(上路径(over path))和互连导电层26连接到电极3。
上接线层23的材料可以是例如铜,并且其厚度可以在例如1μm和20μm之间。可以例如用任何众所周知的技术,如电镀来形成上接线层23。
但是如图3A-3D和图4A-4D所示的常规半导体装置20仍具有如下缺点。
参考图5,所示为常规半导体装置的等效电路。在图5中,CS是螺旋线圈的电容,RS是螺旋线圈的电阻,而LS是螺旋线圈的电感。C(OX+Resin)是钝化膜和绝缘树脂层的电容,CSi是半导体基片(硅基片)的电容,而RS是半导体基片(硅基片)的电阻。
如图3A-3D所示在上接线层23上提供螺旋线圈24有以下缺点(1)和(2)。
(1)因为下接线层21和半导体基片1接近,CSi由于寄生电容而增加,从而导致能量损失。
(2)因为下接线层21和上接线层23(螺旋线圈24)接近,CS增加,造成能量损失。
如图4A-4D所示在下接线层21上提供螺旋线圈24有以下缺点(1)和(2)。
(1)因为下接线层24和半导体基片1接近,RSi由于涡流损失而增加,从而导致能量损失。
(2)因为下接线层21和上接线层23(螺旋线圈24)接近,CS增加,造成能量损失。
如先前所述,近年来,在高频半导体元件的制造中,为确保其阻抗匹配等,在半导体基片上形成诸如螺旋感应器的感应元件(见例如日本未审查专利申请,第一公布No.2003-86690)。因此提出一种技术,其中在半导体基片和感应元件之间提供厚树脂层,以减小电磁能量损失。
然而在常规半导体装置中,可能需要多层接线结构。在这种情况下,阻抗失配发生在连接形成在不同层中的接线和感应元件的结(接触孔)处,这可导致品质因数值(Q值)的降低。
发明内容
本发明是根据上述背景来构思的,并且它的一个目的是提供一种具有形成于其上的感应元件的低能损和高性能的半导体装置。
为解决以上问题,第一方面提供一种半导体装置,包括:半导体基片,其具有形成于其表面上的电极;第一绝缘树脂层,其被提供在该半导体基片上并且具有限定在对应于该电极的位置的第一开口;第一接线层,其被提供在第一绝缘树脂层上并且通过第一开口连接到电极;第二绝缘树脂层,其被提供在第一绝缘树脂层和第一接线层上,该第二绝缘树脂层具有第二开口,其被限定于在半导体基片表面方向上不同于第一开口位置的位置;以及第二接线层,其被提供在第二绝缘树脂层上并且通过第二开口连接到第一接线层,其中该第二接线层包括感应元件,并且第一绝缘树脂层厚度和第二绝缘树脂层厚度之和不小于5μm且不大于60μm。
根据本发明的第二方面,在上述半导体装置中,通过将第一接线层厚度除以第二接线层厚度而获得的值可以在0.3和0.5之间。
根据本发明的第三方面,所述感应元件可以是螺旋线圈。
此外,本发明的第四方面提供一种制造半导体装置的方法,包括以下步骤:在具有在其上提供的电极的半导体基片上形成第一绝缘树脂层;在第一绝缘树脂层中限定第一开口,使得电极被暴露;在第一绝缘树脂层上形成第一接线层,其通过第一开口连接到电极;在第一绝缘树脂层和第一接线层上形成第二绝缘树脂层;在半导体基片表面的方向上不同于第一开口位置的位置形成第二开口,该第二开口的位置对应于第一接线层的位置;以及在第二绝缘树脂层上形成第二接线层,其通过第二开口连接到第一接线层并起到感应元件的作用,其中第一绝缘树脂层厚度与第二绝缘树脂层厚度之和不小于5μm且不大于60μm。
根据本发明的第五方面,在上述制造半导体装置的方法中,通过将第一接线层厚度除以第二接线层厚度而获得的值可以在0.3和0.5之间。
根据本发明,由于第一绝缘树脂层和第二绝缘树脂层提供在诸如螺旋线圈的感应元件和半导体基片之间,感应元件和半导体基片由所述两个绝缘树脂层以足够的距离间隔开。以这种方式,诸如涡流损失的能量损失可减小,并且可以获得具有表现出高Q值(品质因数)和优良特性的介电元件的半导体装置。
此外,本发明根据上述背景来构思,并且其另一个目的是提供具有表现出高Q值的感应元件的半导体装置。
本发明的第六方面提供一种半导体装置,包括:半导体基片,其具有形成在其表面上的电极;第一绝缘树脂层,其被提供在半导体基片上,并且具有限定在对应于电极的位置的第一开口;接线层,其被形成在第一绝缘树脂层上并且通过第一开口连接到电极;第二绝缘树脂层,其被形成在第一绝缘树脂层和第一接线层上对应于第一接线层的位置,该第二绝缘树脂层具有第二开口;以及第二接线层,其形成在第二绝缘树脂层上并且具有感应元件,其中第二接线层经由提供在第二开口中的结连接到第一接线层,并且结的宽度等于或小于构成感应元件的第二接线层的线宽。
根据本发明的第七方面,在上述半导体装置中,第一接触垫和第二接触垫可以分别提供到第一接线层和第二接线层,结可以提供在第一接线层的第一接触垫和第二接线层的第二接触垫之间,并且第一接线层的第一接触垫和第二接线层的第二接触垫中的至少一个的宽度C与结的宽度A之间的差(C-A)可以是30μm或以下。
根据本发明的第八方面,在上述半导体装置中,感应元件可以是螺旋线圈。
根据本发明的第九方面,在上述半导体装置中,接触垫可以是基本矩形的形状或基本圆形的形状之一。
根据本发明,由于结被形成为使得其宽度相同于或大于构成感应元件的第二接线层的宽度,电流的流动不在该结处阻塞并且损失可得以减小。特别地,可以防止高频情况下感应元件内的阻抗失配。
因此,可以获得具有高Q值(品质因数)感应元件的半导体装置。
附图说明
图1是平面图,示出常规半导体装置的实例;
图2A是所述常规半导体装置实例的局部分解透视图;
图2B是沿图1中的线B-B取得的横截面视图,示出根据本发明的半导体装置的实例;
图3A-3D是示意性横截面视图,分步示出用于制造图1所示的半导体装置的方法实例;
图4A-4D是示意性横截面视图,分步示出用于制造另一例常规半导体装置的方法实例;
图5是电路图,示出常规半导体装置的等效电路;
图6是平面图,示出根据本发明的半导体装置的一个实例;
图7A是局部分解透视图,示出根据本发明的半导体装置的一个实例;
图7B是沿图6中线A-A所取的横截面视图,示出根据本发明的半导体装置的实例;
图8A-8E是示意性横截面视图,分步示出用于制造图6所示的半导体装置的方法实例;
图9是曲线图,示出针对具有位于各种位置的感应元件的半导体装置的频率和Q值之间关系的实例;
图10是曲线图,示出第一绝缘树脂层和第二绝缘树脂层的层厚度之和(所有树脂层的总厚度)与Q值之间关系的实例;
图11是曲线图,示出第一接线层厚度与半导体装置Q值之间关系的实例;
图12是曲线图,示出第一接线层厚度与第一接线层和第二接线层间的距离之间的关系的实例;
图13是示出根据本发明的半导体装置的可替换实例的图示;
图14是图13所示的半导体装置的局部分解透视图;
图15是平面图,示出图13所示的半导体装置的主要部分;
图16是透视图,示出图13所示的半导体装置的主要部分;
图17是透视图,示出图13所示的半导体装置的主要部分;
图18A-18E是示意性横截面视图,分步示出用于制造图13所示的半导体装置的方法实例;
图19是横截面视图,示出第二结的变化;
图20是平面图,示出接触垫的变化;
图21是平面图,示出接触垫的另一个变化;并且
图22是示出测试结果的曲线图。
具体实施方式
以下将参考附图基于优选的实施例来描述本发明。
图6和图7A及7B示出根据本发明的半导体装置的实例。图6是平面图,图7A是局部分解透视图,而图7B是沿图6所示的线A-A所取的横截面视图。
在半导体装置110中,半导体基片101具有形成于其上的集成电路(IC)102,并且集成电路102的电极103和钝化膜104被提供在半导体基片101的表面上。
该半导体装置110进一步包括在半导体基片101的钝化膜104上提供的第一绝缘树脂层111,在第一绝缘树脂层111上形成的第一接线层112,在第一绝缘树脂层111和第一接线层112上形成的第二绝缘树脂层113,以及在第二绝缘树脂层113上形成的第二接线层114。
半导体基片101是例如硅晶片,在其上提供铝垫作为电极103,在其上形成钝化膜104,如SiN或SiO2(钝化的绝缘体膜)。开口105被限定在钝化膜104中对应于电极103的位置,并且电极103从开口105暴露。可以例如使用任何众所周知的方法,如LPCVD技术来形成钝化膜104,并且其膜厚度在例如0.1μm和0.5μm之间。
在本实施例中,将具有螺旋线圈115的接线层连接到集成电路102的电极103被提供在半导体基片101表面上的两个位置。
根据本发明,半导体基片可以是半导体晶片,如硅晶片,或者可以是通过把半导体晶片切成芯片大小而获得半导体芯片。在半导体基片是半导体芯片的情况中,多个半导体芯片可以通过在半导体晶片上形成各种半导体元件、IC、或感应元件的组,然后把半导体晶片切成芯片大小来获得。
尽管在图6和图7A及7B中示出了一个感应元件形成于半导体基片上的半导体装置部分,应指出本发明适用于在诸如半导体晶片的半导体基片上形成多个感应元件。亦应指出各种结构被另外提供到根据本发明的半导体装置,如用于密封第二接线层114的密封层,到外部元件的输出端子,如凸块(bump)等,尽管这些另外的结构未在图中示出。
第一绝缘树脂层111具有第一开口116,其被限定在对应于每个电极103的位置。第一绝缘树脂层111可以由例如聚酰亚胺树脂、环氧树脂、硅树脂等制成,并且其厚度可以在例如1μm与30μm之间。
可以使用任何众所周知的方法,例如旋涂方法、印刷方法、层压方法等来形成第一绝缘树脂层111。此外,可以使用图案化技术等,例如借助于光刻来限定第一开口116。
第二绝缘树脂层113具有第二开口117,其被限定在半导体基片101表面方向上不同于第一开口116位置的位置。第二开口117被限定在对应于第二接线层114的端114a和114b的位置。
第一接线层112是再分布层,其连接在电极103和螺旋线圈115之间。第一接线层112的第一端112a经第一开口116穿过第一绝缘树脂层111,并且连接到电极103。此外,第一接线层112的第二端112b延伸以便对准于第二开口117。
第一接线层112的材料可以是例如铜,并且其厚度可以在例如1μm与20μm之间。这确保了优良的导电性。可以使用例如镀技术,如铜电镀等,溅射,蒸发或这些方法的任何两种或更多种的组合来形成第一接线层112。
第二接线层114包括作为介电元件的螺旋线圈115。第二接线层114的端114a和114b经第二开口117穿过第二绝缘树脂层113,并且连接到第一接线层112的相应第二端112b。
第二接线层114的材料可以是例如铜,并且其厚度可以在例如1μm和20μm之间。这确保了优良的导电性。可以使用例如镀技术,如铜电镀等,溅射,蒸发或这些方法的任何两种或更多种的组合来形成第二接线层114。
根据需要,密封层(未示出)可以提供在第二绝缘树脂层113和第二接线层114上,至少覆盖第二接线层114。
密封层可以由例如聚酰亚胺树脂、环氧树脂、硅树脂等制成,并且其厚度可以在例如10μm与150μm之间。用于连接到外部元件端子的开口可以限定在密封层中。
此外在本实施例的半导体装置110中,第一绝缘树脂层111的层厚度与第二绝缘树脂层113的层厚度之和不小于5μm且不大于60μm。由此可以获得具有表现出高Q值和优良特性的介电元件的半导体装置,如随后描述的。
在本实施例的半导体装置中,第一接线层112的层厚度优选地小于第二接线层114的层厚度。特别地,通过将第一接线层112的层厚度除以第二接线层114的层厚度而获得的值优选地在0.3与0.5之间。
此外,第一接线层112的厚度优选地小于第二绝缘树脂层113的厚度。
接下来将说明用于制造图6和图7A及图7B所示的半导体装置的方法。
图8A-8E是示意性横截面视图,分步示出制造上述半导体装置的方法实例。图8A-8E中的横截面视图是沿图6所示的线A-A所取的。
首先如图8A所示,提供具有集成电路102、电极103和钝化膜104的半导体基片101。
如以上所述,半导体基片101是其表面上形成有电极103和钝化膜104的半导体晶片,并且开口105被限定在钝化膜104中对应于电极103的位置。
接下来,如图8B所示,具有第一开口116的第一绝缘树脂层111形成在半导体基片101的钝化膜104上。
第一绝缘树脂层111可以例如通过以下步骤形成:使用任何众所周知的方法,例如旋涂方法、印刷方法、层压方法等在钝化膜104的整个表面上形成由一种或多种上述树脂制成的膜(第一绝缘树脂层形成步骤);然后使用图案化技术等,例如借助于光刻将第一开口116限定在对应于电极103的位置(第一开口形成步骤)。
接着,如图8C所示,第一接线层112形成在第一绝缘树脂层111上(第一接线层形成步骤)。用于在预定位置形成第一接线层112的具体方法不做特别限制,并且例如可以采用在PCT国际申请公布No.WO00/077844中披露的方法。
这里将说明用于形成第一接线层112的优选方法的实例。
首先,借助于溅射技术等在第一绝缘树脂层111的整个表面或其所选区域上形成用于在以后执行的电镀的薄种子层(seed layer)(未示出)。种子层是例如包括借助于溅射形成的铜层和铬(Cr)层的堆叠体,或包括铜层和钛(Ti)层的堆叠体。此外,种子层可以是使用蒸发、涂覆方法、化学气相沉积(CVD)等或上述金属层形成技术的任意组合而形成的薄金属层或无电铜镀层。
接着在种子层上形成用于电镀的阻止层(未示出)。开口被限定在该阻止层中将形成第一接线层112的区域中,并且种子层从该开口暴露。可以例如通过层压膜阻止剂(film resist)、旋涂液体阻止剂(liquid resist),或通过任何其他合适方法来形成阻止层。
然后,使用阻止层作为掩模借助于电镀等在种子层上形成第一接线层112。在将第一接线层112形成在所需区域之后,通过蚀刻阻止层和种子层的不必要部分来去除它们,使得第一绝缘树脂层111被暴露,除了形成第一接线层112的区域以外(见图8C)。
接着如图8D所示,第二绝缘树脂层113形成在第一绝缘树脂层111和第一接线层112上。
第二绝缘树脂层113可以例如通过以下步骤形成:使用任何众所周知的方法,例如旋涂方法、印刷方法、层压方法等在第一绝缘树脂层111和第一接线层112的整个表面上形成由一种或多种上述树脂制成的膜(第二绝缘树脂层形成步骤);然后使用图案化技术等,例如借助于光刻将第二开口117限定在对应于第一接线层112的第二端112b的位置(第二开口形成步骤)。
接下来如图8E所示,在第二绝缘树脂层113上形成具有螺旋线圈115的第二接线层114(第二接线层形成步骤)。用于在预定区域中提供第二接线层114的具体方法类似于用于提供第一接线层112的方法,并且因此将省略对其的详细描述。
在密封层被提供在第二接线层114上的情况中,密封层可以例如通过使用光刻来图案化诸如光敏聚酰亚胺树脂的光敏树脂以将开口限定在预定位置而形成。应指出,用于形成密封层的具体方法不限于该方法,并且可以使用各种技术。
在形成密封层后,可通过将其上具有诸如感应元件的各种结构的半导体晶片切成预定大小来获得其中封装有感应元件等的半导体芯片。
下面将说明本实施例的半导体装置的操作和效果。
由于第一树脂层和第二树脂层插入在半导体基片和介电元件之间,介电元件和半导体基片被以足够的距离间隔开。结果,半导体基片的电阻降低(图5所示的RSi),由此减小涡流损失。此外,位于半导体基片附近的第一接线层是连接在电极和介电元件之间的互连接线,并且介电元件被提供在远离半导体基片的第二接线层中。这样,因为介电元件和半导体基片被以足够的距离间隔开,可以减小由于介电元件所产生的磁通量而引起的涡流损失。
此外,第一绝缘树脂层和第二绝缘树脂层被插入在半导体基片和介电元件之间,并且这些绝缘树脂层的厚度之和被设置为不小于5μm并且不大于60μm。由此可以获得优选的半导体装置,其具有各种优点,如Q值的较大增加,较小的尺寸,及降低的制造成本。如果两个绝缘树脂层的厚度之和小于5μm,则Q值的改进较小,这是不希望的。此外,两个绝缘树脂层的厚度之和大于60μm在制造成本或制造条件方面是不利的,因为不能预期Q值的进一步增加(见图10)。为了使用该装置作为介电元件,Q值优选地为20或以上。
在本实施例的半导体装置中,感应器由第一接线层和第二接线层制成,其中第一接线层是下路径,其连接在半导体基片上的电极和介电元件(线圈)之间,而第二接线层具有介电元件(线圈)。
在该结构中,第二接线层的电阻在感应器电阻(RS)中成为主导。
此外,当第一绝缘树脂层和第二绝缘树脂层的厚度相同时,如果第二绝缘树脂层的厚度过小,则第一接线层和第二接线层之间的距离减小。结果,由于增加的感应器电容(CS),能量损失效果变得显著。这是因为第二绝缘树脂层(见图7A和7B)具有两个不同的部分:一个直接形成在第一绝缘树脂层上而另一个形成在第一接线层上。如果第一接线层过厚,则树脂可在第二绝缘树脂层形成期间从第一接线层流动,并且第一接线层上的树脂厚度趋向于变得比所需的小。
如果第一接线层的厚度过小,则电阻由于第一接线层的横截面积减小而减小,这是不希望的。
通过维持将第一接线层的层厚度除以第二接线层的层厚度而获得的值不小于0.3并且不大于0.5,增加的电容(CS)的影响得以减小,并且可以实现具有更优良特性的半导体装置。
实例
制造半导体装置,并评估其特性。硅基片被用作半导体基片。用聚酰亚胺树脂形成第一绝缘树脂层和第二绝缘树脂层。在第一绝缘树脂层和第二绝缘树脂层之间提供第一接线层,并且在第二绝缘树脂层上提供第二接线层。介电元件被形成为3.5圈的螺旋线圈。使用铜(Cu)作为第一接线层和第二接线层的材料。
感应元件的位置
作为本发明的工作例(working example),制造具有作为互连接线(下路径)的位于半导体基片附近的第一接线层和作为介电元件的远离半导体基片的第二接线层的半导体装置。作为比较例,制造具有作为介电元件的位于半导体基片附近的第一接线层和作为互连接线(上路径)的远离半导体基片的第二接线层的半导体装置。对于这些半导体装置,评估频率和Q值之间的关系。
除了如上述的感应元件的位置以外,该工作例的半导体元件和比较例的半导体元件在工作例的相同条件下制造,如相同的绝缘树脂层厚度。
在图9中,实线示出工作例的半导体元件的Q值,其中介电元件被提供在第二接线层中。此外,虚线示出比较例的半导体元件的Q值,其中介电元件被提供在第一接线层中。
图9的结果表明当提供两个接线层时可以通过把介电元件设置为远离半导体基片来实现具有高Q值的感应器。
绝缘树脂层的厚度
如表1所示,在改变第一绝缘树脂层和第二绝缘树脂层的层厚度之和时制造多个半导体装置,并且在2GHz频率处测量这些半导体装置的Q值。
在这些半导体装置中,位于半导体基片附近的第一接线层是互连接线(下路径),而远离半导体基片的第二接线层是介电元件。
在图10和表1中示出了第一绝缘树脂层和第二绝缘树脂层的层厚度之和(所有树脂层的总厚度)与Q值之间的关系。这些结果表明,当第一绝缘树脂层和第二绝缘树脂层的层厚度之和不小于5μm并且不大于60μm时获得了20或以上的Q值。在该情况下,提高Q值的效果是有利的,但要防止绝缘树脂层的总厚度不必要地增加。
表1
第一和第二绝缘树脂层的厚度之和(μm) | Q值(在2GHz) |
1 | 12.2 |
2 | 14.2 |
5 | 22.4 |
10 | 26.5 |
20 | 34.0 |
30 | 29.8 |
40 | 37.1 |
50 | 36.0 |
60 | 36.3 |
80 | 37.1 |
100 | 36.1 |
导电层的厚度
在将第二接线层的厚度固定到10μm时改变第一接线层的厚度来制造多个半导体装置。
在这些半导体装置中,位于半导体基片附近的第一接线层是互连接线(下路径),而远离半导体基片的第二接线层是介电元件。
图11示出在2GHz频率处测量的半导体装置的Q值,其中第一接线层的厚度是1μm,3μm,5μm,或9μm,而第二接线层的厚度是10μm。在该测量中,第一绝缘树脂层的厚度是10μm,并且第二绝缘树脂层的厚度是10μm。
图11的结果表明,当将第一接线层的厚度除以第二接线层的厚度而获得的值在0.3和0.5之间时,可以实现具有更高Q值的半导体装置。
图12示出半导体装置的第一接线层和第二接线层之间的所测距离,其中第二绝缘树脂层的厚度(正好在第一绝缘树脂层上的厚度)是10μm而第一接线层的厚度是3μm,5μm,或10μm。根据图12所示的测量,第一绝缘树脂层的厚度是10μm,并且第二接线层的厚度是10μm。
如图12的曲线图所表明的,当第一接线层的厚度与第二绝缘树脂层的厚度之比降低时,第一接线层和第二接线层之间的距离增加。这表明当第一接线层的厚度与第二绝缘树脂层的厚度之比降低时,获得了具有高Q值的优良半导体装置。
以下将参考附图来描述本发明的可替换实施例。
图13-17示出根据本发明的半导体装置的可替换实施例。图13是横截面视图,图14是局部分解透视图,图15是主要部分的平面图,以及图16和图17是主要部分的透视图。图13是沿图15所示的线D-D所取的横截面视图。
如图13所示,该半导体装置包括半导体基片201,提供在半导体基片201上的第一绝缘树脂层210,提供在第一绝缘树脂层210上的第一接线层211和212,提供在第一绝缘树脂层210和第一接线层211及212上的第二绝缘树脂层213,以及提供在第二绝缘树脂层213上的第二接线层214。
半导体基片201是诸如硅晶片的基底材料202,在其上形成集成电路(未示出)的电极203以及钝化膜204。
电极203可以由铝,铜等形成。
钝化膜204是钝化的绝缘体膜,并且可以由SiN,SiO2等制成。
在钝化膜204中,开口205被限定在对应于电极203的位置,并且电极203从开口205暴露。
可以例如使用任何众所周知的方法,如LPCVD技术来形成钝化膜204,并且其膜厚度在例如0.1μm和0.5μm之间。
根据本发明,半导体基片可以是诸如硅晶片的半导体晶片,或者可以是半导体芯片。半导体芯片可以通过在半导体晶片上形成各种半导体元件、IC或感应元件的组,然后将半导体晶片切成芯片大小来获得。
第一绝缘树脂层210具有第一开口216,其被限定成在对应于每个电极203的位置打开。
第一绝缘树脂层210可以由例如聚酰亚胺树脂、环氧树脂、硅树脂等制成,并且其厚度可以在例如1μm和30μm之间。
第二绝缘树脂层213具有开口217,其被限定在对应于第二接线层214的两个端的位置。
第二绝缘树脂层213可以由例如聚酰亚胺树脂、环氧树脂、硅树脂等制成。
由于通过将第二绝缘树脂层213的厚度设置为10μm或以上,第一接线层211和212及第二接线层214被以足够的距离间隔开,所以有可能减小能量损失并增大Q值。第二绝缘树脂层213的厚度优选地在10μm和20μm之间。
可以使用任何众所周知的方法,例如旋涂方法、印刷方法、层压方法等来形成绝缘树脂层210和213。开口216和217可以使用图案化技术等,例如借助于光刻来限定。
第一接线层211和212(第一导电层)是连接在电极203和第二接线层214之间的再分布层。第一接线层211和212的第一端211a和212a经由形成在第一开口216中的第一结218连接到电极203。
如图13、16和17所示,具有基本矩形的板形状的接触垫211b和212b被提供在第一接线层211和212上。
接触垫211b和212b被提供在对应于第二开口217的位置,并且被形成为使得其长度和宽度大于第一接线层211和212的宽度。
第一接线层211和212的材料可以是例如铝或铜,并且其厚度可以在例如1μm和20μm之间。可以使用任何众所周知的方法,例如溅射、蒸发、镀等来形成第一接线层211和212。
如图13-15所示,第二接线层214(第二导电层)包括作为感应元件的螺旋线圈215。
第二接线层214的材料可以是例如铜,并且其厚度可以在例如1μm和20μm之间。可以使用例如镀技术,如铜电镀等,溅射,蒸发等来形成第二接线层214。
基本矩形的板形状的接触垫214a和214b被提供到第二接线层214的两端。
接触垫214a和214b被提供在对应于第二开口217的位置,并且被形成为使得其长度和宽度大于第二接线层214的宽度。
接触垫214a和214b经由限定在第二开口217中的第二结219分别连接到第一接线层211和212的接触垫211b和212b。
纵横比(aspect ratio),即第二开口217的最小宽度和长度(第二绝缘树脂层213的厚度)的比率(宽度/长度)太小,在限定第二结219时金属材料不完全填充在第二开口217中,导致第二结219的畸形。由于以上原因,纵横比优选为1或更大。
第二结219沿第二开口217的壁来限定。
在图中所示的实例中,第二结219是具有矩形横截面的棱柱形状,并且其四个侧面平行于接触垫214a、214b、211b或212b的每个边。
第二结219优选地基本提供在接触垫214a、214b、211b或212b的中心。
第二结219的宽度(图13、16和17所示的宽度A)被设置成相同于或大于构成螺旋线圈215的第二接线层214的线宽(图13、16和17中所示的螺旋线圈215的宽度B)。
通过将第二结219的宽度设置成落在上述范围之内,可以防止螺旋线圈215内的阻抗失配并可实现高Q值。
第二结219的宽度和构成螺旋线圈215的第二接线层214的线宽之间的差(A-B)优选地设置为10μm或以下。
接触垫214a、214b、211b和212b的宽度(图13、16和17所示的宽度C)与第二结219的宽度(图13、16和17所示的宽度A)之间的差(C-A)优选为30μm或以下。通过将所述宽度之间的差设置为落在上述范围之内,可以实现高Q值。
所述宽度之间的差优选为10μm或以上,以便即使当第二结219未对准而形成时可防止连接故障。
接触垫214a、214b、211b和212b的宽度C与第二结219的宽度A之比(C/A)优选为2或以下。通过将比率(C/A)设置为落在该范围之内,可以实现高Q值。
所述比率(C/A)优选为1.33或者以上,因为即使在第二结219未对准而形成时可防止连接故障。
接触垫214a、214b、211b或212b的面积与第二结219的横截面积之间的差优选为2700μm2或以下。通过将面积的差设置为落在以上范围内,可以实现高Q值。
上述面积差优选地为700μm2或以上,以便即使当第二结219未对准而形成时可以防止连接故障。
接触垫214a、214b、211b或212b的面积与第二结219的横截面积之比优选为4或以下。通过将面积差设置为落在上述范围内,可实现高Q值。
上述面积比优选地1.78或以上,以便即使当第二结219未对准而形成时可以防止连接故障。
接触垫214a、214b、211b或212b与第二结219的宽度差,宽度比,面积差以及面积比优选地对所有接触垫214a、214b、211b和212b满足。然而,即使当连接到第二结219的接触垫的任何一个符合上述条件时也可以实现上述有利效果。
应指出,在此使用的构成螺旋线圈215的第二接线层214的宽度指的是螺旋线圈215的平均宽度。
此外,在此使用的接触垫214a、214b、211b和212b及第二结219的宽度指的是最大宽度。
根据需要,密封层(未示出)可被提供在第二绝缘树脂层213和第二接线层214上,至少覆盖第二接线层214。
密封层可以由例如聚酰亚胺树脂、环氧树脂、硅树脂等制成,并且其厚度可以例如在5μm和20μm之间。用于连接到外部元件端子的开口(未示出)可以被限定在密封层中。
接下来将描述用于制造以上提及的半导体装置的方法。
图18A-18E是示意性横截面视图,示出用于制造上述半导体装置的方法的实例。图18A-18E是沿图15所示的线D-D所取的横截面视图。
接下来如图18A和18B所示,具有第一开口216的第一绝缘树脂层210形成在半导体基片201的钝化膜204上。
第一绝缘树脂层210可以例如使用以下方法来形成。
第二绝缘树脂层210可以例如通过以下来形成:使用任何众所周知的方法,例如旋涂方法、印刷方法、层压方法等,在钝化膜204的整个表面上形成由一种或多种上述树脂制成的膜(第一绝缘树脂层形成步骤)。
接着可以使用图案化技术等,例如借助于光刻在对应于电极203的位置限定第一开口216(第一开口形成步骤)。
如图18C所示,第一接线层211和212形成在第一绝缘树脂层210上(第一接线层形成步骤)。
第一接线层211和212可以例如使用以下方法来形成。
使用溅射技术等在第一绝缘树脂层210上形成种子层。种子层是例如包括铜层和铬(Cr)层的堆叠体,或包括铜层和钛(Ti)层的堆叠体。
接下来用于电镀的阻止层(未示出)形成在种子层上。阻止层形成在除了将被提供第一接线层211和212的区域以外的区域上。
使用电镀等将例如由铜制成的第一接线层211和212形成在种子层上,并且第一结218形成在第一开口216中。在形成第一接线层211和212及第一结218之后,通过蚀刻阻止层和种子层的不必要部分来去除它们。
如图18D所示,第二绝缘树脂层213形成在第一绝缘树脂层210和第一接线层211及212上。
第二绝缘树脂层213可以例如使用以下方法来形成。
使用任何众所周知的方法,例如旋涂方法、印刷方法、层压方法等在第一绝缘树脂层210和第一接线层211及212的整个表面上形成由一种或多种上述树脂制成的膜(第二绝缘树脂层形成步骤)。
接着使用图案化技术等,例如借助于光刻在对应于第一接线层211和212的接触垫211b和212b的位置限定第二开口217(第二开口形成步骤)。
如图18E所示,具有螺旋线圈215的第二接线层214形成在第二绝缘树脂层213上(第二接线层形成步骤)。
可以使用与形成第一接线层211和212的方法相同的方法来形成第二接线层214。
换句话说,种子层和阻止层形成在第二绝缘树脂层213上。然后使用电镀等在种子层上形成由铜等制成的第二接线层214,以及在第二开口217中形成第二结219。
在密封层被提供在第二接线层214上的情况中,可以例如通过使用光刻来图案化诸如光敏聚酰亚胺树脂的光敏树脂以在预定位置中形成密封层来形成密封层。
下面将说明本实施例的半导体装置的操作和效果。
(1)通过将第二结219的宽度A设置为相同于或大于第二接线层214(螺旋线圈215)的线宽B,电流的流动不被第二结219阻塞。因此损失可以保持在低水平。特别地,可以防止在高频率时螺旋线圈215内的阻抗失配。
因此可以获得具有表现出高Q值(品质因数)的螺旋线圈215的半导体装置。
(2)通过将接触垫214a、214b、211b及212b的宽度与第二结219的宽度的差(C-A)设置为30μm或以下,可以进一步提高螺旋线圈215的Q值。
通过将所述宽度差(C-A)设置到上述范围而获得高Q值的原因被认为是当电流在接触垫中流动时可减小电流分布的变化。
(3)由于接触垫214a、214b、211b或212b被成形为基本矩形的形状,所以即使当第二结219未对准而形成时,第二结219与接触垫214a、214b、211b及212b之间的连接故障也极少发生。
尽管在图13所示的半导体装置中,第二结219在深度方向上具有基本恒定的宽度,但本发明不限于这样的实施例。
图19所示的半导体装置不同于图13所示的半导体装置之处在于,第二结229的宽度随着与表面的距离增大而逐渐减小。
第二结229可以通过将第二开口227限定为使其宽度随着与表面的距离增大而减小来容易地形成。
在具有第二结229的半导体装置中,当使用电镀等形成第二结229时,金属材料被均匀分布以没有空隙地填充在第二开口227内。
因此可以防止第二结229的畸形。
图20和21示出接触垫的其他实施例。
图20所示的接触垫224b在平面图中基本是圆形的,其不同于图14-17所示的矩形形状的接触垫214a、214b、211b和212b。
图21所示的接触垫234b在平面图中是多边形的,其不同于接触垫214a、214b、211b和212b。
接触垫234b优选地具有多边形形状,具有五个(五边形)或更多侧面。在图21所示的实例中,该垫具有八边形形状。
在具有接触垫224b和234b的半导体装置中,螺旋线圈215的Q值可得以进一步提高。特别地,具有基本上圆形的接触垫224b的半导体装置表现出高Q值。
实现高Q值的原因被认为是当电流在接触垫中流动时可减小电流分布的变化。
实例
测试例2-1到2-5
如图13所示制造半导体装置,其包括作为硅基片的半导体基片201,由聚酰亚胺树脂制成的第一绝缘树脂层210,由铜制成的第一接线层211和212,由聚酰亚胺树脂制成的第二绝缘树脂层213,及由铜制成的第二接线层214的。
第一绝缘树脂层和第二绝缘树脂层210和213的厚度是10μm。
第一接线层211和212的宽度是30μm。
螺旋线圈215有3.5圈,并且其线宽是30μm。
第二结219形成为正方形形状的横截面并且其宽度被设置为表2所示的值。
接触垫214a、214b、211b及212b形成为正方形形状,并且其宽度被设置为50μm。
在2GHz频率处测量螺旋线圈215的Q值。结果列在表2中。
表2
第二结宽度(μm) | 螺旋线圈宽度(μm) | Q值(在2GHz) | |
测试例2-1 | 20 | 30 | 25.5 |
测试例2-2 | 25 | 30 | 25.8 |
测试例2-3 | 30 | 30 | 27.0 |
测试例2-4 | 35 | 30 | 27.4 |
测试例2-5 | 40 | 30 | 28.0 |
表2的结果表明,通过将第二结219的宽度设置为等于或大于螺旋线圈215的宽度实现了高Q值。
测试例2-6到2-10
制造图13中所示的半导体装置。
第二结219形成为正方形形状的横截面,并且其宽度被设置为30μm。
接触垫214a、214b、211b及212b被形成为正方形形状的横截面,并且其宽度被设置为40μm、50μm、60μm、70μm或80μm。其他条件与测试例2-1相同。
在0.1GHz和20GHz之间的频率处测量螺旋线圈215的Q值。结果在图22中示出。
图22中的结果表明,与宽度在70μm和80μm之间时相比,当接触垫214a、214b、211b及212b的宽度在40μm和60μm之间时,实现了较高的Q值。
由于接触垫的宽度是30μm,所以当接触垫的宽度与第二结的宽度之间的差是30μm或以下时实现了有利的结果。
本发明适用于具有感应元件的各种半导体装置,如例如用于非接触型IC标签的半导体装置,其中感应元件起到天线线圈的作用。
尽管以上已描述并示出了本发明的优选实施例,应该理解这些是本发明的实例而不应被认为是限制。可以在本发明的精神或范围内进行添加、删节、替换及其他修改。因此本发明不应被认为由以上描述来限制,而是仅由所附的权利要求来限制。
Claims (9)
1.一种半导体装置,包括:
半导体基片,其具有在其表面上形成的电极;
第一绝缘树脂层,其被提供在所述半导体基片上,并且具有限定在对应于所述电极的位置的第一开口;
第一接线层,其被提供在所述第一绝缘树脂层上,并且通过所述第一开口连接到所述电极;
第二绝缘树脂层,其被提供在所述第一绝缘树脂层和所述第一接线层上,该第二绝缘树脂层具有第二开口,其被限定在所述半导体基片表面方向上不同于所述第一开口位置的位置;以及
第二接线层,其被提供在所述第二绝缘树脂层上,并且通过所述第二开口连接到所述第一接线层,
其中该第二接线层包括感应元件,并且所述第一绝缘树脂层的厚度与所述第二绝缘树脂层的厚度之和不小于5μm且不大于60μm。
2.根据权利要求1的半导体装置,其中通过将所述第一接线层的厚度除以所述第二接线层的厚度而获得的值在0.3和0.5之间。
3.根据权利要求1的半导体装置,其中所述感应元件是螺旋线圈。
4.一种用于制造半导体装置的方法,包括以下步骤:
在具有在其上提供的电极的半导体基片上形成第一绝缘树脂层;
在所述第一绝缘树脂层中限定第一开口,使得所述电极被暴露;
在所述第一绝缘树脂层上形成第一接线层,其通过所述第一开口连接到所述电极;
在所述第一绝缘树脂层和所述第一接线层上形成第二绝缘树脂层;
在半导体基片表面方向上不同于所述第一开口位置的位置形成第二开口,该第二开口的位置对应于所述第一接线层的位置;以及
在所述第二绝缘树脂层上形成第二接线层,其通过所述第二开口连接到所述第一接线层,并且起到感应元件的作用,
其中所述第一绝缘树脂层的厚度与所述第二绝缘树脂层的厚度之和不小于5μm且不大于60μm。
5.根据权利要求4的制造半导体装置的方法,其中通过将所述第一接线层的厚度除以所述第二接线层的厚度而获得的值被设置在0.3和0.5之间。
6.一种半导体装置,包括:
半导体基片,其具有在其表面上形成的电极;
第一绝缘树脂层,其被提供在所述半导体基片上,并且具有限定在对应于所述电极的位置的第一开口;
接线层,其形成在所述第一绝缘树脂层上,并且通过所述第一开口连接到所述电极;
第二绝缘树脂层,其形成在所述第一绝缘树脂层和所述第一接线层上对应于所述第一接线层的位置,该第二绝缘树脂层具有第二开口;以及
第二接线层,其形成在所述第二绝缘树脂层上,并且具有感应元件,
其中所述第二接线层经由提供在所述第二开口中的结连接到所述第一接线层,并且
所述结的宽度等于或小于构成所述感应元件的所述第二接线层的线宽。
7.根据权利要求6的半导体装置,其中第一接触垫和第二接触垫分别提供到所述第一接线层和所述第二接线层,
所述结被提供在所述第一接线层的第一接触垫和所述第二接线层的第二接触垫之间,并且
所述第一接线层的第一接触垫和所述第二接线层的第二接触垫中的至少一个的宽度C与所述结的宽度A之间的差(C-A)是30μm或以下。
8.根据权利要求6的半导体装置,其中所述感应元件是螺旋线圈。
9.根据权利要求6的半导体装置,其中所述接触垫是基本矩形的形状和基本圆形的形状之一。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004221785A JP2006041357A (ja) | 2004-07-29 | 2004-07-29 | 半導体装置およびその製造方法 |
JP2004221785 | 2004-07-29 | ||
JP2004-221785 | 2004-07-29 | ||
JP2004-302696 | 2004-10-18 | ||
JP2004302696 | 2004-10-18 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100969594A Division CN101271895B (zh) | 2004-07-29 | 2005-07-27 | 半导体装置及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1728384A true CN1728384A (zh) | 2006-02-01 |
CN100423264C CN100423264C (zh) | 2008-10-01 |
Family
ID=35906001
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100834790A Expired - Fee Related CN100423264C (zh) | 2004-07-29 | 2005-07-27 | 半导体装置及其制造方法 |
CN2008100969594A Expired - Fee Related CN101271895B (zh) | 2004-07-29 | 2005-07-27 | 半导体装置及其制造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100969594A Expired - Fee Related CN101271895B (zh) | 2004-07-29 | 2005-07-27 | 半导体装置及其制造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2006041357A (zh) |
CN (2) | CN100423264C (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103718292A (zh) * | 2011-08-11 | 2014-04-09 | 弗利普芯片国际有限公司 | 用于高密度电感器的薄膜结构和晶片级封装中的重分布 |
CN104183354A (zh) * | 2013-05-22 | 2014-12-03 | Tdk株式会社 | 线圈部件及其制造方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007243676A (ja) * | 2006-03-09 | 2007-09-20 | Fujikura Ltd | 半導体デバイスおよびその製造方法 |
JP5044353B2 (ja) * | 2007-10-10 | 2012-10-10 | 株式会社テラミクロス | 半導体装置の製造方法 |
JP2010232230A (ja) * | 2009-03-25 | 2010-10-14 | Casio Computer Co Ltd | 半導体装置およびその製造方法 |
JP5370216B2 (ja) * | 2010-03-04 | 2013-12-18 | カシオ計算機株式会社 | 半導体装置の製造方法 |
JP5083360B2 (ja) * | 2010-04-02 | 2012-11-28 | セイコーエプソン株式会社 | 電子基板、半導体装置および電子機器 |
JP2012190854A (ja) * | 2011-03-08 | 2012-10-04 | Toshiba Corp | 半導体装置及びその配線の形成方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5938452A (en) * | 1996-12-23 | 1999-08-17 | General Electric Company | Flexible interface structures for electronic devices |
US6133079A (en) * | 1999-07-22 | 2000-10-17 | Chartered Semiconductor Manufacturing Ltd. | Method for reducing substrate capacitive coupling of a thin film inductor by reverse P/N junctions |
US6847066B2 (en) * | 2000-08-11 | 2005-01-25 | Oki Electric Industry Co., Ltd. | Semiconductor device |
JP5005856B2 (ja) * | 2001-02-05 | 2012-08-22 | メギカ・コーポレイション | 半導体基板の表面をオーバーレイする高性能集積回路のためのインダクターを形成する方法 |
US6831236B2 (en) * | 2001-03-23 | 2004-12-14 | Fujikura Ltd. | Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof |
JP3579000B2 (ja) * | 2001-04-05 | 2004-10-20 | シャープ株式会社 | 半導体装置 |
TW569653B (en) * | 2001-07-10 | 2004-01-01 | Fujikura Ltd | Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof |
JP3755453B2 (ja) * | 2001-11-26 | 2006-03-15 | 株式会社村田製作所 | インダクタ部品およびそのインダクタンス値調整方法 |
KR100975258B1 (ko) * | 2002-02-22 | 2010-08-11 | 가부시키가이샤후지쿠라 | 다층 배선 기판, 다층 배선 기판용 기재, 프린트 배선기판 및 그 제조 방법 |
GB0219771D0 (en) * | 2002-08-24 | 2002-10-02 | Koninkl Philips Electronics Nv | Manufacture of electronic devices comprising thin-film circuit elements |
-
2004
- 2004-07-29 JP JP2004221785A patent/JP2006041357A/ja active Pending
-
2005
- 2005-07-27 CN CNB2005100834790A patent/CN100423264C/zh not_active Expired - Fee Related
- 2005-07-27 CN CN2008100969594A patent/CN101271895B/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103718292A (zh) * | 2011-08-11 | 2014-04-09 | 弗利普芯片国际有限公司 | 用于高密度电感器的薄膜结构和晶片级封装中的重分布 |
CN104183354A (zh) * | 2013-05-22 | 2014-12-03 | Tdk株式会社 | 线圈部件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100423264C (zh) | 2008-10-01 |
CN101271895B (zh) | 2010-06-02 |
JP2006041357A (ja) | 2006-02-09 |
CN101271895A (zh) | 2008-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1728384A (zh) | 半导体装置及其制造方法 | |
CN1154176C (zh) | 电子部件和半导体装置及其制造方法、电路基板及电子设备 | |
CN1697148A (zh) | 半导体器件及制造该半导体器件的方法 | |
CN1290186C (zh) | 半导体器件及其制造方法 | |
CN1893078A (zh) | 电子基板、电子基板的制造方法、及电子设备 | |
CN1275312C (zh) | 半导体器件及其制造方法、层叠型半导体器件和电路基板 | |
CN1266760C (zh) | 半导体器件及其制造方法 | |
CN1665017A (zh) | 半导体器件及其制造方法 | |
CN1875481A (zh) | 半导体装置及其制造方法 | |
CN1231970C (zh) | 半导体器件 | |
CN1185709C (zh) | 半导体装置及其制造方法 | |
CN1836325A (zh) | 用于封装集成电路器件的方法和设备 | |
CN1551312A (zh) | 半导体芯片的制造方法、半导体装置的制造方法、半导体芯片及半导体装置 | |
CN1866467A (zh) | 一种线路元件的制作方法 | |
CN1185702C (zh) | 半导体封装的制造方法和集合电路基板 | |
CN1728379A (zh) | 半导体器件及其制造方法 | |
CN101030576A (zh) | 电子基板、半导体装置及电子机器 | |
CN1722414A (zh) | 半导体器件及其制造方法 | |
CN1617312A (zh) | 半导体器件及其制造方法 | |
CN101055857A (zh) | 半导体器件及其制造方法 | |
CN1941371A (zh) | 半导体器件 | |
CN1444279A (zh) | 半导体器件及其制作方法 | |
CN1174409A (zh) | 半导体器件及其制造方法 | |
CN1624896A (zh) | 布线结构及其制造方法 | |
CN101067985A (zh) | 电子器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081001 Termination date: 20130727 |