JP2003309184A - 複合モジュール及びその製造方法 - Google Patents
複合モジュール及びその製造方法Info
- Publication number
- JP2003309184A JP2003309184A JP2002116487A JP2002116487A JP2003309184A JP 2003309184 A JP2003309184 A JP 2003309184A JP 2002116487 A JP2002116487 A JP 2002116487A JP 2002116487 A JP2002116487 A JP 2002116487A JP 2003309184 A JP2003309184 A JP 2003309184A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic film
- interlayer insulating
- film
- coil pattern
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
基板上に形成した複合モジュールにおいて、パワーアン
プなどの高周波モジュールに用いることが可能な複合モ
ジュール及びその製造方法を提供する 【解決手段】コンデンサとインダクタとを半導体基板の
面に対して異なる位置に配設すると共に、半導体基板と
インダクタとの間に磁性膜を形成する。そして、半導体
基板と磁性膜との間には、該半導体基板と磁性膜との距
離が最適となる厚さを有する第1の層間絶縁膜を形成
し、また、磁性膜とインダクタとの間には、該磁性膜と
インダクタとの距離が適切となる厚さを有する第2の層
間絶縁膜を形成する。
Description
びその製造方法に関し、特に高周波モジュールとして利
用することが可能な複合モジュール及びその製造方法に
関する。
した電子部品は、様々な分野で広く利用されると共に、
多機能化や小型化、低消費電力化など、利用する用途に
応じた様々な機能の向上が求められている。
板上にインダクタ及びコンデンサを搭載した特開200
1−44778号公報に記載される電子部品が挙げら
れ、また、この電子部品は、図6及び図7に示すよう
に、次の様な工程を用いて形成される。
などからなる絶縁性基板30上に、スパッタリング等を
用いて、Ptなどの導電性金属からなる下部電極31、
PZT(チタン酸ジルコン酸鉛)やPST(スカンジウ
ム酸タンタル酸鉛)などの強誘電体材料からなる誘電体
層32、導電性金属からなる上部電極33を積層させ、
コンデンサを形成する。
ドなどの絶縁性材料を用いて第1の絶縁層34を形成
し、該絶縁層34上に、CoTaHfPdなどの強磁性
材料を用いて磁性膜35を形成した後、図6(c)に示
すように、絶縁性材料を用いて第2の絶縁層36を磁性
膜35上に形成する。
絶縁層36上に感光性ポリイミドなどを塗布してパター
ニングを行いレジスト37を形成し、図7(b)に示す
ように、レジスト37をマスクとしてパターニングを行
い、コイル形状の型38を形成した後、レジスト37を
除去する。
形状の型38に電解メッキを用いて銅などの金属メッキ
を施し、コイル状の金属めっき層39(インダクタ)を
形成する。
ersonal DigitalAssistant)
など、様々な移動体携帯通信端末が我々の日常生活に欠
かせないものとなっており、多機能、小型化、低消費電
力化が進んでいる。
部品であるパワーアンプなどの高周波モジュールに対し
て、さらなる高周波化、小型化、低消費電力化、低価格
化が求められており、インダクタやコンデンサなど、従
来は、基板上に実装して高周波モジュールを構成してい
た様々な部品を素子として基板上に組み込む方法が考え
られている。
用いて説明した特開2001−4478号公報に記載さ
れる方法を用いてパワーアンプなどの高周波モジュール
を作成すると、次の様な問題が生じる。
れる高周波磁性体膜は、通常、導電性を有するため、イ
ンダクタに装荷して磁束を閉じ込め、インダクタンスを
上昇させようとすると、電磁界的に結合し、損失とな
る。
ンダクタと磁性膜との距離が狭くなると、磁束を閉じ込
める量が増え、インダクタンスが上がるが損失も増え、
共振周波数が下がり、また、インダクタと磁性膜との距
離が広がると、損失が減少し、共振周波数が上がるが装
荷の効果は小さくなる。
ンダクタと磁性膜との間の距離を細かく制御して最適化
する必要がある。
したようなエッチングを用いた方法では、絶縁層に正確
かつ均一な深さの型を形成することが困難なため、イン
ダクタと磁性膜との距離を正確に制御することは難し
く、さらに、モジュールの一層の小型化が求められてお
り、この小型化に伴って、インダクタと磁性膜との距離
を細かく制御することは、さらに困難となる。
の間で生じる現象と同様の現象は、磁性膜とその真下の
導電性の物質(この場合は、電極に相当)との間にも生
じる。
では、通常、基板としてシリコンなど用いるため、磁性
膜とその真下の基板との間にもインダクタと磁性膜との
間で生じる現象と同様の現象が生じる。
生じる現象は、図8(b)に示すように、磁性膜と導電
性物質との距離が縮まるにつれて損失が増加し、共振周
波数が低下し、磁性膜と導電性物質との距離が広がるに
つれて損失が減少し、飽和するといった一方向性を有す
る。
がるにつれてモジュールの厚みが増すなど、プロセス的
には好ましくないため、最適な位置を探す必要がある。
デンサとインダクタとを有する小型の複合モジュールで
は、インダクタと磁性膜との距離や、磁性膜とその真下
の導電性物質との距離を正確に制御する必要がある。
サとを同一基板上に形成した複合モジュールにおいて、
パワーアンプなどの高周波モジュールに用いることが可
能な複合モジュール及びその製造方法を提供することを
目的とする。
ュールは、半導体基板上に第1の電極層、誘電体層、第
2の電極層を積載して形成したコンデンサと磁性体材料
からなる磁性膜を具備した磁性膜装荷型インダクタとを
搭載した複合モジュールにおいて、磁性膜装荷型インダ
クタを、コンデンサの上で、かつ半導体基板の面に対し
てコンデンサと異なる位置に配設する。
が半導体基板の面に対して異なる位置に配設されるた
め、複合化モジュールの厚さを薄く構成することができ
ると共に、コンデンサとインダクタとの間の距離を広く
取ることができる。
からなるコイルパターンと、コイルパターンの下若しく
は上若しくは上下に層間絶縁膜を介して該コイルパター
ンに近接して配設された磁性体材料からなる磁性膜と、
を具備し、層間絶縁膜を形成する際の厚さを正確に制御
することで、コイルパターンと磁性膜との間の距離を正
確に制御することができる。
距離が適切となる厚みを有する層間絶縁膜上に配設され
ることで、磁性膜と半導体基板との距離が層間絶縁膜の
厚みによって適切な距離に保たれる。
ターンを積層した多層構造のコイルパターンからなるこ
とにより、インダクタンス値の大きなインダクタを形成
することができる。
し、該第1の配線層は、磁性膜およびコイルパターンの
下部位置を除いて形成されていることにより、磁性膜と
半導体基板との距離が、磁性膜と磁性膜の真下に位置す
る導電性材料との距離となり、複合モジュールの薄型化
を図ることができる。
造方法は、半導体基板の表面に第1の絶縁層を形成する
工程と、第1の絶縁層上に下部電極、誘電膜、上部電極
を積層してコンデンサを形成する工程と、半導体基板及
びコンデンサ上に第2の絶縁層を形成する工程と、第2
の絶縁層を選択的に除去して第1の開口部を形成する工
程と、第1の開口部上に導電性材料を用いて第1の配線
層を形成する工程と、第1の層間絶縁層を形成し、該第
1の層間絶縁膜上の第1の配線層が形成された位置と異
なる位置に対応する位置に磁性膜を形成する工程と、第
1の層間絶縁層及び磁性膜上に第2の層間絶縁膜を形成
する工程と、磁性膜上方の第2の層間絶縁膜上にインダ
クタを形成する工程とを有する。
が半導体基板の面に対して異なる位置に形成されるた
め、複合化モジュールの厚さを薄く構成することができ
ると共に、コンデンサとインダクタとの間の距離を広く
取ることができる。
膜上方の第2の層間絶縁膜上に第1のコイルパターンを
形成する工程と、第2の層間絶縁膜及び第1のコイルパ
ターン上に第3の層間絶縁膜を形成する工程と、所定の
個所にエッチングを施し、第1のコイルパターンの少な
くとも一部が露出する開口部を形成する工程と、開口部
を介して第1のコイルパターンと接続する第2のコイル
パターンを形成する工程とを具備することにより、イン
ダクタのインダクタンス値を増加させることができる。
磁性膜との距離が適切となる厚さで形成されることによ
り、第1の層間絶縁膜を形成する際の厚さを正確に制御
することで、半導体基板と磁性膜との間の距離を正確に
制御することができる。
のコイルパターンとの距離が適切となる厚さで形成され
ることにより、第2の層間絶縁膜を形成する際の厚さを
正確に制御することで、コイルと磁性膜との間の距離を
正確に制御することができる。
ール及びその製造方法の実施の形態を添付図面を参照し
て詳細に説明する。
成の一例を示す断面図であり、図2及び図3は、本実施
の形態における複合モジュールの製造方法を示す断面図
である。
ュールには、半導体基板1上に第1の絶縁層2を介して
載置された下部電極3、誘電膜4及び上部電極5からな
るコンデンサ6と、配線をコイル状に形成したコイルパ
ターンからなるコイル7と磁性体材料で形成された磁性
膜8とからなるインダクタ9とが配設されている。
上方に配設されると共に、コンデンサ6とインダクタ9
とは、コンデンサ6及びインダクタ9が配設された半導
体基板1の面に対して重なることなく、異なる位置に配
設される。
は、第1の層間絶縁膜10が配設され、また、磁性膜8
とコイル7との間には、第2の層間絶縁膜11が配設さ
れている。
配線など、導電性材料からなる素子は配設されておら
ず、磁性膜の真下の導電性材料は、基板である。
は、インダクタとコンデンサとが半導体基板の面に対し
て重なることなく異なる位置に配設されると共に、磁性
膜と基板との間には、絶縁性の材料のみが配設されるた
め、磁性膜とその真下の導電体との距離が磁性膜と半導
体基板との距離となり、複合モジュールを薄くすること
ができる。
と基板との距離を適切に確保しているため、インダクタ
と半導体基板との間に適切な距離が生まれ、また、半導
体基板の表面に第1の絶縁膜を介して形成されるコンデ
ンサとインダクタとの距離も十分に確保され、インダク
タとコンデンサとの相互干渉を防止することができる。
における複合モジュールの製造方法を説明する。
からなる半導体基板1の表面に酸化シリコンからなる第
1の絶縁層2を形成した後、所定の個所にスパッタリン
グを用いて白金電極を下部電極3として形成する。
極3上にSTO(SrTiO3)を成長させて誘電膜4
を形成し、該誘電膜4上に上部電極5となる白金電極を
形成してコンデンサ6を作成する。
体基板上に酸化シリコン膜からなる第2の絶縁層12を
形成し、選択的に第2の絶縁層12をエッチングして、
図2(c)に示すように、上部電極5の少なくとも一部
が露出する第1の開口部13を形成する。
(d)に示すように、第1の開口部13及び所定の個所
にアルミニウムからなる第1の配線14を形成する。な
お、この配線は、半導体基板の面に対し、後にインダク
タを形成する位置に対応する位置と異なる位置に形成す
る。
絶縁層10を形成し、図2(e)に示すように、ナノグ
ラニュラ磁性体からなる磁性膜8を第1の層間絶縁膜1
0上の所定の位置に形成する。
基板1と磁性膜8との距離が最適となる厚さで形成さ
れ、また、磁性膜8と半導体基板1との間には、配線や
電極など、導電性材料からなる素子は、配設されていな
い。
上にポリイミドを塗布して第2の層間絶縁膜11を形成
した後、第1の層間絶縁層10及び第2の層間絶縁層1
1を選択的にエッチングして、第1の開口部13上に形
成された第1の配線14の少なくとも一部が露出する第
2の開口部15を形成する。
(a)に示すように、磁性膜8上方の第2の層間絶縁膜
11上にアルミニウムからなる第1のコイルパターン1
6を形成し、また、第2の開口部15上に第1の接続層
17を形成する。
と第1のコイルパターン16との距離が適切となる厚さ
で形成する。
イルパターン16及び第1の接続層17上にポリイミド
を塗布して第3の層間絶縁膜18を形成した後、選択的
にエッチングを施して、図3(b)に示すように、コイ
ルパターン16及び第1の接続層17の少なくとも一部
が露出する第3の開口部19を形成する。
用いてスパッタリングを施し、図3(c)に示すよう
に、第3の開口部19を介して第1のコイルパターン1
6と接続する第2のコイルパターン20を形成して、第
1のコイルパターン16と第2のコイルパターン20と
からなるコイル7を形成すると共に、第3の開口部19
を介して第1の接続層19と接続する第2の接続層21
を形成する。
1の接続層17と第2の接続層21とを介して接続して
いる。
第2の層間絶縁層を形成する際の厚さを制御することに
よって基板と磁性膜または磁性膜とインダクタとの距離
を制御するため、それぞれの距離を容易かつ正確に制御
することができる。
面に対して重ならない位置に配設されるため、基板と磁
性層との距離を必要最小限の距離とすることが可能で、
複合モジュールの薄型化を図ることができる。
ンデンサとが異なる位置に作成されると共に、基板と磁
性膜との距離を適切な距離とするとにより、コンデンサ
とインダクタとの距離が広がるため、インダクタとコン
デンサとの相互干渉を防止することができる。
膜の面積によって限定されるが、第1のコイルと第2の
コイルとを接続してインダクタを形成することにより、
定められた面積内でインダクタのインダクタンス値を増
加させることができる。
板との間に磁性膜を形成しているが、図4(a)に示す
ように、インダクタ9の上方に磁性膜8を形成すること
もできる。
膜8との間に形成される第4の層間絶縁膜22は、コイ
ル7と磁性膜8との間が適切な距離となる厚さで形成さ
れる。
タの上方及び下方に磁性膜を形成することもでき、この
際、第1のコイルパターン16と磁性膜8−1との間に
形成される第2の層間絶縁膜11は、コイル7と磁性膜
8−1との間が適切な距離となる厚さで形成され、ま
た、第2のコイルパターン20と磁性膜8−2との間に
形成される第4の層間絶縁膜22は、コイル7と磁性膜
8−2との間が適切な距離となる厚さで形成される。
によって形成した第1のコイルパターンと第2のコイル
パターンとを接続してインダクタのコイルを形成してい
るが、図5(a)乃至(c)に示すように、一のコイル
パターンを用いてインダクタのコイルを形成することも
可能で、この構成では、さらなるモジュールの薄型化を
図ることができる。
び磁性膜とコンデンサとの距離を容易かつ正確に制御す
ることができる。
示す断面図
方法を示す断面図
方法を示す断面図
例を示す断面図
例を示す断面図
を示す断面図
を示す断面図
離変化に伴う共振周波数、損失、インダクタンスの変化
を示すグラフ
Claims (9)
- 【請求項1】 半導体基板上に第1の電極層、誘電体
層、第2の電極層を積載して形成したコンデンサと磁性
体材料からなる磁性膜を具備した磁性膜装荷型インダク
タとを搭載した複合モジュールにおいて、 前記磁性膜装荷型インダクタを、前記コンデンサの上
で、かつ前記半導体基板の面に対して前記コンデンサと
異なる位置に配設したことを特徴とする複合モジュー
ル。 - 【請求項2】 前記磁性膜装荷型インダクタは、 導電体からなるコイルパターンと、 前記コイルパターンの下若しくは上若しくは上下に層間
絶縁膜を介して該コイルパターンに近接して配設された
磁性体材料からなる磁性膜と、 を具備し、 前記層間絶縁膜の膜厚により前記コイルパターンと前記
磁性膜との間の距離が調整されることを特徴とする請求
項1記載の複合モジュール。 - 【請求項3】 前記磁性膜は、 前記磁性膜と前記半導体基板との距離が適切となる厚み
を有する層間絶縁膜上に配設されていることを特徴とす
る請求項2記載の複合モジュール。 - 【請求項4】 前記コイルパターンは、複数のコイルパ
ターンを積層した多層構造のコイルパターンからなるこ
とを特徴とする請求項2記載の複合モジュール。 - 【請求項5】 前記半導体基板上に第1の配線層を有
し、該第1の配線層は、前記磁性膜および前記コイルパ
ターンの下部位置を除いて 形成されていることを特徴とする請求項2記載の複合モ
ジュール。 - 【請求項6】 半導体基板の表面に第1の絶縁層を形成
する工程と、 前記第1の絶縁層上に下部電極、誘電膜、上部電極を積
層してコンデンサを形成する工程と、 前記半導体基板及び前記コンデンサ上に第2の絶縁層を
形成する工程と、 前記第2の絶縁層を選択的に除去して第1の開口部を形
成する工程と、 前記第1の開口部上に導電性材料を用いて第1の配線層
を形成する工程と、 第1の層間絶縁層を形成し、該第1の層間絶縁膜上の前
記第1の配線層が形成された位置と異なる位置に対応す
る位置に磁性膜を形成する工程と、 前記第1の層間絶縁層及び前記磁性膜上に第2の層間絶
縁膜を形成する工程と、 前記磁性膜上方の前記第2の層間絶縁膜上にインダクタ
を形成する工程とを有することを特徴とする複合モジュ
ールの製造方法。 - 【請求項7】 前記インダクタを形成する工程は、 前記磁性膜上方の前記第2の層間絶縁膜上に第1のコイ
ルパターンを形成する工程と、 前記第2の層間絶縁膜及び前記第1のコイルパターン上
に前記第3の層間絶縁膜を形成する工程と、 所定の個所にエッチングを施し、第1のコイルパターン
の少なくとも一部が露出する開口部を形成する工程と、 前記開口部を介して前記第1のコイルパターンと接続す
る第2のコイルパターンを形成する工程とを具備するこ
とを特徴とする請求項6記載の複合モジュールの製造方
法。 - 【請求項8】 前記第1の層間絶縁膜は、 前記半導体基板と前記磁性膜との距離が適切となる厚さ
に形成されることを特徴とする請求項6または7記載の
複合モジュールの製造方法。 - 【請求項9】 前記第2の層間絶縁膜は、 前記磁性膜と前記第1のコイルパターンとの距離が適切
となる厚さに形成されることを特徴とする請求項6また
は7記載の複合モジュールの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002116487A JP2003309184A (ja) | 2002-04-18 | 2002-04-18 | 複合モジュール及びその製造方法 |
US10/313,037 US6815796B2 (en) | 2001-12-07 | 2002-12-06 | Composite module and process of producing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002116487A JP2003309184A (ja) | 2002-04-18 | 2002-04-18 | 複合モジュール及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003309184A true JP2003309184A (ja) | 2003-10-31 |
Family
ID=29397181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002116487A Pending JP2003309184A (ja) | 2001-12-07 | 2002-04-18 | 複合モジュール及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003309184A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006286857A (ja) * | 2005-03-31 | 2006-10-19 | Fujikura Ltd | 半導体装置 |
WO2015114758A1 (ja) | 2014-01-29 | 2015-08-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN115636667A (zh) * | 2022-10-25 | 2023-01-24 | 西安交通大学 | 一种镧掺杂钪钽酸铅钛酸铅压电陶瓷及其制备方法和应用 |
-
2002
- 2002-04-18 JP JP2002116487A patent/JP2003309184A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006286857A (ja) * | 2005-03-31 | 2006-10-19 | Fujikura Ltd | 半導体装置 |
JP4675662B2 (ja) * | 2005-03-31 | 2011-04-27 | 株式会社フジクラ | 半導体装置 |
WO2015114758A1 (ja) | 2014-01-29 | 2015-08-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR20160108834A (ko) | 2014-01-29 | 2016-09-21 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
US9711451B2 (en) | 2014-01-29 | 2017-07-18 | Renesas Electronics Corporation | Semiconductor device with coils in different wiring layers |
US10062642B2 (en) | 2014-01-29 | 2018-08-28 | Renesas Electronics Corporation | Semiconductor device with inductively coupled coils |
US10483199B2 (en) | 2014-01-29 | 2019-11-19 | Renesas Electronics Corporation | Semiconductor device with coils in different wiring layers |
CN115636667A (zh) * | 2022-10-25 | 2023-01-24 | 西安交通大学 | 一种镧掺杂钪钽酸铅钛酸铅压电陶瓷及其制备方法和应用 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3123343B2 (ja) | 安定化電源装置とその製造方法 | |
US7002446B2 (en) | Coil component | |
KR101296238B1 (ko) | Dc―dc 컨버터 | |
US10541083B2 (en) | Coil unit for power inductor | |
JP3027081B2 (ja) | 薄膜素子 | |
JP2004311944A (ja) | チップタイプパワーインダクタ | |
JP2000036496A (ja) | マイクロストリップ線路、半導体装置、およびその製造方法 | |
JP2008171965A (ja) | 超小型電力変換装置 | |
KR20150014157A (ko) | 박막 인덕터 소자 및 이의 제조방법 | |
CN104766691A (zh) | 芯片电子组件及其制造方法 | |
JP2006521073A (ja) | 小型rfストリップ線路線形位相フィルタ | |
JP2002329833A (ja) | 高周波モジュール装置及びその製造方法 | |
US20180182841A1 (en) | Methods of Manufacturing Integrated Magnetic Core Inductors with Vertical Laminations | |
JP3000579B2 (ja) | チップコイルの製造方法 | |
JP2008027982A (ja) | Lc複合部品 | |
JP2002184945A (ja) | 磁気素子一体型半導体デバイス | |
JP2003309184A (ja) | 複合モジュール及びその製造方法 | |
JP2000182872A (ja) | チップインダクタの製造方法およびチップインダクタ | |
JP2001044778A (ja) | 複合電子部品 | |
JP2003309185A (ja) | 複合モジュール及びその製造方法 | |
JP2002222712A (ja) | Lc複合素子 | |
US20170294262A1 (en) | Method of manufacturing inductor and inductor | |
JP3765366B2 (ja) | 平面型磁気素子一体型半導体デバイス | |
JP2002203720A (ja) | インダクタを含む複合電子部品およびその製造方法 | |
JP2002015917A (ja) | インダクタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060830 |
|
A131 | Notification of reasons for refusal |
Effective date: 20060905 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061102 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061219 |