JPH1187526A - マイクロエレクトロニクス素子とエッチング困難な半導体材料と金属化された孔とを備えた構造 - Google Patents
マイクロエレクトロニクス素子とエッチング困難な半導体材料と金属化された孔とを備えた構造Info
- Publication number
- JPH1187526A JPH1187526A JP10173636A JP17363698A JPH1187526A JP H1187526 A JPH1187526 A JP H1187526A JP 10173636 A JP10173636 A JP 10173636A JP 17363698 A JP17363698 A JP 17363698A JP H1187526 A JPH1187526 A JP H1187526A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- etch
- hole
- microelectronic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 title claims abstract description 49
- 238000004377 microelectronic Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000005530 etching Methods 0.000 title claims abstract description 28
- 239000010409 thin film Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims description 84
- 238000000034 method Methods 0.000 claims description 55
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 39
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 38
- 229910002601 GaN Inorganic materials 0.000 claims description 25
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 229910017083 AlN Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000010453 quartz Substances 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 238000003754 machining Methods 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 239000000615 nonconductor Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 23
- 239000010408 film Substances 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 238000001465 metallisation Methods 0.000 description 12
- 239000013078 crystal Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- -1 for example Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- NPXOKRUENSOPAO-UHFFFAOYSA-N Raney nickel Chemical compound [Al].[Ni] NPXOKRUENSOPAO-UHFFFAOYSA-N 0.000 description 1
- 229910008599 TiW Inorganic materials 0.000 description 1
- 229910021431 alpha silicon carbide Inorganic materials 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 210000002381 plasma Anatomy 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 エッチング困難な半導体材料を使用した場合
であっても、貫通孔を容易に形成すること。 【解決手段】 マイクロエレクトロニクス素子２０を具
備する構造１４を作製するための方法であって、エッチ
ング困難な材料からなる薄膜１２を、エッチング容易な
材料から形成されるとともに支持体として機能する第１
基板の前面上に固定し、マイクロエレクトロニクス素子
２０を薄膜１２内に形成し、エッチングによって貫通孔
３３を形成するとともに、第１基板の後面上に形成され
た電極１８を、マイクロエレクトロニクス素子２０のソ
ース電極２４に対して電気接続するよう、貫通孔３３を
金属化する。
であっても、貫通孔を容易に形成すること。 【解決手段】 マイクロエレクトロニクス素子２０を具
備する構造１４を作製するための方法であって、エッチ
ング困難な材料からなる薄膜１２を、エッチング容易な
材料から形成されるとともに支持体として機能する第１
基板の前面上に固定し、マイクロエレクトロニクス素子
２０を薄膜１２内に形成し、エッチングによって貫通孔
３３を形成するとともに、第１基板の後面上に形成され
た電極１８を、マイクロエレクトロニクス素子２０のソ
ース電極２４に対して電気接続するよう、貫通孔３３を
金属化する。
Description
【０００１】
【発明の属する技術分野】本発明は、エッチング困難な
半導体材料からなるとともに、マイクロエレクトロニク
ス素子と金属化された孔とを備えた構造に関するもので
ある。
半導体材料からなるとともに、マイクロエレクトロニク
ス素子と金属化された孔とを備えた構造に関するもので
ある。
【０００２】さらに詳細には、本発明は、シリコンカー
バイドやガリウムナイトライドといった大きな禁制帯を
有した半導体材料上に集積回路を形成する技術分野に関
するものである。本発明は、素子の背面に設けられるべ
き金属電極を必要とする構造または電子デバイスを主な
対象としている。とりわけ、本発明は、半導体素子の活
性層を貫通する金属化された孔の形成に関するものであ
る。
バイドやガリウムナイトライドといった大きな禁制帯を
有した半導体材料上に集積回路を形成する技術分野に関
するものである。本発明は、素子の背面に設けられるべ
き金属電極を必要とする構造または電子デバイスを主な
対象としている。とりわけ、本発明は、半導体素子の活
性層を貫通する金属化された孔の形成に関するものであ
る。
【０００３】
【従来の技術および発明が解決しようとする課題】シリ
コンカーバイドやガリウムナイトライドは、大きな禁制
帯を有した半導体材料である。そのため、 −超高周波パワーエレクトロニクスへの応用、 −高温で動作する電子的な応用、 −紫外領域で動作する音響伝達または音響検出への応
用、に適した物理的性質および電気的性質を備えてい
る。
コンカーバイドやガリウムナイトライドは、大きな禁制
帯を有した半導体材料である。そのため、 −超高周波パワーエレクトロニクスへの応用、 −高温で動作する電子的な応用、 −紫外領域で動作する音響伝達または音響検出への応
用、に適した物理的性質および電気的性質を備えてい
る。
【０００４】これら材料の開発は、現在のところ、開発
段階である。シリコンカーバイドの場合、現時点では、
同じ半導体材料上にエピタキシャル形成された薄膜（ホ
モ構造）と、他の材料上に形成された薄膜（ヘテロ構
造）と、の間において、結晶品質に大きな差異があるこ
とに注意されたい。ヘテロ構造として得られた薄膜は、
通常、多結晶であるか、あるいは、粒状単結晶である
か、あるいは、多くの欠陥や転移を含んだものとなって
いる。その結果、この構造上に形成された電子素子は、
電気的性質が大きく劣化しているのが通常である。さら
に、この半導体材料の結晶配列は、特定の結晶構造がで
きやすいものであり、任意の結晶構造を得ることの制御
性を制限してしまう。例えば、３Ｃ−ＳｉＣあるいはβ
−ＳｉＣと称される立方晶系の構造は、シリコン（立方
晶系）上に形成することができる。しかしながら、電気
的性質という観点からは、この結晶構造は、大部分の電
子デバイスにとってベストの対象物ではない。４Ｈおよ
び６Ｈ−ＳｉＣと称される六方晶系のα−ＳｉＣの結晶
構造が、この場合には、より良好な特性を示す。これら
は、現在のところ、同じ種類の基板上で開発されてお
り、シリコン上におけるエピタキシャルでは形成できな
い。この方法であると、酸化シリコンのような他の絶縁
体材料および／またはシリコンのような他の半導体材料
上において得られるようなシリコンカーバイド薄膜の非
常に良好な結晶性を得ることができない。ホモ構造内に
絶縁体を埋め込んだ構造は、イオン打込法により得るこ
とができる。しかし、この方法は、通常、得られるフィ
ルムに、高いレベルの欠陥をもたらしてしまう。このよ
うな欠陥は、半導体素子の形成には有害である。
段階である。シリコンカーバイドの場合、現時点では、
同じ半導体材料上にエピタキシャル形成された薄膜（ホ
モ構造）と、他の材料上に形成された薄膜（ヘテロ構
造）と、の間において、結晶品質に大きな差異があるこ
とに注意されたい。ヘテロ構造として得られた薄膜は、
通常、多結晶であるか、あるいは、粒状単結晶である
か、あるいは、多くの欠陥や転移を含んだものとなって
いる。その結果、この構造上に形成された電子素子は、
電気的性質が大きく劣化しているのが通常である。さら
に、この半導体材料の結晶配列は、特定の結晶構造がで
きやすいものであり、任意の結晶構造を得ることの制御
性を制限してしまう。例えば、３Ｃ−ＳｉＣあるいはβ
−ＳｉＣと称される立方晶系の構造は、シリコン（立方
晶系）上に形成することができる。しかしながら、電気
的性質という観点からは、この結晶構造は、大部分の電
子デバイスにとってベストの対象物ではない。４Ｈおよ
び６Ｈ−ＳｉＣと称される六方晶系のα−ＳｉＣの結晶
構造が、この場合には、より良好な特性を示す。これら
は、現在のところ、同じ種類の基板上で開発されてお
り、シリコン上におけるエピタキシャルでは形成できな
い。この方法であると、酸化シリコンのような他の絶縁
体材料および／またはシリコンのような他の半導体材料
上において得られるようなシリコンカーバイド薄膜の非
常に良好な結晶性を得ることができない。ホモ構造内に
絶縁体を埋め込んだ構造は、イオン打込法により得るこ
とができる。しかし、この方法は、通常、得られるフィ
ルムに、高いレベルの欠陥をもたらしてしまう。このよ
うな欠陥は、半導体素子の形成には有害である。
【０００５】今日においては、スティッキングという薄
膜の転送方法だけが、近代的な半導体素子の開発に使用
し得る薄膜を包含した構造の形成を可能としている。こ
のスティッキング法は、分離領域を生成する物質の従来
的な打込、あるいは、薄膜の隔離をもたらすエッチング
・ホーニング・研磨による除去という方法、のいずれか
と関連することができる。
膜の転送方法だけが、近代的な半導体素子の開発に使用
し得る薄膜を包含した構造の形成を可能としている。こ
のスティッキング法は、分離領域を生成する物質の従来
的な打込、あるいは、薄膜の隔離をもたらすエッチング
・ホーニング・研磨による除去という方法、のいずれか
と関連することができる。
【０００６】シリコンカーバイドは、０〜１０００℃の
温度範囲において化学的にも物理的にも非常に安定な材
料である。この材料の硬さおよび密度のために、この材
料のエッチングが非常に困難なものとなっている。湿式
エッチングが、５００℃以上とされた温度の溶融塩浴内
において行われる。
温度範囲において化学的にも物理的にも非常に安定な材
料である。この材料の硬さおよび密度のために、この材
料のエッチングが非常に困難なものとなっている。湿式
エッチングが、５００℃以上とされた温度の溶融塩浴内
において行われる。
【０００７】乾式によるシリコンカーバイドのエッチン
グ方法は、正確なエッチング条件を見つけるためになさ
れる多数のマスキング研究を必要とする。一般に、反応
性イオンエッチング（Reactive Ion Etching、RIE） 設
備では、達成できるエッチング速度は、０．２μｍ／ｍ
ｉｎ以下である。電束密度の大きなシステム（マイクロ
波に関連したプラズマ）は、現在のところ、従来の速度
よりも大きなエッチング速度をもたらし得る唯一のもの
である。研究された異なるタイプのマスクは、有機物の
タイプまたは無機物のタイプのものである。非常に浅い
深さのエッチング領域（０．５μｍ）しか得られない有
機物タイプのマスク（感光性樹脂）に対して、無機物の
タイプのマスク（ニッケル−アルミニウム）は、非常に
大きなエッチングの選択性をもたらす。このような選択
性により、数μｍの程度のエッチング深さを得ることが
できる。このような性能により、「妥当な」エッチング
速度が得られる。現在、乾式における最適なエッチング
速度は、０．３μｍ／ｍｉｎである。エッチング領域の
深さは、数μｍの程度である。このような結果は、以下
の文献において得られている。 −J.B. Casady et al. "Reactive Ion Etching of 6H-S
iC using NF3",International Conference on Silicon
Carbide and Related Materials 1995,(Kyoto, Japan),
Inst. Phys. Conf. Ser. No. 142, Chapter 3. −F. Lanois et al. "Angle Etch Control for Silicon
Power Devices",Applied Physics Letters, Vol. 69,
8th, July, 1996.
グ方法は、正確なエッチング条件を見つけるためになさ
れる多数のマスキング研究を必要とする。一般に、反応
性イオンエッチング（Reactive Ion Etching、RIE） 設
備では、達成できるエッチング速度は、０．２μｍ／ｍ
ｉｎ以下である。電束密度の大きなシステム（マイクロ
波に関連したプラズマ）は、現在のところ、従来の速度
よりも大きなエッチング速度をもたらし得る唯一のもの
である。研究された異なるタイプのマスクは、有機物の
タイプまたは無機物のタイプのものである。非常に浅い
深さのエッチング領域（０．５μｍ）しか得られない有
機物タイプのマスク（感光性樹脂）に対して、無機物の
タイプのマスク（ニッケル−アルミニウム）は、非常に
大きなエッチングの選択性をもたらす。このような選択
性により、数μｍの程度のエッチング深さを得ることが
できる。このような性能により、「妥当な」エッチング
速度が得られる。現在、乾式における最適なエッチング
速度は、０．３μｍ／ｍｉｎである。エッチング領域の
深さは、数μｍの程度である。このような結果は、以下
の文献において得られている。 −J.B. Casady et al. "Reactive Ion Etching of 6H-S
iC using NF3",International Conference on Silicon
Carbide and Related Materials 1995,(Kyoto, Japan),
Inst. Phys. Conf. Ser. No. 142, Chapter 3. −F. Lanois et al. "Angle Etch Control for Silicon
Power Devices",Applied Physics Letters, Vol. 69,
8th, July, 1996.
【０００８】現在のＳｉＣ基板の厚さは、２００〜４０
０μｍであるので、厚いシリコンカーバイド構造（ホモ
構造）に対して、エッチングによって貫通孔を形成する
ことはできない。
０μｍであるので、厚いシリコンカーバイド構造（ホモ
構造）に対して、エッチングによって貫通孔を形成する
ことはできない。
【０００９】ガリウムナイトライドの開発に関しては、
現在のところ、シリコンカーバイド製の基板から出発し
た特定のケースについて、薄膜の形態においてのみ実行
されている。したがって、課題は、ガリウムナイトライ
ド製薄膜上に形成された素子に対するものと同じであ
る。
現在のところ、シリコンカーバイド製の基板から出発し
た特定のケースについて、薄膜の形態においてのみ実行
されている。したがって、課題は、ガリウムナイトライ
ド製薄膜上に形成された素子に対するものと同じであ
る。
【００１０】シリコンカーバイドやガリウムナイトライ
ド上に形成された回路に関して想起される応用として
は、超高周波電力応用およびマトリクス素子ネットワー
クを挙げることができる。
ド上に形成された回路に関して想起される応用として
は、超高周波電力応用およびマトリクス素子ネットワー
クを挙げることができる。
【００１１】第１のタイプの応用においては、素子は、
高い周波数（約１ＧＨｚおよびそれ以上）で動作するこ
ととなり、高い電力を扱うこととなる。通常はシリコン
および／またはガリウムヒ素内に作製されるこのような
素子は、その場合、「電界効果トランジスタ」のタイプ
のものである。そのような応用は、シリコンカーバイド
やガリウムナイトライドでは途上段階である。このよう
な素子の製造を可能とする手順は、シリコンやガリウム
ヒ素上において使用するために現在開発されているもの
と非常に似ている。
高い周波数（約１ＧＨｚおよびそれ以上）で動作するこ
ととなり、高い電力を扱うこととなる。通常はシリコン
および／またはガリウムヒ素内に作製されるこのような
素子は、その場合、「電界効果トランジスタ」のタイプ
のものである。そのような応用は、シリコンカーバイド
やガリウムナイトライドでは途上段階である。このよう
な素子の製造を可能とする手順は、シリコンやガリウム
ヒ素上において使用するために現在開発されているもの
と非常に似ている。
【００１２】高周波数で動作する電力システムは、非常
に正確な寸法特性とされたトランジスタ構成を要求す
る。この場合、ゲート長さが１μｍ以下と非常に短く、
また、ゲート幅がｍｍの程度と大きいことに注意された
い。これらすべてのデバイスは、最大のアクセス性能、
つまり、高周波数（ｆT、ｆmax）および高付加電力効率
にできるだけ近いものを得るために、絶縁性支持体また
は半絶縁性支持体上に組み付けられなければならない。
に正確な寸法特性とされたトランジスタ構成を要求す
る。この場合、ゲート長さが１μｍ以下と非常に短く、
また、ゲート幅がｍｍの程度と大きいことに注意された
い。これらすべてのデバイスは、最大のアクセス性能、
つまり、高周波数（ｆT、ｆmax）および高付加電力効率
にできるだけ近いものを得るために、絶縁性支持体また
は半絶縁性支持体上に組み付けられなければならない。
【００１３】このようなトランジスタは、多数のゲート
バーと、ドレインとソースとの交互嵌合および金属化を
要する構造と、によって構成される。ゲートコンタクト
およびドレインコンタクトに対する同じ金属化ステップ
により、２つのそれぞれのバスが形成される。この場
合、２つのバスが設けられることにより、中央に位置し
たソース領域上に形成されたすべてのコンタクトが無視
される。ソースどうしが互いに接続されていることが、
本質である。
バーと、ドレインとソースとの交互嵌合および金属化を
要する構造と、によって構成される。ゲートコンタクト
およびドレインコンタクトに対する同じ金属化ステップ
により、２つのそれぞれのバスが形成される。この場
合、２つのバスが設けられることにより、中央に位置し
たソース領域上に形成されたすべてのコンタクトが無視
される。ソースどうしが互いに接続されていることが、
本質である。
【００１４】現在の技術では、エアブリッジと称される
方法を利用している。この場合、金属化は、前面を通し
て互いに連結される。このような方法は、これら構造が
もたらす可能性のあるすべての寄生素子をかなり小さく
することを要求する。ある臨界値を超えてしまうと、ト
ランジスタの全体的な電気的性能は、これら寄生素子に
よって制限される。したがって、第２の技術において
は、半導体材料の厚さ全体にわたって貫通する金属化さ
れた孔を形成する。
方法を利用している。この場合、金属化は、前面を通し
て互いに連結される。このような方法は、これら構造が
もたらす可能性のあるすべての寄生素子をかなり小さく
することを要求する。ある臨界値を超えてしまうと、ト
ランジスタの全体的な電気的性能は、これら寄生素子に
よって制限される。したがって、第２の技術において
は、半導体材料の厚さ全体にわたって貫通する金属化さ
れた孔を形成する。
【００１５】その次に、共通のソースのすべての電極
が、これら金属化された孔およびライン、または、素子
の後面に配置された金属化された平面によって、相互接
続される。製造されるべき素子は、したがって、前面に
おいて、利用可能なゲートコンタクトおよびドレインコ
ンタクトを有していなければならず、かつ、後面におい
て、ソースコンタクトを有していなければならない。基
板の厚さの大部分は、絶縁性のもの、半絶縁性のもの、
あるいは、高度に絶縁的なタイプのものである。加え
て、このような縦方向接続により、素子の、より良好な
熱放散が可能とされる。
が、これら金属化された孔およびライン、または、素子
の後面に配置された金属化された平面によって、相互接
続される。製造されるべき素子は、したがって、前面に
おいて、利用可能なゲートコンタクトおよびドレインコ
ンタクトを有していなければならず、かつ、後面におい
て、ソースコンタクトを有していなければならない。基
板の厚さの大部分は、絶縁性のもの、半絶縁性のもの、
あるいは、高度に絶縁的なタイプのものである。加え
て、このような縦方向接続により、素子の、より良好な
熱放散が可能とされる。
【００１６】現在のところ、シリコンカーバイドまたは
ガリウムナイトライドから、超高周波素子や電気光学素
子を製造することは、公知である。例えば、Ｓ．Ｓｒｉ
ｒａｍ氏他による IEEE Electron Devise Lett., Vol.
17, No. 7, pp. 369-371, July 1996 における”4H-SiC
MESFET's with 42 GHz fmax”と題する文献を参照する
ことができる。
ガリウムナイトライドから、超高周波素子や電気光学素
子を製造することは、公知である。例えば、Ｓ．Ｓｒｉ
ｒａｍ氏他による IEEE Electron Devise Lett., Vol.
17, No. 7, pp. 369-371, July 1996 における”4H-SiC
MESFET's with 42 GHz fmax”と題する文献を参照する
ことができる。
【００１７】現在製造されているトランジスタの電気性
能の制限は、本質的に、半絶縁性から絶縁性の基板（周
囲温度において、２〜３×１０5 Ωｃｍよりも大きな抵
抗）がないことに帰着し、また、最適化された技術がな
いことに帰着する。実際、ただ１つ現在証明されている
シリコンカーバイドデバイスは、エアブリッジによる金
属化技術を使用している。しかしながら、これは、ごく
最近のことである。この主題に関する現在の刊行物をひ
もとけば、その中から重要な事柄として、高度の抵抗の
大きな支持体または絶縁性支持体上に、デバイスを製造
することが絶対に必要であることがわかるであろう。第
２の必要条件は、このような素子に、構造を貫通する１
つまたは複数の縦方向接続を形成できることである。こ
のような縦方向接続は、電気伝導と熱放散との双方に適
切なトラックをなすことができる。この最後の熱放散に
関する観点は、実際、絶縁性構造や、比較的小さな熱伝
達係数を有した構造においては、非常に重要である。対
象をなす構造は、埋込絶縁体（このような層の厚さを制
限することによるこの層の熱抵抗の最小化；この最小化
と関連して、超高周波における寄生結合を最小化するた
めの、この層の厚さの最適化およびこの層の誘電定数の
最適化）という観点と、基板支持体の構成（この層の厚
さの制限による熱抵抗の最小化；この最小化と関連し
て、超高周波における寄生結合を最小化するための、こ
の層の厚さの最適化、この層の抵抗の最適化つまり絶縁
特性の最適化、および、この層の誘電定数の最適化）と
いう観点と、の双方において最適化されなければならな
い。
能の制限は、本質的に、半絶縁性から絶縁性の基板（周
囲温度において、２〜３×１０5 Ωｃｍよりも大きな抵
抗）がないことに帰着し、また、最適化された技術がな
いことに帰着する。実際、ただ１つ現在証明されている
シリコンカーバイドデバイスは、エアブリッジによる金
属化技術を使用している。しかしながら、これは、ごく
最近のことである。この主題に関する現在の刊行物をひ
もとけば、その中から重要な事柄として、高度の抵抗の
大きな支持体または絶縁性支持体上に、デバイスを製造
することが絶対に必要であることがわかるであろう。第
２の必要条件は、このような素子に、構造を貫通する１
つまたは複数の縦方向接続を形成できることである。こ
のような縦方向接続は、電気伝導と熱放散との双方に適
切なトラックをなすことができる。この最後の熱放散に
関する観点は、実際、絶縁性構造や、比較的小さな熱伝
達係数を有した構造においては、非常に重要である。対
象をなす構造は、埋込絶縁体（このような層の厚さを制
限することによるこの層の熱抵抗の最小化；この最小化
と関連して、超高周波における寄生結合を最小化するた
めの、この層の厚さの最適化およびこの層の誘電定数の
最適化）という観点と、基板支持体の構成（この層の厚
さの制限による熱抵抗の最小化；この最小化と関連し
て、超高周波における寄生結合を最小化するための、こ
の層の厚さの最適化、この層の抵抗の最適化つまり絶縁
特性の最適化、および、この層の誘電定数の最適化）と
いう観点と、の双方において最適化されなければならな
い。
【００１８】第２のタイプの応用に対しては、シリコン
カーバイドまたはガリウムナイトライド上に形成された
素子は、ラインおよび／またはマトリクスの形態で、自
由に配置することができる。このような素子は、上記の
ようなトランジスタ、ダイオード、センサ、受動素子、
光学素子、および、これら素子どうしを接続する複雑な
アセンブリとすることができる。
カーバイドまたはガリウムナイトライド上に形成された
素子は、ラインおよび／またはマトリクスの形態で、自
由に配置することができる。このような素子は、上記の
ようなトランジスタ、ダイオード、センサ、受動素子、
光学素子、および、これら素子どうしを接続する複雑な
アセンブリとすることができる。
【００１９】したがって、各基本素子は、適切なものと
されるとともに複数のコンタクトポイントの集合体から
なる金属化されたラインを備えており、これらライン
は、個々にアドレス可能である（例えば、マトリクスを
なすライン／コラムタイプとして）。互いの間における
素子配置は、高い集積密度を必要とする。これは、最終
素子の前面に、アドレス用接続システムを配置し得る可
能性を否定する。
されるとともに複数のコンタクトポイントの集合体から
なる金属化されたラインを備えており、これらライン
は、個々にアドレス可能である（例えば、マトリクスを
なすライン／コラムタイプとして）。互いの間における
素子配置は、高い集積密度を必要とする。これは、最終
素子の前面に、アドレス用接続システムを配置し得る可
能性を否定する。
【００２０】単位素子の実証が、幅広い応用範囲につい
て行われてきた。しかしながら、現在のところ、単位素
子のラインまたはマトリクスからなる集合体を利用した
ような高度の集積密度は、実証されていない。金属化さ
れた孔に関する技術が欠如していることが、上記回路の
開発を遅らせている主要な理由の１つである。このよう
な製造方法の確立に対する主要な障害は、第１のケース
と同じである。つまり、シリコンカーバイド製の厚い基
板の厚さ全体にわたってのエッチングが、現在のとこ
ろ、全体的に見て、実現できないからである。
て行われてきた。しかしながら、現在のところ、単位素
子のラインまたはマトリクスからなる集合体を利用した
ような高度の集積密度は、実証されていない。金属化さ
れた孔に関する技術が欠如していることが、上記回路の
開発を遅らせている主要な理由の１つである。このよう
な製造方法の確立に対する主要な障害は、第１のケース
と同じである。つまり、シリコンカーバイド製の厚い基
板の厚さ全体にわたってのエッチングが、現在のとこ
ろ、全体的に見て、実現できないからである。
【００２１】
【課題を解決するための手段】本発明においては、シリ
コンカーバイドまたはガリウムナイトライドからなる半
導体層の厚さを（数μｍの程度に）制限することによっ
て、また、目的とする応用のために適切なキャリアアセ
ンブリ上にそのようなシリコンカーバイド層またはガリ
ウムナイトライド層を搭載することによって、シリコン
カーバイド層またはガリウムナイトライド層を貫通した
金属化貫通孔の形成を可能としている。その場合、現時
点でのエッチング技術であっても、そのような薄い厚さ
であるために、十分に適用可能である。キャリア基板を
エッチングすることによって、貫通孔が、完全に開口す
る。
コンカーバイドまたはガリウムナイトライドからなる半
導体層の厚さを（数μｍの程度に）制限することによっ
て、また、目的とする応用のために適切なキャリアアセ
ンブリ上にそのようなシリコンカーバイド層またはガリ
ウムナイトライド層を搭載することによって、シリコン
カーバイド層またはガリウムナイトライド層を貫通した
金属化貫通孔の形成を可能としている。その場合、現時
点でのエッチング技術であっても、そのような薄い厚さ
であるために、十分に適用可能である。キャリア基板を
エッチングすることによって、貫通孔が、完全に開口す
る。
【００２２】したがって、本発明の目的は、エッチング
困難な半導体材料内に形成されたマイクロエレクトロニ
クス素子を具備する構造を作製するための方法であっ
て、エッチング困難な前記半導体材料からなる薄膜を、
エッチング容易な材料から形成されるとともに支持体と
して機能する第１基板の前面上に堅固に固定することに
よって、構造をもたらし、マイクロエレクトロニクス素
子を前記薄膜内に形成し、エッチングによって前記構造
内に貫通孔を形成するとともに、前記第１基板の後面上
に形成された電極を、前記マイクロエレクトロニクス素
子の電極に対して電気接続するよう、前記貫通孔を金属
化することを特徴とする方法である。
困難な半導体材料内に形成されたマイクロエレクトロニ
クス素子を具備する構造を作製するための方法であっ
て、エッチング困難な前記半導体材料からなる薄膜を、
エッチング容易な材料から形成されるとともに支持体と
して機能する第１基板の前面上に堅固に固定することに
よって、構造をもたらし、マイクロエレクトロニクス素
子を前記薄膜内に形成し、エッチングによって前記構造
内に貫通孔を形成するとともに、前記第１基板の後面上
に形成された電極を、前記マイクロエレクトロニクス素
子の電極に対して電気接続するよう、前記貫通孔を金属
化することを特徴とする方法である。
【００２３】本方法においては、 −以降のステップにおいて適切な前面および後面を有し
た第１基板を準備し、 −以降のステップにおいて適切な前面を有するよう、エ
ッチング困難な前記半導体材料を備えた第２基板を準備
し、 −それぞれの前面どうしを堅固に固定することによっ
て、前記第１基板および前記第２基板を強固に当接さ
せ、 −エッチング困難な前記半導体材料からなる薄膜だけ
が、前記第１基板の前記前面上に留まるようにして、前
記第２基板の一部を除去し、 −前記薄膜上に、電極を有した前記マイクロエレクトロ
ニクス素子を形成し、 −前記第１基板の前記後面に電極を形成し、 −前記第１基板の前記後面と前記薄膜の自由表面との間
にわたって構造を貫通する貫通孔を形成し、 −前記貫通孔を金属化して、一方においては、この金属
化された貫通孔と前記マイクロエレクトロニクス素子の
前記電極との間の電気接続を形成し、他方においては、
前記金属化された貫通孔と前記第１基板の後面上に配置
された前記電極との間の電気接続を形成することができ
る。
た第１基板を準備し、 −以降のステップにおいて適切な前面を有するよう、エ
ッチング困難な前記半導体材料を備えた第２基板を準備
し、 −それぞれの前面どうしを堅固に固定することによっ
て、前記第１基板および前記第２基板を強固に当接さ
せ、 −エッチング困難な前記半導体材料からなる薄膜だけ
が、前記第１基板の前記前面上に留まるようにして、前
記第２基板の一部を除去し、 −前記薄膜上に、電極を有した前記マイクロエレクトロ
ニクス素子を形成し、 −前記第１基板の前記後面に電極を形成し、 −前記第１基板の前記後面と前記薄膜の自由表面との間
にわたって構造を貫通する貫通孔を形成し、 −前記貫通孔を金属化して、一方においては、この金属
化された貫通孔と前記マイクロエレクトロニクス素子の
前記電極との間の電気接続を形成し、他方においては、
前記金属化された貫通孔と前記第１基板の後面上に配置
された前記電極との間の電気接続を形成することができ
る。
【００２４】上記のような製造方法の第１の変形例とし
て、第２基板の準備ステップにおいては、この第２基板
の前面を通してイオン打込を行って第２基板内にマイク
ロキャビティ層を形成することにより薄膜の境界を画定
し、この場合、イオン打込を、第２基板の一部の除去ス
テップ時にマイクロキャビティ層の熱処理が行われたと
きに、マイクロキャビティ層に沿った分離ラインの形成
を可能とするに十分な照射量でもって行うことができ
る。
て、第２基板の準備ステップにおいては、この第２基板
の前面を通してイオン打込を行って第２基板内にマイク
ロキャビティ層を形成することにより薄膜の境界を画定
し、この場合、イオン打込を、第２基板の一部の除去ス
テップ時にマイクロキャビティ層の熱処理が行われたと
きに、マイクロキャビティ層に沿った分離ラインの形成
を可能とするに十分な照射量でもって行うことができ
る。
【００２５】製造方法の第２の変形例においては、第２
基板の一部の除去を、機械加工によって行うことができ
る。
基板の一部の除去を、機械加工によって行うことができ
る。
【００２６】エッチング容易な材料は、シリコン、石
英、アルミナ、サファイア、あるいは、ガリウムヒ素と
することができる。
英、アルミナ、サファイア、あるいは、ガリウムヒ素と
することができる。
【００２７】支持体が半導体材料製である場合には、電
磁結合を避けるために、電気絶縁層の電気透過性が小さ
いことを活かして、電気絶縁層を設けることが、（とり
わけ、超高周波応用に際しては）興味深い。この電気絶
縁層は、例えば、ＳｉＯ2、ＡｌＮ、Ａｌ2Ｏ3、あるい
は、Ｓｉ3Ｎ4といった、シリコンおよびアルミニウムの
酸化物および窒化物の中から選択することができる。
磁結合を避けるために、電気絶縁層の電気透過性が小さ
いことを活かして、電気絶縁層を設けることが、（とり
わけ、超高周波応用に際しては）興味深い。この電気絶
縁層は、例えば、ＳｉＯ2、ＡｌＮ、Ａｌ2Ｏ3、あるい
は、Ｓｉ3Ｎ4といった、シリコンおよびアルミニウムの
酸化物および窒化物の中から選択することができる。
【００２８】薄膜は、約１μｍ厚さの、シリコンカーバ
イド層またはガリウムナイトライド層から構成すること
ができる。薄膜は、また、シリコンカーバイドおよび／
またはガリウムナイトライドからなるとともに（ドーピ
ングレベルを変えることによって、あるいは、ドーピン
グタイプを変えることによって）異なる電気伝導性とさ
れた複数層の積層によって構成することもできる。
イド層またはガリウムナイトライド層から構成すること
ができる。薄膜は、また、シリコンカーバイドおよび／
またはガリウムナイトライドからなるとともに（ドーピ
ングレベルを変えることによって、あるいは、ドーピン
グタイプを変えることによって）異なる電気伝導性とさ
れた複数層の積層によって構成することもできる。
【００２９】また、本発明の目的は、エッチング困難な
半導体材料内に形成されたマイクロエレクトロニクス素
子を具備した構造であって、エッチング困難な前記材料
から形成されるとともに、内部に前記マイクロエレクト
ロニクス素子が形成されることとなる薄膜であり、後面
に電極が設けられているエッチング容易な材料製第１基
板の前面上に堅固に固定された薄膜と、前記第１基板の
前記後面電極を、前記マイクロエレクトロニクス素子の
電極に対して電気接続するための、金属化された貫通孔
と、を具備することを特徴とする構造である。
半導体材料内に形成されたマイクロエレクトロニクス素
子を具備した構造であって、エッチング困難な前記材料
から形成されるとともに、内部に前記マイクロエレクト
ロニクス素子が形成されることとなる薄膜であり、後面
に電極が設けられているエッチング容易な材料製第１基
板の前面上に堅固に固定された薄膜と、前記第１基板の
前記後面電極を、前記マイクロエレクトロニクス素子の
電極に対して電気接続するための、金属化された貫通孔
と、を具備することを特徴とする構造である。
【００３０】
【発明の実施の形態】非制限的な例示のためになされ添
付図面を参照した以下の説明により、本発明が、より明
瞭に理解され、本発明の他の利点や格別の特徴点が、よ
り明瞭となるであろう。
付図面を参照した以下の説明により、本発明が、より明
瞭に理解され、本発明の他の利点や格別の特徴点が、よ
り明瞭となるであろう。
【００３１】図１〜図１０は、本発明によるマイクロエ
レクトロニクス素子を備えた構造の製造方法の第１実施
形態を示す図である。図１１〜図１３は、本発明による
マイクロエレクトロニクス素子を備えた構造の製造方法
の第２実施形態を示す図である。
レクトロニクス素子を備えた構造の製造方法の第１実施
形態を示す図である。図１１〜図１３は、本発明による
マイクロエレクトロニクス素子を備えた構造の製造方法
の第２実施形態を示す図である。
【００３２】本発明は、各々が、化学特性・材料強度・
半導体の物理特性という観点において知識と研究とを必
要とする６つの段階に分割することができる。
半導体の物理特性という観点において知識と研究とを必
要とする６つの段階に分割することができる。
【００３３】本発明の第１段階においては、２つの基板
を個別に準備する。２つの基板は、半導体タイプのもの
または絶縁体タイプのもののいずれかとすることができ
る。ここでは、Ｓｉ、ＧａＡｓ、ＳｉＯ2、 ＡｌＮ、Ａ
ｌ2Ｏ3、硅酸塩、あるいは、これらの材料を備えた複合
材料（積層）といった材料を主として対象とする。２つ
の基板は、各々が異なる直径を有することができる。単
結晶シリコンカーバイドおよびガリウムナイトライドに
おいては、５０ｍｍくらいの直径のウェハしか利用可能
ではない。これに対して、シリコンでは、３００ｍｍ直
径のものが、世界的な標準となりつつある。
を個別に準備する。２つの基板は、半導体タイプのもの
または絶縁体タイプのもののいずれかとすることができ
る。ここでは、Ｓｉ、ＧａＡｓ、ＳｉＯ2、 ＡｌＮ、Ａ
ｌ2Ｏ3、硅酸塩、あるいは、これらの材料を備えた複合
材料（積層）といった材料を主として対象とする。２つ
の基板は、各々が異なる直径を有することができる。単
結晶シリコンカーバイドおよびガリウムナイトライドに
おいては、５０ｍｍくらいの直径のウェハしか利用可能
ではない。これに対して、シリコンでは、３００ｍｍ直
径のものが、世界的な標準となりつつある。
【００３４】より詳細には、第２基板は、基板の両面の
うちの一方の表面上に、シリコンカーバイドまたはガリ
ウムナイトライドからなる薄膜を備えている。この薄膜
自身は、異なるドーピングが施されて異なる電導性を有
した複数層として形成することができる。
うちの一方の表面上に、シリコンカーバイドまたはガリ
ウムナイトライドからなる薄膜を備えている。この薄膜
自身は、異なるドーピングが施されて異なる電導性を有
した複数層として形成することができる。
【００３５】第２段階においては、第１基板の表面上
に、この薄膜の一部または全部を転送する。この転送
は、各基板の原子的スティッキングにより行われる。こ
の技術には、表面化学の完全な理解を必要とし、この技
術は、特定のスティッキングの各タイプに適している。
薄膜は、２つの方法により、元々位置していた基板から
切り離すことができる。第１方法においては、分離領域
を形成するために、予め、特定数の原子が所定深さにま
で打ち込まれる。第２方法においては、第２基板が機械
的手段（エッチング、ホーニング、研磨）により、厚さ
方向に削られる。これら２つの方法においては、それぞ
れにおいて、分離すべき薄膜の厚さの正確な制御が必要
とされる。取り扱われる材料の結合エネルギーは、実施
すべき方法に、直接的な影響をもたらす。薄膜が第１基
板の表面へと移され、マイクロエレクトロニクス素子の
製造基体をなす構造が得られる。
に、この薄膜の一部または全部を転送する。この転送
は、各基板の原子的スティッキングにより行われる。こ
の技術には、表面化学の完全な理解を必要とし、この技
術は、特定のスティッキングの各タイプに適している。
薄膜は、２つの方法により、元々位置していた基板から
切り離すことができる。第１方法においては、分離領域
を形成するために、予め、特定数の原子が所定深さにま
で打ち込まれる。第２方法においては、第２基板が機械
的手段（エッチング、ホーニング、研磨）により、厚さ
方向に削られる。これら２つの方法においては、それぞ
れにおいて、分離すべき薄膜の厚さの正確な制御が必要
とされる。取り扱われる材料の結合エネルギーは、実施
すべき方法に、直接的な影響をもたらす。薄膜が第１基
板の表面へと移され、マイクロエレクトロニクス素子の
製造基体をなす構造が得られる。
【００３６】第３段階においては、１つまたは複数の、
集積された、能動または受動の、半導体素子を形成す
る。これらは、トランジスタ、ダイオード、センサ、受
動素子、光学素子、あるいは、これら素子どうしを接続
する複雑なアセンブリとすることができる。構造の形成
は、この時点においては、極度に重要なものである。と
いうのは、集積素子の形成に要求されるすべての技術工
程を通して、薄膜が分離したり劣化したりしてはいけな
いからである。基板が転送を受けるに際して、熱平衡を
制御するためには、多数の研究が必要とされる。これら
集積素子の形成に要求される最後の技術工程は、前面お
よび後面における金属化である。
集積された、能動または受動の、半導体素子を形成す
る。これらは、トランジスタ、ダイオード、センサ、受
動素子、光学素子、あるいは、これら素子どうしを接続
する複雑なアセンブリとすることができる。構造の形成
は、この時点においては、極度に重要なものである。と
いうのは、集積素子の形成に要求されるすべての技術工
程を通して、薄膜が分離したり劣化したりしてはいけな
いからである。基板が転送を受けるに際して、熱平衡を
制御するためには、多数の研究が必要とされる。これら
集積素子の形成に要求される最後の技術工程は、前面お
よび後面における金属化である。
【００３７】その後の第４段階においては、先に得られ
た構造をなす各層を、縦方向金属接続を行いたいところ
において、選択的にエッチングする。このようにして得
られる開口は、数μｍの程度の適切なサイズを有してい
る。薄い厚さの層は、上記方法によってエッチングされ
る（ポリマーマスクまたは無機物マスクを使用したドラ
イ式のエッチング）。この場合、シリコンカーバイドま
たはガリウムナイトライドからなる薄膜のエッチング
は、材料の非常に薄い厚さに関して行わなければならな
い。例えば、シリコンカーバイドに対するドライエッチ
ング法としては、分散型電子サイクロトロン共鳴装置
（Distributed Electron CyclotronResonance,ＤＥＣ
Ｒ）によるＳＦ6／Ａｒ タイプの反応性化学エッチング
を使用することができる。この場合、エッチング速度
は、約０．２μｍ／ｍｉｎであり、エッチング領域にお
ける粗さおよび表面は、この方法によって劣化すること
はない。構造を貫通する孔は、最初に設定された寸法を
大きく変えるものであってはいけない。重要なパラメー
タは、貫通していないようなキャビティを残さないこと
である。このような技術は、ごく最近のものであり、両
面光リソグラフィー法を利用することができる。
た構造をなす各層を、縦方向金属接続を行いたいところ
において、選択的にエッチングする。このようにして得
られる開口は、数μｍの程度の適切なサイズを有してい
る。薄い厚さの層は、上記方法によってエッチングされ
る（ポリマーマスクまたは無機物マスクを使用したドラ
イ式のエッチング）。この場合、シリコンカーバイドま
たはガリウムナイトライドからなる薄膜のエッチング
は、材料の非常に薄い厚さに関して行わなければならな
い。例えば、シリコンカーバイドに対するドライエッチ
ング法としては、分散型電子サイクロトロン共鳴装置
（Distributed Electron CyclotronResonance,ＤＥＣ
Ｒ）によるＳＦ6／Ａｒ タイプの反応性化学エッチング
を使用することができる。この場合、エッチング速度
は、約０．２μｍ／ｍｉｎであり、エッチング領域にお
ける粗さおよび表面は、この方法によって劣化すること
はない。構造を貫通する孔は、最初に設定された寸法を
大きく変えるものであってはいけない。重要なパラメー
タは、貫通していないようなキャビティを残さないこと
である。このような技術は、ごく最近のものであり、両
面光リソグラフィー法を利用することができる。
【００３８】第５段階においては、エッチングされた孔
の側面に、電気絶縁層を形成することである。このステ
ップは、熱酸化と絶縁材料の成膜との組み合わせとする
ことができる。孔の深さ全体にわたって、成膜の完全な
一様性を確保することが重要である。
の側面に、電気絶縁層を形成することである。このステ
ップは、熱酸化と絶縁材料の成膜との組み合わせとする
ことができる。孔の深さ全体にわたって、成膜の完全な
一様性を確保することが重要である。
【００３９】最後の第６段階においては、エッチングさ
れた孔と、構造の前面上および後面上におけるトラック
と、を金属化する。このステップにおいては、スパッタ
リング成膜、気相成膜、および、電解成膜のような金属
化技術を利用する。一連の金属化においては、孔の深さ
全体にわたって、成膜の完全な一様性をもたらさなけれ
ばならない。この一様性は、いかなるキャビティをも残
さことのない全体的な閉塞をもたらすために、必要であ
る。このような最後の金属化ステップにより、設置され
た各素子どうしの間の接続を形成することができる。
れた孔と、構造の前面上および後面上におけるトラック
と、を金属化する。このステップにおいては、スパッタ
リング成膜、気相成膜、および、電解成膜のような金属
化技術を利用する。一連の金属化においては、孔の深さ
全体にわたって、成膜の完全な一様性をもたらさなけれ
ばならない。この一様性は、いかなるキャビティをも残
さことのない全体的な閉塞をもたらすために、必要であ
る。このような最後の金属化ステップにより、設置され
た各素子どうしの間の接続を形成することができる。
【００４０】次に、図１〜図１０を参照して、本発明に
よる方法の実施の第１実施形態について説明する。この
第１実施形態は、シリコンカーバイド製の電界効果トラ
ンジスタを備えた構造内に、金属化された孔を形成する
ことに関連している。この金属化された孔は、電界効果
トランジスタのソースを、構造の後面上に成膜された金
属ラインに対して、接続することができる。トランジス
タは、高抵抗のシリコン基板上に連結されたシリコンカ
ーバイド製薄膜上に形成される。
よる方法の実施の第１実施形態について説明する。この
第１実施形態は、シリコンカーバイド製の電界効果トラ
ンジスタを備えた構造内に、金属化された孔を形成する
ことに関連している。この金属化された孔は、電界効果
トランジスタのソースを、構造の後面上に成膜された金
属ラインに対して、接続することができる。トランジス
タは、高抵抗のシリコン基板上に連結されたシリコンカ
ーバイド製薄膜上に形成される。
【００４１】図１には、高抵抗シリコンから形成された
第１基板１が示されている。第１基板１は、平坦である
ようにかつ互いに平行であるように処理された、後面２
および前面３を有している。また、前面３には、熱酸化
による酸化物層４が設けられている。
第１基板１が示されている。第１基板１は、平坦である
ようにかつ互いに平行であるように処理された、後面２
および前面３を有している。また、前面３には、熱酸化
による酸化物層４が設けられている。
【００４２】図２には、シリコンカーバイドから形成さ
れるとともに、後面６および前面７を有した第２基板５
が示されている。第２基板５は、元々はシリコンカーバ
イドのバルク体から構成されており、前面７には、同じ
シリコンカーバイドからなる複数のエピタキシャル層が
形成されている。その後、複数のエピタキシャル層の上
に、酸化シリコン層８が成膜されている。第２基板５内
において薄膜の領域を画定するために、前面７を通し
て、打込エネルギーによって決まる平均深さのところま
で、水素イオンが打ち込まれている。これら打込イオン
は、基板５を２つの領域に分離させるマイクロキャビテ
ィ層９の形成を引き起こす。この場合、２つの領域と
は、下側領域１０と、酸化物層８および薄膜を構成する
ことを意図した部分１２を有してなる上側領域１１と、
である。このようなイオン打込による薄膜形成方法に関
する詳細については、仏国特許公開明細書第２ ６８１
４７２号を参照することができる。
れるとともに、後面６および前面７を有した第２基板５
が示されている。第２基板５は、元々はシリコンカーバ
イドのバルク体から構成されており、前面７には、同じ
シリコンカーバイドからなる複数のエピタキシャル層が
形成されている。その後、複数のエピタキシャル層の上
に、酸化シリコン層８が成膜されている。第２基板５内
において薄膜の領域を画定するために、前面７を通し
て、打込エネルギーによって決まる平均深さのところま
で、水素イオンが打ち込まれている。これら打込イオン
は、基板５を２つの領域に分離させるマイクロキャビテ
ィ層９の形成を引き起こす。この場合、２つの領域と
は、下側領域１０と、酸化物層８および薄膜を構成する
ことを意図した部分１２を有してなる上側領域１１と、
である。このようなイオン打込による薄膜形成方法に関
する詳細については、仏国特許公開明細書第２ ６８１
４７２号を参照することができる。
【００４３】図３は、互いの前面３、７どうしを介して
の両基板１、５の当接、および、原子的スティッキング
技術による両基板の堅固な固定を示している。
の両基板１、５の当接、および、原子的スティッキング
技術による両基板の堅固な固定を示している。
【００４４】図４は、直前ステップにおいて堅固に固定
されたアセンブリのうちの第２基板からの、領域１０の
除去ステップを示している。第２基板を２つの部分に分
けるというこの分離は、仏国特許公開明細書第２ ６８
１ ４７２号に開示されているように、マイクロキャビ
ティ層９を熱処理することによって得られる。この熱処
理は、マイクロキャビティ層において分割ラインを形成
するのに十分な温度において行うことができる。シリコ
ン製の第１基板１と、（酸化物層４、８の積層の結果と
して得られた）酸化シリコン層１３と、自由表面１５を
有したシリコンカーバイド製薄膜１２と、からなる構造
１４が、得られる。
されたアセンブリのうちの第２基板からの、領域１０の
除去ステップを示している。第２基板を２つの部分に分
けるというこの分離は、仏国特許公開明細書第２ ６８
１ ４７２号に開示されているように、マイクロキャビ
ティ層９を熱処理することによって得られる。この熱処
理は、マイクロキャビティ層において分割ラインを形成
するのに十分な温度において行うことができる。シリコ
ン製の第１基板１と、（酸化物層４、８の積層の結果と
して得られた）酸化シリコン層１３と、自由表面１５を
有したシリコンカーバイド製薄膜１２と、からなる構造
１４が、得られる。
【００４５】図５は、構造１４上に、マイクロエレクト
ロニクス素子２０が形成された様子を示している。この
場合、マイクロエレクトロニクス素子２０は、電界効果
トランジスタとされており、シリコンカーバイド製薄膜
１２内に形成されている。トランジスタ２０は、それぞ
れ、ドレイン電極２３およびソース電極２４に接続され
ているドレイン領域２１およびソース領域２２を備えて
いる。薄膜１２の自由表面１５は、ゲート電極２６によ
って被覆されている、トランジスタのゲート２５を支持
している。薄膜１２の面１５上には、酸化物層１６が成
膜されている。酸化物層１６は、面１５を保護している
とともに、トランジスタ２０の電極どうしを互いに絶縁
している。構造の後面２は、また、酸化物層１７によっ
て被覆されている。金属ライン１８が、酸化物層１７上
に、リソグラフィーによって形成されている。金属ライ
ン１８は、構造の後面上における電極を構成することを
意図したものである。場合によっては、後面電極は、全
面電極として、後面全体を被覆することもできる。
ロニクス素子２０が形成された様子を示している。この
場合、マイクロエレクトロニクス素子２０は、電界効果
トランジスタとされており、シリコンカーバイド製薄膜
１２内に形成されている。トランジスタ２０は、それぞ
れ、ドレイン電極２３およびソース電極２４に接続され
ているドレイン領域２１およびソース領域２２を備えて
いる。薄膜１２の自由表面１５は、ゲート電極２６によ
って被覆されている、トランジスタのゲート２５を支持
している。薄膜１２の面１５上には、酸化物層１６が成
膜されている。酸化物層１６は、面１５を保護している
とともに、トランジスタ２０の電極どうしを互いに絶縁
している。構造の後面２は、また、酸化物層１７によっ
て被覆されている。金属ライン１８が、酸化物層１７上
に、リソグラフィーによって形成されている。金属ライ
ン１８は、構造の後面上における電極を構成することを
意図したものである。場合によっては、後面電極は、全
面電極として、後面全体を被覆することもできる。
【００４６】本方法における次の段階は、貫通孔を形成
するために、得られた構造の各層を選択的にエッチング
することである。これは、図６〜図８に示されている。
図６は、構造のうちの面１５および２のそれぞれを被覆
している酸化物層１６および１７のエッチングを示して
いる。このエッチングにより、酸化物層１６、１７にお
いて、２つの位置合わせされた開口３０、４０が形成さ
れる。酸化物層１６、１７がシリカ製であることから、
エッチングは、ドライエッチング（ＣＨＦ3、Ａｒ）と
することができる。
するために、得られた構造の各層を選択的にエッチング
することである。これは、図６〜図８に示されている。
図６は、構造のうちの面１５および２のそれぞれを被覆
している酸化物層１６および１７のエッチングを示して
いる。このエッチングにより、酸化物層１６、１７にお
いて、２つの位置合わせされた開口３０、４０が形成さ
れる。酸化物層１６、１７がシリカ製であることから、
エッチングは、ドライエッチング（ＣＨＦ3、Ａｒ）と
することができる。
【００４７】図７は、開口３０の延長として、薄膜１２
および酸化物層１３をエッチングした後の構造を示して
いる。シリコンカーバイド製の薄膜１２は、ドライエッ
チング（ＣＨＦ3、 Ａｒ）により処理することができ
る。よって、開口３０の延長として、薄膜１２内に孔３
１を、さらに、酸化物層１３内に孔３２を得ることがで
きる。
および酸化物層１３をエッチングした後の構造を示して
いる。シリコンカーバイド製の薄膜１２は、ドライエッ
チング（ＣＨＦ3、 Ａｒ）により処理することができ
る。よって、開口３０の延長として、薄膜１２内に孔３
１を、さらに、酸化物層１３内に孔３２を得ることがで
きる。
【００４８】その後、構造１４のうちのシリコン製部分
を深くエッチングすることによって、貫通孔を得ること
ができる。このようにして、図８に示すような貫通孔３
３が得られる。
を深くエッチングすることによって、貫通孔を得ること
ができる。このようにして、図８に示すような貫通孔３
３が得られる。
【００４９】場合によっては、貫通孔は、両面リソグラ
フィーを行うことなく、直接的に得ることもできる。
フィーを行うことなく、直接的に得ることもできる。
【００５０】本方法の第５段階においては、図９に示す
ように、貫通孔３３の壁が、絶縁層３４によって被覆さ
れる。
ように、貫通孔３３の壁が、絶縁層３４によって被覆さ
れる。
【００５１】その後、銀・金・銅・アルミニウムのよう
な低抵抗金属からなる層を成膜することにより、あるい
は、２つの金属層を成膜することにより、貫通孔３３全
体の金属化が行われる。２つの金属層を成膜する場合に
は、基板と低抵抗金属層との間に、バリア層と称される
中間層が配置される。この中間層は、低抵抗材料が基板
内に拡散することを防止するという機能を有している。
この中間層は、例えば、Ｔｉ、ＴｉＮ、Ｐｔ、Ｎｉ、ま
たは、ＴｉＷとすることができる。このような中間層が
形成されているときには、電解による低抵抗性金属の製
造方法を利用することができる。しかしながら、ＴｉＮ
の場合には、抵抗が高いために、基板アセンブリ上に低
抵抗材料を一様に成膜し得ないという懸念がある。
な低抵抗金属からなる層を成膜することにより、あるい
は、２つの金属層を成膜することにより、貫通孔３３全
体の金属化が行われる。２つの金属層を成膜する場合に
は、基板と低抵抗金属層との間に、バリア層と称される
中間層が配置される。この中間層は、低抵抗材料が基板
内に拡散することを防止するという機能を有している。
この中間層は、例えば、Ｔｉ、ＴｉＮ、Ｐｔ、Ｎｉ、ま
たは、ＴｉＷとすることができる。このような中間層が
形成されているときには、電解による低抵抗性金属の製
造方法を利用することができる。しかしながら、ＴｉＮ
の場合には、抵抗が高いために、基板アセンブリ上に低
抵抗材料を一様に成膜し得ないという懸念がある。
【００５２】貫通孔３３の全体的な金属化は、また、３
つの金属層の成膜によっても行うことができる。この場
合には、中間層は、先に例示した拡散バリア材料からな
る２つの層から構成される。
つの金属層の成膜によっても行うことができる。この場
合には、中間層は、先に例示した拡散バリア材料からな
る２つの層から構成される。
【００５３】図１０おいては、参照符号３５によって、
得られた電気接続が示されている。接続３５は、端部３
６によって、構造１４の前面に到達しており、端部３７
によって、構造１４の後面に到達している。
得られた電気接続が示されている。接続３５は、端部３
６によって、構造１４の前面に到達しており、端部３７
によって、構造１４の後面に到達している。
【００５４】最後の金属化ステップにおいては、接続３
５が、構造の前面におけるソース電極２４に対して、お
よび、構造の後面における金属ライン１８に対して、電
気接続される。図１０は、最後の金属化ステップによっ
て形成された接続を示している。すなわち、金属ブリッ
ジ３８によって、ソース電極２４と連結３５の端部３６
とが接続されており、金属ブリッジ３９によって、金属
ライン１８と連結３５の端部３７とが接続されている。
これら金属ブリッジは、リソグラフィーステップおよび
エッチングステップによって形成することができる。
５が、構造の前面におけるソース電極２４に対して、お
よび、構造の後面における金属ライン１８に対して、電
気接続される。図１０は、最後の金属化ステップによっ
て形成された接続を示している。すなわち、金属ブリッ
ジ３８によって、ソース電極２４と連結３５の端部３６
とが接続されており、金属ブリッジ３９によって、金属
ライン１８と連結３５の端部３７とが接続されている。
これら金属ブリッジは、リソグラフィーステップおよび
エッチングステップによって形成することができる。
【００５５】次に、本発明による方法の実施の第２実施
形態について説明する。この第２実施形態は、ガリウム
ナイトライド製の電界効果トランジスタのうちのソース
を、構造の後面上に成膜された金属ラインに対して接続
することを可能とする、金属化された孔を形成すること
に関連している。ガリウムナイトライド製の薄膜は、高
抵抗シリコン基板上に連結される。
形態について説明する。この第２実施形態は、ガリウム
ナイトライド製の電界効果トランジスタのうちのソース
を、構造の後面上に成膜された金属ラインに対して接続
することを可能とする、金属化された孔を形成すること
に関連している。ガリウムナイトライド製の薄膜は、高
抵抗シリコン基板上に連結される。
【００５６】高抵抗シリコンから形成されるとともに、
一方の面上に熱酸化による酸化物層が形成された第１基
板が準備される。この第１基板は、図１に図示されたも
のと同一である。
一方の面上に熱酸化による酸化物層が形成された第１基
板が準備される。この第１基板は、図１に図示されたも
のと同一である。
【００５７】図１１には、シリコンカーバイドのバルク
体５１と、エピタキシャルによるガリウムナイトライド
層５２と、酸化物層５３と、から順に形成された第２基
板５０が示されている。
体５１と、エピタキシャルによるガリウムナイトライド
層５２と、酸化物層５３と、から順に形成された第２基
板５０が示されている。
【００５８】２つの基板は、それぞれの酸化物面どうし
を介して当接され、原子的スティッキングにより堅固に
固定される。この様子が図１２に示されている。図１２
においては、参照符号５４は、酸化物層４（図１参照）
と酸化物層５３（図１１参照）の積層の結果として得ら
れた）酸化物層を示している。
を介して当接され、原子的スティッキングにより堅固に
固定される。この様子が図１２に示されている。図１２
においては、参照符号５４は、酸化物層４（図１参照）
と酸化物層５３（図１１参照）の積層の結果として得ら
れた）酸化物層を示している。
【００５９】その後、第２基板５０のホーニングによっ
て、薄肉化が行われる。この薄肉化によって、シリコン
カーバイドのバルク体５１を除去して、ガリウムナイト
ライド層５２を露出させることができる。この場合、ガ
リウムナイトライド層５２は、後工程において電界効果
トランジスタが形成されることとなる薄膜を構成する。
この様子が図１３に示されている。
て、薄肉化が行われる。この薄肉化によって、シリコン
カーバイドのバルク体５１を除去して、ガリウムナイト
ライド層５２を露出させることができる。この場合、ガ
リウムナイトライド層５２は、後工程において電界効果
トランジスタが形成されることとなる薄膜を構成する。
この様子が図１３に示されている。
【００６０】引き続いて、第１実施形態と同様に、電界
効果トランジスタの形成、貫通孔の形成および金属化、
金属化された孔の、一方においては、トランジスタのソ
ース電極に対する電気接続、他方においては、後面上に
配置された金属ラインに対する電気接続、が行われる。
効果トランジスタの形成、貫通孔の形成および金属化、
金属化された孔の、一方においては、トランジスタのソ
ース電極に対する電気接続、他方においては、後面上に
配置された金属ラインに対する電気接続、が行われる。
【図１】 本発明によるマイクロエレクトロニクス素子
を備えた構造の製造方法の第１実施形態を示す図であ
る。
を備えた構造の製造方法の第１実施形態を示す図であ
る。
【図２】 本発明によるマイクロエレクトロニクス素子
を備えた構造の製造方法の第１実施形態を示す図であ
る。
を備えた構造の製造方法の第１実施形態を示す図であ
る。
【図３】 本発明によるマイクロエレクトロニクス素子
を備えた構造の製造方法の第１実施形態を示す図であ
る。
を備えた構造の製造方法の第１実施形態を示す図であ
る。
【図４】 本発明によるマイクロエレクトロニクス素子
を備えた構造の製造方法の第１実施形態を示す図であ
る。
を備えた構造の製造方法の第１実施形態を示す図であ
る。
【図５】 本発明によるマイクロエレクトロニクス素子
を備えた構造の製造方法の第１実施形態を示す図であ
る。
を備えた構造の製造方法の第１実施形態を示す図であ
る。
【図６】 本発明によるマイクロエレクトロニクス素子
を備えた構造の製造方法の第１実施形態を示す図であ
る。
を備えた構造の製造方法の第１実施形態を示す図であ
る。
【図７】 本発明によるマイクロエレクトロニクス素子
を備えた構造の製造方法の第１実施形態を示す図であ
る。
を備えた構造の製造方法の第１実施形態を示す図であ
る。
【図８】 本発明によるマイクロエレクトロニクス素子
を備えた構造の製造方法の第１実施形態を示す図であ
る。
を備えた構造の製造方法の第１実施形態を示す図であ
る。
【図９】 本発明によるマイクロエレクトロニクス素子
を備えた構造の製造方法の第１実施形態を示す図であ
る。
を備えた構造の製造方法の第１実施形態を示す図であ
る。
【図１０】 本発明によるマイクロエレクトロニクス素
子を備えた構造の製造方法の第１実施形態を示す図であ
る。
子を備えた構造の製造方法の第１実施形態を示す図であ
る。
【図１１】 本発明によるマイクロエレクトロニクス素
子を備えた構造の製造方法の第２実施形態を示す図であ
る。
子を備えた構造の製造方法の第２実施形態を示す図であ
る。
【図１２】 本発明によるマイクロエレクトロニクス素
子を備えた構造の製造方法の第２実施形態を示す図であ
る。
子を備えた構造の製造方法の第２実施形態を示す図であ
る。
【図１３】 本発明によるマイクロエレクトロニクス素
子を備えた構造の製造方法の第２実施形態を示す図であ
る。
子を備えた構造の製造方法の第２実施形態を示す図であ
る。
１ 第１基板 ２ 後面 ３ 前面 ４ 酸化物層 ５ 第２基板 ６ 後面 ７ 前面 ８ 酸化物層 ９ マイクロキャビティ層 １２ 薄膜 １４ 構造 １８ 金属ライン（電極、後面電極） ２０ マイクロエレクトロニクス素子 ２４ ソース電極（電極） ３３ 貫通孔 ３４ 絶縁層 ５０ 第２基板 ５２ ガリウムナイトライド層（薄膜） ５３ 酸化物層
Claims (21)
- 【請求項１】 エッチング困難な半導体材料内に形成さ
れたマイクロエレクトロニクス素子を具備する構造を作
製するための方法であって、 エッチング困難な前記半導体材料からなる薄膜を、エッ
チング容易な材料から形成されるとともに支持体として
機能する第１基板の前面上に堅固に固定することによっ
て、構造をもたらし、 マイクロエレクトロニクス素子を前記薄膜内に形成し、 エッチングによって前記構造内に貫通孔を形成するとと
もに、前記第１基板の後面上に形成された電極を、前記
マイクロエレクトロニクス素子の電極に対して電気接続
するよう、金属化することを特徴とする方法。 - 【請求項２】 −以降のステップにおいて適切な前面お
よび後面を有した第１基板を準備し、 −以降のステップにおいて適切な前面を有するよう、エ
ッチング困難な前記半導体材料を備えた第２基板を準備
し、 −それぞれの前面どうしを堅固に固定することによっ
て、前記第１基板および前記第２基板を強固に当接さ
せ、 −エッチング困難な前記半導体材料からなる薄膜だけ
が、前記第１基板の前記前面上に留まるようにして、前
記第２基板の一部を除去し、 −前記薄膜上に、電極を有した前記マイクロエレクトロ
ニクス素子を形成し、 −前記第１基板の前記後面に電極を形成し、 −前記第１基板の前記後面と前記薄膜の自由表面との間
にわたって構造を貫通する貫通孔を形成し、 −前記貫通孔を金属化して、一方においては、この金属
化された貫通孔と前記マイクロエレクトロニクス素子の
前記電極との間の電気接続を形成し、他方においては、
前記金属化された貫通孔と前記第１基板の後面上に配置
された前記電極との間の電気接続を形成することを特徴
とする請求項１記載の方法。 - 【請求項３】 前記第１基板の準備ステップにおいて、
この第１基板の前記前面を絶縁層で被覆することを特徴
とする請求項２記載の方法。 - 【請求項４】 前記第２基板の準備ステップにおいて、
この第２基板の前記前面を絶縁層で被覆することを特徴
とする請求項２記載の方法。 - 【請求項５】 前記第２基板の準備ステップにおいて
は、この第２基板の前記前面を通してイオン打込を行っ
て前記第２基板内にマイクロキャビティ層を形成するこ
とにより前記薄膜の境界を画定し、 前記イオン打込を、前記第２基板の一部の前記除去ステ
ップ時に前記マイクロキャビティ層の熱処理が行われた
ときに、前記マイクロキャビティ層に沿った分離ライン
の形成を可能とするに十分な照射量でもって行うことを
特徴とする請求項２記載の方法。 - 【請求項６】 前記第２基板の一部の除去が、機械加工
によって行われることを特徴とする請求項２記載の方
法。 - 【請求項７】 前記貫通孔が、エッチングによって形成
されることを特徴とする請求項２記載の方法。 - 【請求項８】 さらに、前記貫通孔の壁を電気的に絶縁
化するステップが行われることを特徴とする請求項２記
載の方法。 - 【請求項９】 エッチング容易な前記材料が、シリコ
ン、石英、アルミナ、サファイア、あるいは、ガリウム
ヒ素であることを特徴とする請求項１記載の方法。 - 【請求項１０】 エッチング困難な前記半導体材料が、
シリコンカーバイド、あるいは、ガリウムナイトライド
であることを特徴とする請求項１記載の方法。 - 【請求項１１】 エッチング困難な半導体材料内に形成
されたマイクロエレクトロニクス素子を具備した構造で
あって、 エッチング困難な前記材料から形成されるとともに、内
部に前記マイクロエレクトロニクス素子が形成されるこ
ととなる薄膜であり、後面に電極が設けられているエッ
チング容易な材料製第１基板の前面上に堅固に固定され
た薄膜と、 前記第１基板の前記後面電極を、前記マイクロエレクト
ロニクス素子の電極に対して電気接続するための、金属
化された貫通孔と、を具備することを特徴とする構造。 - 【請求項１２】 エッチング困難な前記半導体材料が、
シリコンカーバイド、あるいは、ガリウムナイトライド
であることを特徴とする請求項１１記載の構造。 - 【請求項１３】 前記薄膜が、シリコンカーバイドおよ
び／またはガリウムナイトライドからなるとともに異な
る電気伝導性を有した複数層の積層によって形成されて
いることを特徴とする請求項１１記載の構造。 - 【請求項１４】 エッチング容易な前記材料が、シリコ
ン、石英、アルミナ、サファイア、あるいは、ガリウム
ヒ素であることを特徴とする請求項１１記載の構造。 - 【請求項１５】 絶縁性層が、前記薄膜を、エッチング
容易な前記材料から隔離していることを特徴とする請求
項１１記載の構造。 - 【請求項１６】 前記絶縁性層が、ＳｉＯ2、 ＡｌＮ、
Ａｌ2Ｏ3、あるいは、Ｓｉ3Ｎ4から形成されていること
を特徴とする請求項１５記載の構造。 - 【請求項１７】 前記貫通孔の壁が、電気絶縁体で内張
りされていることを特徴とする請求項１１記載の構造。 - 【請求項１８】 前記貫通孔が、低抵抗性金属層によっ
て金属化されていることを特徴とする請求項１１記載の
構造。 - 【請求項１９】 前記低抵抗性金属が、銀、金、銅、お
よび、アルミニウムの中から選択されていることを特徴
とする請求項１８記載の構造。 - 【請求項２０】 前記低抵抗性金属層の下に、前記低抵
抗金属の拡散を防止するための、バリア層が設けられて
いることを特徴とする請求項１８記載の構造。 - 【請求項２１】 前記マイクロエレクトロニクス素子
が、電界効果トランジスタであることを特徴とする請求
項１１記載の構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9707922A FR2765398B1 (fr) | 1997-06-25 | 1997-06-25 | Structure a composant microelectronique en materiau semi-conducteur difficile a graver et a trous metallises |
| FR9707922 | 1997-06-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1187526A true JPH1187526A (ja) | 1999-03-30 |
Family
ID=9508401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10173636A Pending JPH1187526A (ja) | 1997-06-25 | 1998-06-19 | マイクロエレクトロニクス素子とエッチング困難な半導体材料と金属化された孔とを備えた構造 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6225651B1 (ja) |
| EP (1) | EP0887854B1 (ja) |
| JP (1) | JPH1187526A (ja) |
| DE (1) | DE69836451T2 (ja) |
| FR (1) | FR2765398B1 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004530289A (ja) * | 2001-02-23 | 2004-09-30 | ニトロネックス・コーポレーション | バックサイドビアを含む窒化ガリウム材料デバイスおよび方法 |
| US7276738B2 (en) | 2000-07-11 | 2007-10-02 | Seiko Epson Corporation | Miniature optical element for wireless bonding in an electronic instrument |
| JP2008283216A (ja) * | 2008-07-28 | 2008-11-20 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2009081478A (ja) * | 2000-11-06 | 2009-04-16 | Commiss Energ Atom | ターゲット基板に結合される少なくとも一の薄層を備えた積層構造の作製方法 |
| JP5412506B2 (ja) * | 2009-03-27 | 2014-02-12 | パナソニック株式会社 | 半導体装置 |
| TWI696868B (zh) * | 2019-05-21 | 2020-06-21 | 友達光電股份有限公司 | 顯示面板及顯示面板製作方法 |
| US10700023B2 (en) | 2016-05-18 | 2020-06-30 | Macom Technology Solutions Holdings, Inc. | High-power amplifier package |
| US11367674B2 (en) | 2016-08-10 | 2022-06-21 | Macom Technology Solutions Holdings, Inc. | High power transistors |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7052941B2 (en) * | 2003-06-24 | 2006-05-30 | Sang-Yun Lee | Method for making a three-dimensional integrated circuit structure |
| US6049256A (en) * | 1998-09-10 | 2000-04-11 | Cts Corporation | Low profile ovenized oscillator packing having a high thermal conductivity substrate |
| US6821571B2 (en) * | 1999-06-18 | 2004-11-23 | Applied Materials Inc. | Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers |
| JP2003504856A (ja) * | 1999-07-02 | 2003-02-04 | ディジラッド・コーポレーション | 半導体装置に対する間接的裏面コンタクト |
| US6475889B1 (en) | 2000-04-11 | 2002-11-05 | Cree, Inc. | Method of forming vias in silicon carbide and resulting devices and circuits |
| US7125786B2 (en) * | 2000-04-11 | 2006-10-24 | Cree, Inc. | Method of forming vias in silicon carbide and resulting devices and circuits |
| US7892974B2 (en) | 2000-04-11 | 2011-02-22 | Cree, Inc. | Method of forming vias in silicon carbide and resulting devices and circuits |
| JP3879816B2 (ja) * | 2000-06-02 | 2007-02-14 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器 |
| US6303469B1 (en) * | 2000-06-07 | 2001-10-16 | Micron Technology, Inc. | Thin microelectronic substrates and methods of manufacture |
| US7151036B1 (en) * | 2002-07-29 | 2006-12-19 | Vishay-Siliconix | Precision high-frequency capacitor formed on semiconductor substrate |
| JP2002353424A (ja) * | 2001-03-23 | 2002-12-06 | Seiko Epson Corp | 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器 |
| JP4712301B2 (ja) * | 2001-05-25 | 2011-06-29 | 三菱電機株式会社 | 電力用半導体装置 |
| JP2003095798A (ja) * | 2001-09-27 | 2003-04-03 | Hoya Corp | 単結晶基板の製造方法 |
| JP4000507B2 (ja) * | 2001-10-04 | 2007-10-31 | ソニー株式会社 | 固体撮像装置の製造方法 |
| US6774486B2 (en) * | 2001-10-10 | 2004-08-10 | Micron Technology, Inc. | Circuit boards containing vias and methods for producing same |
| FR2837625B1 (fr) * | 2002-03-19 | 2004-09-17 | Commissariat Energie Atomique | Dispositif photovoltaique multi-jonctions a cellules independantes sans effet d'ombrage et procede de realisation d'un tel dispositif |
| EP1520320B1 (de) * | 2002-07-02 | 2012-09-26 | Robert Bosch Gmbh | Elektrisches bauelement, insbesondere mikroelektrisches oder mikroelektromechanisches hochfrequenzbauelement |
| GB2392307B8 (en) * | 2002-07-26 | 2006-09-20 | Detection Technology Oy | Semiconductor structure for imaging detectors |
| US6902872B2 (en) * | 2002-07-29 | 2005-06-07 | Hewlett-Packard Development Company, L.P. | Method of forming a through-substrate interconnect |
| JP2004128440A (ja) * | 2002-07-30 | 2004-04-22 | Renesas Technology Corp | 集積回路装置および電子デバイス |
| JP2004128352A (ja) * | 2002-10-04 | 2004-04-22 | Mitsubishi Electric Corp | 半導体装置及び半導体装置の製造方法 |
| US9741881B2 (en) * | 2003-04-14 | 2017-08-22 | S'tile | Photovoltaic module including integrated photovoltaic cells |
| US20050034075A1 (en) * | 2003-06-05 | 2005-02-10 | Ch2M Hill, Inc. | GIS-based emergency management |
| JP4098673B2 (ja) * | 2003-06-19 | 2008-06-11 | 新光電気工業株式会社 | 半導体パッケージの製造方法 |
| JP4634045B2 (ja) * | 2003-07-31 | 2011-02-16 | 富士通株式会社 | 半導体装置の製造方法、貫通電極の形成方法、半導体装置、複合半導体装置、及び実装構造体 |
| US7888685B2 (en) * | 2004-07-27 | 2011-02-15 | Memc Electronic Materials, Inc. | High purity silicon carbide structures |
| US20060043534A1 (en) * | 2004-08-26 | 2006-03-02 | Kirby Kyle K | Microfeature dies with porous regions, and associated methods and systems |
| US7419852B2 (en) * | 2004-08-27 | 2008-09-02 | Micron Technology, Inc. | Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies |
| US8455978B2 (en) | 2010-05-27 | 2013-06-04 | Sang-Yun Lee | Semiconductor circuit structure and method of making the same |
| DE102005029784A1 (de) * | 2005-06-24 | 2007-01-11 | Siemens Ag | Elektronikbaugruppe und Verfahren zur Herstellung einer Elektronikbaugruppe |
| KR100817050B1 (ko) * | 2005-08-26 | 2008-03-26 | 삼성전자주식회사 | 웨이퍼 레벨의 반도체 칩 패키지의 제조방법 |
| US7768085B2 (en) * | 2005-10-11 | 2010-08-03 | Icemos Technology Ltd. | Photodetector array using isolation diffusions as crosstalk inhibitors between adjacent photodiodes |
| EP2202791B1 (en) * | 2005-11-16 | 2016-01-27 | STMicroelectronics Srl | Semiconductor device having deep through vias |
| US9608102B2 (en) | 2005-12-02 | 2017-03-28 | Infineon Technologies Americas Corp. | Gallium nitride material devices and associated methods |
| US7474005B2 (en) * | 2006-05-31 | 2009-01-06 | Alcatel-Lucent Usa Inc. | Microelectronic element chips |
| US20100072579A1 (en) * | 2008-09-23 | 2010-03-25 | Andreas Thies | Through Substrate Conductors |
| US8723335B2 (en) | 2010-05-20 | 2014-05-13 | Sang-Yun Lee | Semiconductor circuit structure and method of forming the same using a capping layer |
| JP5702966B2 (ja) * | 2010-08-02 | 2015-04-15 | キヤノン株式会社 | 電気機械変換装置及びその作製方法 |
| JP5677016B2 (ja) * | 2010-10-15 | 2015-02-25 | キヤノン株式会社 | 電気機械変換装置及びその作製方法 |
| JP5708124B2 (ja) | 2011-03-25 | 2015-04-30 | 三菱電機株式会社 | 半導体装置 |
| JP5275400B2 (ja) * | 2011-04-18 | 2013-08-28 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
| US8912091B2 (en) * | 2013-01-10 | 2014-12-16 | International Business Machines Corporation | Backside metal ground plane with improved metal adhesion and design structures |
| US9859112B2 (en) | 2013-07-18 | 2018-01-02 | Taiwan Semiconductor Manufacturing Co., Ltd | Bonded semiconductor structures |
| US10042488B2 (en) * | 2014-04-04 | 2018-08-07 | Synaptics Incorporated | Through silicon vias for backside connection |
| CN104162904A (zh) * | 2014-08-08 | 2014-11-26 | 常州市日发精密机械厂 | 板材弧形切割装置 |
| JP2016101417A (ja) * | 2014-11-28 | 2016-06-02 | キヤノン株式会社 | 静電容量型音響波トランスデューサ及びこれを備えた被検体情報取得装置 |
| TWI714093B (zh) * | 2019-05-21 | 2020-12-21 | 友達光電股份有限公司 | 陣列基板 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH067594B2 (ja) * | 1987-11-20 | 1994-01-26 | 富士通株式会社 | 半導体基板の製造方法 |
| JP2661390B2 (ja) * | 1991-03-22 | 1997-10-08 | 株式会社島津製作所 | ＳｉＣのエッチング方法 |
| JPH05304153A (ja) * | 1992-04-28 | 1993-11-16 | Hitachi Ltd | 半導体装置 |
| US5426072A (en) * | 1993-01-21 | 1995-06-20 | Hughes Aircraft Company | Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate |
| US5436174A (en) * | 1993-01-25 | 1995-07-25 | North Carolina State University | Method of forming trenches in monocrystalline silicon carbide |
| US5343071A (en) * | 1993-04-28 | 1994-08-30 | Raytheon Company | Semiconductor structures having dual surface via holes |
| JP3280803B2 (ja) * | 1994-08-18 | 2002-05-13 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| US5574295A (en) * | 1995-08-09 | 1996-11-12 | Kulite Semiconductor Products | Dielectrically isolated SiC mosfet |
| US6002177A (en) * | 1995-12-27 | 1999-12-14 | International Business Machines Corporation | High density integrated circuit packaging with chip stacking and via interconnections |
| US5880491A (en) * | 1997-01-31 | 1999-03-09 | The United States Of America As Represented By The Secretary Of The Air Force | SiC/111-V-nitride heterostructures on SiC/SiO2 /Si for optoelectronic devices |
-
1997
- 1997-06-25 FR FR9707922A patent/FR2765398B1/fr not_active Expired - Fee Related
-
1998
- 1998-06-11 US US09/095,651 patent/US6225651B1/en not_active Expired - Lifetime
- 1998-06-19 JP JP10173636A patent/JPH1187526A/ja active Pending
- 1998-06-23 DE DE69836451T patent/DE69836451T2/de not_active Expired - Lifetime
- 1998-06-23 EP EP98401539A patent/EP0887854B1/fr not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7276738B2 (en) | 2000-07-11 | 2007-10-02 | Seiko Epson Corporation | Miniature optical element for wireless bonding in an electronic instrument |
| US7544973B2 (en) | 2000-07-11 | 2009-06-09 | Seiko Epson Corporation | Miniature optical element for wireless bonding in an electronic instrument |
| US7879633B2 (en) | 2000-07-11 | 2011-02-01 | Seiko Epson Corporation | Miniature optical element for wireless bonding in an electronic instrument |
| JP2009081478A (ja) * | 2000-11-06 | 2009-04-16 | Commiss Energ Atom | ターゲット基板に結合される少なくとも一の薄層を備えた積層構造の作製方法 |
| JP2004530289A (ja) * | 2001-02-23 | 2004-09-30 | ニトロネックス・コーポレーション | バックサイドビアを含む窒化ガリウム材料デバイスおよび方法 |
| JP4792558B2 (ja) * | 2001-02-23 | 2011-10-12 | インターナショナル・レクティファイアー・コーポレーション | バックサイドビアを含む窒化ガリウム材料デバイスおよび方法 |
| JP2008283216A (ja) * | 2008-07-28 | 2008-11-20 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP5412506B2 (ja) * | 2009-03-27 | 2014-02-12 | パナソニック株式会社 | 半導体装置 |
| US10700023B2 (en) | 2016-05-18 | 2020-06-30 | Macom Technology Solutions Holdings, Inc. | High-power amplifier package |
| US11367674B2 (en) | 2016-08-10 | 2022-06-21 | Macom Technology Solutions Holdings, Inc. | High power transistors |
| US11862536B2 (en) | 2016-08-10 | 2024-01-02 | Macom Technology Solutions Holdings, Inc. | High power transistors |
| TWI696868B (zh) * | 2019-05-21 | 2020-06-21 | 友達光電股份有限公司 | 顯示面板及顯示面板製作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2765398B1 (fr) | 1999-07-30 |
| FR2765398A1 (fr) | 1998-12-31 |
| US6225651B1 (en) | 2001-05-01 |
| EP0887854A1 (fr) | 1998-12-30 |
| EP0887854B1 (fr) | 2006-11-22 |
| DE69836451D1 (de) | 2007-01-04 |
| DE69836451T2 (de) | 2007-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1187526A (ja) | マイクロエレクトロニクス素子とエッチング困難な半導体材料と金属化された孔とを備えた構造 | |
| US5131963A (en) | Silicon on insulator semiconductor composition containing thin synthetic diamone films | |
| KR101876912B1 (ko) | 무선 주파수 또는 전력 응용들을 위한 전자 장치 및 그와 같은 장치를 제조하는 프로세스 | |
| US6812508B2 (en) | Semiconductor substrate and method for fabricating the same | |
| KR100380512B1 (ko) | 막구조를기체로부터박리하는공정을갖는반도체소자형성법 | |
| CN100407408C (zh) | 混合晶向衬底上的高性能cmos soi器件 | |
| KR100510112B1 (ko) | 다적층 3차원 고밀도 반도체 디바이스 및 그 제조 방법 | |
| US5168078A (en) | Method of making high density semiconductor structure | |
| US20050269671A1 (en) | Support for hybrid epitaxy and method of fabrication | |
| CN103811474A (zh) | 半导体器件、半导体器件的制造方法及天线开关模块 | |
| US5105242A (en) | Field effect transistor having schottky contact and a high frequency characteristic | |
| TW201119014A (en) | Semiconductor-on-insulator with back side heat dissipation | |
| US5354717A (en) | Method for making a substrate structure with improved heat dissipation | |
| CN108598036B (zh) | 金刚石基氮化镓器件制造方法 | |
| US4851366A (en) | Method for providing dielectrically isolated circuit | |
| TW200410312A (en) | Quasi-vertical power semiconducting device on composite substrate | |
| JPH03262136A (ja) | シリコン基板上に第３族−第５族材料で製造された高性能トランジスタの改良及びその製造方法 | |
| CN112236844A (zh) | 硅上氮化镓器件中的寄生电容降低 | |
| US3397448A (en) | Semiconductor integrated circuits and method of making same | |
| KR100510582B1 (ko) | 고주파 집적회로용 기판 | |
| JPH02199860A (ja) | 高密度半導体構造体及びその製造方法 | |
| US5933750A (en) | Method of fabricating a semiconductor device with a thinned substrate | |
| TWI751687B (zh) | 具有減量熱致彎曲度的半導體結構 | |
| Downey et al. | Micro-transfer printing of GaN HEMTs for heterogeneous integration and flexible RF circuit design | |
| US4374392A (en) | Monolithic integrated circuit interconnection and fabrication method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090121 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090414 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090526 |