JP2018182060A - 半導体装置、半導体ウェハ、および半導体装置の製造方法 - Google Patents

半導体装置、半導体ウェハ、および半導体装置の製造方法 Download PDF

Info

Publication number
JP2018182060A
JP2018182060A JP2017079523A JP2017079523A JP2018182060A JP 2018182060 A JP2018182060 A JP 2018182060A JP 2017079523 A JP2017079523 A JP 2017079523A JP 2017079523 A JP2017079523 A JP 2017079523A JP 2018182060 A JP2018182060 A JP 2018182060A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
semiconductor device
main surface
semiconductor
rib
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017079523A
Other languages
English (en)
Inventor
正道 柳田
Masamichi Yanagida
正道 柳田
松浦　伸悌
Nobuyasu Matsuura
伸悌 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ubiq Semiconductor Corp
Original Assignee
Ubiq Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ubiq Semiconductor Corp filed Critical Ubiq Semiconductor Corp
Priority to JP2017079523A priority Critical patent/JP2018182060A/ja
Priority to TW107111686A priority patent/TW201838020A/zh
Priority to CN201810309530.2A priority patent/CN108735799A/zh
Priority to US15/951,570 priority patent/US10438832B2/en
Publication of JP2018182060A publication Critical patent/JP2018182060A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Abstract

【課題】半導体ウェハのハンドリングおよびダンシング工程における位置合わせを簡略化することができる半導体装置の製造方法等を提供する。【解決手段】本発明の半導体装置の製造方法は、半導体ウェハ３０を準備する準備工程と、半導体ウェハ３０の厚み部分を除去する除去工程と、半導体ウェハ３０を分割する分割工程と、を具備している。除去工程では、半導体ウェハ３０の第２主面４２を部分的に隆起させたリブ状部位３７をアライメントマークとして、半導体ウェハ３０とダイシングブレード３９とを位置合わせしている。【選択図】図６

Description

本発明は半導体装置、半導体ウェハ、および半導体装置の製造方法に関し、特に、薄型化された半導体ウェハから各半導体装置を個別に分離する半導体装置、半導体ウェハ、および半導体装置の製造方法に関する。
一般的な半導体装置の製造方法は、概略的に、拡散技術を用いて半導体ウェハの表面付近にトランジスタ等の半導体素子を構成する拡散領域を形成する工程と、この拡散領域と接続された導電パターンを半導体ウェハの表面に形成する工程と、半導体ウェハを個別の半導体装置にダイシングする工程と、を具備している。
また、半導体ウェハを薄く研削する際に、その外周部の厚み部分を残すことで半導体ウェハの剛性を確保し、半導体ウェハを搬送する際の破損を防止すると共に反りを低減する方法が開発されている。このような製造方法は一般にＴＡＩＫＯプロセスと称されている（非特許文献１）。また、ＴＡＩＫＯプロセスに類似した半導体装置の製造方法が、特許文献１ないし特許文献３に記載されている。
図８を参照して、ＴＡＩＫＯプロセスを用いた半導体装置の製造方法を説明する。図８（Ａ）、図８（Ｂ）および図８（Ｃ）の各図は、半導体装置の製造方法を順次示す断面図である。
図８（Ａ）を参照して、先ず、半導体ウェハ１００を、バックグラインドテープ１０２の上面に貼着する。ここでは、導電パターン１０１が形成された主面がバックグラインドテープ１０２の上面に貼着されている。半導体ウェハ１００には、個々の半導体装置となる図示しない半導体装置部がマトリックス状に形成されている。
図８（Ｂ）を参照して、ここでは図示しない研削装置を用いて半導体ウェハ１００を上面から研削加工することで、半導体ウェハ１００の厚みを薄くする。この研削工程は、半導体ウェハ１００全体に対して行うのではなく、上記した半導体装置が形成される領域のみに対して行い、半導体ウェハ１００周縁の厚み部分は残されている。このようにすることで、半導体ウェハ１００の周縁に残存する肉厚部分により、半導体ウェハ１００の剛性が確保され、半導体ウェハ１００の製造工程に於けるハンドリングを容易にすると共に半導体ウェハ１００の反り返りを抑止することができる。
図８（Ｃ）を参照して、研削工程が終了した半導体ウェハ１００をバックグラインドテープ１０２から剥離し、導電パターン１０１が形成されていない半導体ウェハ１００の主面をダイシングテープ１０３に貼着する。この際、半導体ウェハ１００の周縁部分に形成されている肉厚部分を削除してから、半導体ウェハ１００を反転させている。この状態で、上面に現れた導電パターン１０１等を位置合わせマークとして、半導体ウェハ１００とダイシングブレード１０４とを位置合わせし、高速で回転するダイシングブレード１０４を用いて半導体ウェハ１００を所定箇所で分割し、個々の半導体装置が得られる。
ｈｔｔｐｓ：／／ｗｗｗ．ｄｉｓｃｏ．ｃｏ．ｊｐ／ｊｐ／ｓｏｌｕｔｉｏｎ／ｌｉｂｒａｒｙ／ｔａｉｋｏ．ｈｔｍｌ（２０１７年２月２３日検索） 米国公開公報ＵＳ２０１４／０２４２７５６号公報 米国公開公報ＵＳ２０１３／０２１０２１５号公報 米国公開公報ＵＳ２００８／０２４２０５２号公報
しかしながら、上記した一般的なＴＡＩＫＯプロセスを用いた半導体装置の製造方法では、ダイシングブレードを用いて半導体ウェハ１００を正確にダイシングすることが容易ではなかった。詳しくは、半導体ウェハ１００を正確に個々の半導体装置に分割するためには、半導体ウェハ１００に形成された半導体装置部どうしの間に規定されたダンシングラインとダイシングブレード１０４とを正確に位置合わせする必要がある。一般的には、半導体ウェハ１００に形成された導電パターン１０１や位置合わせマークを、カメラ等の撮像手段で撮像し、この撮像データを情報処理することで半導体装置部の位置を算出してから、ダイシングブレード１０４の位置合わせを行っていたが、係る位置合わせが煩雑である課題があった。
また、ＴＡＩＫＯプロセスにより例えば１００μｍ以下に薄型化された半導体ウェハ１００を、ダイシングブレード１０４を用いてダイシングする際に、ダイシングブレード１０４により与えられる応力や衝撃に起因して、半導体ウェハ１００が僅かであっても破損してしまう恐れもあった。
更に、上記した製造工程により製造される半導体装置では、半田等の導電性接着剤を用いて実装する際に、半導体装置に溶着した導電性接着剤が周囲に過度に広がってしまう課題もあった。
本発明は、上記事情に鑑みてなされたものであり、半導体ウェハのハンドリングおよびダンシング工程における位置合わせを簡略化することができる半導体装置、半導体ウェハ、および半導体装置の製造方法を提供することにある。
本発明の半導体装置は、第１主面と、前記第１主面に対向する第２主面とを有し、その内部に拡散領域が形成された半導体基板と、前記第１主面に形成され、前記拡散領域と電気的に接続された導電パターンと、を具備し、前記半導体基板の前記第２主面の周辺縁部に、厚み方向外側に向かって突出させた周縁突出部が形成されていることを特徴とする。
また、本発明の半導体装置では、前記周縁突出部も含めた前記半導体基板の前記第２主面は、バックメタルにより被覆されることを特徴とする。
本発明の半導体ウェハは、複数の半導体装置部が行列状に配列された半導体基板と、前記半導体装置部に形成された拡散領域と接続された導電パターンが配設される第１主面と、前記第１主面に対向する第２主面と、前記半導体装置部どうしの間に対応する領域の前記第２主面を、厚み方向外側に向かって突出させた部位であり、全体として格子状に形成されたリブ状部位と、を具備することを特徴とする。
また、本発明の半導体ウェハでは、前記第２主面は、前記リブ状部位も含めて、バックメタルで被覆されることを特徴とする。
本発明の半導体装置の製造方法は、複数の半導体装置部が行列状に配列された半導体基板と、前記半導体装置部に形成された拡散領域と接続された導電パターンが配設される第１主面と、前記第１主面に対向する第２主面と、を有する半導体ウェハを準備する準備工程と、前記半導体装置部が形成された領域の前記半導体ウェハを、前記第２主面側からその厚み部分を除去する除去工程と、前記半導体ウェハを、各前記半導体装置部に分割する分割工程と、を具備し、前記除去工程では、前記半導体装置部どうしの間に対応する部分の前記第２主面に、厚み方向外側に向かって突出するリブ状部位を形成し、前記分割工程では、前記リブ状部位に沿って前記半導体ウェハを分割することを特徴とする。
また、本発明の半導体装置の製造方法では、前記除去工程では、前記半導体ウェハの周縁部の厚みを残すことを特徴とする。
また、本発明の半導体装置の製造方法では、前記除去工程では、前記半導体ウェハの前記第１主面を第１テープに貼着させた状態で、前記半導体ウェハの前記第２主面をグラインダで押圧しつつ研削し、前記半導体装置部どうしの間の部分の前記半導体ウェハを前記第１主面側に変形させることで、前記半導体装置部どうしの間に対応する部分の前記第２主面に前記リブ状部位を形成することを特徴とする。
また、本発明の半導体装置の製造方法では、前記分割工程では、前記半導体ウェハの前記第１主面に前記第１テープを貼着したまま、前記半導体ウェハを個別に分割することを特徴とする。
また、本発明の半導体装置の製造方法では、前記分割工程では、前記第１テープに第２テープを貼着した状態で、前記半導体ウェハを個別に分離することを特徴とする。
本発明の半導体装置は、第１主面と、前記第１主面に対向する第２主面とを有し、その内部に拡散領域が形成された半導体基板と、前記第１主面に形成され、前記拡散領域と電気的に接続された導電パターンと、を具備し、前記半導体基板の前記第２主面の周辺縁部に、厚み方向外側に向かって突出させた周縁突出部が形成されていることを特徴とする。従って、第２主面に半田等の導電性接着剤を付着して実装する際に、第２主面の周辺縁部に形成された周縁突出部に導電性接着剤が接触することで、導電性接着剤が過度に周囲に広がってしまうことを抑制できる。
また、本発明の半導体装置では、前記周縁突出部も含めた前記半導体基板の前記第２主面は、バックメタルにより被覆されることを特徴とする。従って、バックメタルにより半導体基板に形成された回路の抵抗値を低減すると共に、半田等の導電性接着材の付着性を向上することができる。
本発明の半導体ウェハは、複数の半導体装置部が行列状に配列された半導体基板と、前記半導体装置部に形成された拡散領域と接続された導電パターンが配設される第１主面と、前記第１主面に対向する第２主面と、前記半導体装置部どうしの間に対応する領域の前記第２主面を、厚み方向外側に向かって突出させた部位であり、全体として格子状に形成されたリブ状部位と、を具備することを特徴とする。従って、半導体装置を製造する分割工程にて、除去工程で形成されるリブ状部位を基準として、半導体ウェハをダイシングすることで各半導体装置部に分離することができることから、容易に分割工程を行うことができる。
また、本発明の半導体ウェハでは、前記第２主面は、前記リブ状部位も含めて、バックメタルで被覆されることを特徴とする。従って、半導体ウェハの第２主面がバックメタルで覆われた構成であっても、ダイシング時にリブ状部位の位置を視覚的に認識することによって、半導体ウェハを各半導体装置に分離することができる。
本発明の半導体装置の製造方法は、複数の半導体装置部が行列状に配列された半導体基板と、前記半導体装置部に形成された拡散領域と接続された導電パターンが配設される第１主面と、前記第１主面に対向する第２主面と、を有する半導体ウェハを準備する準備工程と、前記半導体装置部が形成された領域の前記半導体ウェハを、前記第２主面側からその厚み部分を除去する除去工程と、前記半導体ウェハを、各前記半導体装置部に分割する分割工程と、を具備し、前記除去工程では、前記半導体装置部どうしの間に対応する部分の前記第２主面に、厚み方向外側に向かって突出するリブ状部位を形成し、前記分割工程では、前記リブ状部位に沿って前記半導体ウェハを分割することを特徴とする。従って、分割工程にて、除去工程で形成されるリブ状部位を基準として、半導体装置をダイシングすることで各半導体装置部に分離することができることから、容易に分割工程を行うことができる。また、除去工程を経た半導体ウェハの厚みは、例えば数十μｍ程度と薄型化されるが、第２主面に格子状に形成されるリブ状部位で半導体ウェハを補強することが出来る。更に、リブ状部位に沿って半導体ウェハをダイシングすることで、ダイシングの際に半導体ウェハに作用する応力を緩和することができ、ダイシングの際に半導体ウェハが破損してしまうことを抑止することができる。
また、本発明の半導体装置の製造方法では、前記除去工程では、前記半導体ウェハの周縁部の厚みを残すことを特徴とする。従って、半導体ウェハの周縁部の厚みを残すことで、半導体ウェハの剛性が確保され、半導体ウェハのハンドリングを容易にすると共に、半導体ウェハの反り返りを防止することができる。
また、本発明の半導体装置の製造方法では、前記除去工程では、前記半導体ウェハの前記第１主面を第１テープに貼着させた状態で、前記半導体ウェハの前記第２主面をグラインダで押圧しつつ研削し、前記半導体装置部どうしの間の部分の前記半導体ウェハを前記第１主面側に変形させることで、前記半導体装置部どうしの間に対応する部分の前記第２主面に前記リブ状部位を形成することを特徴とする。従って、半導体ウェハの第２主面をグラインダで押圧しつつ研削することでリブ状部位を形成できることから、製造工程を追加することなく、分割工程にてアライメントマークとなるリブ状部位を半導体ウェハに形成することができる。
また、本発明の半導体装置の製造方法では、前記分割工程では、前記半導体ウェハの前記第１主面に前記第１テープを貼着したまま、前記半導体ウェハを個別に分割することを特徴とする。従って、半導体ウェハから第１テープを剥離する必要がないので、剥離工程に於ける半導体ウェハの破損等を防止することができる。更には、搬送時に半導体ウェハの反りを緩和することも出来る。
また、本発明の半導体装置の製造方法では、前記分割工程では、前記第１テープに第２テープを貼着した状態で、前記半導体ウェハを個別に分離することを特徴とする。従って、分割工程に先行して半導体ウェハから第１テープを剥離する必要が無いことから、この剥離に伴う半導体ウェハの変形や破損を防止することができる。
本発明の実施形態に係る半導体装置を示す図であり、（Ａ）は半導体装置を示す断面図であり、（Ｂ）はその半導体装置が実装される構造を示す断面図である。 本発明の他の実施形態に係る半導体装置を示す図であり、（Ａ）は半導体装置を示す断面図であり、（Ｂ）はその半導体装置が実装される構造を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す図であり、（Ａ）は半導体ウェハを示す平面図であり、（Ｂ）はその断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す図であり、（Ａ）および（Ｂ）は、半導体ウェハを研削する工程を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す図であり、（Ａ）および（Ｂ）はバックグラインド工程を示す断面図であり、（Ｃ）は半導体ウェハを示す平面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の他の実施形態に係る半導体装置の製造方法を示す図であり、（Ａ）および（Ｂ）は断面図である。 背景技術に係る半導体装置の製造方法を示す図であり、（Ａ）（Ｂ）および（Ｃ）は断面図である。
以下、本発明の一実施形態に係る半導体装置１０、半導体ウェハ３０および半導体装置１０の製造方法を図面に基づき詳細に説明する。尚、以下の説明では、同一の部材には原則として同一の符番を用い、繰り返しの説明は省略する。
図１（Ａ）を参照して、半導体装置１０は、所謂Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ（ＷＬＰ）と称される小型の半導体装置である。半導体装置１０は、シリコンなどの半導体材料から成る半導体基板１１を有している。半導体基板１１の厚みＬ１は、例えば、５０μｍ〜２００μｍの範囲である。半導体基板１１は、ここでは下面となる第１主面１７と、ここでは上面となる第２主面１８とを有している。半導体基板１１は、紙面に於ける上方から見た場合、四角形形状を呈している。また、半導体基板１１の第１主面１７の近傍には、トランジスタやダイオード等の半導体素子を構成する拡散領域２０が形成されている。
半導体基板１１の第１主面１７は、例えばＳｉＯ２から成る酸化膜１２で被覆されている。また、半導体基板１１の第１主面１７には、上記した拡散領域２０と電気的に接続された導電パターン１３が形成されている。半導体基板１１の第１主面１７および導電パターン１３は、パッシベーション１４で被覆されている。パッシベーション１４としては、Ｓｉ３Ｎ４等から成るハードパッシベーション、または、ポリイミド等の樹脂絶縁膜から成るパッシベーションを採用することができる。パッシベーション１４は、例えば、ポリイミドから成る樹脂膜２１で覆われている。
また、半導体基板１１の周縁部には、上記した酸化膜１２、パッシベーション１４および樹脂膜２１が除去された凹状領域２５が形成されている。凹状領域２５は、後述するように、半導体ウェハ３０にスクライブラインが形成されることで構成されている。凹状領域２５に於いて樹脂膜２１等と半導体基板１１の下面とで形成される段差の厚さＬ１０は、例えば１３μｍである。
パッシベーション１４を部分的に開口することで開口部１５が形成されており、開口部１５から導電パターン１３の一部が外部に露出している。導電パターン１３の露出部分を経由して、半導体装置１０は外部と電気的に接続される。
本形態の半導体装置１０では、半導体基板１１の第２主面１８の周辺縁部を部分的に上方に向かって突出させることで、周縁突出部１６が形成されている。周縁突出部１６は、上方から見て四角形形状を呈する半導体基板１１の周縁部に、略枠形状に形成されている。周縁突出部１６が、他の部分の第２主面１８から上方に突出する高さＬ２は、例えば、５μｍ以上１０μｍ以下である。
図１（Ｂ）を参照して、上記した構成を有する半導体装置１０を実装する構造を説明する。ここでは、半導体装置１０の実装形態として、実装基板２２の上面に形成された導電路２３に半導体装置１０が実装された場合を例示するが、実装形態としては、リードフレーム等に実装される場合でもよい。
ここでは、半導体装置１０は、第１主面１７が上面と成り、第２主面１８が下面となるように、実装基板２２の導電路２３に実装されている。また、半導体装置１０の第２主面１８は、導電性接着剤２４を介して、導電路２３の上面に固着されている。導電性接着剤２４としては、例えば、半田または銀ペースト等の導電ペーストを採用することができる。また、半導体装置１０の上面に露出する導電パターン１３は、ここでは図示しない接続用リードフレーム等を経由して、外部と電気的に接続される。
本形態では、上記したように、半導体装置１０の半導体基板１１の周縁部に周縁突出部１６が形成されている。周縁突出部１６の具体的形状としては、例えば、周囲に向かって上方に傾斜し、且つ、上方に向かって凸形状を呈する湾曲形状である。従って、半導体装置１０の周縁部に於いて、導電性接着剤２４が半導体装置１０に溶着する構造が、周縁突出部１６によって補強され、導電性接着剤２４を介して半導体装置１０を実装基板２２に実装する接合強度を向上することができる。
また、半導体装置１０を実装基板２２に実装する際には、実装基板２２の導電路２３の上面に液状または半固形状の導電性接着剤２４を塗布し、導電性接着剤２４の上面に半導体装置１０を載置し、導電性接着剤２４を固化する。本形態では、半導体装置１０の周縁部で下方に向かって突出する周縁突出部１６が、導電性接着剤２４の周縁部に接触している。このことから、液状または半固形状の導電性接着剤２４を、半導体装置１０の周縁突出部１６で周囲から囲むように支持することができ、導電性接着剤２４が周囲に過度に流失してしまうことを防止することができる。
図２を参照して、他の実施形態に係る半導体装置１０の構成を説明する。この図に示す半導体装置１０の構成は、基本的には、図１を参照して説明したものと同様であり、バックメタル１９を有している点が異なる。図２（Ａ）は他の形態に係る半導体装置１０を示す断面図であり、図２（Ｂ）は他の形態に係る半導体装置１０が実装される構成を示す断面図である。
図２（Ａ）を参照して、ここでは、半導体基板１１の第２主面１８をバックメタル１９で被覆している。バックメタル１９は、例えば金、銀、銅、または、これらの合金または積層体から成り、周縁突出部１６も含む第２主面１８を全面的に被覆している。バックメタル１９の厚みは、例えば、１μｍ以上５０μｍ以下の範囲である。バックメタル１９で拡散領域２０を電気的に接続することで、電気抵抗値を引き下げることができる。
図２（Ｂ）を参照して、第２主面１８に形成されたバックメタル１９に、導電性接着剤２４を溶着することで、半導体装置１０を実装基板２２の導電路２３に実装している。バックメタル１９は、シリコン等の半導体材料と比較すると、半田等である導電性接着剤２４に対する濡れ性が良好であるので、導電性接着剤２４を用いた半導体装置１０の実装強度を向上させることができる。
図３から図７を参照して、上記構成を有する半導体装置１０の製造方法を説明する。本実施形態に係る半導体装置の製造方法は、半導体ウェハ３０を準備する準備工程と、半導体ウェハ３０の厚み部分を除去する除去工程と、半導体ウェハ３０を分割する分割工程と、を具備している。これらの各工程を以下に詳述する。
図３を参照して、本工程で準備される半導体ウェハ３０を説明する。図３（Ａ）は半導体ウェハ３０を示す平面図であり、図３（Ｂ）は半導体ウェハ３０の断面図である。
図３（Ａ）を参照して、半導体ウェハ３０には、略円盤形状を呈しており、多数の半導体装置部３２がマトリックス状に形成されている。半導体装置部３２は、例えば、複数の拡散領域から成るトランジスタが形成されている。ここでは、基板内部にトランジスタ等の半導体素子を構成する所謂前工程を経た半導体ウェハ３０を準備している。
図３（Ｂ）を参照して、半導体ウェハ３０は、シリコン等の半導体材料から成る半導体基板３１を有している。研削加工される前の半導体基板３１の厚さは、例えば、６００μｍ程度である。半導体ウェハ３０は、ここでは上面を向く第１主面４１と、ここでは下面を向く第２主面４２とを有している。各半導体装置部３２では、第１主面４１の近傍に拡散領域３４が形成されており、この拡散領域３４と電気的に接続された導電パターン３３が第１主面４１に形成されている。また、導電パターン３３は、図１（Ａ）参照して説明したように、樹脂膜２１等で被覆されている。更に、各半導体装置部３２どうしの間には、スクライブライン４４が格子状に形成されており、スクライブライン４４では、図１に示した酸化膜１２、パッシベーション１４および酸化膜１２が除去されている。
図４および図５を参照して、半導体ウェハ３０の基板厚を減少させるためのバックグラインド工程を説明する。
図４（Ａ）を参照して、先ず、半導体ウェハ３０の第２主面４２を、バックグラインドテープ３６（第１テープ）に貼着する。本実施形態では、バックグラインドテープ３６は、半導体ウェハ３０の研削加工を進めると、半導体ウェハ３０の部分的な湾曲を可能とする硬さを有する。具体的には、バックグラインドテープ３６には、バックグラインドを行う際に、半導体ウェハ３０を経由して、グラインダ３５からの押圧力が作用する。その際に、この押圧力が作用しても、バックグラインドテープ３６の上面は、半導体ウェハ３０の下面に導電パターン３３により形成される凹凸形状に即して大きくは変形しない。よって、導電パターン３３が形成されていない部分では、半導体ウェハ３０の第１主面４１とバックグラインドテープ３６の上面との間には間隙が形成されている。
よって、バックグラインドが進行することで、半導体ウェハ３０の厚みが１００μｍ程度に薄くなると、グラインダ３５が半導体ウェハ３０に押圧力を加えていることにより、上記した間隙が形成されている箇所にて、半導体ウェハ３０の第１主面４１が下方に向かって湾曲するようになる。かかる事項は、図５を参照して詳述する。
図４（Ｂ）を参照して、次に、研削装置のグラインダ３５を用いて、半導体ウェハ３０を研削加工する。具体的には、上記した各半導体装置部３２を構成する拡散領域３４が形成された部分の半導体ウェハ３０を、第２主面４２からグラインダ３５で研削する。本工程では、半導体ウェハ３０の周縁部分は研削加工を行わないので、半導体ウェハ３０の周縁部分は、その中心部分よりも肉厚な環状肉厚部４３が形成される。環状肉厚部４３が形成されることで、半導体ウェハ３０全体の剛性が確保され、半導体装置の製造工程に於いて、半導体ウェハ３０の取り扱いが容易になり、半導体ウェハ３０の反り返りが防止される。本工程の研削作業により、半導体ウェハ３０の中心部分の厚みは、例えば、５０μｍ〜１００μｍ以下程度となる。
図５（Ａ）を参照して、本工程では、高速で回転するグラインダ３５で半導体ウェハ３０を第２主面４２側から研削加工することで、半導体ウェハ３０の厚みを例えば、１００μｍ以下とする。この際、半導体ウェハ３０に対してグラインダ３５は押圧力を下方に向かって加える。また、バックグラインドテープ３６の上面に貼着される半導体ウェハ３０の第１主面４１には、厚みが例えば３μｍ程度の導電パターン３３が形成されている。更に、導電パターン３３は、厚みが１０μｍ程度の樹脂膜２１で被覆されている。また、各半導体装置部３２どうしの間には、樹脂膜２１等を除去したスクライブライン４４が形成されている。従って、半導体ウェハ３０の第１主面４１は、導電パターン３３および樹脂膜２１等の厚みに応じた凹凸形状を呈することになる。この凹凸形状の段差長は、例えば１３μｍ程度となる。また、バックグラインドテープ３６は、上記したように、半導体ウェハ３０を支える十分な硬度を有する材料が採用されている。
上記のことから、半導体ウェハ３０の第２主面４２をグラインダ３５でグラインドすることで、半導体ウェハ３０の薄型化を進行させると、バックグラインドテープ３６の上面に、凹凸形状を呈する半導体ウェハ３０の第１主面４１が接触していることに起因して、半導体ウェハ３０が部分的に変形することになる。よって、導電パターン３３が形成されない各半導体装置部３２どうしの間で、半導体ウェハ３０が紙面上にて下方に向かって凸状に湾曲するようになる。
図５（Ｂ）を参照して、上記のようにバックグラインドを行うことで、半導体ウェハ３０を充分に薄くすると、バックグラインド工程にて上記したように半導体ウェハ３０が湾曲することで、各半導体装置部３２どうしの間にリブ状部位３７が形成される。換言すると、半導体ウェハ３０の第２主面４２に、半導体装置部３２の配置構成を示すデバイスパターンが転写される。リブ状部位３７は、例えば、半導体ウェハ３０の第２主面４２を湾曲状に上方に向かって隆起させた部位であり、リブ状部位３７が上方に突出する高さは、例えば５μｍ以上１０μｍ以下である。一方、半導体ウェハ３０の第１主面４１は、平坦または略平坦とされている。
図５（Ｃ）を参照して、上記したリブ状部位３７は、各半導体装置部３２どうしの間に形成されることから、全体としては格子状に形成されている。本工程にて半導体ウェハ３０の第２主面４２に形成されるリブ状部位３７は、後のダイシング工程にてアライメントマークとして用いられる。更に、リブ状部位３７は、ダイシング時に半導体ウェハ３０に作用する応力を緩和する役割も有する。ここで、リブ状部位３７は直線状に、且つ、半導体ウェハ３０の中心部付近に形成されており、半導体ウェハ３０の周縁部までは至っていない。
図６を参照して、次に、半導体ウェハ３０をダイシングすることで各半導体装置部３２を個別に分離する。本工程では、半導体ウェハ３０をバックグラインドテープ３６から剥離することなく、バックグラインドテープ３６の下面にダイシングテープ３８（第２テープ）を貼着し、この状態でダイシングブレード３９を用いて半導体ウェハ３０をダイシングしている。また、ダイシングを行う前に、半導体ウェハ３０の周縁部に形成されている環状肉厚部４３（図４（Ｂ））は除去する。
本工程では、半導体ウェハ３０の第２主面４２に形成されたリブ状部位３７を用いて半導体ウェハ３０とダイシングブレード３９とを位置合わせしている。具体的には、カメラ等の撮像装置で半導体ウェハ３０の第２主面４２に形成されたリブ状部位３７を撮像し、撮像された画像を画像処理することで、リブ状部位３７の位置を算出する。
次に、ダンシング装置のダイシングブレード３９と半導体ウェハ３０の位置を調整することで、リブ状部位３７の横方向中央部と、ダイシングブレード３９の横方向中央部とを一致させる。次に、高速で回転するダイシングブレード３９を降下させ、リブ状部位３７に沿ってダイシングブレード３９を直線状に移動させることで、半導体ウェハ３０をダイシングする。このダイシング工程は、図５（Ｃ）に示した各リブ状部位３７に対して行われる。即ち、半導体ウェハ３０をリブ状部位３７に沿って格子状に切断する。このようにすることで、半導体ウェハ３０は、リブ状部位３７を境界として、各半導体装置部３２に個別化される。更に、一般的に用いられるピックアップ装置を用いて、分離後の各半導体装置部３２を、バックグラインドテープ３６から剥離して搬送することができる。係る工程により、図１（Ａ）に示す周縁突出部１６が形成される。
本工程では、半導体ウェハ３０をバックグラインドテープ３６から剥離することなく、半導体ウェハ３０を、バックグラインドテープ３６を介して、ダイシングテープ３８に貼着している。詳しくは、半導体ウェハ３０の第１主面４１にバックグラインドテープ３６が貼着され、バックグラインドテープ３６の下面にダイシングテープ３８が貼着されている。
よって本実施形態では、ダイシング工程に際して、バックグラインドテープ３６を半導体ウェハ３０から剥がす工程を不要にすることができるので、バックグラインドテープ３６を剥がす際に、薄い半導体ウェハ３０が破損してしまうことを防止することができる。
更に、本実施形態では、比較的厚く形成されているリブ状部位３７をダイシングブレード３９で切断することで、半導体ウェハ３０のダイシングを行っていることから、分割時にダイシングブレード３９が半導体ウェハ３０に与える応力が緩和される。よって、ダイシング時における半導体ウェハ３０の破損を抑止することができる。
更にまた、図５（Ａ）を参照して、本形態では、１００μｍ以上の厚さを有する半導体ウェハのために用いられている安価なバックグラインドテープ３６を用いて、バックグラインドを行っている。よって、デバイス面の凹凸を吸収できる特殊なバックグラインドテープを用いないことから、製造コストを低減することができる。
図７を参照して、半導体ウェハ３０をダイシングする他の工程を説明する。図７（Ａ）および図７（Ｂ）は、ダイシング工程を示す断面図である。
図７（Ａ）を参照して、ここでは、半導体ウェハ３０の第２主面４２に、例えばアルミニウムなどの金属膜から成るバックメタル４０が形成されている。バックメタル４０は、上記した研削工程が終了した後に、例えばメッキ法により、半導体ウェハ３０の第２主面４２に成膜される。バックメタル４０は、リブ状部位３７も含めた半導体ウェハ３０の第２主面４２を被覆する。バックメタル４０は、例えば、各半導体装置部３２に形成されたトランジスタを構成する拡散領域３４を電気的に接続することで、電気抵抗値を引き下げる機能を有する。
図７（Ｂ）を参照して、リブ状部位３７をアライメントマークとして、半導体ウェハ３０とダイシングブレード３９とを位置合わせした後に、ダイシングブレード３９で半導体ウェハ３０をダイシングする。本工程のダイシングは、図６を参照して説明したものと同様である。
上記工程により、第２主面４２にバックメタル４０が成膜された各半導体装置部３２が分離される。
以上、本発明の実施形態について説明したが、本発明は、これに限定されるものではなく、本発明の要旨を逸脱しない範囲で変更が可能である。
上記した実施形態では、半導体装置の製造方法として所謂ＴＡＩＫＯプロセスを採用したが、図４（Ｂ）を参照して、半導体ウェハ３０の周囲に環状肉厚部４３を形成しない通常の半導体装置の製造方法に対して、上記した実施形態を適用することもできる。
更に、上記した実施形態では、ダイシングブレード３９でダイシングを行ったが、レーザーダイシングなどの他のダイシング方法を採用することも出来る。
１０ 半導体装置
１１ 半導体基板
１２ 酸化膜
１３ 導電パターン
１４ パッシベーション
１５ 開口部
１６ 周縁突出部
１７ 第１主面
１８ 第２主面
１９ バックメタル
２０ 拡散領域
２１ 樹脂膜
２２ 実装基板
２３ 導電路
２４ 導電性接着剤
２５ 凹状領域
３０ 半導体ウェハ
３１ 半導体基板
３２ 半導体装置部
３３ 導電パターン
３４ 拡散領域
３５ グラインダ
３６ バックグラインドテープ
３７ リブ状部位
３８ ダイシングテープ
３９ ダイシングブレード
４０ バックメタル
４１ 第１主面
４２ 第２主面
４３ 環状肉厚部
４４ スクライブライン
１００ 半導体ウェハ
１０１ 導電パターン
１０２ バックグラインドテープ
１０３ ダイシングテープ
１０４ ダイシングブレード

Claims (9)

  1. 第１主面と、前記第１主面に対向する第２主面とを有し、その内部に拡散領域が形成された半導体基板と、
    前記第１主面に形成され、前記拡散領域と電気的に接続された導電パターンと、を具備し、
    前記半導体基板の前記第２主面の周辺縁部に、厚み方向外側に向かって突出させた周縁突出部が形成されていることを特徴とする半導体装置。
  2. 前記周縁突出部も含めた前記半導体基板の前記第２主面は、バックメタルにより被覆されることを特徴とする請求項１に記載の半導体装置。
  3. 複数の半導体装置部が行列状に配列された半導体基板と、
    前記半導体装置部に形成された拡散領域と接続された導電パターンが配設される第１主面と、
    前記第１主面に対向する第２主面と、
    前記半導体装置部どうしの間に対応する領域の前記第２主面を、厚み方向外側に向かって突出させた部位であり、全体として格子状に形成されたリブ状部位と、を具備することを特徴とする半導体ウェハ。
  4. 前記第２主面は、前記リブ状部位も含めて、バックメタルで被覆されることを特徴とする請求項３に記載の半導体ウェハ。
  5. 複数の半導体装置部が行列状に配列された半導体基板と、前記半導体装置部に形成された拡散領域と接続された導電パターンが配設される第１主面と、前記第１主面に対向する第２主面と、を有する半導体ウェハを準備する準備工程と、
    前記半導体装置部が形成された領域の前記半導体ウェハを、前記第２主面側からその厚み部分を除去する除去工程と、
    前記半導体ウェハを、各前記半導体装置部に分割する分割工程と、を具備し、
    前記除去工程では、前記半導体装置部どうしの間に対応する部分の前記第２主面に、厚み方向外側に向かって突出するリブ状部位を形成し、
    前記分割工程では、前記リブ状部位に沿って前記半導体ウェハを分割することを特徴とする半導体装置の製造方法。
  6. 前記除去工程では、前記半導体ウェハの周縁部の厚みを残すことを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記除去工程では、前記半導体ウェハの前記第１主面を第１テープに貼着させた状態で、前記半導体ウェハの前記第２主面をグラインダで押圧しつつ研削し、前記半導体装置部どうしの間の部分の前記半導体ウェハを前記第１主面側に変形させることで、前記半導体装置部どうしの間に対応する部分の前記第２主面に前記リブ状部位を形成することを特徴とする請求項５または請求項６に記載の半導体装置の製造方法。
  8. 前記分割工程では、前記半導体ウェハの前記第１主面に前記第１テープを貼着したまま、前記半導体ウェハを個別に分割することを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記分割工程では、前記第１テープに第２テープを貼着した状態で、前記半導体ウェハを個別に分離することを特徴とする請求項８に記載の半導体装置の製造方法。
JP2017079523A 2017-04-13 2017-04-13 半導体装置、半導体ウェハ、および半導体装置の製造方法 Pending JP2018182060A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017079523A JP2018182060A (ja) 2017-04-13 2017-04-13 半導体装置、半導体ウェハ、および半導体装置の製造方法
TW107111686A TW201838020A (zh) 2017-04-13 2018-04-02 半導體裝置、半導體晶圓及半導體裝置製造方法
CN201810309530.2A CN108735799A (zh) 2017-04-13 2018-04-09 半导体装置、半导体晶圆及半导体装置制造方法
US15/951,570 US10438832B2 (en) 2017-04-13 2018-04-12 Semiconductor device, semiconductor wafer and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017079523A JP2018182060A (ja) 2017-04-13 2017-04-13 半導体装置、半導体ウェハ、および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018182060A true JP2018182060A (ja) 2018-11-15

Family

ID=63790232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017079523A Pending JP2018182060A (ja) 2017-04-13 2017-04-13 半導体装置、半導体ウェハ、および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US10438832B2 (ja)
JP (1) JP2018182060A (ja)
CN (1) CN108735799A (ja)
TW (1) TW201838020A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825731B2 (en) * 2019-01-25 2020-11-03 Semiconductor Components Industries, Llc Methods of aligning a semiconductor wafer for singulation
CN112635412A (zh) * 2020-12-21 2021-04-09 苏州日月新半导体有限公司 半导体结构及制造半导体结构的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4132936B2 (ja) * 2002-04-16 2008-08-13 富士通株式会社 半導体装置の製造方法
CN101326635B (zh) * 2005-12-14 2010-08-18 富士通微电子株式会社 半导体器件及其制造方法
US20080242052A1 (en) 2007-03-30 2008-10-02 Tao Feng Method of forming ultra thin chips of power devices
JP2009218520A (ja) * 2008-03-12 2009-09-24 Fujitsu Microelectronics Ltd 半導体装置とその製造方法
US8785296B2 (en) 2012-02-14 2014-07-22 Alpha & Omega Semiconductor, Inc. Packaging method with backside wafer dicing
US9196534B2 (en) 2013-02-24 2015-11-24 Alpha And Omega Semiconductor Incorporated Method for preparing semiconductor devices applied in flip chip technology

Also Published As

Publication number Publication date
CN108735799A (zh) 2018-11-02
US20180301366A1 (en) 2018-10-18
US10438832B2 (en) 2019-10-08
TW201838020A (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
JP6317475B2 (ja) ウェーハレベルパッケージングのためのダイシング方法、およびウェーハレベルパッケージングに適応したダイシング構造を有する半導体チップ
JP4856328B2 (ja) 半導体装置の製造方法
JP5465042B2 (ja) パッケージ基板の加工方法
US11062969B2 (en) Wafer level chip scale package structure and manufacturing method thereof
CN107665818B (zh) 半导体晶片以及制备半导体器件的方法
JP5232185B2 (ja) 半導体装置の製造方法
US9972580B2 (en) Semiconductor package and method for fabricating the same
US9165890B2 (en) Chip package comprising alignment mark and method for forming the same
US10262959B2 (en) Semiconductor devices and methods of forming thereof
JP2018182060A (ja) 半導体装置、半導体ウェハ、および半導体装置の製造方法
US11721654B2 (en) Ultra-thin multichip power devices
JP6482454B2 (ja) 電子部品の製造方法ならびに電子部品製造装置
TWI584431B (zh) 超薄半導體元件封裝結構的製造方法
US9449897B2 (en) Chip package and method for forming the same
US20170287863A1 (en) Semiconductor die, semiconductor wafer and method for manufacturing the same
JP2013065582A (ja) 半導体ウエハ及び半導体装置並びに半導体装置の製造方法
CN111799166A (zh) 边缘环移除方法
JP2005191485A (ja) 半導体装置
JP2009206257A (ja) 半導体基板、その製造方法およびこの半導体基板を用いた半導体装置の製造方法
JP4107896B2 (ja) 半導体装置およびその製造方法
JP2011082583A (ja) 半導体装置および半導体装置の製造方法
JP4522213B2 (ja) 半導体装置の製造方法
JP2011171643A (ja) 半導体装置の製造方法
KR20130064482A (ko) 반도체 소자의 제조 방법
TW200919669A (en) CDIM-compliant bump on CDIM structure

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190717