JP2003100944A - 回路装置の製造方法 - Google Patents
回路装置の製造方法Info
- Publication number
- JP2003100944A JP2003100944A JP2002207448A JP2002207448A JP2003100944A JP 2003100944 A JP2003100944 A JP 2003100944A JP 2002207448 A JP2002207448 A JP 2002207448A JP 2002207448 A JP2002207448 A JP 2002207448A JP 2003100944 A JP2003100944 A JP 2003100944A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- insulating resin
- block
- circuit device
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
持基板として回路素子が実装された回路装置がある。し
かし、回路装置の小型薄型化した場合に量産性の高い製
造方法が確立されていない問題があった。 【解決手段】ブロック62毎の導電パターン51を形成
した後、回路素子を実装し、絶縁性樹脂50でモールド
し、導電箔60の裏面をエッチングしてブロック毎の導
電パターン51を形成している。更に複数個のブロック
を粘着シートに貼り付けて、一括して測定工程およびダ
イシング工程を実施しているので、極めて省資源で大量
生産に適した回路装置の製造方法を実現できる。
Description
法に関し、特に支持基板を不要にした薄型の回路装置の
製造方法に関するものである。
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置は、図11のように、プ
リント基板PSに実装される。
体チップ2の周囲を樹脂層3で被覆し、この樹脂層3の
側部から外部接続用のリード端子4が導出されたもので
ある。
リード端子4が樹脂層3から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
よび軽量化を実現すべく、色々な構造を開発し、最近で
はCSP(チップサイズパッケージ)と呼ばれる、チッ
プのサイズと同等のウェハスケールCSP、またはチッ
プサイズよりも若干大きいサイズのCSPが開発されて
いる。
基板5を採用した、チップサイズよりも若干大きいCS
P6を示すものである。ここではガラスエポキシ基板5
にトランジスタチップTが実装されたものとして説明し
ていく。
1の電極7、第2の電極8およびダイパッド9が形成さ
れ、裏面には第1の裏面電極10と第2の裏面電極11
が形成されている。そしてスルーホールTHを介して、
前記第1の電極7と第1の裏面電極10が、第2の電極
8と第2の裏面電極11が電気的に接続されている。ま
たダイパッド9には前記ベアのトランジスタチップTが
固着され、トランジスタのエミッタ電極と第1の電極7
が金属細線12を介して接続され、トランジスタのベー
ス電極と第2の電極8が金属細線12を介して接続され
ている。更にトランジスタチップTを覆うようにガラス
エポキシ基板5に樹脂層13が設けられている。
採用するが、ウェハスケールCSPと違い、チップTか
ら外部接続用の裏面電極10、11までの延在構造が簡
単であり、安価に製造できるメリットを有する。
リント基板PSに実装される。プリント基板PSには、
電気回路を構成する電極、配線が設けられ、前記CSP
6、パッケージ型半導体装置1、チップ抵抗CRまたは
チップコンデンサCC等が電気的に接続されて固着され
る。
は、色々なセットの中に取り付けられる。
よび図14を参照しながら説明する。
シ基板5を用意し、この両面に絶縁性接着剤を介してC
u箔20、21を圧着する。(以上図13Aを参照)続
いて、第1の電極7,第2の電極8、ダイパッド9、第
1の裏面電極10および第2の裏面電極11対応するC
u箔20、21に耐エッチング性のレジスト22を被覆
し、Cu箔20、21をパターニングする。尚、パター
ニングは、表と裏で別々にしても良い(以上図13Bを
参照)続いて、ドリルやレーザを利用してスルーホール
THのための孔を前記ガラスエポキシ基板に形成し、こ
の孔にメッキを施し、スルーホールTHを形成する。こ
のスルーホールTHにより第1の電極7と第1の裏面電
極10、第2の電極8と第2の裏面電極10が電気的に
接続される。(以上図13Cを参照)更に、図面では省
略をしたが、ボンデイングポストと成る第1の電極7,
第2の電極8にNiメッキを施すと共に、ダイボンディ
ングポストとなるダイパッド9にAuメッキを施し、ト
ランジスタチップTをダイボンディングする。
電極と第1の電極7、トランジスタチップTのベース電
極と第2の電極8を金属細線12を介して接続し、樹脂
層13で被覆している。(以上図13Dを参照)以上の
製造方法により、支持基板5を採用したCSP型の電気
素子が完成する。この製造方法は、支持基板としてフレ
キシブルシートを採用しても同様である。
を図14のフローに示す。支持基板であるセラミック基
板を用意した後、スルーホールを形成し、その後、導電
ペーストを使い、表と裏の電極を印刷し、焼結してい
る。その後、前製造方法の樹脂層を被覆するまでは図1
3の製造方法と同じであるが、セラミック基板は、非常
にもろく、フレキシブルシートやガラスエポキシ基板と
異なり、直ぐに欠けてしまうため金型を用いたモールド
ができない問題がある。そのため、封止樹脂をポッティ
ングし、硬化した後、封止樹脂を平らにする研磨を施
し、最後にダイシング装置を使って個別分離している。
ンジスタチップT、接続手段7〜12および樹脂層13
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する回路素子を提供するの
は難しかった。
5は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板5を無くすことが
できなかった。
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板5が厚いために、回路素子として厚くなり、
小型化、薄型化、軽量化に限界があった。
板では必ず両面の電極を接続するスルーホール形成工程
が不可欠であり、製造工程も長くなり量産に向かない問
題もあった。
素子の搭載部を多数個形成する導電パターンをブロック
毎に形成する工程と、前記ブロック毎の前記導電パター
ンの前記各搭載部に前記回路素子を配置する工程と、前
記各搭載部の前記回路素子を前記ブロック毎に一括して
被覆するように絶縁性樹脂で共通モールドする工程と、
前記導電箔より前記ブロックを分離し、複数個の前記ブ
ロックを前記絶縁性樹脂を当接させて粘着シートに貼り
付ける工程と、前記粘着シートに貼り付けられた状態で
前記ブロックの前記各搭載部の前記回路素子の特性の測
定を行う工程と、前記粘着シートに貼り付けられた状態
で前記ブロックの前記絶縁性樹脂を各搭載部毎にダイシ
ングにより分離する工程とを具備することを特徴とす
る。
箔がスタートの材料であり、絶縁性樹脂がモールドされ
るまでは導電箔が支持機能を有し、モールド後は絶縁性
樹脂が支持機能を有することで支持基板を不要にでき、
従来の課題を解決することができる。
イシングを粘着シートに複数のブロックを貼り付けて作
業できるので、多数個の回路装置を量産でき、従来の課
題を解決することができる。
について図1を参照しながら説明する。
路素子の搭載部を多数個形成する導電パターンを除く領
域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を
形成してブロック毎の導電パターンを形成する工程と、
所望の前記導電パターンの前記各搭載部に回路素子を固
着する工程と、各搭載部の前記回路素子を一括して被覆
し、前記分離溝に充填されるように絶縁性樹脂で共通モ
ールドする工程と、前記分離溝を設けていない厚み部分
の前記導電箔を除去する工程と、複数個の前記ブロック
を前記絶縁性樹脂を当接させて粘着シートに貼り付ける
工程と、前記粘着シートに貼り付けられた状態で前記ブ
ロックの各搭載部の前記回路素子の特性の測定を行う工
程と、前記粘着シートに貼り付けられた状態で前記ブロ
ックの前記絶縁性樹脂を各搭載部毎にダイシングにより
分離する工程とから構成されている。
していないが、Cu箔、Agメッキ、ハーフエッチング
の3つのフローで導電パターンの形成が行われる。ダイ
ボンドおよびワイヤーボンディングの2つのフローで各
搭載部への回路素子の固着と回路素子の電極と導電パタ
ーンの接続が行われる。トランスファーモールドのフロ
ーでは絶縁性樹脂による共通モールドが行われる。裏面
Cu箔除去のフローでは分離溝のない厚み部分の導電箔
のエッチングが行われる。裏面処理のフローでは裏面に
露出した導電パターンの電極処理が行われる。粘着シー
トのフローでは粘着シートに複数個のブロックが貼り付
けられる。測定のフローでは各搭載部に組み込まれた回
路素子の良品判別や特性ランク分けが行われる。ダイシ
ングのフローでは絶縁性樹脂からダイシングで個別の回
路素子への分離が行われる。
参照して説明する。なお、図2〜図5は、各ブロックに
搭載部を構成する導電パターンを形成し、この導電パタ
ーン上に回路素子を固着する工程を示している。
すように、導電箔60を用意し、少なくとも回路素子5
2の搭載部を多数個形成する導電パターン51を除く領
域の導電箔60に導電箔60の厚みよりも浅い分離溝6
1を形成してブロック毎の導電パターン51を形成する
ことにある。
の導電箔60を用意する。この導電箔60は、ロウ材の
付着性、ボンディング性、メッキ性が考慮されてその材
料が選択され、材料としては、Cuを主材料とした導電
箔、Alを主材料とした導電箔またはFe−Ni等の合
金から成る導電箔等が採用される。
ると10μm〜300μm程度が好ましく、ここでは7
0μm(2オンス)の銅箔を採用した。しかし300μ
m以上でも10μm以下でも基本的には良い。後述する
ように、導電箔60の厚みよりも浅い分離溝61が形成
できればよい。
例えば45mmでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の大きさに
カットされた短冊状の導電箔60が用意され、後述する
各工程に搬送されても良い。
導電箔60に多数の搭載部が形成されるブロック62が
4〜5個離間して並べられる。各ブロック62間にはス
リット63が設けられ、モールド工程等での加熱処理で
発生する導電箔60の応力を吸収する。また導電箔60
の上下周端にはインデックス孔64が一定の間隔で設け
られ、各工程での位置決めに用いられる。
形成する。
に、ホトレジスト(耐エッチングマスク)PRを形成
し、導電パターン51となる領域を除いた導電箔60が
露出するようにホトレジストPRをパターニングする。
そして、図4Aに示す如く、ホトレジストPRを介して
導電箔60を選択的にエッチングする。
深さは、例えば50μmであり、その側面は、粗面とな
るため絶縁性樹脂50との接着性が向上される。
トレートで図示しているが、除去方法により異なる構造
となる。この除去工程は、ウェットエッチング、ドライ
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここでウェッ
トエッチングは、一般に非異方性にエッチングされるた
め、側面は湾曲構造になる。
非異方性でエッチングが可能である。現在では、Cuを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
離溝61を形成でき、この場合は、どちらかといえば分
離溝61の側面はストレートに形成される。
りにエッチング液に対して耐食性のある導電被膜(図示
せず)を選択的に被覆しても良い。導電路と成る部分に
選択的に被着すれば、この導電被膜がエッチング保護膜
となり、レジストを採用することなく分離溝をエッチン
グできる。この導電被膜として考えられる材料は、A
g、Ni、Au、PtまたはPd等である。しかもこれ
ら耐食性の導電被膜は、ダイパッド、ボンディングパッ
ドとしてそのまま活用できる特徴を有する。
ウ材とも接着する。よってチップ裏面にAu被膜が被覆
されていれば、そのまま導電路51上のAg被膜にチッ
プを熱圧着でき、また半田等のロウ材を介してチップを
固着できる。またAgの導電被膜にはAu細線が接着で
きるため、ワイヤーボンディングも可能となる。従って
これらの導電被膜をそのままダイパッド、ボンディング
パッドとして活用できるメリットを有する。
す。本図は図2Bで示したブロック62の1個を拡大し
たもの対応する。黒く塗られた部分の1個が1つの搭載
部65であり、導電パターン51を構成し、1つのブロ
ック62には5行10列のマトリックス状に多数の搭載
部65が配列され、各搭載部65毎に同一の導電パター
ン51が設けられている。各ブロックの周辺には枠状の
パターン66が設けられ、それと少し離間してその内側
にダイシング時の位置合わせマーク67が設けられてい
る。枠状のパターン66はモールド金型との嵌合に使用
され、また導電箔60の裏面エッチング後には絶縁性樹
脂50の補強をする働きを有する。
所望の導電パターン51の各搭載部65に回路素子52
を固着し、各搭載部65の回路素子52の電極と所望の
導電パターン51とを電気的に接続する接続手段を形成
することにある。
イオード、ICチップ等の半導体素子、チップコンデン
サ、チップ抵抗等の受動素子である。また厚みが厚くは
なるが、CSP、BGA等のフェイスダウンの半導体素
子も実装できる。
Aが導電パターン51Aにダイボンディングされ、エミ
ッタ電極と導電パターン51B、ベース電極と導電パタ
ーン51Bが、熱圧着によるボールボンディングあるい
は超音波によるウェッヂボンディング等で固着された金
属細線55Aを介して接続される。また52Bは、チッ
プコンデンサまたは受動素子であり、半田等のロウ材ま
たは導電ペースト55Bで固着される。
パターン51が集積されているので、回路素子52の固
着およびワイヤーボンディングが極めて効率的に行える
利点がある。
各搭載部63の回路素子52を一括して被覆し、分離溝
61に充填されるように絶縁性樹脂50で共通モールド
することにある。
樹脂50は回路素子52A、52Bおよび複数の導電パ
ターン51A、51B、51Cを完全に被覆し、導電パ
ターン51間の分離溝61には絶縁性樹脂50が充填さ
れてた導電パターン51A、51B、51Cの側面の湾
曲構造と嵌合して強固に結合する。そして絶縁性樹脂5
0により導電パターン51が支持されている。
ド、インジェクションモールド、またはディッピングに
より実現できる。樹脂材料としては、エポキシ樹脂等の
熱硬化性樹脂がトランスファーモールドで実現でき、ポ
リイミド樹脂、ポリフェニレンサルファイド等の熱可塑
性樹脂はインジェクションモールドで実現できる。
るいはインジェクションモールドする際に、図6Bに示
すように各ブロック62は1つの共通のモールド金型に
搭載部63を納め、各ブロック毎に1つの絶縁性樹脂5
0で共通にモールドを行う。このために従来のトランス
ファーモールド等の様に各搭載部を個別にモールドする
方法に比べて、大幅な樹脂量の削減が図れ、モールド金
型の共通化も図れる。
0の厚さは、回路素子52の最頂部から約約100μm
程度が被覆されるように調整されている。この厚みは、
強度を考慮して厚くすることも、薄くすることも可能で
ある。
るまでは、導電パターン51となる導電箔60が支持基
板となることである。従来では、図12の様に、本来必
要としない支持基板5を採用して導電路7〜11を形成
しているが、本発明では、支持基板となる導電箔60
は、電極材料として必要な材料である。そのため、構成
材料を極力省いて作業できるメリットを有し、コストの
低下も実現できる。
く形成されているため、導電箔60が導電パターン51
として個々に分離されていない。従ってシート状の導電
箔60として一体で取り扱え、絶縁性樹脂50をモール
ドする際、金型への搬送、金型への実装の作業が非常に
楽になる特徴を有する。
分離溝61を設けていない厚み部分の導電箔60を除去
することにある。
び/または物理的に除き、導電パターン51として分離
するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
面を30μm程度削り、分離溝61から絶縁性樹脂50
を露出させている。この露出される面を図6では点線で
示している。その結果、約40μmの厚さの導電パター
ン51となって分離される。また、絶縁性樹脂50が露
出する手前まで、導電箔60を全面ウェトエッチング
し、その後、研磨または研削装置により全面を削り、絶
縁性樹脂50を露出させても良い。更に、導電箔60を
点線まで全面ウェトエッチングして絶縁性樹脂50を露
出させても良い。
51の裏面が露出する構造となる。すなわち、分離溝6
1に充填された絶縁性樹脂50の表面と導電パターン5
1の表面は、実質的に一致する構造となっている。従っ
て、本発明の回路装置53は図11に示した従来の裏面
電極10、11のように段差が設けられないため、マウ
ント時に半田等の表面張力でそのまま水平に移動してセ
ルフアラインできる特徴を有する。
い、図7に示す最終構造を得る。すなわち、必要によっ
て露出した導電パターン51に半田等の導電材を被着し
て裏面電極56A、56B、56Cを形成し、回路装置
として完成する。
複数個のブロック62を絶縁性樹脂を当接させて粘着シ
ート80に貼り付けることにある。
た後に、導電箔60から各ブロック62が切り離され
る。このブロック62は絶縁性樹脂50で導電箔60の
残余部と連結されているので、切断金型を用いず機械的
に導電箔60の残余部から剥がすことで達成できる。
ステンレス製のリング状の金属枠81に粘着シート80
の周辺を貼り付け、粘着シート80の中央部分には4個
のブロック62をダイシング時のブレードが当たらない
ような間隔を設けて絶縁性樹脂50を当接させて貼り付
けられる。粘着シート80としてはUVシート(リンテ
ック社製)が用いられるが、各ブロック62は絶縁性樹
脂50で機械的強度があるので、安価なダイシングシー
トでも使用できる。
粘着シート80に貼り付けられた状態で絶縁性樹脂50
で一括してモールドされた各ブロック62の各搭載部6
5の回路素子52の特性の測定を行うことにある。
に導電パターン51の裏面が露出されており、各搭載部
65が導電パターン51形成時と全く同一にマトリック
ス状に配列されている。この導電パターン51の絶縁性
樹脂50から露出した裏面電極56にプローブ68を当
てて、各搭載部65の回路素子52の特性パラメータ等
を個別に測定して良不良の判定を行い、不良品には磁気
インク等でマーキングを行う。
は絶縁性樹脂50でブロック62毎に一体で支持されて
いるので、個別にバラバラに分離されていない。従っ
て、粘着シート80に貼り付けられた複数個のブロック
62をテスターの載置台に真空で吸着させ、ブロック6
2毎に搭載部65のサイズ分だけ矢印のように縦方向お
よび横方向にピッチ送りをすることで、極めて早く大量
にブロック62の各搭載部65の回路装置53の測定を
行える。すなわち、従来必要であった回路装置の表裏の
判別、電極の位置の認識等が不要にでき、更に複数個の
ブロック62を同時に処理するので、測定時間の大幅な
短縮を図れる。
く、粘着シート80に貼り付けられた状態でブロック6
2の絶縁性樹脂50を各搭載部65毎にダイシングによ
り分離することにある。
れた複数個のブロック62をダイシング装置の載置台に
真空で吸着させ、ダイシングブレード69で各搭載部6
5間のダイシングライン70に沿って分離溝61の絶縁
性樹脂50をダイシングし、個別の回路装置53に分離
する。
に絶縁性樹脂50を切断し粘着シートの表面に達する切
削深さでダイシングを行い、完全に各搭載部65毎に分
離する。ダイシング時は予め前述した第1の工程で設け
た各ブロックの周辺の枠状のパターン66の内側に設け
た位置合わせマーク67を認識して、これを基準として
ダイシングを行う。周知ではあるが、ダイシングは縦方
向にすべてのダイシングライン70をダイシングをした
後、載置台を90度回転させて横方向のダイシングライ
ン70に従ってダイシングを行う。
は分離溝61に充填された絶縁性樹脂50しか存在しな
いので、ダイシングブレード69の摩耗は少なく、金属
バリも発生せず極めて正確な外形にダイシングできる特
徴がある。
ート80の働きで個別の回路装置にバラバラにならず、
その後のテーピング工程でも効率よく作業できる。すな
わち、粘着シート80に一体に支持された回路装置は良
品のみを識別してキャリアテープの収納孔に吸着コレッ
トで粘着シート80から離脱させて収納できる。このた
めに微小な回路装置であっても、テーピングまで一度も
バラバラに分離されない特徴がある。
定工程とダイシング工程を逆にしても粘着シート80で
一体に支持されているので、問題なく測定をテスターで
行えることは言うまでもない。ただダイシング後は粘着
シート80での支持のために測定時に粘着シート80が
撓むことを配慮すれば足りる。
導電箔自体を支持基板として機能させ、分離溝の形成時
あるいは回路素子の実装、絶縁性樹脂の被着時までは導
電箔で全体を支持し、また導電箔を各導電パターンとし
て分離する時は、絶縁性樹脂を支持基板にして機能させ
ている。従って、回路素子、導電箔、絶縁性樹脂の必要
最小限で製造できる。従来例で説明した如く、本来回路
装置を構成する上で支持基板が要らなくなり、コスト的
にも安価にできる。また支持基板が不要であること、導
電パターンが絶縁性樹脂に埋め込まれていること、更に
は絶縁性樹脂と導電箔の厚みの調整が可能であることに
より、非常に薄い回路装置が形成できるメリットもあ
る。
を貼り付けることで、微小な回路装置を最後までバラバ
ラにすることなく処理でき、極めて量産効果が高い製造
方法を実現できる。
着シートに貼り付けられた複数個のブロックで処理を行
える利点を有する。従って、測定工程では極めて早く大
量にブロックの各搭載部の回路装置の測定を行え、従来
必要であった回路装置の表裏の判別、電極の位置の認識
等が不要にでき、複数個のブロックを一括で処理できる
ので、測定時間の大幅な短縮を図れる。またダイシング
工程では位置合わせマークを用いてダイシングラインの
認識が早く確実に行われる利点を有する。更にダイシン
グは絶縁性樹脂層のみの切断でよく、導電箔を切断しな
いことによりダイシングブレードの寿命も長くでき、導
電箔を切断する場合に発生する金属バリの発生もない。
ルの形成工程、導体の印刷工程(セラミック基板の場
合)等を省略できるので、従来より従来より製造工程を
大幅に短縮でき、全行程を内作できる利点を有する。ま
たフレーム金型も一切不要であり、極めて短納期となる
製造方法である。
る。
る。
る。
る。
る。
る。
る。
る。
ある。
る。
る。
る。
Claims (17)
- 【請求項1】 導電箔に回路素子の搭載部を多数個形成
する導電パターンをブロック毎に形成する工程と、 前記ブロック毎の前記導電パターンの前記各搭載部に前
記回路素子を配置する工程と、 前記各搭載部の前記回路素子を前記ブロック毎に一括し
て被覆するように絶縁性樹脂で共通モールドする工程
と、 前記導電箔より前記ブロックを分離し、複数個の前記ブ
ロックを前記絶縁性樹脂を当接させて粘着シートに貼り
付ける工程と、 前記粘着シートに貼り付けられた状態で前記ブロックの
前記各搭載部の前記回路素子の特性の測定を行う工程
と、 前記粘着シートに貼り付けられた状態で前記ブロックの
前記絶縁性樹脂を各搭載部毎にダイシングにより分離す
る工程とを具備することを特徴とする回路装置の製造方
法。 - 【請求項2】 導電箔に回路素子の搭載部を多数個形成
する導電パターンをブロック毎に形成する工程と、 前記ブロック毎の前記導電パターンの前記各搭載部に前
記回路素子を配置する工程と、 前記各搭載部の前記回路素子の電極と所望の前記導電パ
ターンとを電気的に接続する接続手段を形成する工程
と、 前記各搭載部の前記回路素子を前記ブロック毎に一括し
て被覆するように絶縁性樹脂で共通モールドする工程
と、 前記導電箔より前記ブロックを分離し、複数個の前記ブ
ロックを前記絶縁性樹脂を当接させて粘着シートに貼り
付ける工程と、 前記粘着シートに貼り付けられた状態で前記ブロックの
前記各搭載部の前記回路素子の特性の測定を行う工程
と、 前記粘着シートに貼り付けられた状態で前記ブロックの
前記絶縁性樹脂を各搭載部毎にダイシングにより分離す
る工程とを具備することを特徴とする回路装置の製造方
法。 - 【請求項3】 前記導電箔は銅、アルミニウム、鉄−ニ
ッケルのいずれかで構成されることを特徴とする請求項
1または請求項2に記載された回路装置の製造方法。 - 【請求項4】 前記導電箔の表面を導電皮膜で少なくと
も部分的に被覆することを特徴とする請求項1または請
求項2に記載された回路装置の製造方法。 - 【請求項5】 前記導電被膜はニッケル、金あるいは銀
メッキ形成されることを特徴とする請求項4に記載され
た回路装置の製造方法。 - 【請求項6】 前記回路素子は半導体ベアチップ、チッ
プ回路部品のいずれかあるいは両方を固着されることを
特徴とする請求項1または請求項2に記載された回路装
置の製造方法。 - 【請求項7】 前記接続手段はワイヤーボンディングで
形成されることを特徴とする請求項2に記載された回路
装置の製造方法。 - 【請求項8】 前記絶縁性樹脂はトランスファーモール
ドで前記ブロック毎に共通モールドされることを特徴と
する請求項1または請求項2に記載された回路装置の製
造方法。 - 【請求項9】 前記導電箔には少なくとも回路素子の搭
載部を多数個形成する導電パターンをマトリックス状に
配列したブロックを複数個並べたことを特徴とする請求
項1または請求項2に記載された回路装置の製造方法。 - 【請求項10】 前記絶縁性樹脂は前記導電箔のすべて
の前記ブロックを同時にトランスファーモールドして形
成されることを特徴とする請求項9に記載された回路装
置の製造方法。 - 【請求項11】 前記絶縁性樹脂でモールドされた前記
各ブロックは前記共通モールドする工程の後に前記導電
箔の残余部から分離されることを特徴とする請求項9に
記載された回路装置の製造方法。 - 【請求項12】 前記粘着シートに貼り付けられた前記
絶縁性樹脂でモールドされた前記各ブロック毎に各搭載
部の前記回路素子の特性の測定を行うことを特徴とする
請求項9に記載された回路装置の製造方法。 - 【請求項13】 前記粘着シートを載置台に真空で吸着
して測定を行うことを特徴とする請求項12に記載され
た回路装置の製造方法。 - 【請求項14】 前記粘着シートに貼り付けられた前記
絶縁性樹脂でモールドされた前記各ブロック毎に各搭載
部にダイシングにより分離することを特徴とする請求項
9に記載された回路装置の製造方法。 - 【請求項15】 前記導電パターンと一緒に形成した合
わせマークを用いてダイシングを行うことを特徴とする
請求項14に記載された回路装置の製造方法。 - 【請求項16】 前記粘着シートを載置台に真空で吸着
してダイシングを行うことを特徴とする請求項14に記
載された回路装置の製造方法。 - 【請求項17】 前記絶縁性樹脂のダイシング時の切削
深さを前記絶縁性樹脂の厚み以上とし、完全に回路装置
に分離することを特徴とする請求項16に記載された回
路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002207448A JP4393038B2 (ja) | 2002-07-16 | 2002-07-16 | 回路装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002207448A JP4393038B2 (ja) | 2002-07-16 | 2002-07-16 | 回路装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000266736A Division JP3600130B2 (ja) | 2000-09-04 | 2000-09-04 | 回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003100944A true JP2003100944A (ja) | 2003-04-04 |
JP4393038B2 JP4393038B2 (ja) | 2010-01-06 |
Family
ID=19195812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002207448A Expired - Fee Related JP4393038B2 (ja) | 2002-07-16 | 2002-07-16 | 回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4393038B2 (ja) |
-
2002
- 2002-07-16 JP JP2002207448A patent/JP4393038B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4393038B2 (ja) | 2010-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3609737B2 (ja) | 回路装置の製造方法 | |
JP4761662B2 (ja) | 回路装置の製造方法 | |
JP3963655B2 (ja) | 回路装置の製造方法 | |
JP2003037239A (ja) | 半導体装置およびその製造方法 | |
JP3600131B2 (ja) | 回路装置の製造方法 | |
JP2003037344A (ja) | 回路装置およびその製造方法 | |
JP4698080B2 (ja) | 回路装置の製造方法 | |
JP3600130B2 (ja) | 回路装置の製造方法 | |
JP4342157B2 (ja) | 回路装置の製造方法 | |
JP3600137B2 (ja) | 回路装置の製造方法 | |
JP3600133B2 (ja) | 回路装置の製造方法 | |
JP3600136B2 (ja) | 回路装置の製造方法 | |
JP3600132B2 (ja) | 回路装置の製造方法 | |
JP4393038B2 (ja) | 回路装置の製造方法 | |
JP4334187B2 (ja) | 回路装置の製造方法 | |
JP3600135B2 (ja) | 回路装置の製造方法 | |
JP4471559B2 (ja) | 回路装置の製造方法 | |
JP2003188333A (ja) | 半導体装置およびその製造方法 | |
JP2003037345A (ja) | 回路装置およびその製造方法 | |
JP2003046055A (ja) | 板状体、リードフレームおよび半導体装置の製造方法 | |
JP3600134B2 (ja) | 回路装置の製造方法 | |
JP2003051576A (ja) | 回路装置の製造方法 | |
JP2003078074A (ja) | 回路装置の製造方法 | |
JP2003077947A (ja) | 回路装置の製造方法 | |
JP2002329739A (ja) | 回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091013 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |