JP2019161170A - チップ部品およびチップ部品の製造方法 - Google Patents

チップ部品およびチップ部品の製造方法 Download PDF

Info

Publication number
JP2019161170A
JP2019161170A JP2018049693A JP2018049693A JP2019161170A JP 2019161170 A JP2019161170 A JP 2019161170A JP 2018049693 A JP2018049693 A JP 2018049693A JP 2018049693 A JP2018049693 A JP 2018049693A JP 2019161170 A JP2019161170 A JP 2019161170A
Authority
JP
Japan
Prior art keywords
substrate
film
resin film
resin
chip component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018049693A
Other languages
English (en)
Other versions
JP7099838B2 (ja
Inventor
拓真 下市
Takuma Shimoichi
拓真 下市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2018049693A priority Critical patent/JP7099838B2/ja
Publication of JP2019161170A publication Critical patent/JP2019161170A/ja
Application granted granted Critical
Publication of JP7099838B2 publication Critical patent/JP7099838B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Ceramic Capacitors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】第1面、その反対側の第2面、および前記第1面と前記第2面とを接続する第3面を有する基板を有するチップ部品において、特に、第2面と第3面との角部の絶縁性を向上させることができるチップ部品およびその製造方法を提供する。【解決手段】第1面3、その反対側の第2面4、および第1面3と第2面4とを接続する第3面5を有する基板2と、基板2の第1面3に形成された機能素子9と、基板2の第1面3上に形成され、機能素子9に電気的に接続された外部電極15,17と、基板2の第2面4および第3面5を一体的に覆うように形成された感光性樹脂からなる樹脂膜19とを含む、チップ部品1を提供する。【選択図】図3

Description

本発明は、チップ部品およびその製造方法に関する。
特許文献1は、セラミック積層素子を開示している。当該セラミック積層素子は、一対の外部電極が形成される領域の少なくとも一部に、凹部と凸部の段差が5μm〜25μmの凹凸を有している。
特開2005−197530号公報
本発明の一実施形態は、第1面、その反対側の第2面、および前記第1面と前記第2面とを接続する第3面を有する基板を有するチップ部品において、特に、第2面と第3面との角部の絶縁性を向上させることができるチップ部品およびその製造方法を提供する。
本発明の一実施形態に係るチップ部品は、第1面、その反対側の第2面、および前記第1面と前記第2面とを接続する第3面を有する基板と、前記基板の前記第1面に形成された機能素子と、前記基板の前記第1面上に形成され、前記機能素子に電気的に接続された外部電極と、前記基板の前記第2面および前記第3面を一体的に覆うように形成された感光性樹脂からなる樹脂膜とを含む。
この構成によれば、基板の第2面と第3面との角部が樹脂膜で一体的に覆われるため、当該角部の絶縁性を向上させることができる。その結果、複数のチップ部品を並べてフリップチップ実装したときに、隣り合うチップ部品の角部同士が接触して短絡することを防止することができる。また、絶縁性を付与するための膜が樹脂膜であるため、高い機械的強度を確保することができる。
本発明の一実施形態に係るチップ部品では、前記樹脂膜は、前記第2面上の第1部分と、前記第3面上の第2部分とを含み、前記樹脂膜の前記第2部分は、前記樹脂膜の前記第2部分よりも大きい厚さを有していてもよい。
本発明の一実施形態に係るチップ部品では、前記基板の前記第1面上に形成され、前記外部電極が選択的に露出している絶縁層を含み、前記樹脂膜は、前記基板の前記第3面に沿って延び、前記絶縁層と面一に形成された端部を有していてもよい。
本発明の一実施形態に係るチップ部品では、前記基板の前記第1面上に形成され、前記外部電極が選択的に露出している絶縁層を含み、前記樹脂膜は、前記基板の前記第3面に沿って延び、前記絶縁層に対して突出した端部を有していてもよい。
本発明の他の実施形態に係るチップ部品は、第1面、その反対側の第2面、および前記第1面と前記第2面とを接続する第3面を有する基板と、前記基板の前記第1面に形成された機能素子と、前記基板の前記第1面上に形成され、前記機能素子に電気的に接続された電極と、前記外部電極を選択的に露出させる開口を有し、前記基板の前記第1面および前記第3面を一体的に覆うように形成された感光性樹脂からなる第1樹脂膜と、前記基板の前記第2面を覆うように形成された第2樹脂膜とを含む。
この構成によれば、基板の第2面と第3面との角部が第1樹脂膜および第2樹脂膜で覆われるため、当該角部の絶縁性を向上させることができる。その結果、複数のチップ部品を並べてフリップチップ実装したときに、隣り合うチップ部品の角部同士が接触して短絡することを防止することができる。また、絶縁性を付与するための膜が樹脂膜であるため、高い機械的強度を確保することができる。
本発明の他の実施形態に係るチップ部品では、前記第1樹脂膜および前記第2樹脂膜は、互いに異なる樹脂材料からなっていてもよい。
本発明の一実施形態および他の実施形態に係るチップ部品では、前記感光性樹脂は、感光性エポキシ樹脂を含んでいてもよい。
本発明の一実施形態および他の実施形態に係るチップ部品では、前記電極は全体的に、前記基板の前記第1面の周縁で区画される領域の内側に形成されていてもよい。
本発明の一実施形態および他の実施形態に係るチップ部品では、前記基板の前記第2面は、研削面または研磨面であってもよい。
本発明の一実施形態および他の実施形態に係るチップ部品では、前記機能素子は、抵抗、コンデンサ、コイルまたはダイオードのうちの少なくとも一種を含んでいてもよい。
本発明の一実施形態および他の実施形態に係るチップ部品では、前記基板は、シリコン基板を含んでいてもよい。
本発明の一実施形態に係る回路モジュールは、配線が形成された実装面を有する実装基板と、前記外部電極が前記配線に電気的に接続されるように、前記基板の前記第1面を前記実装基板の前記実装面に対向させた状態で前記実装基板の前記実装面に配置された、前記チップ部品とを含む。
本発明の一実施形態に係るチップ部品の製造方法は、機能素子が形成された第1面、その反対側の第2面、および前記第1面と前記第2面とを接続する第3面を有し、前記機能素子に電気的に接続された外部電極を有する基板を準備する工程と、前記基板の前記第1面を下方に向けた状態で、前記基板の前記第2面側から感光性樹脂を塗布する工程と、前記感光性樹脂を選択的に露光し、現像することによってすることによって、前記基板の前記第2面および前記第3面を一体的に覆う前記感光性樹脂からなる樹脂膜を形成する工程とを含む。
この方法によって、本発明の一実施形態に係るチップ部品を製造することができる。
本発明の一実施形態に係るチップ部品の製造方法では、前記基板を準備する工程は、複数の部品形成領域が形成された前記第1面およびその反対側の前記第2面を有するベース基板の各前記部品形成領域に機能素子を形成する工程と、各前記機能素子に電気的に接続されるように前記外部電極を形成する工程と、各前記部品形成領域の周縁に沿って、前記第1面から前記第2面に向かって前記ベース基板を選択的に除去することによって、内面として前記第3面を有し、各前記部品形成領域を区画する溝を形成する工程と、前記複数の部品形成領域を一体的に覆うように、前記ベース基板の前記第1面に支持部材を付着させる工程と、前記支持部材で前記ベース基板を支持した状態で、前記溝に連通するまで前記ベース基板を前記第2面側から除去することによって、前記ベース基板を複数の前記基板に分割する工程とを含み、前記感光性樹脂を塗布する工程は、前記複数の前記基板が前記支持部材で支持された状態で、前記基板の前記第2面側から感光性樹脂を塗布する工程を含んでいてもよい。
本発明の他の実施形態に係るチップ部品の製造方法は、機能素子が形成された第1面、その反対側の第2面、および前記第1面と前記第2面とを接続する第3面を有し、前記機能素子に電気的に接続された外部電極を有する基板を準備する工程と、前記基板の前記第2面を下方に向けた状態で、前記基板の前記第1面側から感光性樹脂を塗布する工程と、前記感光性樹脂を選択的に露光し、現像することによってすることによって、前記基板の前記第1面および前記第3面を一体的に覆い、前記外部電極を選択的に露出させる開口を有する前記感光性樹脂からなる第1樹脂膜を形成する工程と、前記基板の前記第2面を覆うように第2樹脂膜を形成する工程とを含む。
この方法によって、本発明の他の実施形態に係るチップ部品を製造することができる。
本発明の他の実施形態に係るチップ部品の製造方法では、複数の部品形成領域が形成された前記第1面およびその反対側の前記第2面を有するベース基板の各前記部品形成領域に機能素子を形成する工程と、各前記機能素子に電気的に接続されるように前記外部電極を形成する工程と、前記第2樹脂膜の材料からなる樹脂膜を表面に有する支持部材を、前記ベース基板の前記第2面が前記樹脂膜で覆われるように、前記ベース基板の前記第2面に付着させる工程と、各前記部品形成領域の周縁に沿って、前記第1面から前記第2面に向かって前記ベース基板を除去し、前記支持部材の前記樹脂膜を除去することによって、前記ベース基板を複数の前記基板に分割すると共に、各前記基板の前記第2面に前記樹脂膜からなる前記第2樹脂膜を形成する工程とを実行することによって、前記基板を準備する工程と前記第2樹脂膜を形成する工程とが並行して行われ、前記感光性樹脂を塗布する工程は、前記複数の前記基板が前記支持部材で支持された状態で、前記基板の前記第1面側から感光性樹脂を塗布する工程を含んでいてもよい。
図1は、本発明の一実施形態(第1形態)に係るチップ部品の模式的な斜視図(第1面側)である。 図2は、本発明の一実施形態(第1形態)に係るチップ部品の模式的な斜視図(第2面側)である。 図3は、図1および図2のチップ部品の断面図である。 図4は、前記チップ部品を含む回路モジュールの一部の領域を示す断面図である。 図5Aは、図1および図2のチップ部品の製造工程の一部を示す図である。 図5Bは、図5Aの次の工程を示す図である。 図5Cは、図5Bの次の工程を示す図である。 図5Dは、図5Cの次の工程を示す図である。 図5Eは、図5Dの次の工程を示す図である。 図5Fは、図5Eの次の工程を示す図である。 図5Gは、図5Fの次の工程を示す図である。 図5Hは、図5Gの次の工程を示す図である。 図5Iは、図5Hの次の工程を示す図である。 図5Jは、図5Iの次の工程を示す図である。 図6は、本発明の一実施形態(第2形態)に係るチップ部品の模式的な斜視図(第1面側)である。 図7は、図6のチップ部品の断面図である。 図8Aは、図6のチップ部品の製造工程の一部を示す図である。 図8Bは、図8Aの次の工程を示す図である。 図8Cは、図8Bの次の工程を示す図である。 図8Dは、図8Cの次の工程を示す図である。 図9は、本発明の他の実施形態に係るチップ部品の模式的な断面図である。 図10Aは、図9のチップ部品の製造工程の一部を示す図である。 図10Bは、図10Aの次の工程を示す図である。 図10Cは、図10Bの次の工程を示す図である。 図10Dは、図10Cの次の工程を示す図である。 図10Eは、図10Dの次の工程を示す図である。 図10Fは、図10Eの次の工程を示す図である。 図10Gは、図10Fの次の工程を示す図である。 図10Hは、図10Gの次の工程を示す図である。 図10Iは、図10Hの次の工程を示す図である。 図11は、図1および図2のチップ部品の内部構造を示す平面図であって、機能素子の第1形態例を説明するための図である。 図12は、図11のXII−XII断面を示す断面図であって、フェイスダウン姿勢のチップ部品を示す図である。 図13は、図1および図2のチップ部品の内部構造を示す平面図であって、機能素子の第2形態例を説明するための図である。 図14は、図13のXIV−XIV断面を示す断面図であって、フェイスダウン姿勢のチップ部品を示す図である。 図15は、図1および図2のチップ部品の内部構造を示す平面図であって、機能素子の第3形態例を説明するための図である。 図16は、図15のXVI−XVI断面を示す断面図であって、フェイスダウン姿勢のチップ部品を示す図である。 図17は、図1および図2のチップ部品の内部構造を示す平面図であって、機能素子の第4形態例を説明するための図である。 図18は、図17のXVIII−XVIII断面を示す断面図であって、フェイスダウン姿勢のチップ部品を示す図である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、本発明の一実施形態(第1形態)に係るチップ部品1の模式的な斜視図(第1面3側)である。図2は、本発明の一実施形態(第1形態)に係るチップ部品1の模式的な斜視図(第2面4側)である。図3は、図2のIII-III断面を示す断面図である。
チップ部品1は、0603(0.6mm×0.3mm)チップ、0402(0.4mm×0.2mm)チップ、03015(0.3mm×0.15mm)チップ等と称される小型の電子部品である。
チップ部品1は、略直方体形状の基板2を含む。基板2は、第1面3と、その反対側に位置する第2面4と、第1面3および第2面4を接続する第3面5とを有している。基板2の第1面3および第2面4は、それらの法線方向から見た平面視(以下、単に「平面視」という。)において長方形状に形成されている。基板2の第1面3、第2面4および第3面5は、それぞれ、基板2の表面、裏面および側面と称されてもよい。また、第3面5は、この実施形態では、基板2が平面視長方形状に形成されている関係上、基板2の長手方向に対向する1対の面と、基板2の短手方向に対向する1対の面との合計4つの面に区画されている。一方で、第3面5は、たとえば、基板2が平面視円形、平面視楕円形、または平面視長方形であっても各角部が面取りされている場合には、図1および図2とは異なり、明確に複数の面に区画されていなくてもよい。また、基板2は、たとえば、100μm〜300μmの厚さを有していてもよい。
基板2の第1面3には、表面絶縁膜6が形成されている。表面絶縁膜6は、基板2の第1面3のほぼ全域を被覆している。したがって、表面絶縁膜6は、平面視において基板2の第1面3に整合する四角形状に形成されている。表面絶縁膜6は、酸化膜(SiO膜)および窒化膜(SiN膜)のいずれか一方または双方を含んでいてもよい。また、表面絶縁膜6は、たとえば、0.1μm〜2μmの厚さを有していてもよい。
図3を参照して、表面絶縁膜6の上には、第1電極膜7および第2電極膜8が互いに間隔を空けて形成されている。第1電極膜7は、基板2の長手方向の一端部側に形成されている。第2電極膜8は、基板2の長手方向の他端部側に形成されている。第1電極膜7および第2電極膜8は、それぞれ、基板2の短手方向に沿って延びる長方形状に形成されていてもよい。また、第1電極膜7および第2電極膜8は、それぞれ、全体的に、基板2の第1面3の周縁(たとえば、第1面3と第3面5との交線)で区画される領域の内側に形成されていてもよい。つまり、第1電極膜7および第2電極膜8は、第1面3からはみ出ないように、全体が基板2の第1面3に形成されていてもよい。
基板2の第1面3側には、機能素子9が形成されている。機能素子9は、第1電極膜7および第2電極膜8に電気的に接続されている。図3では、機能素子9をクロスハッチングによって簡略化して示している。
機能素子9は、基板2の第1面3の表層部を利用して形成された機能素子、基板2の第1面3の上に形成された機能素子、および/または、基板2の第1面3よりも上方の領域を利用して形成された機能素子を含んでいてもよい。
図3では、表面絶縁膜6の上において、第1電極膜7および第2電極膜8の間の領域に機能素子9が形成された例を示している。機能素子9の具体的な形態例については、後述する。
表面絶縁膜6の上には、絶縁層10が形成されている。絶縁層10は、第1電極膜7、第2電極膜8および機能素子9を被覆している。絶縁層10は、表面絶縁膜6側からこの順に積層された第1絶縁膜11および第2絶縁膜12を含む。第1絶縁膜11は、たとえば、酸化膜(SiO膜)および窒化膜(SiN膜)のいずれか一方または双方を含んでいてもよい。第2絶縁膜12は、たとえば、ポリイミド等の絶縁性樹脂を含んでいてもよい。また、絶縁層10は、たとえば、2μm〜52μmの厚さを有していてもよい。この実施形態では、たとえば、第1絶縁膜11の厚さが0.5μm〜2μmであり、第2絶縁膜12の厚さが1.5μm〜50μmであってもよい。
絶縁層10には、第1開口13および第2開口14が形成されている。第1開口13は、第1電極膜7の縁部を除く領域をパッドとして露出させている。第2開口14は、第2電極膜8の縁部を除く領域をパッドとして露出させている。
第1開口13内には、本発明の外部電極の一例としての第1外部電極15が形成されている。第1外部電極15は、第1開口13内において第1電極膜7に電気的に接続されている。これにより、第1外部電極15は、第1電極膜7を介して機能素子9と電気的に接続されている。また、第1外部電極15は、チップ部品1をフリップチップ実装するときの端子として機能するので、第1外部端子と称されてもよい。
第1外部電極15は、絶縁層10から突出するように形成されている。より具体的には、第1外部電極15は、絶縁層10から突出し、第1開口13を区画する絶縁層10の縁部を被覆する被覆部16を有している。被覆部16は、図3を参照して、基板2の第1面3に沿う方向において、第1電極膜7の外縁部よりも外側まで延びていてもよい。また、第1外部電極15は、全体的に、基板2の第1面3の周縁(たとえば、第1面3と第3面5との交線)で区画される領域の内側に形成されていてもよい。つまり、第1外部電極15は、第1面3からはみ出ないように、全体が基板2の第1面3に形成されていてもよい。また、第1外部電極15は、複数の金属膜が積層された積層構造を有していてもよい。複数の金属膜は、第1電極膜7側からこの順に積層されたNi膜、Pd膜、Au膜を含んでいてもよい。
第2開口14内には、本発明の外部電極の一例としての第2外部電極17が形成されている。第2外部電極17は、第2開口14内において第2電極膜8に電気的に接続されている。これにより、第2外部電極17は、第2電極膜8を介して機能素子9に電気的に接続されている。また、第2外部電極17は、チップ部品1をフリップチップ実装するときの端子として機能するので、第2外部端子と称されてもよい。
第2外部電極17は、絶縁層10から突出するように形成されている。より具体的には、第2外部電極17は、絶縁層10から突出し、第2開口14を区画する絶縁層10の縁部を被覆する被覆部18を有している。被覆部18は、図3を参照して、基板2の第1面3に沿う方向において、第2電極膜8の外縁部よりも外側まで延びていてもよい。また、第2外部電極17は、全体的に、基板2の第1面3の周縁(たとえば、第1面3と第3面5との交線)で区画される領域の内側に形成されていてもよい。つまり、第2外部電極17は、第1面3からはみ出ないように、全体が基板2の第1面3に形成されていてもよい。また、第2外部電極17は、複数の金属膜が積層された積層構造を有していてもよい。複数の金属膜は、第2電極膜8側からこの順に積層されたNi膜、Pd膜、Au膜を含んでいてもよい。
図1〜図3を参照して、基板2の第2面4および第3面5には、樹脂膜19が形成されている。樹脂膜19は、基板2の第2面4および第3面5の全域を一体的に被覆している。
樹脂膜19は、第2面4上の第1部分20と、第3面5上の第2部分21とを含む。第1部分20と第2部分21とは、基板2の第2面4側の角部22(たとえば、第2面4と第3面5との交線付近の部分)で一体的に交わっている。ここで、「一体的に交わっている」という語は、互いに異なる面の境界において、膜の第1部分と第2部分との継ぎ目が形成されていないことを意味していてもよい。したがって、この実施形態では、基板2の角部22において樹脂膜19の第1部分20と第2部分21との継ぎ目がなく、角部22は、樹脂膜19の継ぎ目がない部分で覆われることとなる。
樹脂膜19の第1部分20は、基板2の第2面4の全域を被覆している。樹脂膜19の第1部分20は、樹脂膜19の第2部分21よりも大きい厚さを有している。たとえば、樹脂膜19の第1部分20の厚さが10μm〜30μmであり、樹脂膜19の第2部分21の厚さが2μm〜10μmであってもよい。
樹脂膜19の第2部分21は、基板2の第3面5の全域を被覆している。図3を参照して、樹脂膜19の第2部分21は、基板2の第3面5に沿って第1面3から突出するように延び、絶縁層10と面一に形成された端部23を有している。樹脂膜19の端部23は、第1絶縁膜11と第2絶縁膜12との境界に跨るように形成され、絶縁層10の端面24を覆っている。また、樹脂膜19の端部23は、基板2の第1面3側(実装面側)において、第1外部電極15および第2外部電極17を一括して取り囲むように、絶縁層10(この実施形態では、第2絶縁膜12)の周囲に環状に露出している。
また、樹脂膜19は、第1部分20および第2部分21共に同一の樹脂材料からなり、具体的には、感光性樹脂からなる。感光性樹脂としては、たとえば、感光性エポキシ樹脂、感光性アクリル樹脂、感光性ポリイミド樹脂等の公知の感光性樹脂を適用することができ、この実施形態では、感光性エポキシ樹脂が使用されている。また、樹脂膜19は、透明であることが好ましい。樹脂膜19が透明であれば、基板2の第2面4に表印(たとえば、品番等)が形成されている場合、フリップチップ実装後においても、透明な樹脂膜19を通して当該表印を視認することができる。なお、この実施形態では、樹脂膜19は、単層の膜で構成されているが、感光性樹脂を複数積層することによって複数層の膜で構成されていてもよい。
図4は、図1〜図3のチップ部品1を含む回路モジュール25の一部の領域を示す断面図である。
回路モジュール25は、実装面を有する実装基板26と、実装基板26の実装面に実装されたチップ部品1とを含む。
実装基板26の実装面(主面)には、配線27が形成されている。配線27は、第1パッド28および第2パッド29を含む。配線27の第1パッド28は、チップ部品1の第1外部電極15に接続される。配線27の第2パッド29は、チップ部品1の第2外部電極17に接続される。
チップ部品1は、基板2の第1面3を実装基板26の実装面に対向させた姿勢で、実装基板26の実装面にフリップチップ実装されている。チップ部品1の第1外部電極15は、第1接合材30を介して配線27の第1パッド28に接合されている。チップ部品1の第2外部電極17は、第2接合材31を介して配線27の第2パッド29に接合されている。第1接合材30および第2接合材31は、いずれも半田等の導電性接合材を含んでいてもよい。
図5A〜図5Jは、図1〜図3に示すチップ部品1の製造工程の一部を工程順に示す図である。この製造方法では、複数のチップ部品1が同時に形成されるが、図5A〜図5Jでは、便宜上、2個のチップ部品1が形成される領域だけが示されている。
まず、図5Aを参照して、ベース基板32が準備される。ベース基板32は、基板2の第1面3および第2面4に対応する第1面33および第2面34を有している。ベース基板32の第1面33に、複数の部品形成領域35が設定される。
複数の部品形成領域35は、それぞれ、チップ部品1に対応した領域であり、境界領域36によって区画される。ベース基板32に対して所定の処理を実行した後、部品形成領域35の周縁(つまり、境界領域36)に沿ってベース基板32が切断される。
ベース基板32の準備後、表面絶縁膜6が、ベース基板32の第1面33の上に形成される。表面絶縁膜6は、熱酸化処理またはCVD(Chemical Vapor Deposition:化学気相成長)法によって形成されてもよい。熱酸化処理では、ベース基板32の第1面33が酸化される。CVD法では、ベース基板32の第1面33の上に絶縁材料が堆積される。
次に、図5Bを参照して、機能素子9が、複数の部品形成領域35にそれぞれ形成される。本実施形態では、機能素子9が表面絶縁膜6の上に形成された例が示されている。図5Bでは、機能素子9を、クロスハッチングによって省略して示している。
また、第1電極膜7および第2電極膜8が、表面絶縁膜6の上に形成される。第1電極膜7および第2電極膜8は、機能素子9に電気的に接続されるように、複数の部品形成領域35にそれぞれ形成される。
この工程では、まず、第1電極膜7および第2電極膜8の基礎となるベース電極膜が表面絶縁膜6の上に形成される。ベース電極膜は、スパッタ法によって形成されてもよい。次に、マスクを介するエッチングによって、ベース電極膜の不要な部分が除去される。これにより、第1電極膜7および第2電極膜8が形成される。
次に、図5Cを参照して、第1絶縁膜11が、表面絶縁膜6の上に形成される。第1絶縁膜11は、第1電極膜7、第2電極膜8および機能素子9を被覆するように形成される。第1絶縁膜11は、CVD法によって形成されてもよい。
次に、第2絶縁膜12が、第1絶縁膜11の上に形成される。第2絶縁膜12は、たとえば、感光性ポリイミド樹脂を第1絶縁膜11に塗布することによって形成されてもよい。これにより、第1絶縁膜11および第2絶縁膜12を含む絶縁層10が形成される。
次に、複数の開口37,38,39が、第2絶縁膜12に形成される。複数の開口37,38,39は、第2絶縁膜12を選択的に露光・現像することによって形成される。開口37は、境界領域36に対応する開口を有している。開口38は、第1開口13に対応する開口を有している。開口39は、第2開口14に対応する開口を有している。
次に、図5Dを参照して、第1絶縁膜11の不要な部分が除去される。第1絶縁膜11の不要な部分は、第2絶縁膜12をマスクとするエッチングによって除去される。これにより、境界領域36を露出させる開口40、第1開口13および第2開口14が絶縁層10に形成される。
次に、図5Eを参照して、第1外部電極15および第2外部電極17が形成される。この工程では、第1開口13から露出する第1電極膜7の上にNi膜、Pd膜およびAu膜が順に形成される。また、第2開口14から露出する第2電極膜8の上にNi膜、Pd膜およびAu膜が順に形成される。Ni膜、Pd膜およびAu膜は、電解めっき法によってそれぞれ形成されてもよい。
次に、図5Eを参照して、所定パターンを有するマスク42が、ベース基板32の第1面33の上に形成される。マスク42は、境界領域36を露出させる開口41を選択的に有している。
次に、ベース基板32の不要な部分が除去される。ベース基板32の不要な部分は、マスク42を介するエッチングによって除去される。エッチングは、異方性エッチング(たとえば、RIE(Reactive Ion Etching:反応性イオンエッチング)であってもよい。これにより、複数の部品形成領域35をそれぞれ区画する溝43が、ベース基板32に形成される。溝43は、内面の一部として、基板2の第3面5に対応する第3面44を有している。
その後、図5Fを参照して、マスク42が除去される。
次に、図5Gを参照して、ベース基板32を支持するための本発明の支持部材の一例としての支持テープ45が、複数の部品形成領域35を一体的に覆うようにベース基板32の第1面33側に貼着される。支持テープ45は、たとえば、樹脂製の基材46と、基材46上の粘着剤47とを含んでいてもよい。この工程では、所定の温度環境下、支持テープ45をベース基板32に押し付ける方向に、支持テープ45に圧力が加えられる。これにより、ベース基板32の第1外部電極15および第2外部電極17が粘着剤47内に埋め込まれ、粘着剤47の表面と絶縁層10の表面とが接することとなる。
そして、この状態から、ベース基板32の第2面34が、溝43に連通するまで研削される。ベース基板32の研削は、CMP(Chemical Mechanical Polishing:化学機械研磨)法によって実施されてもよい。これにより、溝43に沿ってベース基板32が切断されて、複数の基板2の個片が切り出される。ベース基板32において、第1面33および第2面34は、基板2の第1面3および第2面4となる。ベース基板32において、溝43の側壁(第3面44)は、基板2の第3面5となる。また、基板2の第2面4は、ベース基板32の研削(CMP等)によって現れる面であるため、研削面または研磨面として形成される。
次に、図5Hを参照して、基板2が、支持板48の主面の上に配置される。基板2は、第1面3が支持板48の主面に対向した姿勢で、支持板48の主面の上に配置される。図5Hに示されるように、支持テープ45に貼着された状態で、複数の基板2が支持板48の主面の上に一括して配置されてもよい。支持板48と支持テープ45との接着は、たとえば、耐熱性を有する接着剤を介して行われる。
次に、図5Iを参照して、基板2の第2面4側から感光性樹脂49が塗布される。感光性樹脂49は、支持テープ45から露出している基板2の第2面4および第3面5を覆う一方、基板2の第1面3は、支持テープ45に接しているため保護される。また、支持テープ45の粘着剤47と絶縁層10とが接していることから、感光性樹脂49の下端部(樹脂膜19の端部23に対応する部分)は、絶縁層10と面一となる。なお、感光性樹脂49としては、ネガ型、ポジ型のいずれであってもよく、また、液状感光性樹脂であってもよいし、フィルム状感光性樹脂(たとえば、ドライフィルムレジスト等)であってもよい。
次に、図5Jを参照して、感光性樹脂49が選択的に露光・現像されることによって、感光性樹脂49の残存部分が樹脂膜19として形成される。その後、基板2と支持テープ45とが分離(たとえば、冷凍分離)されることによって、各チップ部品1が得られる。
以上、この実施形態に係るチップ部品1によれば、基板2の第2面4と第3面5との角部22が樹脂膜19で一体的に覆われるため、当該角部22の絶縁性を向上させることができる。その結果、複数のチップ部品1を並べてフリップチップ実装したときに、隣り合うチップ部品1の角部22同士が接触して短絡することを防止することができる。また、絶縁性を付与するための膜が樹脂膜であるため、高い機械的強度を確保することができる。
また、図5Iを参照して、感光性樹脂49の塗布によって、基板2の第2面4および第3面5を同時に樹脂で覆うことができるため、工程が複雑化しなくて済む。さらに、複数の基板2の間(隙間)を埋め尽くすように感光性樹脂49が塗布された後、パターニングによって樹脂膜19が形成される。そのため、CVD等の通常の製膜技術では、製膜できても比較的薄くなりがちな基板2の角部22においても、十分な厚さの樹脂膜19を形成することができる。
図6は、本発明の一実施形態(第2形態)に係るチップ部品51の模式的な斜視図(第1面側)である。図7は、図6のチップ部品51の断面図である。図6および図7において、前述の実施形態と同一または類似の要素には、前述の実施形態と同一の符号を付し、その説明を省略する。
前述のチップ部品1では、樹脂膜19(第2部分21)は、基板2の第3面5に沿って第1面3から突出するように延び、絶縁層10と面一に形成された端部23を有している。これに対し、チップ部品51では、樹脂膜19の第2部分21は、基板2の第3面5に沿って第1面3から突出するように延び、絶縁層10の端面24を覆い、さらに、絶縁層10に対して突出した端部52を有している。これにより、基板2の第1面3上の第1外部電極15および第2外部電極17は、図6を参照して、突出した環状の樹脂壁(端部52)によって取り囲まれることとなる。
図8A〜図8Dは、図6および図7に示すチップ部品51の製造工程の一部を工程順に示す図である。
チップ部品51を製造するには、まず、前述の図5A〜図5Fに従って、ベース基板32上に機能素子9、絶縁層10、第1外部電極15、第2外部電極17等が形成され、境界領域36に沿って溝43が形成される。
次に、図8Aを参照して、ベース基板32を支持するための支持テープ45が、複数の部品形成領域35を一体的に覆うようにベース基板32の第1面33側に貼着される。この工程では、図5Gで説明した温度条件、加圧条件とは異なる条件によって、支持テープ45がベース基板32に貼着される。これにより、ベース基板32の第1外部電極15および第2外部電極17が粘着剤47に対して当接し、粘着剤47の表面と絶縁層10の表面との間には、隙間53が形成されることとなる。
そして、この状態から、ベース基板32の第2面34が、溝43に連通するまで研削される。ベース基板32の研削は、CMP(Chemical Mechanical Polishing:化学機械研磨)法によって実施されてもよい。これにより、溝43に沿ってベース基板32が切断されて、複数の基板2の個片が切り出される。ベース基板32において、第1面33および第2面34は、基板2の第1面3および第2面4となる。ベース基板32において、溝43の側壁(第3面44)は、基板2の第3面5となる。また、基板2の第2面4は、ベース基板32の研削(CMP等)によって現れる面であるため、研削面または研磨面として形成される。
次に、図8Bを参照して、基板2が、支持板48の主面の上に配置される。基板2は、第1面3が支持板48の主面に対向した姿勢で、支持板48の主面の上に配置される。図8Bに示されるように、支持テープ45に貼着された状態で、複数の基板2が支持板48の主面の上に一括して配置されてもよい。支持板48と支持テープ45との接着は、たとえば、耐熱性を有する接着剤を介して行われる。
次に、図8Cを参照して、基板2の第2面4側から感光性樹脂49が塗布される。感光性樹脂49は、支持テープ45から露出している基板2の第2面4および第3面5を覆うと共に、絶縁層10と支持テープ45との間の隙間53に入り込む。感光性樹脂49の下端部(樹脂膜19の端部52に対応する部分)は、隙間53の高さに応じて絶縁層10から突出する。
次に、図8Dを参照して、感光性樹脂49が選択的に露光・現像されることによって、感光性樹脂49の残存部分が樹脂膜19として形成される。その後、基板2と支持テープ45とが分離(たとえば、冷凍分離)されることによって、各チップ部品51が得られる。このとき、隙間53内の感光性樹脂49を現像後に残さないために、感光性樹脂49としてネガ型の感光性樹脂を使用することが好ましい。隙間53内の感光性樹脂49は、露光の際、基板2がバリアとなって露光されない。そのため、この感光性樹脂49がネガ型であれば、隙間53内の感光性樹脂49の現像液に対する溶解性が維持され、現像の際に簡単に除去することができる。
以上、このチップ部品51によっても、前述のチップ部品1と同様の作用効果を発現することができる。
図9は、本発明の他の実施形態に係るチップ部品61の模式的な断面図である。図9において、前述の実施形態と同一または類似の要素には、前述の実施形態と同一の符号を付し、その説明を省略する。
前述のチップ部品1では、樹脂膜19が、基板2の第2面4および第3面5の全域を一体的に被覆している。これに対し、チップ部品61では、基板2の第1面3および第3面5の全域を一体的に被覆する第1樹脂膜62が形成されている。より具体的には、第1樹脂膜62は、絶縁層10上の第1部分63と、第3面5上の第2部分64とを含む。
第1樹脂膜62の第1部分63は、絶縁層10の全域を被覆しており、選択的に、第1外部電極15および第2外部電極17をそれぞれ露出させる第1開口65および第2開口66を有している。
第1樹脂膜62の第2部分64は、基板2の第3面5の全域を被覆している。第1樹脂膜62の第2部分64は、基板2の第3面5に沿って第1面3から突出するように延び、第1絶縁膜11と第2絶縁膜12との境界に跨るように形成された端部67を有している。端部67は、絶縁層10の端面24を覆っている。また、第1樹脂膜62の第2部分64は、基板2の第2面4側において、第2面4から突出するように延び、後述する第2樹脂膜69の端面70を覆う端部68を有している。
また、第1樹脂膜62は、第1部分63および第2部分64共に同一の樹脂材料からなり、具体的には、感光性樹脂からなる。感光性樹脂としては、たとえば、感光性エポキシ樹脂、感光性アクリル樹脂、感光性ポリイミド樹脂等の公知の感光性樹脂を適用することができ、この実施形態では、感光性エポキシ樹脂が使用されている。なお、この実施形態では、第1樹脂膜62は、単層の膜で構成されているが、感光性樹脂を複数積層することによって複数層の膜で構成されていてもよい。
一方、基板2の第2面4には、第2樹脂膜69が形成されている。第2樹脂膜69は、基板2の第2面4の全域を覆い、基板2の第3面5と面一な端面70を有している。第2樹脂膜69の端面70は、第1樹脂膜62に覆われている。また、第2樹脂膜69は、第1樹脂膜62とは異なる材料からなり、具体的には、エポキシ樹脂(フィラー入り)、ポリイミド等からなる。
図10A〜図10Iは、図9に示すチップ部品61の製造工程の一部を工程順に示す図である。この製造方法では、複数のチップ部品61が同時に形成されるが、図10A〜図10Iでは、便宜上、2個のチップ部品61が形成される領域だけが示されている。
まず、図10Aを参照して、ベース基板32が準備される。ベース基板32は、基板2の第1面3および第2面4に対応する第1面33および第2面34を有している。ベース基板32の第1面33に、複数の部品形成領域35が設定される。
複数の部品形成領域35は、それぞれ、チップ部品61に対応した領域であり、境界領域36によって区画される。ベース基板32に対して所定の処理を実行した後、部品形成領域35の周縁(つまり、境界領域36)に沿ってベース基板32が切断される。
ベース基板32の準備後、表面絶縁膜6が、ベース基板32の第1面33の上に形成される。表面絶縁膜6は、熱酸化処理またはCVD(Chemical Vapor Deposition:化学気相成長)法によって形成されてもよい。熱酸化処理では、ベース基板32の第1面33が酸化される。CVD法では、ベース基板32の第1面33の上に絶縁材料が堆積される。
次に、図10Bを参照して、機能素子9が、複数の部品形成領域35にそれぞれ形成される。本実施形態では、機能素子9が表面絶縁膜6の上に形成された例が示されている。図10Bでは、機能素子9を、クロスハッチングによって省略して示している。
また、第1電極膜7および第2電極膜8が、表面絶縁膜6の上に形成される。第1電極膜7および第2電極膜8は、機能素子9に電気的に接続されるように、複数の部品形成領域35にそれぞれ形成される。
この工程では、まず、第1電極膜7および第2電極膜8の基礎となるベース電極膜が表面絶縁膜6の上に形成される。ベース電極膜は、スパッタ法によって形成されてもよい。次に、マスクを介するエッチングによって、ベース電極膜の不要な部分が除去される。これにより、第1電極膜7および第2電極膜8が形成される。
次に、図10Cを参照して、第1絶縁膜11が、表面絶縁膜6の上に形成される。第1絶縁膜11は、第1電極膜7、第2電極膜8および機能素子9を被覆するように形成される。第1絶縁膜11は、CVD法によって形成されてもよい。
次に、第2絶縁膜12が、第1絶縁膜11の上に形成される。第2絶縁膜12は、たとえば、感光性ポリイミド樹脂を第1絶縁膜11に塗布することによって形成されてもよい。これにより、第1絶縁膜11および第2絶縁膜12を含む絶縁層10が形成される。
次に、複数の開口37,38,39が、第2絶縁膜12に形成される。複数の開口37,38,39は、第2絶縁膜12を選択的に露光・現像することによって形成される。開口37は、境界領域36に対応する開口を有している。開口38は、第1開口13に対応する開口を有している。開口39は、第2開口14に対応する開口を有している。
次に、図10Dを参照して、第1絶縁膜11の不要な部分が除去される。第1絶縁膜11の不要な部分は、第2絶縁膜12をマスクとするエッチングによって除去される。これにより、境界領域36を露出させる開口40、第1開口13および第2開口14が絶縁層10に形成される。
次に、図10Eを参照して、第1外部電極15および第2外部電極17が形成される。この工程では、第1開口13から露出する第1電極膜7の上にNi膜、Pd膜およびAu膜が順に形成される。また、第2開口14から露出する第2電極膜8の上にNi膜、Pd膜およびAu膜が順に形成される。Ni膜、Pd膜およびAu膜は、電解めっき法によってそれぞれ形成されてもよい。
次に、図10Fを参照して、ベース基板32を支持するための本発明の支持部材の一例としての支持テープ71が、複数の部品形成領域35を一体的に覆うようにベース基板32の第1面33側に貼着される。支持テープ71は、たとえば、ポリオレフィン製の基材72と、基材72上に形成され、第2樹脂膜69の材料からなる樹脂膜73とを含んでいてもよい。樹脂膜73は、粘着性を有していてもよい。
次に、図10Gを参照して、ベース基板32の不要な部分が除去される。より具体的には、境界領域36上のベース基板32の不要な部分が、エッチングによって選択的に除去される。エッチングは、異方性エッチング(たとえば、RIE(Reactive Ion Etching:反応性イオンエッチング)であってもよい。そして、ベース基板32の不要な部分の除去後、さらに、エッチングによって、境界領域36上の樹脂膜73が選択的に除去される。
これにより、境界領域36に沿ってベース基板32が切断されて、複数の基板2の個片が切り出される。ベース基板32において、第1面33および第2面34は、基板2の第1面3および第2面4となる。また、樹脂膜73のベース基板32の第2面4上の部分は、第2樹脂膜69となる。この際、切り出された複数の基板2の整列状態は、各基板2が第2樹脂膜69を介して基材72に接着していることによって維持され、隣り合う基板2の間に溝74が形成される。
次に、図10Hを参照して、基板2の第1面3側から感光性樹脂75が塗布される。感光性樹脂75は、基板2の第1面3側および溝74の内面(基板2の第3面5および境界領域36における基材72の表面)を覆う。なお、感光性樹脂75としては、ネガ型、ポジ型のいずれであってもよく、また、液状感光性樹脂であってもよいし、フィルム状感光性樹脂(たとえば、ドライフィルムレジスト等)であってもよい。
次に、図10Iを参照して、感光性樹脂75が選択的に露光・現像されることによって、感光性樹脂75に第1開口65および第2開口66が形成される。
その後は、たとえば、溝74に沿ってダイシングブレードが挿入されることによって、境界領域36上の感光性樹脂75が切断されて、第1樹脂膜62が形成される。そして、基板2と支持テープ71とが分離(たとえば、冷凍分離)されることによって、各チップ部品61が得られる。
以上、この実施形態に係るチップ部品61によれば、基板2の第2面4と第3面5との角部22が第1樹脂膜62および第2樹脂膜69で覆われるため、当該角部22の絶縁性を向上させることができる。その結果、複数のチップ部品61を並べてフリップチップ実装したときに、隣り合うチップ部品61の角部22同士が接触して短絡することを防止することができる。また、絶縁性を付与するための膜が樹脂膜であるため、高い機械的強度を確保することができる。
また、第2樹脂膜69は、図10Gを参照して、支持テープ71の粘着剤(樹脂膜)を利用して形成され、第1樹脂膜62は、図10Hを参照して、感光性樹脂75の塗布によって形成される。このような簡単な工程で第1樹脂膜62および第2樹脂膜69を形成できるため、工程が複雑化しなくて済む。
次に、機能素子9の具体的な形態例について説明する。チップ部品1において、前述の機能素子9は、抵抗R、コンデンサC、コイルLまたはダイオードDのうちの少なくとも1種を含むことができる。
以下、機能素子9が抵抗Rを含む第1形態例、機能素子9がコンデンサCを含む第2形態例、機能素子9がコイルLを含む第3形態例、および、機能素子9がダイオードDを含む第4形態例について順に説明する。
図11は、図1および図2のチップ部品1の内部構造を示す平面図であって、機能素子9の第1形態例を説明するための図である。図12は、図11のXII-XII断面を示す断面図であって、フェイスダウン姿勢のチップ部品1を示す図である。本形態例において、前述の実施形態と同一または類似の要素には、前述の実施形態と同一の符号を付し、その説明を省略する。
図11および図12を参照して、チップ部品1は、抵抗Rを機能素子9として含む。抵抗Rは、表面絶縁膜6の上に形成されている。抵抗Rは、第1電極膜7および第2電極膜8の間の領域に形成されている。
抵抗Rは、第1電極膜7および第2電極膜8に電気的に接続されている。より具体的には、抵抗Rは、第1電極膜7および第2電極膜8の間の領域に形成された抵抗導電体膜76を含む。
図11では、帯状に延びる抵抗導電体膜76が、葛折り状に引き回されている例が示されている。抵抗導電体膜76は、第1電極膜7および第2電極膜8の間の領域を、直線状に延びていてもよい。
抵抗導電体膜76は、銅の抵抗率よりも高い抵抗率を有する金属材料によって形成されていることが好ましい。抵抗導電体膜76は、Ti膜またはTiN膜によって形成されていてもよい。抵抗導電体膜76は、Ti膜およびTi膜の上に形成されたTiN膜を含む積層構造を有していてもよい。
図13は、図1および図2のチップ部品1の内部構造を示す平面図であって、機能素子9の第2形態例を説明するための図である。図14は、図13のXIV-XIV断面を示す断面図であって、フェイスダウン姿勢のチップ部品1を示す図である。本形態例において、前述の実施形態と同一または類似の要素には、前述の実施形態と同一の符号を付し、その説明を省略する。
図13および図14を参照して、チップ部品1は、コンデンサCを機能素子9として含む。コンデンサCは、表面絶縁膜6の上に形成されている。コンデンサCは、第1電極膜7および第2電極膜8の間の領域に形成されている。コンデンサCは、第1電極膜7および第2電極膜8に電気的に接続されている。
コンデンサCは、より具体的には、第1電極膜77、誘電体膜78および第2電極膜79が、表面絶縁膜6側からこの順に積層された積層構造を有している。
第1電極膜77は、表面絶縁膜6の上に形成されている。第1電極膜77は、第1電極膜7に電気的に接続されている。より具体的には、第1電極膜77は、第1電極膜7から第2電極膜8側に向けて引き出された引き出し電極膜として、第1電極膜7と一体的に形成されている。
誘電体膜78は、第1電極膜77の上に形成されている。誘電体膜78は、表面絶縁膜6も被覆している。
第2電極膜79は、誘電体膜78の上に形成されている。第2電極膜79は、第2電極膜8に電気的に接続されている。より具体的には、第2電極膜8は、第2電極膜79と共に誘電体膜78の上に形成されている。第2電極膜79は、第2電極膜8から第1電極膜7側に向けて引き出された引き出し電極膜として、第2電極膜8と一体的に形成されている。
図15は、図1および図2のチップ部品1の内部構造を示す平面図であって、機能素子9の第3形態例を説明するための図である。図16は、図15のXVI-XVI断面を示す断面図であって、フェイスダウン姿勢のチップ部品1を示す図である。本形態例において、前述の実施形態と同一または類似の要素には、前述の実施形態と同一の符号を付し、その説明を省略する。
図15および図16を参照して、チップ部品1は、機能素子9としてコイルLを含む。コイルLは、表面絶縁膜6の上に形成されている。コイルLは、第1電極膜7および第2電極膜8の間の領域に形成されている。コイルLは、第1電極膜7および第2電極膜8に電気的に接続されている。
コイルLは、より具体的には、平面視螺旋状のコイル導電体膜80を含む。コイル導電体膜80は、外側コイルエンド81、および、内側コイルエンド82を含む。外側コイルエンド81は、螺旋の最外周に位置している。内側コイルエンド82は、螺旋の中心部に位置している。
表面絶縁膜6の上には、第1接続電極膜83が形成されている。第1接続電極膜83は、第1電極膜7および外側コイルエンド81に接続されている。
表面絶縁膜6の上には、コイル用絶縁膜84が形成されている。コイル用絶縁膜84は、第1電極膜7、コイル導電体膜80および第1接続電極膜83を被覆している。コイル用絶縁膜84には、コンタクト孔85が形成されている。コンタクト孔85は、コイル導電体膜80の内側コイルエンド82を露出させている。
第2電極膜8は、コイル用絶縁膜84の上に形成されている。第2電極膜8は、第2接続電極膜86を介して、コイル導電体膜80の内側コイルエンド82に接続されている。
第2接続電極膜86は、第2電極膜8からコンタクト孔85に向けて引き出されている。第2接続電極膜86は、コイル用絶縁膜84の上からコンタクト孔85に入り込んでいる。第2接続電極膜86は、コンタクト孔85内において、コイル導電体膜80の内側コイルエンド82に電気的に接続されている。
図17は、図1および図1のチップ部品1の内部構造を示す平面図であって、機能素子9の第4形態例を説明するための図である。図18は、図17に示すXVIII-XVIII断面を示す断面図であって、フェイスダウン姿勢のチップ部品1を示す図である。本形態例において、前述の実施形態と同一または類似の要素には、前述の実施形態と同一の符号を付し、その説明を省略する。
図17および図18を参照して、チップ部品1は、ダイオードDを機能素子9として含む。図17および図18では、ダイオードDが、双方向ツェナーダイオードである例が示されている。
チップ部品1は、シリコン基板である基板2を含む。チップ部品1は、p型の第1不純物領域87および複数の第2不純物領域88A,88Bを含む。第1不純物領域87は、基板2の第1面3の表層部に形成されている。複数の第2不純物領域88A,88Bは、第1不純物領域87の表層部に形成されている。
p型の第1不純物領域87は、より具体的には、基板2の第1面3の表層部から基板2の第2面4の表層部に亘って一様に形成されている。これにより、p型の導電型が、基板2の全域に対して付与されている。
複数の第2不純物領域88A,88Bは、第1電極膜7および第2電極膜8が対向する対向領域において、中央部に形成されている。複数の第2不純物領域88A,88Bは、第1電極膜7および第2電極膜8が対向する対向方向の直交方向(つまり、基板2の短手方向)に沿って互いに間隔を空けて形成されている。
複数の第2不純物領域88A,88Bは、第1電極膜7に電気的に接続された第2不純物領域88Aと、第2電極膜8に電気的に接続された第2不純物領域88Bとを含む。複数の第2不純物領域88Aおよび複数の第2不純物領域88Bは、前記直交方向に沿って交互に配列されている。
複数の第2不純物領域88A,88Bは、いずれも、平面視において前記対向方向に沿って延びる長方形状に形成されている。複数の第2不純物領域88A,88Bは、ほぼ同一の深さおよびほぼ同一の不純物濃度でそれぞれ形成されている。
表面絶縁膜6は、複数の第2不純物領域88A,88Bを被覆している。表面絶縁膜6には、複数の第1コンタクト孔89および複数の第2コンタクト孔90が形成されている。複数の第1コンタクト孔89は、第2不純物領域88Aをそれぞれ露出させている。複数の第2コンタクト孔90は、第2不純物領域88Bをそれぞれ露出させている。
表面絶縁膜6の上には、複数の第1引き出し電極膜91および複数の第2引き出し電極膜92が形成されている。複数の第1引き出し電極膜91および複数の第2引き出し電極膜92は、互いに噛合う櫛歯形状に形成されている。
複数の第1引き出し電極膜91は、一対一対応の関係で複数の第2不純物領域88Aに電気的に接続されている。より具体的には、各第1引き出し電極膜91は、一対一対応の関係で各第2不純物領域88Aを被覆するように、第1電極膜7から第2電極膜8に向けて引き出されている。各第1引き出し電極膜91は、平面視において帯状に形成されている。
各第1引き出し電極膜91は、表面絶縁膜6の上から第1コンタクト孔89に入り込んでいる。各第1引き出し電極膜91は、第1コンタクト孔89内において、第2不純物領域88Aに電気的に接続されている。
複数の第2引き出し電極膜92は、一対一対応の関係で複数の第2不純物領域88Bに電気的に接続されている。より具体的には、複数の第2引き出し電極膜92は、それぞれ、一対一対応の関係で複数の第2不純物領域88Bを被覆するように、第2電極膜8から第1電極膜7に向けて帯状に引き出されている。
各第2引き出し電極膜92は、表面絶縁膜6の上から第2コンタクト孔90に入り込んでいる。各第2引き出し電極膜92は、第2コンタクト孔90内において、第2不純物領域88Aに電気的に接続されている。
ダイオードDは、第1不純物領域87(基板2)および第2不純物領域88A,88Bの間の領域に形成されたpn接合部を含む。つまり、ダイオードDは、第1不純物領域87をアノードとし、第2不純物領域88A,88Bをカソードとする複数の双方向ツェナーダイオード要素Delを含む。
複数の双方向ツェナーダイオード要素Delは、より具体的には、基板2の短手方向に互いに隣り合って形成された第1ツェナーダイオードDZ1および第2ツェナーダイオードDZ2を含む。
第1ツェナーダイオードDZ1は、第1不純物領域87(基板2)および第2不純物領域88Aのpn接合部によって形成されている。第2ツェナーダイオードDZ2は、第1不純物領域87(基板2)および第2不純物領域88Bのpn接合部によって形成されている。第1ツェナーダイオードDZ1および第2ツェナーダイオードDZ2は、第1不純物領域87(基板2)を介して電気的に接続されている。
これら複数の双方向ツェナーダイオード要素Delによって構成された1つの双方向ツェナーダイオードによって、ダイオードDが形成されている。
以上、機能素子9の具体的な構造を、第1形態例〜第4形態例を用いて説明したが、機能素子9は、第1形態例〜第4形態の各構造が任意に組み合わされた複合型の構造を有し得る。
たとえば、複数の機能素子9が、第1電極膜7および第2電極膜8の間の領域において、基板2の第1面3に平行な方向に沿って互いに隣り合って形成されていてもよい。また、複数の機能素子9が、第1電極膜7および第2電極膜8の間の領域において、基板2の第1面3の法線方向に積層配置されていてもよい。
複数の機能素子9は、抵抗R、コンデンサC、コイルLまたはダイオードDのうちの少なくとも1種を、それぞれ含んでいてもよい。複数の機能素子9は、互いに共通の機能素子を含んでいてもよいし、互いに異なる機能素子を含んでいてもよい。
以上、本発明の実施形態について説明したが、本発明は、他の形態で実施することもできる。
たとえば、前述の実施形態において、基板2は、半導体基板であってもよい。半導体基板は、シリコン基板であってもよい。基板2が半導体基板(シリコン基板)からなる場合、シリコン酸化膜によって前述の表面絶縁膜6を形成できる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
1 チップ部品
2 基板
3 第1面
4 第2面
5 第3面
9 機能素子
10 絶縁層
15 第1外部電極
17 第2外部電極
19 樹脂膜
20 第1部分
21 第2部分
22 角部
23 端部
25 回路モジュール
26 実装基板
27 配線
32 ベース基板
33 第1面
34 第2面
35 部品形成領域
43 溝
44 第3面
45 支持テープ
49 感光性樹脂
51 チップ部品
52 端部
61 チップ部品
62 第1樹脂膜
65 第1開口
66 第2開口
69 第2樹脂膜
71 支持テープ
73 樹脂膜
75 感光性樹脂
R 抵抗
C コンデンサ
L コイル
D ダイオード

Claims (16)

  1. 第1面、その反対側の第2面、および前記第1面と前記第2面とを接続する第3面を有する基板と、
    前記基板の前記第1面に形成された機能素子と、
    前記基板の前記第1面上に形成され、前記機能素子に電気的に接続された外部電極と、
    前記基板の前記第2面および前記第3面を一体的に覆うように形成された感光性樹脂からなる樹脂膜とを含む、チップ部品。
  2. 前記樹脂膜は、前記第2面上の第1部分と、前記第3面上の第2部分とを含み、
    前記樹脂膜の前記第2部分は、前記樹脂膜の前記第2部分よりも大きい厚さを有している、請求項1に記載のチップ部品。
  3. 前記基板の前記第1面上に形成され、前記外部電極が選択的に露出している絶縁層を含み、
    前記樹脂膜は、前記基板の前記第3面に沿って延び、前記絶縁層と面一に形成された端部を有している、請求項1または2に記載のチップ部品。
  4. 前記基板の前記第1面上に形成され、前記外部電極が選択的に露出している絶縁層を含み、
    前記樹脂膜は、前記基板の前記第3面に沿って延び、前記絶縁層に対して突出した端部を有している、請求項1または2に記載のチップ部品。
  5. 第1面、その反対側の第2面、および前記第1面と前記第2面とを接続する第3面を有する基板と、
    前記基板の前記第1面に形成された機能素子と、
    前記基板の前記第1面上に形成され、前記機能素子に電気的に接続された電極と、
    前記外部電極を選択的に露出させる開口を有し、前記基板の前記第1面および前記第3面を一体的に覆うように形成された感光性樹脂からなる第1樹脂膜と、
    前記基板の前記第2面を覆うように形成された第2樹脂膜とを含む、チップ部品。
  6. 前記第1樹脂膜および前記第2樹脂膜は、互いに異なる樹脂材料からなる、請求項5に記載のチップ部品。
  7. 前記感光性樹脂は、感光性エポキシ樹脂を含む、請求項1〜6のいずれか一項に記載のチップ部品。
  8. 前記電極は全体的に、前記基板の前記第1面の周縁で区画される領域の内側に形成されている、請求項1〜7のいずれか一項に記載のチップ部品。
  9. 前記基板の前記第2面は、研削面または研磨面である、請求項1〜8のいずれか一項に記載のチップ部品。
  10. 前記機能素子は、抵抗、コンデンサ、コイルまたはダイオードのうちの少なくとも一種を含む、請求項1〜9のいずれか一項に記載のチップ部品。
  11. 前記基板は、シリコン基板を含む、請求項1〜10のいずれか一項に記載のチップ部品。
  12. 配線が形成された実装面を有する実装基板と、
    前記外部電極が前記配線に電気的に接続されるように、前記基板の前記第1面を前記実装基板の前記実装面に対向させた状態で前記実装基板の前記実装面に配置された、請求項1〜11のいずれか一項に記載のチップ部品とを含む、回路モジュール。
  13. 機能素子が形成された第1面、その反対側の第2面、および前記第1面と前記第2面とを接続する第3面を有し、前記機能素子に電気的に接続された外部電極を有する基板を準備する工程と、
    前記基板の前記第1面を下方に向けた状態で、前記基板の前記第2面側から感光性樹脂を塗布する工程と、
    前記感光性樹脂を選択的に露光し、現像することによってすることによって、前記基板の前記第2面および前記第3面を一体的に覆う前記感光性樹脂からなる樹脂膜を形成する工程とを含む、チップ部品の製造方法。
  14. 前記基板を準備する工程は、
    複数の部品形成領域が形成された前記第1面およびその反対側の前記第2面を有するベース基板の各前記部品形成領域に機能素子を形成する工程と、
    各前記機能素子に電気的に接続されるように前記外部電極を形成する工程と、
    各前記部品形成領域の周縁に沿って、前記第1面から前記第2面に向かって前記ベース基板を選択的に除去することによって、内面として前記第3面を有し、各前記部品形成領域を区画する溝を形成する工程と、
    前記複数の部品形成領域を一体的に覆うように、前記ベース基板の前記第1面に支持部材を付着させる工程と、
    前記支持部材で前記ベース基板を支持した状態で、前記溝に連通するまで前記ベース基板を前記第2面側から除去することによって、前記ベース基板を複数の前記基板に分割する工程とを含み、
    前記感光性樹脂を塗布する工程は、前記複数の前記基板が前記支持部材で支持された状態で、前記基板の前記第2面側から感光性樹脂を塗布する工程を含む、請求項13に記載のチップ部品の製造方法。
  15. 機能素子が形成された第1面、その反対側の第2面、および前記第1面と前記第2面とを接続する第3面を有し、前記機能素子に電気的に接続された外部電極を有する基板を準備する工程と、
    前記基板の前記第2面を下方に向けた状態で、前記基板の前記第1面側から感光性樹脂を塗布する工程と、
    前記感光性樹脂を選択的に露光し、現像することによってすることによって、前記基板の前記第1面および前記第3面を一体的に覆い、前記外部電極を選択的に露出させる開口を有する前記感光性樹脂からなる第1樹脂膜を形成する工程と、
    前記基板の前記第2面を覆うように第2樹脂膜を形成する工程とを含む、チップ部品の製造方法。
  16. 複数の部品形成領域が形成された前記第1面およびその反対側の前記第2面を有するベース基板の各前記部品形成領域に機能素子を形成する工程と、
    各前記機能素子に電気的に接続されるように前記外部電極を形成する工程と、
    前記第2樹脂膜の材料からなる樹脂膜を表面に有する支持部材を、前記ベース基板の前記第2面が前記樹脂膜で覆われるように、前記ベース基板の前記第2面に付着させる工程と、
    各前記部品形成領域の周縁に沿って、前記第1面から前記第2面に向かって前記ベース基板を除去し、前記支持部材の前記樹脂膜を除去することによって、前記ベース基板を複数の前記基板に分割すると共に、各前記基板の前記第2面に前記樹脂膜からなる前記第2樹脂膜を形成する工程とを実行することによって、前記基板を準備する工程と前記第2樹脂膜を形成する工程とが並行して行われ、
    前記感光性樹脂を塗布する工程は、前記複数の前記基板が前記支持部材で支持された状態で、前記基板の前記第1面側から感光性樹脂を塗布する工程を含む、請求項15に記載のチップ部品の製造方法。
JP2018049693A 2018-03-16 2018-03-16 チップ部品およびチップ部品の製造方法 Active JP7099838B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018049693A JP7099838B2 (ja) 2018-03-16 2018-03-16 チップ部品およびチップ部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018049693A JP7099838B2 (ja) 2018-03-16 2018-03-16 チップ部品およびチップ部品の製造方法

Publications (2)

Publication Number Publication Date
JP2019161170A true JP2019161170A (ja) 2019-09-19
JP7099838B2 JP7099838B2 (ja) 2022-07-12

Family

ID=67995227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018049693A Active JP7099838B2 (ja) 2018-03-16 2018-03-16 チップ部品およびチップ部品の製造方法

Country Status (1)

Country Link
JP (1) JP7099838B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114617A (ja) * 1998-10-05 2000-04-21 Asahi Kasei Denshi Kk 小型磁電変換素子とその製造方法
JP2002134662A (ja) * 2000-10-30 2002-05-10 Matsushita Electric Ind Co Ltd チップ型半導体装置及びその製造方法
JP2005073219A (ja) * 2003-08-20 2005-03-17 Samsung Electro Mech Co Ltd 表面弾性波フィルターパッケージの製造方法及びそれに用いるパッケージシート
JP2008141021A (ja) * 2006-12-01 2008-06-19 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
JP2009277883A (ja) * 2008-05-14 2009-11-26 Sharp Corp 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
US20160141217A1 (en) * 2014-11-17 2016-05-19 Siliconware Precision Industries Co., Ltd. Electronic package and fabrication method thereof
JP2018026410A (ja) * 2016-08-08 2018-02-15 ローム株式会社 チップ部品およびその製造方法、ならびに、チップ部品を備えた回路モジュール

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114617A (ja) * 1998-10-05 2000-04-21 Asahi Kasei Denshi Kk 小型磁電変換素子とその製造方法
JP2002134662A (ja) * 2000-10-30 2002-05-10 Matsushita Electric Ind Co Ltd チップ型半導体装置及びその製造方法
JP2005073219A (ja) * 2003-08-20 2005-03-17 Samsung Electro Mech Co Ltd 表面弾性波フィルターパッケージの製造方法及びそれに用いるパッケージシート
JP2008141021A (ja) * 2006-12-01 2008-06-19 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
JP2009277883A (ja) * 2008-05-14 2009-11-26 Sharp Corp 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
US20160141217A1 (en) * 2014-11-17 2016-05-19 Siliconware Precision Industries Co., Ltd. Electronic package and fabrication method thereof
JP2018026410A (ja) * 2016-08-08 2018-02-15 ローム株式会社 チップ部品およびその製造方法、ならびに、チップ部品を備えた回路モジュール

Also Published As

Publication number Publication date
JP7099838B2 (ja) 2022-07-12

Similar Documents

Publication Publication Date Title
JP4143345B2 (ja) チップ積層型パッケージ素子及びその製造方法
CN106206625B (zh) 一种芯片尺寸等级的感测芯片封装体及其制造方法
JP6606331B2 (ja) 電子装置
JP2007053149A (ja) 半導体ウエハ及びその製造方法
JP6547932B2 (ja) チップ部品およびその製造方法、ならびに当該チップ部品を備えた回路アセンブリおよび電子機器
JP5813227B2 (ja) 電子デバイスの製造方法
JP6041731B2 (ja) インターポーザ、及び電子部品パッケージ
US20200211945A1 (en) Wiring structure and method for manufacturing the same
JP2019186344A (ja) 電子部品およびその製造方法
TWI651741B (zh) 附電容器之半導體裝置
JP2017195321A (ja) チップコンデンサ
JP2012138595A (ja) 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP2017195322A (ja) チップコンデンサ
TW202022580A (zh) 觸控面板及其製造方法
JP2015130492A (ja) 半導体モジュール
US10163775B2 (en) Electronic device
JP7099838B2 (ja) チップ部品およびチップ部品の製造方法
JP2013062296A (ja) 配線基板、及び半導体パッケージ
US20210143074A1 (en) Chip component and method of manufacturing the same
US10651374B2 (en) Semiconductor device, and method for manufacturing the same
US11367676B2 (en) Semiconductor device packages including redistribution layer and method for manufacturing the same
JP6562161B2 (ja) 薄膜デバイスおよび薄膜デバイスの製造方法
JP7150571B2 (ja) チップコンデンサおよびチップコンデンサの製造方法
US9698092B2 (en) Electronic device
WO2021117345A1 (ja) チップ部品およびチップ部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220630

R150 Certificate of patent or registration of utility model

Ref document number: 7099838

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150