CN101582416A - 电子元件晶片模块及其制造方法 - Google Patents

电子元件晶片模块及其制造方法 Download PDF

Info

Publication number
CN101582416A
CN101582416A CNA2009101408479A CN200910140847A CN101582416A CN 101582416 A CN101582416 A CN 101582416A CN A2009101408479 A CNA2009101408479 A CN A2009101408479A CN 200910140847 A CN200910140847 A CN 200910140847A CN 101582416 A CN101582416 A CN 101582416A
Authority
CN
China
Prior art keywords
electronic component
component wafer
groove
hole
wafer module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009101408479A
Other languages
English (en)
Inventor
井田彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101582416A publication Critical patent/CN101582416A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及电子元件晶片模块和电子元件晶片模块的制造方法、电子元件模块和电子信息装置。提供一种电子元件晶片模块，并且该模块包括：电子元件晶片，其中多个电子元件提供在前表面一侧上并且布线提供在背表面一侧上；以及通过树脂粘合层粘合的与电子元件晶片的前表面一侧相对的支撑衬底，其中：沿着相邻电子元件之间的切割线形成用于切割的沟槽，从背表面穿过电子元件晶片；和在包括通孔的电子元件晶片的背表面上形成用来使半导体层与背表面上的布线绝缘的绝缘膜，并且该绝缘膜至少形成在沟槽的侧壁上。

Description

电子元件晶片模块及其制造方法
该非临时申请基于35U.S.C.§119(a)要求2008年5月14日在日本提交的专利申请No.2008-127767的优先权，该专利申请的全部内容在此引入以供参考。
技术领域
本发明涉及：一种电子元件晶片模块，其中设置有多个电子元件的电子元件晶片的表面与支撑衬底彼此层叠；一种用于制造该电子元件晶片模块的方法；一种电子元件模块，其中每个单独的块是通过对每个电子元件切割电子元件晶片模块制成的；以及一种具有该电子元件模块作为其图像捕捉部中使用的图像输入装置的电子信息装置，例如数字照相机(例如，数字摄像机和数字静止照相机)、图像输入照相机、扫描仪、传真机和配备摄像头的蜂窝电话装置。
背景技术
近年来，对电子元件模块的尺寸减小和变薄的需求日益增加，包括对照相机模块(传感器模块)等的这些需求，其中每个单独的块是通过切割具有多个层叠在其中的衬底(例如半导体衬底、玻璃衬底和透镜衬底)的电子元件晶片模块制成的。由此，普遍的做法是通过层叠多个衬底来增加封装密度。此外，在图像传感器中，为了抑制在平面方向上用于引线接合的封装底面积的增大以实现真实芯片尺寸封装，保持兴趣关注的是形成通孔电极的技术，该通孔电极从形成在电子元件模块芯片表面上的电极垫穿过半导体衬底(电子元件晶片)，以连接布线到半导体衬底的背表面。在参考文献1和2中论述了这种技术。
参考文献1公开了具有通孔电极的BGA(球栅阵列)型半导体设备及其制造方法。在参考文献1中，形成通孔电极和布线层，其中通孔电极从半导体衬底的背表面到达形成在半导体衬底前表面上的垫电极，并且随后，半导体衬底和支撑衬底彼此层叠。最后，为每个电子元件(为每个半导体设备)切割半导体衬底和支撑衬底，以将它们分离成多个半导体芯片。
在下文中，参考图28，将具体描述在形成通孔电极之后通过分割半导体衬底制造多个半导体芯片的方法。
图28是在参考文献1中公开的、包括常规通孔电极的半导体晶片模块的电极部和切割区附近的纵向截面图。
如图28所示，通常在半导体衬底101(半导体晶片)的表面(下表面)上形成绝缘膜102，并且在其上形成金属布线层103。金属布线层103包括形成在其中的电极垫，用来输入和输出半导体设备的信号。在该电极垫区中形成通孔电极。此外，在金属布线层103上形成粘合层104，粘合层104由氧化膜、氮化膜等形成作为保护膜。此外，支撑衬底105(例如，玻璃衬底)被层叠在粘合层104上，用来加固半导体衬底101。
在半导体衬底101中，在由金属布线层103组成的电极垫的正下方形成通孔，并用这种方式形成绝缘膜106，以覆盖通孔的侧面和部分底部以及半导体衬底101的背表面。在通孔底部的电极垫和半导体衬底101的背表面之间形成导电层107，并且通孔中的导电层107用作通孔电极107a。在半导体衬底101的背表面中，导电层107和通孔电极107a用保护膜108覆盖和保护，并且与外部连接端子109对应的保护膜108的位置被。通过这种结构，半导体衬底101背表面的导电层107电连接到外部连接端子109。结果，在存在于半导体衬底101的前表面上的电极垫(金属布线103)和存在于背表面上的外部连接端子109之间通过导电层107形成了电连接。最后，将切割线区中的半导体衬底101和支撑衬底105分割开，并分别形成该多个半导体芯片。
另一方面，对小照相机模块(以蜂窝电话装置为代表)的进一步尺寸减小和变薄的需求日益增加。例如，参考文献2公开了一种固态图像捕捉装置，其中采用了制造通孔电极的方法和通孔电极。
根据参考文献2，玻璃衬底作为支撑衬底被粘附在电子元件晶片(半导体衬底，例如硅晶片)的前表面一侧上，该电子元件晶片被提供有多个固态图像捕捉元件，每个固态图像捕捉元件都具有形成在其前表面的中心部分的图像捕捉区和形成在其外围部分中的电极垫。接下来，从硅晶片的背表面形成通路孔以到达该电极垫，并且同时形成沟槽，该沟槽沿着切割线的中心延伸并从背表面穿过硅晶片。随后，利用包括热处理工艺的各种工艺，在硅晶片的背表面上形成缓冲层、布线层、焊剂掩模和焊球。最后，通过切割，将由支撑衬底支撑的硅晶片分成单独的硅芯片，每个硅芯片都包括固态图像捕捉元件。
如上所述，为了实现包括固态图像捕捉元件以及存储器的各种装置的尺寸减小和变薄，对包括通孔电极的半导体设备和通孔电极形成工艺给予了广泛的关注。参考文献1和2都包括分割电子元件晶片(半导体衬底)以为每个电子元件制造单独的块的最终工艺。
图29是在参考文献2中公开的、包括常规通孔电极的半导体晶片模块的电极部和切割区附近的纵向截面图。
如图29所示，当切割电子元件晶片模块制造电子元件模块时，沿着切割线区DL形成沟槽202(＝通路孔)，同时形成通孔201(＝通路孔)。随后，还在沟槽202的侧壁上形成在通孔201上方的绝缘膜203。
最后，通过沿着切割线区DL的分割，形成多个单独的电子元件模块。在图29中，形成通路孔201，其从作为电子元件晶片的硅晶片204的背表面延伸到垫电极205，并且同时形成沟槽202，沟槽202沿着切割线中心DS延伸并从该背表面穿过硅晶片204，使得树脂粘合层206和玻璃衬底207被切开，以形成单独的电子元件模块。
参考文献1：日本特许公开No.2006-32699
参考文献2：日本特许公开No.2005-235859
发明内容
上述的常规技术需要最后切割半导体衬底和支撑衬底，或者可选地切割支撑衬底，以制造单独的半导体设备(电子元件)。这会产生一个问题，暴露了包括半导体衬底和支撑衬底的金属布线的截面。由于这个问题，非常难以制造可靠的半导体芯片。更明确地说，非常难以制造包括具有良好防潮性的通孔电极的半导体芯片。
在参考文献1中，需要切割半导体衬底(半导体晶片)101和支撑衬底105两者，以分别形成具有通孔电极107a的半导体设备(电子元件)。为此，需要为半导体衬底101使用切割刀片并且为支撑衬底105使用另一个切割刀片来分别切割它们。例如，如果支撑衬底105由玻璃衬底形成，就非常难用相同的刀片切割半导体衬底101和玻璃衬底(支撑衬底105)。此外，这会引起一个问题，金属布线层103暴露在半导体衬底101和支撑衬底105的截面上，这使得切割麻烦，并且使得难以实现具有良好防潮性的半导体设备(电子元件模块)。
在参考文献2中，形成了从作为电子元件晶片(半导体衬底)的硅晶片204的背表面延伸到垫电极205的通路孔201，并同时形成了沿着切割线中心DS延伸并从背表面穿过硅晶片204的沟槽202。与根据参考文献1的方法相比，可以仅通过切割作为支撑衬底的玻璃衬底207，来单独分开电子元件模块，由此具有减少工作量的优点。然而，与上述根据参考文献1的方法类似，会产生暴露硅晶片204和玻璃衬底207的截面的问题，尤其是暴露金属布线层208，金属布线层208连接到其中掩埋通路孔201的导体。因此，与上述根据参考文献1的方法类似，会产生难以实现具有良好防潮性的电子元件模块的问题。
如上所述，为了分别形成具有通孔的半导体设备，需要切割半导体衬底和支撑衬底两者，或者可选地切割支撑衬底。无论哪种方式，金属布线层都暴露在半导体衬底和支撑衬底的粘合截面上，由于表面上的湿气，会有腐蚀和渗漏的风险。
本发明旨在解决上述常规问题。本发明的目的是提供一种电子元件晶片模块，其中通孔电极具有高的防潮性；提供一种制造该电子元件晶片模块的方法；提供一种电子元件模块，其中每个单独块是通过切割该电子元件晶片模块而分别形成的；以及提供一种电子信息装置，例如配备摄像头的蜂窝电话装置，其具有该电子元件模块作为在其图像捕捉部中使用的图像输入装置。
根据本发明的电子元件晶片模块，包括：电子元件晶片，其中多个电子元件提供在前表面一侧上，并且布线提供在背表面一侧上，通过穿过这两个表面的通孔将布线电连接到前表面一侧上的布线或端子部；和通过树脂粘合层粘合的支撑衬底，其与电子元件晶片的前表面一侧相对，其中：沿着相邻电子元件之间的切割线形成用于切割的沟槽，该沟槽从背表面穿过电子元件晶片；以及在包括通孔的电子元件晶片的背表面上形成用于使半导体层与背表面上的布线绝缘的绝缘膜，并且该绝缘膜至少形成在沟槽的侧壁上，由此实现了上述目的。
优选地，在根据本发明的电子元件晶片模块中，电极垫作为布线或端子部被提供在该电子元件的外围，并且电极垫通过通孔连接到背表面上的布线。
还优选地，在根据本发明的电子元件晶片模块中，绝缘膜使通孔中的电连接层与通孔的内壁绝缘，并且通孔用于电连接在电子元件的外围提供的电极垫与布线或外部连接端子。
还优选地，在根据本发明的电子元件晶片模块中，背表面保护膜至少提供在背表面上的通孔和布线上。
还优选地，在根据本发明的电子元件晶片模块中，沟槽的底表面被绝缘膜覆盖或被移除。
还优选地，在根据本发明的电子元件晶片模块中，沟槽的底表面位于支撑衬底上或支撑衬底中。
还优选地，在根据本发明的电子元件晶片模块中，背表面保护膜至少覆盖沟槽的侧壁的侧壁和底表面。
还优选地，在根据本发明的电子元件晶片模块中，背表面保护膜掩埋在沟槽内部。
还优选地，在根据本发明的电子元件晶片模块中，支撑衬底是作为透明部件的透明树脂衬底或透明玻璃衬底。
还优选地，在根据本发明的电子元件晶片模块中，绝缘膜是光敏树脂膜、氧化硅膜、含硼或磷的氧化物膜、氮氧化硅膜、氮化硅膜或由它们中的至少两种组成的叠层，或用电沉积材料形成的膜。
还优选地，在根据本发明的电子元件晶片模块中，光敏树脂膜是聚酰亚胺树脂、环氧树脂或丙烯酸树脂。
还优选地，在根据本发明的电子元件晶片模块中，电沉积材料是聚酰亚胺树脂、环氧树脂、丙烯酸树脂、聚胺树脂或聚羧酸树脂。
还优选地，在根据本发明的电子元件晶片模块中，进一步提供绝缘膜，以使布线或端子部与电子元件晶片前表面上的半导体层绝缘，并且该绝缘膜为氧化硅膜、含硼或磷的氧化物膜、氮氧化硅膜、氮化硅膜或由它们中的至少两种组成的叠层。
还优选地，在根据本发明的电子元件晶片模块中，背表面保护膜由光敏树脂膜形成。
还优选地，在根据本发明的电子元件晶片模块中，该光敏树脂膜为聚酰亚胺树脂、环氧树脂、丙烯酸树脂、硅树脂或由它们中的至少两种构成的混合树脂。
还优选地，在根据本发明的电子元件晶片模块中，该电子元件是图像捕捉元件，包括多个光接收部，用于对来自对象的图像光进行光电转换和捕捉该图像光。
还优选地，在根据本发明的电子元件晶片模块中，该电子元件包括用来产生输出光的发光元件和用来接收入射光的光接收元件。
根据本发明的电子元件晶片模块的制造方法，包括：通过树脂粘合层层叠与电子元件晶片的前表面一侧相对的支撑衬底的步骤，该电子元件晶片具有多个形成在其上的电子元件；通孔和沟槽形成步骤，为每个电子元件，形成穿过该电子元件晶片的两个表面的通孔，并且形成用于切割的沟槽，该沟槽在相邻电子元件之间沿着切割线从背表面穿过该电子元件晶片；在包括通孔和沟槽的电子元件晶片的背表面上形成绝缘膜的绝缘膜形成步骤；和在该绝缘膜上形成布线层的布线层形成步骤，该布线层通过通孔与该电子元件晶片前表面一侧上的布线或端子部电连接，由此实现了上述的目的。
优选地，根据本发明的电子元件晶片模块的制造方法，进一步包括至少在布线层和通孔上形成背表面保护膜的背表面保护膜形成步骤。
还优选地，根据本发明的电子元件晶片模块的制造方法，进一步包括在绝缘膜形成步骤之后移除沟槽底表面上的绝缘膜的绝缘膜移除步骤。
还优选地，在根据本发明的电子元件晶片模块的制造方法中，通孔和沟槽形成步骤形成沟槽，使得沟槽的底表面位于支撑衬底上或支撑衬底中。
还优选地，在根据本发明的电子元件晶片模块的制造方法中，背表面保护膜形成步骤用背表面保护膜掩埋通孔，并在沟槽上或在除了沟槽之外的区上形成背表面保护膜。
还优选地，在根据本发明的电子元件晶片模块的制造方法中，背表面保护膜形成步骤以掩埋通孔和沟槽的方式形成背表面保护膜。
还优选地，根据本发明的电子元件晶片模块的制造方法，进一步包括以与该多个电子元件的每个相对应的方式在透明部件上粘附并固定一个或多个层叠晶片态光学设备。
还优选地，在根据本发明的电子元件晶片模块的制造方法中，该一个或多个层叠晶片态光学设备是透镜模块，并且该电子元件是图像捕捉元件。
还优选地，在根据本发明的电子元件晶片模块的制造方法中，该一个或多个层叠晶片态光学设备是棱镜模块或全息摄影元件模块，并且该电子元件是发光元件和光接收元件。
根据本发明的电子元件模块通过从根据本发明的电子元件晶片模块切割每一个或预定数目而单独分开，由此实现了上述目的。
根据本发明的电子信息装置包括从根据本发明的电子元件晶片模块切下来的电子元件模块，作为图像捕捉部中的传感器模块，由此实现了上述目的。
根据本发明的电子信息装置在信息记录再现部中包括从根据本发明的电子元件晶片模块切下来的电子元件模块，由此实现了上述目的。
在下文中将描述具有上述结构的本发明的功能和效果。
在本发明中，用绝缘膜和/或背表面保护膜覆盖由切割线区的沟槽分开的沟槽边上的壁。结果，电子元件晶片、用作支撑衬底的玻璃衬底及其粘合树脂层不直接暴露到外部。也就是说，这种电子元件晶片、玻璃衬底和用来层叠半导体衬底和玻璃衬底的粘合树脂层自身没有暴露，使得来自外部的湿气将不能通过该粘合树脂层进入该电子元件晶片中，不使内部的金属布线泄露或金属布线腐蚀。此外，通过如上所述的结构，变得能够仅切割玻璃衬底来分别形成电子元件模块，使得能够简化单独分开电子元件晶片模块的工艺。
在本发明中，支撑衬底与用作半导体衬底的电子元件晶片层叠，使得可以增加电子元件晶片的强度。结果，能够提供薄的电子元件晶片。例如，当通过抛光等使用作半导体衬底的电子元件晶片变薄时，电子元件晶片的强度随着抛光进行到一定程度而降低，之后就不可能继续进一步抛光该电子元件晶片。然而，通过层叠该支撑衬底，增加了电子元件晶片的强度并且能够进一步抛光。结果，能够提供薄电子元件晶片。该薄电子元件晶片具有许多优点。例如，如果电子元件晶片很厚，则在电子元件晶片中形成通孔时蚀刻时间就会变长，这导致成本增加，并且难以控制通孔形状。另一方面，当电子元件晶片变薄时，可以很容易避免上述问题。
光必须有效地通过该支撑衬底照射到像素区(图像捕捉区)上。因此，当本发明的电子元件构造成CMOS固态图像捕捉元件或CCD固态图像捕捉元件时，上述的支撑衬底需要加强该电子元件晶片，同时具有高透明性，不会妨碍光照射到像素区上。
如上所述，用绝缘膜和/或背表面保护膜覆盖由切割线区的沟槽分开的沟槽边上的壁。结果，电子元件晶片、用作支撑衬底的玻璃衬底及其粘合树脂层不会直接暴露到外部。也就是说，这种电子元件晶片、玻璃衬底和用来层叠半导体衬底和玻璃衬底的粘合树脂层自身没有暴露，使得来自外部的湿气将不能通过该粘合树脂层进入该电子元件晶片中，不使内部的金属布线泄露或金属布线腐蚀。
此外，通过如上所述的结构，变得能够仅切割玻璃衬底来分别形成电子元件模块，使得能够简化单独分开电子元件晶片模块的工艺。由于这些原因，能够形成具有高可靠性的、尤其是具有高抗潮性的通孔电极。
对于本领域的技术人员来说，通过参考附图阅读和理解下面的详细描述，本发明的这些和其它优点将变得显而易见。
附图说明
图1是示意性示出根据本发明实施例1的电子元件晶片模块的通孔电极和切割区附近的截面结构的主要部分纵向截面图。
图2是示意性示出在制造根据实施例1的电子元件晶片模块的每个工艺中电极部和切割区附近的截面结构的主要部分纵向截面图。
图3是示意性示出根据本发明实施例2的电子元件晶片模块的通孔电极和切割区附近的截面结构的主要部分纵向截面图。
图4是示意性示出在制造根据实施例2的电子元件晶片模块的每个工艺中电极部和切割区附近的截面结构的主要部分纵向截面图。
图5是示意性示出根据本发明实施例3的电子元件晶片模块的通孔电极和切割区附近的截面结构的主要部分纵向截面图。
图6是示意性示出在制造根据实施例3的电子元件晶片模块的每个工艺中电极部和切割区附近的截面结构的主要部分纵向截面图。
图7是示意性示出根据本发明实施例4的电子元件晶片模块的通孔电极和切割区附近的截面结构的主要部分纵向截面图。
图8是示意性示出在制造根据实施例4的电子元件晶片模块的每个工艺中电极部和切割区附近的截面结构的主要部分纵向截面图。
图9是示意性示出根据本发明实施例5的电子元件晶片模块的通孔电极和切割区附近的截面结构的主要部分纵向截面图。
图10是示意性示出在制造根据实施例5的电子元件晶片模块的每个工艺中电极部和切割区附近的截面结构的主要部分纵向截面图。
图11是示意性示出根据本发明实施例6的电子元件晶片模块的通孔电极和切割区附近的截面结构的主要部分纵向截面图。
图12是示意性示出在制造根据实施例6的电子元件晶片模块的每个工艺中电极部和切割区附近的截面结构的主要部分纵向截面图。
图13是示意性示出根据本发明实施例7的电子元件晶片模块的通孔电极和切割区附近的截面结构的主要部分纵向截面图。
图14是示意性示出在制造根据实施例7的电子元件晶片模块的每个工艺中电极部和切割区附近的截面结构的主要部分纵向截面图。
图15是示意性示出根据本发明实施例8的电子元件晶片模块的通孔电极和切割区附近的截面结构的主要部分纵向截面图。
图16是示意性示出在制造根据实施例8的电子元件晶片模块的每个工艺中电极部和切割区附近的截面结构的主要部分纵向截面图。
图17是示意性示出根据本发明实施例9的电子元件晶片模块的通孔电极和切割区附近的截面结构的主要部分纵向截面图。
图18是示意性示出在制造根据实施例9的电子元件晶片模块的每个工艺中电极部和切割区附近的截面结构的主要部分纵向截面图。
图19是示意性示出根据本发明实施例10的电子元件晶片模块的通孔电极和切割区附近的截面结构的主要部分纵向截面图。
图20是示意性示出在制造根据实施例10的电子元件晶片模块的每个工艺中电极部和切割区附近的截面结构的主要部分纵向截面图。
图21是示意性示出根据本发明实施例11的电子元件晶片模块的通孔电极和切割区附近的截面结构的主要部分纵向截面图。
图22是示意性示出在制造根据实施例11的电子元件晶片模块的每个工艺中电极部和切割区附近的截面结构的主要部分纵向截面图。
图23是示意性示出根据本发明实施例12的电子元件晶片模块的通孔电极和切割区附近的截面结构的主要部分纵向截面图。
图24是示意性示出在制造根据实施例12的电子元件晶片模块的每个工艺中电极部和切割区附近的截面结构的主要部分纵向截面图。
图25是示意性示出在制造根据实施例12的电子元件晶片模块的最后工艺中电极部和切割区附近的截面结构的主要部分纵向截面图。
图26是示出根据本发明实施例13的传感器模块的示范性主要结构的纵向截面图。
图27是示出根据本发明实施例14的电子信息装置的示范性图示结构的框图，包括图像捕捉部中使用的根据本发明实施例13的传感器模块。
图28是在参考文献1中公开的、包括常规通孔电极的半导体晶片模块的电极部和切割区附近的纵向截面图。
图29是在参考文献2中公开的、包括常规通孔电极的半导体晶片模块的电极部和切割区附近的纵向截面图。
1      电子元件晶片
2      支撑衬底(玻璃衬底)
3      粘合树脂层
4      切割区
5，5A  用于切割的沟槽
6      电极垫
7      通孔
8，10      绝缘膜
9，9A，9B  背表面保护膜
12     金属布线层(电连接布线)
13     焊料突起
20至32     电子元件晶片模块
50     传感器模块
51     通孔晶片
51a    通孔
51b    图像捕捉元件(电子元件)
52     树脂粘合层
53     玻璃板
54、541至543 透镜板
55、56 透镜粘合层
57     光屏蔽部件
90     电子信息装置
91     固态图像捕捉设备
92     存储部
93    显示部
94    通信部
94    图像输出部
具体实施方式
在下文，将参考附图详细地描述根据本发明的电子元件晶片模块和该电子元件晶片模块制造方法的实施例1至12；从电子元件晶片模块中单独分割的并进一步结合透镜的电子元件模块的实施例13；和具有电子元件模块作为其图像捕捉部中使用的图像输入装置的电子信息装置(例如配备摄像头的蜂窝电话装置)的实施例14。
(实施例1)
图1是示意性示出根据本发明实施例1的电子元件晶片模块的通孔电极和切割区附近的截面图的主要部分纵向截面图。
如图1所示，根据实施例1的电子元件晶片模块20包括：电子元件晶片1；和用作支撑衬底的玻璃衬底2，电子元件晶片1和玻璃衬底2通过粘合树脂层3相互层叠。形成沟槽5，其沿着电子元件晶片1的切割区4从背表面一侧穿过电子元件晶片1并且在前表面一侧到达用作支撑衬底的玻璃衬底2。与通孔7同时形成沟槽5，该通孔用于连接电极垫6(其可以是布线部，而不是用作端子部的垫)，其用作形成在电子元件晶片1的每个芯片的中心部分处的电子元件区A的外围部B中的布线或端子部。沟槽5的侧壁被电子元件晶片1的背表面一侧上的绝缘膜8覆盖。在沟槽5的底表面移除绝缘膜8。在切割区4中移除电子元件晶片1的背表面一侧上的保护膜9，并且覆盖保护膜9直至沿着切割线边缘的背表面上的边缘部。在沟槽5的底表面上暴露出玻璃衬底2的表面。
将参考图2(a)至2(i)详细地描述根据实施例1的电子元件晶片模块20的制造方法。
图2(a)至2(i)每个是示意性示出根据实施例1的电子元件晶片模块20的每个制造工艺中的电极部和切割部附近的截面图的基本纵向截面图。
在到达图2(a)的截面结构之前，通过形成半导体区的前半段工艺，在电子元件晶片1的表面上形成包括电极垫6的金属布线层(未示出)，并且形成绝缘膜10，其在电极垫6的中心部分上方开口。
首先，如图2(a)所示，利用粘合树脂层3，在电子元件晶片1的表面上层叠作为支撑衬底的玻璃衬底2。
接下来，如图2(b)所示，施加或层叠抗蚀剂膜材料，其将是用于形成通孔7和用于切割的沟槽5的抗蚀剂膜11。通过光刻工艺对抗蚀剂膜材料进行曝光和显影，以便使开口形成为用于在随后的工艺中形成通孔7和用于切割的沟槽5的抗蚀剂膜11的图案。
没有具体限制上述的电子元件晶片1的厚度；然而，优选通过抛光该背表面将该厚度调节到50μm至300μm的范围。这是因为，如果电子元件晶片1太厚，则在随后的工艺中在电子元件晶片1中形成通孔7时通孔7会太深，这会导致更长的蚀刻时间从而减小处理性能以及制造成本和控制通孔7形状的难度的增加。因此，通过削薄电子元件晶片1的厚度到一定程度，使蚀刻深度较浅。相反，如果电子元件晶片1的厚度太薄，则在随后的工艺中的处理变难，因为损伤的风险增加并且容易出现弯曲。因此，优选将上述的电子元件晶片1的厚度设置为50μm至300μm的范围。
如参考图2(b)所描述的，在电子元件晶片1的背表面(抛光的表面)上施加抗蚀剂膜材料，并且对抗蚀剂膜11进行曝光和显影，使得开口对应于前表面上的电极垫6的位置，以形成作为抗蚀剂膜11的图案。在用于形成电子元件晶片1中的用于通孔电极的通孔7和用于切割的沟槽5的干蚀刻时，抗蚀剂膜11用作掩模。没有具体限制形成上述的抗蚀剂膜11的方法，但可以适当使用任何公知的方法。此外，没有具体限制抗蚀剂膜11的材料，但可以适当使用任何公知的抗蚀剂膜。
随后，如图2(c)所示，利用抗蚀剂膜11作为掩模对电子元件晶片1进行干蚀刻以形成通孔7和沟槽5。还通过干蚀刻蚀刻了电子元件晶片1和直接在电极垫6下方的绝缘膜10，并且暴露出了电极垫6的背表面。在蚀刻之后，剥离并移除上述的抗蚀剂膜11，如图2(d)所示。
接下来，如图2(e)所示，在电子元件晶片1的背表面上形成绝缘膜8，使得覆盖电子元件晶片1的背表面、通孔7、和沟槽5的侧壁和底表面。希望绝缘膜8是等离子体CVD膜。可选地，绝缘膜8优选为聚酰亚胺、环氧树脂或丙烯酸树脂。
此外，如图2(f)所示，利用反应性离子蚀刻设备蚀刻上述绝缘膜8，并且留下电子元件晶片1的背表面、通孔7和沟槽5的侧壁上的绝缘膜8，以保持对于在随后工艺中形成的金属布线的绝缘。蚀刻移除通孔7的底表面部上的绝缘膜8，使得在随后的工艺中形成的金属布线层12和电极垫6之间具有电连接。在这种情况下，在电子元件晶片1的背表面上形成的绝缘膜8的膜厚度，相比在通孔7的底表面和沟槽5的底表面上形成的绝缘膜的厚度足够厚。因此，即使通过蚀刻移除了在通孔7和沟槽5的每个底表面上的绝缘膜8，在电子元件晶片1的背表面上剩余的绝缘膜8也足够厚，使得在电子元件晶片1和金属布线层12之间充分保持绝缘。
利用氟碳气体，例如C4F8、C2F6、CF4和CHF3，蚀刻移除在通孔7底表面上的电极垫6下面的氧化膜(绝缘膜10)和该背表面上的绝缘膜8，使得在前表面上的电极垫6和在背表面上的布线层12之间存在电连接。
随后，尽管图中未示出，但在电子元件晶片1的背表面上形成了用于电解电镀的阻挡金属层和籽晶金属层。没有具体地限制用于形成阻挡金属层和籽晶金属层的方法，但它们可以适当地通过任何公知的方法形成。例如，它们可以通过溅射法或CVD法形成。
接下来，如图2(g)所示，在籽晶金属层(未示出)上形成金属布线层12(导电布线层)。金属布线层12用作电连接电极垫6的背表面与随后形成的外部连接端子的重新布线图案。没有具体地限制形成金属布线层12的方法，但可以适当使用任何公知的方法。例如，金属布线层12可以通过电解镀铜等形成。关于用于切割的沟槽5，没有形成电极垫6，因此，不需要具有电连接且在这里不形成金属布线层12。
作为形成上述的金属布线层12的具体方法，首先将抗蚀剂膜材料施加在电子元件晶片1的背表面上，并且通过常用的光刻工艺曝光和显影抗蚀剂膜材料以获得对应于重新布线图案的抗蚀剂膜的预定图案。如果难以将液体形式的抗蚀剂膜材料施加到其中提供有用于切割的沟槽5的电子元件晶片1，则可以使用膜形式的抗蚀剂膜材料等作为抗蚀剂膜材料。随后，用上述的籽晶金属层作为阴极进行电解镀铜，使得对应于上述抗蚀剂膜材料的开口部分的重新布线图案的膜厚度增加并且形成金属布线层12。在这个阶段，没有具体地限制金属布线层12的膜厚度。例如，膜厚度优选为10μm以在随后的工艺中安装焊料突起作为外部输入和输出端子。随后，移除抗蚀剂膜材料，并且还通过蚀刻移除不必要的籽晶金属层和阻挡金属层。可以以相反的顺序执行通过光刻工艺形成重新布线图案的工艺和进行电解镀铜的工艺。也就是说，在电子元件晶片1的整个背表面上形成的籽晶金属层上通过电解镀铜等形成导电布线层。接下来，通过常用的光刻工艺曝光和显影抗蚀剂膜材料，使得重新布线图案的抗蚀剂膜材料保留并且移除除了重新布线图案之外的抗蚀剂膜材料，以形成重新布线图案。随后，通过蚀刻移除不必要的镀铜层、籽晶金属层和阻挡金属层。
随后，如图2(h)所示，在电子元件晶片1的整个背表面上用光敏树脂膜形成保护膜9。没有具体地限制上述的光敏树脂膜，但可以使用任何公知的光敏树脂膜。在实施例1中，形成保护膜9以填充通孔7的开口。接下来，在随后将要描述的外部连接端子的位置上方和用于切割的沟槽5的上方形成开口，使得不覆盖保护膜9。没有具体地限制形成保护膜9的开口的方法，但可以适当使用任何公知的方法用于形成开口。例如，可以通过光刻工艺中的曝光和显影形成开口。
接下来，如图2(i)所示，在设置上述的外部连接端子的保护膜9的开口区处形成焊料突起13，其将是外部输入端子。
随后，在电子元件晶片1和玻璃衬底2的组合(电子元件晶片模块)当中通过切割刀片沿着切割区4中的沟槽5仅切割玻璃衬底2，以将其划分成单独的半导体芯片(电子元件模块)。在实施例1中，由于对于单独分开的半导体芯片(电子元件模块)，切割区4的沟槽5的侧壁(尤其是，粘合树脂层3和绝缘膜10)被绝缘膜8覆盖，所以外部的湿气将不会从粘合树脂层3进入电子元件晶片1中而泄漏内部金属布线或腐蚀金属布线，由此完成了具有高可靠性的并且尤其是具有高防潮性的半导体芯片(电子元件模块)。
(实施例2)
在下文，将描述根据实施例2的电子元件晶片模块21。注意，实施例2中没有描述的结构与实施例1中的结构相同。另外，为了描述简单起见，在实施例2中用相同的附图标记表示与实施例1的图中所示的部件相同功能的部件，但省略了其描述。
图3是示意性地示出根据本发明的实施例2的电子元件晶片模块的通孔电极和切割区附近的截面图的主要部分纵向截面图。
如图3所示，根据实施例2的电子元件晶片模块21包括：电子元件晶片1；和用作支撑衬底的玻璃衬底2，电子元件晶片1和玻璃衬底2通过粘合树脂层3相互层叠。形成沟槽5，其沿着电子元件晶片1的切割区4从背表面一侧穿过电子元件晶片1并且在前表面一侧到达用作支撑衬底的玻璃衬底2。与通孔7同时形成沟槽5，通孔7用于连接形成在电子元件晶片1每个芯片的中心部分处的电子元件区A的外围部B中的电极垫6。沟槽5的侧壁被电子元件晶片1的背表面一侧上的绝缘膜8覆盖。尽管在实施例1中从沟槽5的底表面移除了绝缘膜8，但与实施例1不同的是没有从沟槽5的底表面移除绝缘膜8，以便在实施例2中具有良好的覆盖性。在切割区4中移除电子元件晶片1的背表面一侧上的保护膜9，并且覆盖保护膜9直至沿着切割线边缘的背表面边缘部。
将参考图4(a)至4(j)详细地描述根据实施例2的电子元件晶片模块21的制造方法。
图4(a)至4(j)每一个是示意性地示出根据实施例2的电子元件晶片模块21的每个制造工艺中的电极部和切割区附近的截面结构的主要部分纵向截面图。
在到达图4(a)的截面结构之前，通过形成半导体区的前半段工艺，在电子元件晶片1的表面上形成包括电极垫6的金属布线层(未示出)，并且形成绝缘膜10，其在电极垫6的中心部分上方开口。
首先，如图4(a)所示，利用粘合树脂层3，在电子元件晶片1的表面上层叠作为支撑衬底的玻璃衬底2。
接下来，如图4(b)所示，施加或层叠抗蚀剂膜材料，其将是用于形成通孔7和用于切割的沟槽5的抗蚀剂膜11。通过光刻工艺对抗蚀剂膜材料进行曝光和显影，以便使开口形成为用于在随后的工艺中形成通孔7和沟槽5的抗蚀剂膜11的图案。
在下文，图4(c)中的工艺至图4(e)中的工艺与上述实施例1中的工艺(图2)相同。因此，将省略关于这些工艺的描述。
如图4(e)所示，在电子元件晶片1的背表面上形成绝缘膜8，使得覆盖电子元件晶片1的背表面、通孔7、和沟槽5的侧壁和底表面。希望绝缘膜8是等离子体CVD膜。可选地，绝缘膜8优选为聚酰亚胺、环氧树脂或丙烯酸树脂。
此外，如图4(f)所示，从通孔7的底表面移除绝缘膜8，并且施加或层叠抗蚀剂膜材料以成为抗蚀剂膜14，用于不移除沟槽5的底表面上的绝缘膜8。通过光刻工艺在抗蚀剂膜材料上进行曝光和显影以形成图案，使得具有仅用于通孔7的抗蚀剂膜材料的开口。随后，利用反应性离子蚀刻设备蚀刻移除覆盖通孔7底表面的绝缘膜8。由于用于切割的沟槽5覆盖有抗蚀剂膜14，所以没有移除沟槽5的底表面上的绝缘膜8。在这个阶段，即使从通孔7的底表面蚀刻移除绝缘膜8，也会在通孔7的侧面上留下绝缘膜8，并且因此，在电子元件晶片1和金属布线层12之间充分保持绝缘。
随后，尽管图中未示出，但在移除抗蚀剂膜14之后，在电子元件晶片1的背表面上形成用于电解电镀的阻挡金属层和籽晶金属层。没有具体地限制用于形成阻挡金属层和籽晶金属层的方法，但它们可以适当通过任何公知的方法形成。例如，它们可以通过溅射法或CVD法形成。
在下文，图4(g)至图4(j)与图2(f)至图2(i)中的情形相同。因此，将省略对其每个工艺的描述。
随后，通过在电子元件晶片1和玻璃衬底2的组合(电子元件晶片模块)当中，通过切割刀片沿着切割区4中的沟槽5仅切割玻璃衬底2，以将其分成单独的半导体芯片(电子元件模块)。在实施例2中，关于单独分开的半导体芯片(电子元件模块)，切割区4的沟槽5的侧壁和底表面被绝缘膜8覆盖，由此完成了具有高可靠性、尤其是具有高防潮性的半导体芯片(电子元件模块)。
(实施例3)
在下文，将描述根据实施例3的电子元件晶片模块22。注意，实施例3中没有描述的结构与实施例1中的结构相同。另外，为了描述简单起见，在实施例3中用相同的附图标记表示具有与实施例1的图中所示的部件相同功能的部件，但将省略该描述。
图5是示意性地示出根据本发明的实施例3的电子元件晶片模块中的通孔电极和切割区附近的截面结构的主要部分纵向截面图。
如图5所示，根据实施例3的电子元件晶片模块22包括：电子元件晶片1；和用作支撑衬底的玻璃衬底2，电子元件晶片1和玻璃衬底2通过粘合树脂层3相互层叠。形成沟槽5A，其沿着电子元件晶片1的切割区4的沟槽5A从背表面一侧穿过电子元件晶片1并且在前表面一侧到达用作支撑衬底的玻璃衬底2的前表面部。与通孔7同时形成沟槽5A，通孔7用于连接形成在电子元件晶片1每个芯片的中心部分处的电子元件区A的外围部B中的电极垫6。沟槽5A的侧壁被电子元件晶片1的背表面一侧上的绝缘膜8覆盖。从沟槽5A的底表面(玻璃衬底2的沟槽的底表面)移除绝缘膜8。移除切割区4的底表面一侧上的保护膜9，并且覆盖保护膜9直至沿着切割线边缘的背表面边缘部。简而言之，在实施例3中，与实施例1和2不同的是在穿过电子元件晶片1之后沟槽5A到达作为支撑衬底的玻璃衬底2，通过增加的蚀刻在玻璃衬底2中形成浅沟槽(凹入部分)，并且在玻璃衬底2中设置沟槽5A的底表面，以具有绝缘膜8的良好覆盖性。
将参考图6(a)至6(k)详细地描述根据实施例3的电子元件晶片模块22的制造方法。
图6(a)至6(k)每一个是示意性地示出根据实施例3的电子元件晶片模块22的每个制造工艺中的电极部和切割区附近的截面结构的主要部分纵向截面图。
在到达图6(a)的截面结构之前，通过形成半导体区的前半段工艺，在电子元件晶片1的表面上形成包括电极垫6的金属布线层(未示出)，并且形成绝缘膜10，其在电极垫6的中心部分上方开口。
首先，如图6(a)所示，利用粘合树脂层3，在电子元件晶片1的表面上层叠作为支撑衬底的玻璃衬底2。
接下来，如图6(b)所示，施加或层叠抗蚀剂膜材料，其将是用于形成通孔7和用于切割的沟槽5的抗蚀剂膜11。通过光刻工艺对抗蚀剂膜材料进行曝光和显影，以便使开口形成为用于在随后的工艺中形成通孔7和用于切割的沟槽5的抗蚀剂膜11的图案。
此外，如图6(c)所示，利用抗蚀剂膜11作为掩模在电子元件晶片1上执行干蚀刻，以形成通孔7和沟槽5。
随后，如图6(d)所示，还蚀刻了沟槽5的底表面和直接在电极垫6下方的绝缘膜10，使得暴露出沟槽5的底表面上的玻璃衬底2和电极垫6的背表面。
随后，如图6(e)所示，施加或层叠抗蚀剂膜材料以覆盖通孔7和沟槽5。作为抗蚀剂膜15，在光刻工艺中对上述的抗蚀剂膜材料执行曝光和显影，以形成用于在深度方向上进一步蚀刻沟槽5的开口的图案。
此外，如图6(f)所示，用抗蚀剂膜15作掩模，利用反应性离子蚀刻设备进行蚀刻，以挖到预定深度直至沟槽5的底表面定位于玻璃衬底2中。由于通孔7覆盖有抗蚀剂膜15，所以认为该蚀刻不会前进到电极垫6的金属层。在这里，玻璃衬底2定义为支撑衬底。
此外，如图6(g)所示，在移除抗蚀剂膜15之后，形成绝缘膜8以覆盖作为半导体衬底的电子元件晶片1的背表面、通孔7和沟槽5A的每一个侧壁和底表面。希望绝缘膜8是等离子体CVD膜。可选地，绝缘膜8优选是聚酰亚胺、环氧树脂或丙烯酸树脂。
此外，如图6(h)所示，利用反应性离子蚀刻设备蚀刻绝缘膜8。在这种情况下，保留电子元件晶片1背表面上的、通孔7上的和沟槽5的每个侧壁上的绝缘膜8，使得可以在随后工艺中将要形成的导电布线(金属布线层)和电子元件晶片1之间保持电绝缘。蚀刻移除通孔7的底表面上的绝缘膜8使得在随后的工艺中将要形成的金属布线层12和电极垫6之间具有电连接。在电子元件晶片1的背表面上形成的绝缘膜8的膜厚度，相比分别形成在通孔7的底表面上和用于切割的沟槽5A的底表面上的绝缘膜的厚度，足够厚。因此，即使蚀刻移除通孔7和沟槽5A的每个底表面上的绝缘膜8，在电子元件晶片1的背表面上余下的绝缘膜8也足够厚，使得在电子元件晶片1和金属布线层12之间充分保持绝缘。
此外，在电子元件晶片1的背表面上形成用于电解电镀的阻挡金属层和籽晶金属层。没有具体地限制形成阻挡金属层和籽晶金属层的方法，但它们可以适当地通过任何公知的方法形成。例如，它们可以通过溅射法或CVD法形成。
在下文，图6(i)中的工艺至图6(k)的工艺与实施例1中的图2(g)至图2(i)的情形相同。因此，将省略对于其每个工艺的描述。
随后，沿着用于切割的沟槽5A切割电子元件晶片模块22以将其单独分成半导体芯片(电子元件模块)。在实施例3中，切割线沟槽(用于切割的沟槽5A)的侧壁覆盖有绝缘膜8，同时，沟槽5A的底表面位于作为支撑衬底的玻璃衬底2中。因此，玻璃衬底2和粘合树脂层3之间的界面还可以被绝缘膜8覆盖，由此相比上述实施例1中的情形完成了具有更好可靠性、尤其是具有更高抗潮性的电子元件模块(半导体设备)。
(实施例4)
在下文，将描述根据实施例4的电子元件晶片模块23。注意，实施例4中没有描述的结构与实施例1中的结构相同。另外，为了描述简单起见，在实施例4中用相同的附图标记表示具有与实施例1的图中所示的部件相同功能的部件，但将省略该描述。
图7是示意性地示出根据本发明的实施例4的电子元件晶片模块的通孔电极和切割区附近的截面结构的主要部分纵向截面图。
如图7所示，根据实施例4的电子元件晶片模块23包括：电子元件晶片1；和用作支撑衬底的玻璃衬底2，电子元件晶片1和玻璃衬底2通过粘合树脂层3相互层叠。形成沟槽5A，其沿着电子元件晶片1的切割区4的沟槽5A从背表面一侧穿过电子元件晶片1并且在前表面一侧到达用作支撑衬底的玻璃衬底2的前表面部。与通孔7同时形成沟槽5A，通孔7用于连接形成在电子元件晶片1每个芯片的中心部分处的电子元件区A的外围部B中的电极垫6。沟槽5A的侧壁被电子元件晶片1的背表面一侧上的绝缘膜8覆盖。沟槽5A的底表面(玻璃衬底2的沟槽的底表面)也被绝缘膜8覆盖。移除切割区4的背表面一侧上的保护膜9，并且覆盖保护膜9直至沿着切割线边缘的背表面边缘部。简而言之，在实施例4中，与实施例1至3不同的是在沟槽5A穿过电子元件晶片1之后到达作为支撑衬底的玻璃衬底2，而且，通过增加的蚀刻在玻璃衬底2中形成浅沟槽，在玻璃衬底2中设置沟槽5A的底表面，并且还在该底表面上形成绝缘膜8以具有绝缘膜8的良好覆盖性。
将参考图8(a)至8(m)详细地描述根据实施例4的电子元件晶片模块23的制造方法。
图8(a)至8(m)每一个是示意性地示出根据实施例4的电子元件晶片模块23的每个制造工艺中的电极部和切割区附近的截面结构的主要部分纵向截面图。
在到达图8(a)的截面结构之前，通过形成半导体区的前半段工艺，在电子元件晶片1的表面上形成包括电极垫6的金属布线层(未示出)，并且形成绝缘膜10，其在电极垫6的中心部分上方开口。
首先，如图8(a)所示，利用粘合树脂层3，在电子元件晶片1的表面上层叠作为支撑衬底的玻璃衬底2。
接下来，如图8(b)所示，施加或层叠抗蚀剂膜材料，其将是用于形成通孔7和用于切割的沟槽5的抗蚀剂膜11。通过光刻工艺对抗蚀剂膜材料进行曝光和显影，以便使开口形成为用于在随后的工艺中形成通孔7和沟槽5的抗蚀剂膜11的图案。
在下文，图8(c)至8(g)与实施例3的图6(c)至6(g)中的情形相同。因此，将省略其每一工艺的描述。
如图8(h)所示，施加或层叠抗蚀剂膜材料以覆盖通孔7和沟槽5A。作为抗蚀剂膜16，在光刻工艺中对上述的抗蚀剂膜材料执行曝光和显影，以形成用于蚀刻通孔7的底表面上的绝缘膜8的开口的图案。
此外，如图8(i)所示，利用反应性离子蚀刻设备蚀刻移除覆盖通孔7底表面的绝缘膜8。由于沟槽5A被抗蚀剂膜16覆盖，所以不会移除在沟槽5A底表面的绝缘膜8。在这种情况下，与上述的实施例2的情形类似，即使通过蚀刻移除通孔7的每个底表面上的绝缘膜8，也会留下在通孔7的侧面上的绝缘膜8，并且因此，在电子元件晶片1和金属布线层12之间充分保持绝缘。
此外，在移除抗蚀剂膜16之后，在电子元件晶片1的背表面上形成用于电解电镀的阻挡金属层和籽晶金属层。没有具体地限制用于形成上述阻挡金属层和籽晶金属层的方法，但它们可以适当地通过任何公知的方法形成。例如，它们可以通过溅射法或CVD法形成。
在下文，图8(k)至图8(m)与上述实施例3中的图6(i)至图6(k)中的情形相同。因此，将省略对其每个工艺的描述。
随后，沿着用于切割的沟槽5A切割电子元件晶片模块23以将其单独分成半导体芯片(电子元件模块)。在实施例4中，切割线沟槽(用于切割的沟槽5A)的侧壁和底表面覆盖有绝缘膜8，同时，沟槽5A的底表面位于作为支撑衬底的玻璃衬底2中。因此，绝缘膜8的覆盖比上述实施例3的情形好，由此相比上述实施例3中的情形完成了具有更好可靠性、尤其是具有更好抗潮性的电子元件模块(半导体设备)。
(实施例5)
在下文，将描述根据实施例5的电子元件晶片模块24。注意，实施例5中没有描述的结构与实施例1中的结构相同。另外，为了描述简单起见，在实施例5中用相同的附图标记表示具有与实施例1的图中所示的部件相同功能的部件，但将省略该描述。
图9是示意性地示出根据本发明的实施例5的电子元件晶片模块的通孔电极和切割区附近的截面结构的主要部分纵向截面图。
如图9所示，根据实施例5的电子元件晶片模块24包括：电子元件晶片1；和用作支撑衬底的玻璃衬底2，电子元件晶片1和玻璃衬底2通过粘合树脂层3相互层叠。形成沟槽5，其沿着电子元件晶片1的切割区4的沟槽5从背表面一侧穿过电子元件晶片1并且在前表面一侧到达用作支撑衬底的玻璃衬底2的前表面部。与通孔7同时形成沟槽5，通孔7用于连接形成在电子元件晶片1每个芯片的中心部分处的电子元件区A的外围部B中的电极垫6。沟槽5的侧壁被电子元件晶片1的背表面一侧上的绝缘膜8覆盖。从沟槽5的底表面移除电子元件晶片1的绝缘膜8。切割区4的背表面上的保护膜9A覆盖沟槽5的侧壁和底表面并且接触玻璃衬底2的表面。简而言之，在实施例5中，与实施例1不同的是沟槽5穿过电子元件晶片1，沟槽5的底表面位于玻璃衬底2的表面上，并且沟槽5的侧壁被绝缘膜8和保护膜9A的两层结构覆盖，以便具有绝缘膜8的良好覆盖性。
将参考图10(a)至10(i)详细地描述根据实施例5的电子元件晶片模块24的制造方法。
图10(a)至10(i)每一个是示意性地示出根据实施例5的电子元件晶片模块24的每个制造工艺中的电极部和切割区附近的截面结构的主要部分纵向截面图。
在到达图10(a)的截面结构之前，通过形成半导体区的前半段工艺，在电子元件晶片1的表面上形成包括电极垫6的金属布线层(未示出)，并且形成绝缘膜10，其在电极垫6的中心部分上方开口。
首先，如图10(a)所示，利用粘合树脂层3，在电子元件晶片1的表面上层叠作为支撑衬底的玻璃衬底2。
接下来，如图10(b)所示，施加或层叠抗蚀剂膜材料，其将是用于形成通孔7和用于切割的沟槽5的抗蚀剂膜11。通过光刻工艺对抗蚀剂膜材料进行曝光和显影，以便使开口形成为用于在随后的工艺中形成通孔7和沟槽5的抗蚀剂膜11的图案。
在下文，图10(c)至10(g)与实施例1的图2(c)至2(g)中的情形相同。因此，将省略对其每个工艺的描述。
如图10(h)所示，在电子元件晶片1的背表面一侧上形成保护膜9A。在形成保护膜9A时，由于难以在切割线的沟槽5的侧壁和底表面上用一般的抗蚀剂涂覆机涂覆抗蚀剂，所以使用所谓的喷涂机。在图10(h)中，在沟槽5的侧壁和底表面上形成抗蚀剂厚度基本相等的切割线区4的保护膜9A，并且用保护膜9A掩埋通孔7的区。在通孔7的侧壁和底表面上形成基本相等厚度的膜作为前表面不是问题。
最后，如图10(i)所示，在暴露出金属布线层12的保护膜9A的开口上形成焊料突起13作为外部连接电极。
随后，沿着用于切割的沟槽5切割电子元件晶片模块24以将其单独分成半导体芯片(电子元件模块)。在实施例5中，切割线沟槽(用于切割的沟槽5A)的侧壁覆盖有绝缘膜8和保护膜9A。因此，沟槽5的侧壁的覆盖性比上述实施例1的情形好，由此完成了具有更好可靠性、尤其是具有更好抗潮性的电子元件模块(半导体设备)。
(实施例6)
在下文，将描述根据实施例6的电子元件晶片模块25。注意，实施例6中没有描述的结构与实施例1中的结构相同。另外，为了描述简单起见，在实施例6中用相同的附图标记表示具有与实施例1的图中所示的部件相同功能的部件，但将省略该描述。
图11是示意性地示出根据本发明的实施例6的电子元件晶片模块的通孔电极和切割区附近的截面结构的主要部分纵向截面图。
如图11所示，根据实施例6的电子元件晶片模块25包括：电子元件晶片1；和用作支撑衬底的玻璃衬底2，电子元件晶片1和玻璃衬底2通过粘合树脂层3相互层叠。形成沟槽5，其沿着电子元件晶片1的切割区4从背表面一侧穿过电子元件晶片1并且在前表面一侧到达用作支撑衬底的玻璃衬底2。与通孔7同时形成沟槽5，通孔7用于连接形成在电子元件晶片1每个芯片的中心部分处的电子元件区A的外围部B中的电极垫6。沟槽5的侧壁被电子元件晶片1的背表面一侧上的绝缘膜8覆盖。尽管在上述实施例1、3和5中从沟槽5的底表面移除了绝缘膜8，但在实施例6中没有从沟槽5的底表面移除绝缘膜8，与上述实施例2和4中的情形类似。切割区4背表面一侧上的保护膜9A覆盖沟槽5的侧壁和底表面。简而言之，在实施例6中，与实施例2和5不同的是沟槽5穿过电子元件晶片1，沟槽5的底表面位于玻璃衬底2的表面上，并且沟槽5的侧壁和底表面被绝缘膜8和保护膜9A的两层结构覆盖，以具有用于沟槽5的侧壁的良好覆盖性。
将参考图12(a)至12(j)详细地描述根据实施例6的电子元件晶片模块25的制造方法。
图12(a)至12(j)每一个是示意性地示出根据实施例6的电子元件晶片模块25的每个制造工艺中的电极部和切割区附近的截面结构的主要部分纵向截面图。
在到达图12(a)的截面结构之前，通过形成半导体区的前半段工艺，在电子元件晶片1的表面上形成包括电极垫6的金属布线层(未示出)，并且形成绝缘膜10，其在电极垫6的中心部分上方开口。
首先，如图12(a)所示，利用粘合树脂层3，在电子元件晶片1的表面上层叠作为支撑衬底的玻璃衬底2。
接下来，如图12(b)所示，施加或层叠抗蚀剂膜材料，其将是用于形成通孔7和用于切割的沟槽5的抗蚀剂膜11。通过光刻工艺对抗蚀剂膜材料进行曝光和显影，以便使开口形成为用于在随后的工艺中形成通孔7和沟槽5的抗蚀剂膜11的图案。
示出随后工艺的图12(c)至图12(h)与实施例2的图4(c)至图4(h)中的情形相同。因此，将省略对其每个工艺的描述。
在移除抗蚀剂膜14之后，在电子元件晶片1的背表面上形成用于电解电镀的阻挡金属层和籽晶金属层，该电子元件晶片1是半导体衬底。没有具体地限制用于形成阻挡金属层和籽晶金属层的方法，但它们可以适当地通过任何公知的方法形成。例如，它们可以通过溅射法或CVD法形成。
如图12(i)所示，在电子元件晶片1的背表面一侧上形成保护膜9A。在形成保护膜9A时，由于难以在切割线的沟槽5的侧壁和底表面上用一般的抗蚀剂涂覆机涂覆抗蚀剂，所以使用所谓的喷涂机。在图12(i)中，在沟槽5的侧壁和底表面上形成抗蚀剂厚度基本相等的切割线区4的保护膜9A，并且用保护膜9A掩埋通孔7的区。在通孔7的侧壁和底表面上形成基本相等厚度的保护膜9A作为前表面不是问题。
最后，如图12(j)所示，在暴露出金属布线层12的保护膜9A的开口上形成焊料突起13作为外部连接电极。
随后，沿着用于切割的沟槽5切割电子元件晶片模块24以将其单独分成半导体芯片(电子元件模块)。在实施例6中，切割线沟槽(用于切割的沟槽5)的侧壁和底表面覆盖有绝缘膜8和保护膜9A。因此，沟槽5的侧壁的覆盖性比上述实施例2和5的情形好，由此完成了具有更好可靠性、尤其是具有更好抗潮性的电子元件模块(半导体设备)。
(实施例7)
在下文，将描述根据实施例7的电子元件晶片模块26。注意，实施例7中没有描述的结构与实施例1中的结构相同。另外，为了描述简单起见，在实施例7中用相同的附图标记表示具有与实施例1的图中所示的部件相同功能的部件，但将省略该描述。
图13是示意性地示出根据本发明的实施例7的电子元件晶片模块的通孔电极和切割区附近的截面图的主要部分纵向截面图。
如图13所示，根据实施例7的电子元件晶片模块26包括：电子元件晶片1；和用作支撑衬底的玻璃衬底2，电子元件晶片1和玻璃衬底2由粘合树脂层3相互层叠。形成沟槽5A，其沿着电子元件晶片1的切割区4的沟槽5A从背表面一侧穿过电子元件晶片1并且在前表面一侧到达用作支撑衬底的玻璃衬底2的前表面部。与通孔7同时形成沟槽5A，通孔7用于连接形成在电子元件晶片1每个芯片的中心部分处的电子元件区A的外围部B中的电极垫6。沟槽5A的侧壁被电子元件晶片1的背表面一侧上的绝缘膜8覆盖。从沟槽5A的底表面(玻璃衬底2的浅沟槽的底表面)移除绝缘膜8。切割区4背表面一侧上的保护膜9A覆盖沟槽5A的侧壁和底表面。简而言之，在实施例7中，与实施例3不同的是沟槽5A穿过电子元件晶片1，并且随后到达作为支撑衬底的玻璃衬底2；此外，通过增加的蚀刻在玻璃衬底2中形成浅沟槽(凹入部分)；并且沟槽5A的底表面位于玻璃衬底2中；并且沟槽5的侧壁被绝缘膜8和保护膜9A的两层结构覆盖，以具有用于沟槽5A的侧壁的良好覆盖性。
将参考图14(a)至14(k)详细地描述根据实施例7的电子元件晶片模块26的制造方法。
图14(a)至14(k)每一个是示意性地示出根据实施例7的电子元件晶片模块26的每个制造工艺中的电极部和切割区附近的截面结构的主要部分纵向截面图。
在到达图14(a)的截面结构之前，通过形成半导体区的前半段工艺，在电子元件晶片1的表面上形成包括电极垫6的金属布线层(未示出)，并且形成绝缘膜10，其在电极垫6的中心部分上方开口。
首先，如图14(a)所示，利用粘合树脂层3，在电子元件晶片1的表面上层叠作为支撑衬底的玻璃衬底2。
接下来，如图14(b)所示，施加或层叠抗蚀剂膜材料，其将是用于形成通孔7和用于切割的沟槽5的抗蚀剂膜11。通过光刻工艺对抗蚀剂膜材料进行曝光和显影，以便使开口形成为用于在随后的工艺中形成通孔7和沟槽5的抗蚀剂膜11的图案。
图14(c)至图14(i)示出了随后的工艺，与实施例3的图6(c)至图6(i)中的情形相同。因此，将省略对其每个工艺的描述。
随后，沿着用于切割的沟槽5A切割电子元件晶片模块26以将其单独分成半导体芯片(电子元件模块)。在实施例7中，切割线沟槽(用于切割的沟槽5)的侧壁覆盖有绝缘膜8和保护膜9A，并且用于切割的沟槽5A刻入玻璃衬底2中。因此，沟槽5A的侧壁的覆盖性比上述实施例3的情形好，由此完成了具有更好可靠性、尤其是具有更好抗潮性的电子元件模块(半导体设备)。在沟槽5A的侧壁和底表面上形成抗蚀剂厚度基本相等的切割线区的保护膜9A，并且用保护膜9A掩埋通孔7的区。在通孔7的侧壁和底表面上形成基本相等厚度的膜作为背表面一侧不是问题。
最后，如图14(k)所示，在暴露出金属布线层12的保护膜9A的开口上形成焊料突起13作为外部连接电极。
随后，沿着用于切割的沟槽5A切割电子元件晶片模块26以将其单独分成半导体芯片(电子元件模块)。在实施例7中，刻入玻璃衬底2中的切割线沟槽(用于切割的沟槽5A)的侧壁覆盖有绝缘膜8和保护膜9A。因此，沟槽5A的侧壁的覆盖性比上述实施例3的情形好，由此完成了具有更好可靠性、尤其是具有更好抗潮性的电子元件模块(半导体设备)。
(实施例8)
在下文，将描述根据实施例8的电子元件晶片模块27。注意，实施例8中没有描述的结构与实施例1中的结构相同。另外，为了描述简单起见，在实施例7中用相同的附图标记表示具有与实施例1的图中所示的部件相同功能的部件，但将省略该描述。
图15是示意性地示出根据本发明的实施例8的电子元件晶片模块的通孔电极和切割区附近的截面图的主要部分纵向截面图。
如图15所示，根据实施例8的电子元件晶片模块27包括：电子元件晶片1；和用作支撑衬底的玻璃衬底2，电子元件晶片1和玻璃衬底2通过粘合树脂层3相互层叠。形成沟槽5A，其沿着电子元件晶片1的切割区4的沟槽5A从背表面一侧穿过电子元件晶片1并且在前表面一侧到达用作支撑衬底的玻璃衬底2的前表面部。与通孔7同时形成沟槽5A，通孔7用于连接形成在电子元件晶片1每个芯片的中心部分处的电子元件区A的外围部B中的电极垫6。沟槽5A的侧壁被电子元件晶片1的背表面一侧上的绝缘膜8覆盖。沟槽5A的底表面(玻璃衬底2的沟槽的底表面)也被绝缘膜8覆盖。切割区4背表面一侧上的保护膜9A覆盖沟槽5A的侧壁和底表面。简而言之，在实施例8中，与实施例4不同的是沟槽5A穿过电子元件晶片1，并且随后到达作为支撑衬底的玻璃衬底2；此外，通过增加的蚀刻在玻璃衬底2中形成浅沟槽(凹入部分)；并且沟槽5A的底表面位于玻璃衬底2中；并且沟槽5的侧壁被绝缘膜8和保护膜9A的两层结构覆盖，以具有用于沟槽5A的侧壁的良好覆盖性。
将参考图16(a)至16(m)详细地描述根据实施例8的电子元件晶片模块27的制造方法。
图16(a)至16(m)每一个是示意性地示出根据实施例8的电子元件晶片模块27的每个制造工艺中的电极部和切割区附近的截面结构的主要部分纵向截面图。
在到达图16(a)的截面结构之前，通过形成半导体区的前半段工艺，在电子元件晶片1的表面上形成包括电极垫6的金属布线层(未示出)，并且形成绝缘膜10，其在电极垫6的中心部分上方开口。
首先，如图16(a)所示，利用粘合树脂层3，在电子元件晶片1的表面上层叠作为支撑衬底的玻璃衬底2。
接下来，如图16(b)所示，施加或层叠抗蚀剂膜材料，其将是用于形成通孔7和用于切割的沟槽5的抗蚀剂膜11。通过光刻工艺对抗蚀剂膜材料进行曝光和显影，以便使开口形成为用于在随后的工艺中形成通孔7和沟槽5的抗蚀剂膜11的图案。
图16(c)至图16(k)示出了随后的工艺，与实施例4的图8(c)至图8(k)中的情形相同。因此，将省略对其每个工艺的描述。
如图16(l)所示，在电子元件晶片1的背表面一侧上形成保护膜9A。在形成保护膜9A时，由于难以用一般的抗蚀剂涂覆机在切割线的沟槽5A的侧壁和底表面上涂覆抗蚀剂，所以使用所谓的喷涂机。在图16(l)中，在沟槽5A的侧壁和底表面上形成抗蚀剂厚度基本相等的切割线区4的保护膜9A，并且用保护膜9A掩埋通孔7的区。在通孔7的侧壁和底表面上形成基本相等厚度的膜作为前表面不是问题。
最后，如图16(m)所示，在暴露出金属布线层12的保护膜9A的开口上形成焊料突起13作为外部连接电极。
随后，沿着沟槽5A切割电子元件晶片模块27以将其单独分成半导体芯片(电子元件模块)。在实施例8中，切割线沟槽(用于切割的沟槽5)的侧壁和底表面覆盖有绝缘膜8和保护膜9A。此外，沟槽5A的底表面位于从玻璃衬底2的表面刻上的玻璃衬底2中。因此，沟槽5A的侧壁的覆盖性比上述实施例4的情形好，由此完成了具有更好可靠性、尤其是具有更好抗潮性的电子元件模块(半导体设备)。
(实施例9)
在下文，将描述根据实施例9的电子元件晶片模块28。注意，实施例9中没有描述的结构与实施例1中的结构相同。另外，为了描述简单起见，在实施例9中用相同的附图标记表示具有与实施例1的图中所示的部件相同功能的部件，但将省略该描述。
图17是示意性地示出根据本发明的实施例9的电子元件晶片模块的通孔电极和切割区附近的截面结构的主要部分纵向截面图。
如图17所示，根据实施例9的电子元件晶片模块28包括：电子元件晶片1；和用作支撑衬底的玻璃衬底2，电子元件晶片1和玻璃衬底2通过粘合树脂层3相互层叠。形成沟槽5，其沿着电子元件晶片1的切割区4从背表面一侧穿过电子元件晶片1并且在前表面一侧到达用作支撑衬底的玻璃衬底2。与通孔7同时形成沟槽5，通孔7用于连接形成在电子元件晶片1每个芯片的中心部分处的电子元件区A的外围部B中的电极垫6。沟槽5的侧壁被电子元件晶片1的背表面一侧上的绝缘膜8覆盖。从沟槽5的底表面移除绝缘膜8。切割区4中的保护膜9B不仅掩埋通孔7而且还掩埋沟槽5。这一点与上述的实施例1不同。保护膜9B在沟槽5的底部与玻璃衬底2的表面接触。
将参考图18(a)至18(i)详细地描述根据实施例9的电子元件晶片模块28的制造方法。
图18(a)至18(i)每一个是示意性地示出根据实施例9的电子元件晶片模块28的每个制造工艺中的电极部和切割区附近的截面结构的主要部分纵向截面图。
在到达图18(a)的截面结构之前，通过形成半导体区的前半段工艺，在电子元件晶片1的表面上形成包括电极垫6的金属布线层(未示出)，并且形成绝缘膜10，其在电极垫6的中心部分上方开口。
首先，如图18(a)所示，利用粘合树脂层3，在电子元件晶片1的表面上层叠作为支撑衬底的玻璃衬底2。
接下来，如图18(b)所示，施加或层叠抗蚀剂膜材料，其将是用于形成通孔7和用于切割的沟槽5的抗蚀剂膜11。通过光刻工艺对抗蚀剂膜材料进行曝光和显影，以便使开口形成为用于在随后的工艺中形成通孔7和沟槽5的抗蚀剂膜11的图案。
图18(c)至图18(g)示出了随后的工艺，与实施例1的图2(c)至图2(g)中的情形相同。因此，将省略对其每个工艺的描述。
此外，如图18(h)所示，在电子元件晶片1的背表面一侧上形成保护膜9B，使得在沟槽5中掩埋保护膜9B。没有具体地限制形成保护膜9B的方法，但可以适当地使用任何公知的方法。例如，通过施加、真空变形(deforming in vacuum)、真空层合机或印刷法(真空)能将保护膜9B掩埋到通孔7和用于切割的沟槽5中。
最后，如图18(i)所示，在暴露出金属布线层12的保护膜9B的开口上形成焊料突起13作为外部连接电极。
随后，沿着用于切割的沟槽5切割电子元件晶片模块28以将其单独分成半导体芯片(电子元件模块)。在实施例9中，用保护膜9B掩埋切割线沟槽(用于切割的沟槽5)。因此，在通过切割的分别形成之后由绝缘膜8和厚保护膜9B覆盖封装侧壁表面(用于切割的沟槽5的侧壁表面)。与上述实施例5的情形类似，和厚保护膜9B加在一起，绝缘膜8的覆盖性是优良的，由此完成了具有高可靠性、尤其是具有高抗潮性的电子元件模块(半导体设备)。
(实施例10)
在下文，将描述根据实施例10的电子元件晶片模块29。注意，实施例10中没有描述的结构与实施例1中的结构相同。另外，为了描述简单起见，在实施例10中用相同的附图标记表示具有与实施例1的图中所示的部件相同功能的部件，但将省略该描述。
图19是示意性地示出根据本发明的实施例10的电子元件晶片模块的通孔电极和切割区附近的截面结构的主要部分纵向截面图。
如图19所示，根据实施例10的电子元件晶片模块29包括：电子元件晶片1；和用作支撑衬底的玻璃衬底2，电子元件晶片1和玻璃衬底2通过粘合树脂层3相互层叠。形成沟槽5，其沿着电子元件晶片1的切割区4从背表面一侧穿过电子元件晶片1并且在前表面一侧到达用作支撑衬底的玻璃衬底2。与通孔7同时形成沟槽5，通孔7用于连接形成在电子元件晶片1每个芯片的中心部分处的电子元件区A的外围部B中的电极垫6。沟槽5的侧壁被电子元件晶片1的背表面一侧上的绝缘膜8覆盖。尽管在上述实施例9中从沟槽5的底表面移除绝缘膜8，但在实施例10中没有从沟槽5的底表面移除绝缘膜8，使得绝缘膜8的覆盖性良好。切割区4中的保护膜9B不仅掩埋通孔7而且还掩埋沟槽5。这一点与上述的实施例2不同。
将参考图20(a)至20(j)详细地描述根据实施例10的电子元件晶片模块29的制造方法。
图20(a)至20(j)每一个是示意性地示出根据实施例10的电子元件晶片模块29的每个制造工艺中的电极部和切割区附近的截面结构的主要部分纵向截面图。
在到达图20(a)的截面结构之前，通过形成半导体区的前半段工艺，在电子元件晶片1的表面上形成包括电极垫6的金属布线层(未示出)，并且形成绝缘膜10，其在电极垫6的中心部分上方开口。
首先，如图20(a)所示，利用粘合树脂层3，在电子元件晶片1的表面上层叠作为支撑衬底的玻璃衬底2。
接下来，如图20(b)所示，施加或层叠抗蚀剂膜材料，其将是用于形成通孔7和用于切割的沟槽5的抗蚀剂膜11。通过光刻工艺对抗蚀剂膜材料进行曝光和显影，以便使开口形成为用于在随后的工艺中形成通孔7和沟槽5的抗蚀剂膜11的图案。
图20(c)至图20(h)示出了随后的工艺，与上述实施例2的图4(c)至图4(h)中的情形相同。因此，将省略对其每个工艺的描述。
此外，如图20(i)所示，在电子元件晶片1的背表面一侧上形成保护膜9B，使得在沟槽5中掩埋保护膜9B。没有具体地限制形成保护膜9B的方法，但可以适当地使用任何公知的方法。例如，通过施加、真空变形、真空层合机或印刷法(真空)能将保护膜9B掩埋到通孔7和沟槽5中。
最后，如图20(j)所示，在暴露出金属布线层12的保护膜9B的开口上形成焊料突起13作为外部连接电极。
随后，沿着用于切割的沟槽5切割电子元件晶片模块29以将其单独分成半导体芯片(电子元件模块)。在实施例10中，在切割线沟槽(用于切割线的沟槽5)中在绝缘膜8上覆以薄膜并且掩埋保护膜9B。因此，在通过切割分别形成之后由绝缘膜8和厚保护膜9B覆盖封装侧壁表面(用于切割的沟槽5的侧壁表面)。与上述实施例6的情形相比较，绝缘膜加上厚保护膜9B的覆盖性更好，由此完成了具有高可靠性、尤其是具有高抗潮性的电子元件模块(半导体设备)。
(实施例11)
在下文，将描述根据实施例11的电子元件晶片模块30。注意，实施例11中没有描述的结构与实施例1中的结构相同。另外，为了描述简单起见，在实施例11中用相同的附图标记表示具有与实施例1的图中所示的部件相同功能的部件，但将省略该描述。
图21是示意性地示出根据本发明的实施例11的电子元件晶片模块的通孔电极和切割区附近的截面结构的主要部分纵向截面图。
如图21所示，根据实施例11的电子元件晶片模块30包括：电子元件晶片1；和用作支撑衬底的玻璃衬底2，电子元件晶片1和玻璃衬底2通过粘合树脂层3相互层叠。形成沟槽5A，其沿着电子元件晶片1的切割区4的沟槽5A从背表面一侧穿过电子元件晶片1并且在前表面一侧到达用作支撑衬底的玻璃衬底2的前表面。与通孔7同时形成沟槽5A，通孔7用于连接形成在电子元件晶片1每个芯片的中心部分处的电子元件区A的外围部B中的电极垫6。沟槽5A的侧壁被电子元件晶片1的背表面一侧上的绝缘膜8覆盖。从沟槽5A的底表面移除绝缘膜8(玻璃衬底2的沟槽的底表面)。切割区4中的保护膜9B不仅掩埋通孔7而且还掩埋沟槽5。这一点与上述的实施例3不同。
将参考图22(a)至22(k)详细地描述根据实施例11的电子元件晶片模块30的制造方法。
图22(a)至22(k)每一个是示意性地示出根据实施例11的电子元件晶片模块30的每个制造工艺中的电极部和切割区附近的截面结构的主要部分纵向截面图。
在到达图22(a)的截面结构之前，通过形成半导体区的前半段工艺，在电子元件晶片1的表面上形成包括电极垫6的金属布线层(未示出)，并且形成绝缘膜10，其在电极垫6的中心部分上方开口。
图22(a)至图22(i)示出了随后的工艺，与上述实施例3的图6(a)至图6(i)中的情形相同。因此，将省略对其每个工艺的描述。
接下来，如图22(j)所示，在电子元件晶片1的背表面一侧上形成保护膜9B。没有具体地限制形成保护膜9B的方法，但可以适当地使用任何公知的方法。例如，通过施加、真空变形、真空层合机或印刷法(真空)能将保护膜9B掩埋到通孔7和切割线沟槽5中。
最后，如图22(k)所示，在其上形成焊料突起13。
随后，沿着用于切割的切割线沟槽5切割电子元件晶片1以将其单独分成半导体芯片。在实施例11中，由保护膜9B掩埋切割线沟槽5A。因此，沟槽5A的侧壁由绝缘膜8和厚保护膜9B覆盖，在通过切割的分别形成之后沟槽5A的侧壁组成封装侧壁表面。此外，切割线沟槽5A的底表面位于用作支撑衬底的玻璃衬底2中。因此，与上述实施例9的情形相比，绝缘膜8的覆盖性更好，由此完成了具有高可靠性、尤其是具有高抗潮性的电子元件模块30。
(实施例12)
在下文，将描述根据实施例12的电子元件晶片模块31。注意，实施例12中没有描述的结构与实施例1中的结构相同。另外，为了描述简单起见，在实施例12中用相同的附图标记表示具有与实施例1的图中所示的部件相同功能的部件，但将省略该描述。
图23是示意性地示出根据本发明的实施例12的电子元件晶片模块的通孔电极和切割区附近的截面结构的主要部分纵向截面图。
如图23所示，根据实施例12的电子元件晶片模块31包括：电子元件晶片1；和用作支撑衬底的玻璃衬底2，电子元件晶片1和玻璃衬底2通过粘合树脂层3相互层叠。形成沟槽5A，其沿着电子元件晶片1的切割区4的沟槽5A从背表面一侧穿过电子元件晶片1并且在前表面一侧到达用作支撑衬底的玻璃衬底2的前表面。与通孔7同时形成沟槽5A，通孔7用于连接形成在电子元件晶片1每个芯片的中心部分处的电子元件区A的外围部B中的电极垫6。沟槽5A的侧壁被电子元件晶片1的背表面一侧上的绝缘膜8覆盖。沟槽5A的底表面(玻璃衬底2的沟槽的底表面)还被绝缘膜8覆盖。切割区4中的保护膜9B不仅掩埋通孔7而且还掩埋沟槽5。这一点与上述的实施例4不同。
将参考图24(a)至24(m)详细地描述根据实施例12的电子元件晶片模块31的制造方法。
图24(a)至24(m)每一个是示意性地示出根据实施例12的电子元件晶片模块31的每个制造工艺中的电极部和切割区附近的截面结构的主要部分纵向截面图。
在到达图24(a)的截面结构之前，通过形成半导体区的前半段工艺，在电子元件晶片1的表面上形成包括电极垫6的金属布线层(未示出)，并且形成绝缘膜10，其在电极垫6的中心部分上方开口。
图24(a)至图24(i)示出了随后的工艺，与上述实施例4的图8(a)至图8(i)中的情形相同。因此，将省略对其每个工艺的描述。
接下来，如图24(l)所示，在电子元件晶片1的背表面一侧上形成保护膜9B。没有具体地限制形成保护膜9B的方法，但可以适当地使用任何公知的方法。例如，通过施加、真空变形、真空层合机或印刷法(真空)能将保护膜9B掩埋到通孔7和切割线沟槽5中。
此外，如图24(m)所示，在其上形成焊料突起13。
随后，沿着切割线沟槽5切割电子元件晶片1以将其单独分成半导体芯片。在实施例12中，由保护膜9B掩埋切割线沟槽5A。因此，在通过切割的分别形成之后的封装侧壁表面和底表面由绝缘膜8和厚保护膜9B覆盖。此外，切割线沟槽5A的底表面位于用作支撑衬底的玻璃衬底2中。因此，与上述实施例11的情形相比，绝缘膜8的覆盖性更好，由此完成了具有高可靠性、尤其是具有高抗潮性的半导体设备。
此外，如图25所示，在上述的实施例12中在电子元件晶片1的切割之前和图24(m)的工艺之后，还能够通过光刻曝光并且显影在切割线沟槽5A中被覆盖或掩埋的保护膜9B，以形成开口9C。根据该方法，能够避免在保护膜9B的切割期间的震动并且保持切割线沟槽5A侧壁的保护膜9B和绝缘膜8之间的粘接性。同样的工艺可以应用到上述的实施例9至11上，其中在切割线沟槽5或5A中掩埋保护膜9B。此外，同样的工艺可以应用到实施例5至8上，其中切割线沟槽5或5A被保护膜9A覆盖。
本发明不限于上述的实施例1至12中的每一个。各种变化在权利要求书的范围内是可能的。此外，本发明的技术范围包括在可以通过适当组合不同的实施例1至12中公开的技术方法所获得的实施例中。
此外，可在透明玻璃衬底2上层叠光学元件模块，该光学元件模块包括作为一个或多个透镜板的透镜模块。
也就是说，作为电子元件模块，包括其中图像捕捉元件被提供为电子元件的电子元件芯片(从电子元件晶片模块切下的单元芯片)；形成在电子元件芯片上的预定区中的粘合树脂层3；以及固定在粘合树脂层3上的一个或多个光学元件(例如透镜板)，使得对应于作为电子元件的图像捕捉元件。
在上述情形下，该电子元件可以是包括多个光接收部的图像捕捉元件，该光接收部用于对来自对象的图像光执行光电转换并且捕捉来自对象的图像光；用于产生输出光的发光元件；或用于接收入射光的光接收元件。
将参考图26关于传感器模块的实例详细地描述电子元件模块的实施例13。作为电子元件模块的传感器模块包括图像捕捉元件和透镜模块，它们层叠在其中，图像捕捉元件包括用于对来自对象的图像光执行光电转换并且捕捉来自对象的图像光的多个光接收部，并且透镜模块包括一个或多个透镜，用于将入射光的图像聚焦在图像捕捉元件上。
(实施例13)
图26是示出根据本发明的实施例13的传感器模块的示范性基本结构的纵向截面图。
在图26中，根据实施例13的传感器模块50包括作为由多个光接收部组成的电子元件的图像捕捉元件51b，所述光接收部是提供在其芯片表面上的对应于多个像素的光电转换部(光电二极管)。传感器模块50进一步包括：通孔晶片51(对应于从根据上述实施例1至12的电子元件晶片模块单独分离的每个芯片)，其中通孔51a提供在前表面和背表面之间以作为布线将它们电连接；形成在通孔晶片51的图像捕捉元件51b周围的树脂粘合层52(对应于根据上述实施例1至12的粘合树脂3)；玻璃板53(对应于根据上述实施例1至12的作为支撑衬底的透明玻璃衬底2)，其覆盖树脂粘合层52且被单独分离为其表面上涂覆有IR截流层(IR cutlayer)的盖玻片；透镜板54(透镜模块)，其中多个透镜板541至543层叠为用于使入射光聚焦到图像捕捉元件51b上的光学元件，透镜板54提供在玻璃板53上；用于粘附和固定透镜板541至543的透镜粘合层55和56；和遮光部件57，用于开口位于透镜板541至543之中的最上部位置的透镜板541的中间部分作为圆形的光接收开口，以及用于遮蔽透镜板541至543和玻璃板53的其余的表面部分和侧表面部分。在通孔晶片51上方，玻璃板53和透镜板54以该顺序对齐并且通过树脂粘合层52和透镜粘合层55和56粘附在另一个的顶部上。简而言之，形成作为根据实施例13的电子元件模块的传感器模块50，使得多个透镜板541至543通过透镜粘合层55和56等相互粘附在从根据实施例1至12的电子元件晶片模块切割下的单独片上并且从上方进一步贴附遮光部件57。结果，制造了根据实施例13的传感器模块50。
透镜板54由透明树脂或透明玻璃制成。透镜板54形成有带有透镜功能的透镜区；和作为具有间隔功能的间隔物的外围边缘。整个透镜板结构由相同类型的玻璃或树脂材料形成。利用上述结构，能够形成具有预定的透镜厚度的透镜板541至543。
在实施例13中，透镜板54具有三个形成的透镜板541至543层叠在透镜边缘处的结构。对于该叠层使用粘合部件55和56，并且粘合部件55和56可具有遮光功能。
作为光学元件的多个透镜的透镜板54包括象差校正透镜543、漫射透镜542和聚光透镜541(对于仅有一个透镜的情形，该透镜是聚光透镜)。在透镜板54中，透镜区提供在中间部分且透镜边缘提供在透镜区的外圆周侧，该透镜边缘具有预定的厚度且用作间隔部。这样的透镜或间隔部，以预定厚度提供在透镜板54的外圆周侧上。以该顺序从底部设置每个间隔物。间隔部具有位置确定功能，并且该位置确定功能由锥形凸起部和凹入部或对准标记组成。粘合层55和/56粘附三个透镜板541至543，还可具有遮光功能，并且粘合层55和56可包括用于确定间隔的固体物质。
接下来，在利用传感器模块50作为电子元件模块的成品作为实施例14的情况下，将参考附图详细地描述在图像捕捉部中使用的具有根据实施例13的传感器模块50的电子信息装置。
(实施例14)
图27是示出本发明的实施例14的电子信息装置的示范性示意结构的框图，该电子信息装置包括根据图像捕捉部中使用的本发明的实施例13的传感器模块50。
在图27中，根据本发明的实施例14的电子信息装置90包括：固态图像捕捉设备91，用于对来自根据实施例13的传感器模块50的图像捕捉信号执行各种信号处理，以获得彩色图像信号；存储部92(例如记录介质)，在对彩色图像信号执行预定的信号处理之后，用于数据记录来自固态图像捕捉设备91的彩色图像信号，用于记录；显示部93(例如液晶显示设备)，在对彩色图像信号执行预定的信号处理之后，用于在显示屏(例如液晶显示屏)上显示来自固态图像捕捉设备91的彩色图像信号，用于显示；通信部94(例如收发装置)，在对彩色图像信号执行预定的信号处理之后，用于从固态图像捕捉设备91传送彩色图像信号，用于通信；和图像输出部95(例如打印机)，用于在执行预定的信号处理之后打印来自固态图像捕捉设备91的彩色图像信号，用于打印。对此没有任何的限制，除了固态图像捕捉设备91之外，电子信息装置90还可包括，存储部92、显示部93、通信部94和图像输出部95中的任一个。
作为电子信息装置90，包括图像输入装置的电子信息装置是可想到的，例如数字照相机(例如数字摄像机和数字静止照相机)、图像输入照相机(例如监测照相机、门口视频电话、车载照相机和电视摄像机)、扫描仪、传真机、配备照相机的蜂窝电话装置和个人数字助理(PDA)。
因此，根据本发明的实施例14，来自固态图像捕捉设备91的彩色图像信号可以：通过显示部93良好地显示在显示屏上，利用图像输出部95印刷在一张纸上，经由导线或无线电通过通信部94作为通信数据良好地传送，通过执行预定的数据压缩处理良好地存储在存储部92处；且可以良好地执行各种数据处理。
对根据上述实施例14的电子信息装置90没有限制，电子信息装置可以是信息记录再现部中使用的具有根据本发明的电子元件模块的拾取设备。在这种情况下拾取设备的光学元件是光学功能元件(晶片态光学设备：例如棱镜模块和全息摄影元件模块，或者也就是，全息摄影光学元件和棱镜光学元件)，用于使输出光直线输出并且用于折射入射光以允许其进入预定的方向。另外，拾取设备的电子元件包括用于产生输出光的发光元件(例如，半导体激光元件或激光芯片)和用于接收入射光的光接收元件(例如光IC)。
如上所述，通过使用本发明的优选实施例1至14举例说明了本发明。然而，本发明不应该仅基于上述的实施例1至14来解释。应该理解，本发明的范围应该仅基于权利要求书来解释。还应该理解，基于本发明的描述和来自本发明优选实施例1至14的详细描述的公知常识，本领域技术人员能够实施等效范围的技术。此外，应该理解，在本说明书中引证的任何专利、任何专利申请和任何参考文献，都应该像其内容具体在这里描述一样，作为参考包含在本说明书中。
工业应用
本发明能够应用在电子元件晶片模块领域，其中电子元件晶片的表面提供有多个电子元件并且支撑衬底彼此层叠；电子元件晶片模块的制造方法；电子元件模块，其中每个单独的块是通过为每个电子元件切割电子元件晶片模块制成的；以及具有电子元件模块作为其图像捕捉部中使用的图像输入装置的电子信息装置，例如数字照相机(例如数字摄像机和数字静止照相机)、图像输入照相机、扫描仪、传真机和配备照相机的蜂窝电话装置。本发明提供了一种具有高可靠性、尤其是高抗潮性的通孔电极。
可容易作出各种其它的修改并且这些修改对本领域技术人员将是显而易见的，而不脱离本发明的范围和精神。因此，这里所附的权利要求书的范围不打算受限于这里记载的描述，而是广义地解释权利要求书。

Claims (29)

1.一种电子元件晶片模块，包括：
电子元件晶片，其中多个电子元件提供在前表面一侧上并且布线提供在背表面一侧上，通过穿过这两个表面的通孔该布线电连接到前表面一侧上的布线或端子部；和
通过树脂粘合层粘合的支撑衬底，其与该电子元件晶片的前表面一侧相对，
其中：沿着相邻电子元件之间的切割线形成用于切割的沟槽，该沟槽从背表面穿过该电子元件晶片；和
在包括通孔的电子元件晶片的背表面上形成用来使半导体层与背表面上的布线绝缘的绝缘膜，并且该绝缘膜至少形成在该沟槽的侧壁上。
2.根据权利要求1所述的电子元件晶片模块，其中电极垫作为布线或端子部提供在电子元件的外围，并且电极垫通过通孔连接到背表面上的布线。
3.根据权利要求1所述的电子元件晶片模块，其中绝缘膜使通孔中的电连接层与通孔的内壁绝缘，并且通孔用于电连接在电子元件的外围提供的电极垫与布线或外部连接端子。
4.根据权利要求1所述的电子元件晶片模块，其中背表面保护膜至少提供在背表面上的通孔和布线上。
5.根据权利要求1至4任一项所述的电子元件晶片模块，其中沟槽的底表面用绝缘膜覆盖或被移除。
6.根据权利要求5所述的电子元件晶片模块，其中沟槽的底表面位于支撑衬底上或支撑衬底中。
7.根据权利要求4所述的电子元件晶片模块，其中背表面保护膜至少覆盖侧壁的侧壁和沟槽的底表面。
8.根据权利要求4所述的电子元件晶片模块，其中背表面保护膜掩埋在沟槽内部。
9.根据权利要求1所述的电子元件晶片模块，其中支撑衬底是透明树脂衬底或透明玻璃衬底，作为透明部件。
10.根据权利要求1或3所述的电子元件晶片模块，其中绝缘膜是光敏树脂膜、氧化硅膜、含硼或磷的氧化膜、氮氧化硅膜、氮化硅膜或由它们中的至少两种组成的叠层，或用电沉积材料形成的膜。
11.根据权利要求10所述的电子元件晶片模块，其中光敏树脂膜是聚酰亚胺树脂、环氧树脂或丙烯酸树脂。
12.根据权利要求10所述的电子元件晶片模块，其中电沉积材料是聚酰亚胺树脂、环氧树脂、丙烯酸树脂、聚胺树脂或聚羧酸树脂。
13.根据权利要求1或2所述的电子元件晶片模块，其中进一步提供绝缘膜，以使布线或端子部与电子元件晶片前表面上的半导体层绝缘，并且该绝缘膜为氧化硅膜、含硼或磷的氧化膜、氮氧化硅膜、氮化硅膜或由它们中的至少两种组成的叠层。
14.根据权利要求4、7和8中的任一项所述的电子元件晶片模块，其中背表面保护膜由光敏树脂膜形成。
15.根据权利要求14的电子元件晶片模块，其中光敏树脂膜为聚酰亚胺树脂、环氧树脂、丙烯酸树脂、硅树脂或由它们中的至少两种构成的混合树脂。
16.根据权利要求1所述的电子元件晶片模块，其中电子元件是图像捕捉元件，包括多个光接收部，用来对来自对象的图像光进行光电转换和捕捉来自对象的图像光。
17.根据权利要求1所述的电子元件晶片模块，其中电子元件包括用来产生输出光的发光元件和用来接收入射光的光接收元件。
18.根据权利要求9所述的电子元件晶片模块，进一步包括以与该多个电子元件的每一个相对应的方式粘附和固定在透明部件上的一个或多个层压晶片态光学设备。
19.根据权利要求18所述的电子元件晶片模块，其中该一个或多个层压晶片态光学设备是透镜模块，并且电子元件是图像捕捉元件。
20.根据权利要求18所述的电子元件晶片模块，其中该一个或多个层压晶片态光学设备是棱镜模块或全息摄影元件模块，并且电子元件是发光元件和光接收元件。
21.通过从根据权利要求1至4、7至9、11、12、16和17的任一项所述的电子元件晶片模块切割每一个或预定数目而单独分开的电子元件模块。
22.一种包括电子元件模块的电子信息装置，其中该电子元件模块是从根据权利要求19的电子元件晶片模块上切下来的，作为图像捕捉部中的传感器模块。
23.一种在信息记录再现部中包括从根据权利要求20的电子元件晶片模块切下来的电子元件模块的电子信息装置。
24.一种电子元件晶片模块的制造方法，包括：
通过树脂粘合层层压与电子元件晶片的前表面一侧相对的支撑衬底的步骤，该电子元件晶片具有形成在其上的多个电子元件；
通孔和沟槽形成步骤，用于为每个电子元件形成穿过该电子元件晶片的两个表面的通孔，并且形成用于切割的沟槽，该沟槽沿着在相邻电子元件之间的切割线从背表面穿过该电子元件晶片；
在包括通孔和沟槽的电子元件晶片的背表面上形成绝缘膜的绝缘膜形成步骤；和
在该绝缘膜上形成布线层的布线层形成步骤，该布线层通过通孔与该电子元件晶片的前表面一侧上的布线或端子部电连接。
25.根据权利要求24所述的电子元件晶片模块的制造方法，进一步包括至少在布线层和通孔上形成背表面保护膜的背表面保护膜形成步骤。
26.根据权利要求24所述的电子元件晶片模块的制造方法，进一步包括在绝缘膜形成步骤之后移除沟槽底表面上的绝缘膜的绝缘膜移除步骤。
27.根据权利要求24所述的电子元件晶片模块的制造方法，其中通孔和沟槽形成步骤形成沟槽，使得沟槽的底表面位于支撑衬底上或支撑衬底中。
28.根据权利要求25所述的电子元件晶片模块的制造方法，其中背表面保护膜形成步骤用背表面保护膜掩埋通孔，并在沟槽上或在除了沟槽之外的区上形成背表面保护膜。
29.根据权利要求25所述的电子元件晶片模块的制造方法，其中背表面保护膜形成步骤以掩埋通孔和沟槽的方式形成背表面保护膜。
CNA2009101408479A 2008-05-14 2009-05-14 电子元件晶片模块及其制造方法 Pending CN101582416A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008127767 2008-05-14
JP2008127767A JP2009277883A (ja) 2008-05-14 2008-05-14 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器

Publications (1)

Publication Number Publication Date
CN101582416A true CN101582416A (zh) 2009-11-18

Family

ID=41315059

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2009101408479A Pending CN101582416A (zh) 2008-05-14 2009-05-14 电子元件晶片模块及其制造方法

Country Status (3)

Country Link
US (1) US20090283311A1 (zh)
JP (1) JP2009277883A (zh)
CN (1) CN101582416A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107153A (zh) * 2011-11-15 2013-05-15 精材科技股份有限公司 晶片封装体及其形成方法
CN104615982A (zh) * 2015-01-28 2015-05-13 江阴长电先进封装有限公司 一种指纹识别传感器的封装结构及其封装方法
CN107851647A (zh) * 2015-07-24 2018-03-27 索尼半导体解决方案公司 摄像装置、制造方法和基板分割方法
CN108020947A (zh) * 2016-11-01 2018-05-11 株式会社日本显示器 显示装置
CN109326579A (zh) * 2017-07-31 2019-02-12 台湾积体电路制造股份有限公司 半导体装置
CN110298215A (zh) * 2018-03-23 2019-10-01 致伸科技股份有限公司 组装指纹辨识模块的方法
CN110676244A (zh) * 2019-10-15 2020-01-10 杭州见闻录科技有限公司 一种芯片封装方法及封装结构

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100016327A (ko) * 2007-05-08 2010-02-12 오컴 포트폴리오 엘엘씨 무솔더 전자 어셈블리 및 그 제조 방법
JP5318634B2 (ja) * 2009-03-30 2013-10-16 ラピスセミコンダクタ株式会社 チップサイズパッケージ状の半導体チップ及び製造方法
US8354750B2 (en) 2010-02-01 2013-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stress buffer structures in a mounting structure of a semiconductor device
JP5568357B2 (ja) * 2010-04-05 2014-08-06 株式会社フジクラ 半導体装置及びその製造方法
US8624342B2 (en) * 2010-11-05 2014-01-07 Invensas Corporation Rear-face illuminated solid state image sensors
KR101712630B1 (ko) * 2010-12-20 2017-03-07 삼성전자 주식회사 반도체 소자의 형성 방법
US9165970B2 (en) * 2011-02-16 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Back side illuminated image sensor having isolated bonding pads
JP2013062382A (ja) * 2011-09-13 2013-04-04 Toshiba Corp 半導体装置およびその製造方法
US10269863B2 (en) * 2012-04-18 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for via last through-vias
TWI633640B (zh) * 2013-12-16 2018-08-21 新力股份有限公司 Semiconductor element, method of manufacturing semiconductor element, and electronic device
JP6300029B2 (ja) 2014-01-27 2018-03-28 ソニー株式会社 撮像素子、製造装置、製造方法
JP6570844B2 (ja) * 2015-02-26 2019-09-04 株式会社東芝 光検出器、その製造方法、放射線検出器、および放射線検出装置
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
CN204760384U (zh) * 2015-05-18 2015-11-11 华天科技（昆山）电子有限公司 高像素影像传感芯片的晶圆级封装结构
JP6503518B2 (ja) * 2015-10-10 2019-04-17 チャイナ ウェイファー レベル シーエスピー カンパニー リミテッド イメージセンシングチップのパッケージ化方法及びパッケージ構造
CN205752132U (zh) * 2016-05-19 2016-11-30 深圳市汇顶科技股份有限公司 硅通孔芯片、指纹识别传感器和终端设备
JP6843570B2 (ja) 2016-09-28 2021-03-17 キヤノン株式会社 半導体装置の製造方法
JP7180605B2 (ja) * 2017-09-29 2022-11-30 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
JP7099838B2 (ja) * 2018-03-16 2022-07-12 ローム株式会社 チップ部品およびチップ部品の製造方法
JP2019213151A (ja) * 2018-06-08 2019-12-12 ソニーセミコンダクタソリューションズ株式会社 撮像装置
CN112640111A (zh) * 2018-09-11 2021-04-09 索尼半导体解决方案公司 固态成像装置和电子设备
US10811392B2 (en) * 2019-02-27 2020-10-20 Western Digital Technologies, Inc. TSV semiconductor device including two-dimensional shift
US11769736B2 (en) * 2021-04-14 2023-09-26 Micron Technology, Inc. Scribe structure for memory device
US11715704B2 (en) * 2021-04-14 2023-08-01 Micron Technology, Inc. Scribe structure for memory device
US11600578B2 (en) 2021-04-22 2023-03-07 Micron Technology, Inc. Scribe structure for memory device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107153B (zh) * 2011-11-15 2016-04-06 精材科技股份有限公司 晶片封装体及其形成方法
CN103107153A (zh) * 2011-11-15 2013-05-15 精材科技股份有限公司 晶片封装体及其形成方法
CN104615982A (zh) * 2015-01-28 2015-05-13 江阴长电先进封装有限公司 一种指纹识别传感器的封装结构及其封装方法
CN104615982B (zh) * 2015-01-28 2017-10-13 江阴长电先进封装有限公司 一种指纹识别传感器的封装结构及其封装方法
CN107851647A (zh) * 2015-07-24 2018-03-27 索尼半导体解决方案公司 摄像装置、制造方法和基板分割方法
US11587970B2 (en) 2015-07-24 2023-02-21 Sony Semiconductor Solutions Corporation Imaging device, manufacturing method, and substrate dividing method
CN107851647B (zh) * 2015-07-24 2022-06-14 索尼半导体解决方案公司 摄像装置、制造方法和基板分割方法
CN108020947B (zh) * 2016-11-01 2020-11-13 株式会社日本显示器 显示装置
CN108020947A (zh) * 2016-11-01 2018-05-11 株式会社日本显示器 显示装置
CN109326579A (zh) * 2017-07-31 2019-02-12 台湾积体电路制造股份有限公司 半导体装置
CN109326579B (zh) * 2017-07-31 2022-05-17 台湾积体电路制造股份有限公司 半导体装置及其制作方法
US11373952B2 (en) 2017-07-31 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench protection
CN110298215A (zh) * 2018-03-23 2019-10-01 致伸科技股份有限公司 组装指纹辨识模块的方法
CN110676244B (zh) * 2019-10-15 2020-06-16 杭州见闻录科技有限公司 一种芯片封装方法及封装结构
CN110676244A (zh) * 2019-10-15 2020-01-10 杭州见闻录科技有限公司 一种芯片封装方法及封装结构

Also Published As

Publication number Publication date
US20090283311A1 (en) 2009-11-19
JP2009277883A (ja) 2009-11-26

Similar Documents

Publication Publication Date Title
CN101582416A (zh) 电子元件晶片模块及其制造方法
US7728398B2 (en) Micro camera module and method of manufacturing the same
JP4160083B2 (ja) 光学装置用モジュール及び光学装置用モジュールの製造方法
JP5175620B2 (ja) 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
EP1942661B1 (en) Electronic assembly comprising an image sensor chip and fabrication method thereof
CN100433303C (zh) 半导体器件、光学器件模块以及半导体器件的制造方法
CN101661930B (zh) 电子元件晶片模块及其制造方法以及电子信息装置
KR100982270B1 (ko) 카메라 모듈 및 이의 제조 방법
US9231012B2 (en) Image sensor package
CN109274876B (zh) 感光组件及其封装方法、镜头模组、电子设备
CN102386192B (zh) 制造光学传感器的方法、光学传感器和包括其的照相机
US20050270405A1 (en) Image pickup device and camera module
CN102376731B (zh) 图像拾取模块和照相机
US7745834B2 (en) Semiconductor image sensor and method for fabricating the same
US20040075761A1 (en) Solid-state imaging device and method of manufacturing the same
JP2008305972A (ja) 光学デバイス及びその製造方法、並びに、光学デバイスを用いたカメラモジュール及び該カメラモジュールを搭載した電子機器
CN101567350A (zh) 半导体器件
JP5392458B2 (ja) 半導体イメージセンサ
JP2009290033A (ja) 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
JP2009267122A (ja) 半導体装置
JP2002164525A (ja) 光電変換装置
US20050205898A1 (en) Electronic imaging device
CN111200700B (zh) 摄像组件及其封装方法、镜头模组、电子设备
KR100865756B1 (ko) 인쇄회로기판 및 이를 이용한 이미지센서 모듈
KR100762005B1 (ko) 차광층이 구비된 인쇄회로기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20091118

C20 Patent right or utility model deemed to be abandoned or is abandoned