CN103107153A - 晶片封装体及其形成方法 - Google Patents

晶片封装体及其形成方法 Download PDF

Info

Publication number
CN103107153A
CN103107153A CN2012104612775A CN201210461277A CN103107153A CN 103107153 A CN103107153 A CN 103107153A CN 2012104612775 A CN2012104612775 A CN 2012104612775A CN 201210461277 A CN201210461277 A CN 201210461277A CN 103107153 A CN103107153 A CN 103107153A
Authority
CN
China
Prior art keywords
substrate
opening
conductive pad
encapsulation body
wafer encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104612775A
Other languages
English (en)
Other versions
CN103107153B (zh
Inventor
刘沧宇
郑家明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN103107153A publication Critical patent/CN103107153A/zh
Application granted granted Critical
Publication of CN103107153B publication Critical patent/CN103107153B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种晶片封装体及其形成方法，该晶片封装体包括：一基底，具有一第一表面、相反的一第二表面及连接该第一表面及该第二表面的一侧面；一介电层，位于该基底的该第一表面上；多个导电垫，至少包括一第一导电垫及一第二导电垫，位于该介电层中；多个开口，自该基底的该第二表面朝该第一表面延伸，且分别露出对应的所述导电垫，其中所述开口中的一第一开口及所述开口中的与该第一开口相邻的一第二开口分别露出该第一导电垫及该第二导电垫，且朝向该基底的该侧面延伸而超出该第一导电垫及该第二导电垫；以及一第一线路层及一第二线路层，位于该基底的该第二表面上，且延伸进入该第一开口及该第二开口而分别电性接触该第一导电垫及该第二导电垫。

Description

晶片封装体及其形成方法
技术领域
本发明有关于晶片封装体，且特别是有关于以晶圆级封装制程所制得的晶片封装体。
背景技术
晶片封装制程是形成电子产品过程中的一重要步骤。晶片封装体除了将晶片保护于其中，使免受外界环境污染外，还提供晶片内部电子元件与外界的电性连接通路。
由于晶片尺寸的缩小与接垫数目的提升，在晶片封装体中形成电性连接至接垫的线路更为困难。因此，业界亟需改良的晶片封装技术。
发明内容
本发明提供一种晶片封装体，包括：一基底，具有一第一表面、相反的一第二表面及连接该第一表面及该第二表面的一侧面；一介电层，位于该基底的该第一表面上；多个导电垫，至少包括一第一导电垫及一第二导电垫，该第一导电垫及该第二导电垫位于该介电层中；多个开口，自该基底的该第二表面朝该第一表面延伸，且分别露出对应的所述导电垫，其中所述开口中的一第一开口及所述开口中的与该第一开口相邻的一第二开口，分别露出该第一导电垫及该第二导电垫，且朝向该基底的该侧面延伸而超出该第一导电垫及该第二导电垫；以及一第一线路层及一第二线路层，位于该基底的该第二表面上，且延伸进入该第一开口及该第二开口而分别电性接触该第一导电垫及该第二导电垫。
本发明提供一种晶片封装体，包括：一基底，具有一第一表面及相反的一第二表面；一介电层，位于该基底的一第一表面上；多个第一导电垫及多个第二导电垫，位于该基底与该介电层之间，且分别设置于该基底的一第一周边区及一第二周边区之上；多个第一开口及多个第二开口，自该基底的一第二表面朝该第一表面延伸，且分别露出所述第一导电垫及所述第二导电垫，其中各所述第一开口沿着与该基底的一第一侧面交叉的一第一方向延伸而分别超出对应的所述第一导电垫，且各所述第二开口沿着与该基底的一第二侧面交叉的一第二方向延伸而分别超出对应的所述第二导电垫；以及多个第一线路层及多个第二线路层，位于该基底的该第二表面上，且延伸进入所述第一开口及所述第二开口而分别对应地电性接触所述第一导电垫及所述第二导电垫。
本发明提供一种晶片封装体的形成方法，包括：提供一基底，该基底由多个预定切割道划分成多个晶粒区域，其中一介电层形成于该基底的一第一表面上，且多个导电垫形成于该介电层之中，所述导电垫大抵沿着所述预定切割道排列；自该基底的一第二表面部分移除该基底以于该基底之中形成朝该第一表面延伸的多个开口，其中所述开口分别对应地露出所述导电垫，且分别由对应的所述导电垫朝对应的所述预定切割道延伸，并超出对应的所述导电垫；于该基底的该第二表面上形成一绝缘层，其中该绝缘层延伸进入所述开口之中而覆盖所述导电垫；部分移除该绝缘层而露出所述导电垫；于该基底的该第二表面上的该绝缘层上形成多个线路层，各所述线路层延伸进入对应的所述开口中而电性接触对应的所述导电垫；以及沿着所述预定切割道进行切割制程以形成彼此分离的多个晶片封装体。
本发明提供一种晶片封装体，包括：一基底，具有一第一表面、相反的一第二表面及延伸于该第一表面与该第二表面之间的一侧表面；多个导电垫，设置于该第一表面上；多个沟槽开口，定义于该侧表面上，自该第二表面朝该第一表面延伸，且露出该第一表面处的所述导电垫；以及一线路层，设置于该第二表面上，且延伸进入该沟槽开口以电性接触所述导电垫。
本发明提供一种晶片封装体的形成方法，包括：提供一基底，具有一第一表面及相反的一第二表面；于该基底上定义一晶片阵列；于该第一表面上形成多个导电垫；于该晶片阵列中的相邻晶片之间形成多个开口，其中所述开口自该第二表面朝该第一表面延伸；于该第二表面上形成一线路层，该线路层延伸进入所述开口以电性接触所述导电垫；以及切割该基底以分离晶片封装体，切穿所述开口以于每一所述晶片封装体的一侧表面上定义出多个沟槽开口，其中所述沟槽开口延伸于该第一表面与该第二表面之间，且露出由该第二表面延伸至所述导电垫的该线路层。
本发明所述晶片封装体及其形成方法可有效减轻在晶片封装体中形成电性连接至导电垫的线路的制程难度。
附图说明
图1A显示本领域技术人员所知的一种晶片封装体的剖面图。
图1B显示本领域技术人员所知的一种晶片的俯视图。
图2A-图2F显示根据本发明一实施例的晶片封装体的制程剖面图。
图3A及图3C分别显示相应于图2B图的结构的俯视图，其分别自基底的相反两表面观察。
图3B显示相应于图2F的结构的俯视图。
图4A-图4C显示根据本发明一实施例的晶片封装体的制程立体图。
图5A-图5B显示根据本发明一实施例的晶片封装体的制程俯视图。
图6A-图6B显示根据本发明一实施例的晶片封装体的制程俯视图。
图7A-图7F显示根据本发明一实施例的晶片封装体的制程剖面图。
图8A-图8C显示根据本发明一实施例的晶片封装体的制程立体图。
图9A-图9B显示根据本发明一实施例的晶片封装体的制程俯视图。
图10A-图10B显示根据本发明一实施例的晶片封装体的制程俯视图。
图11A-图11F显示根据本发明一实施例的晶片封装体的制程剖面图。
图12A-图12C显示根据本发明一实施例的晶片封装体的制程立体图。
图13A-图13B显示根据本发明一实施例的晶片封装体的制程俯视图。
图14A-图14G显示根据本发明一实施例的晶片封装体的制程剖面图。
图15A-图15C显示根据本发明一实施例的晶片封装体的制程立体图。
图16A-图16F显示根据本发明一实施例的晶片封装体的制程剖面图。
图17A-图17C显示根据本发明一实施例的晶片封装体的制程立体图。
图18A-图18B显示根据本发明一实施例的晶片封装体的制程俯视图。
图19A-图19F显示根据本发明一实施例的晶片封装体的制程剖面图。
图20A-图20C显示根据本发明一实施例的晶片封装体的制程立体图。
附图中符号的简单说明如下：
10：晶片；100：基底；100a、100b：表面；102：元件区；104：介电层；106：导电垫；108：孔洞；110：绝缘层；112：线路层；114：保护层；116：导电凸块；200：基底；200a、200b：表面；200c：侧面；202：元件区；204、204a：介电层；205：微透镜；206：导电垫；207：密封环结构；208、208c：开口；208a、208b：开口端；208’、209、209a、209b：凹陷；210：绝缘层；212：线路层；214：保护层；216：导电凸块；218：间隔层；220：盖层；222：空腔；300：承载基底；d：距离；L1、L2：长度；W1、W2：宽度；SC：切割道。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定形式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间必然具有任何关联性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
本发明一实施例的晶片封装体可用以封装金属氧化物半导体场效晶体管晶片，例如是功率模组晶片。然其应用不限于此，例如在本发明的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(active or passive elements)、数字电路或模拟电路(digital or analog circuits)等集成电路的电子元件(electronic components)，例如是有关于光电元件(opto electronicdevices)、微机电系统(Micro Electro Mechanical System;MEMS)、微流体系统(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package;WSP)制程对影像感测元件、发光二极管(light-emitting diodes;LEDs)、太阳能电池(solar cells)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波元件(surface acoustic wave devices)、压力感测器(process sensors)喷墨头(ink printer heads)、或功率金属氧化物半导体场效晶体管模组(power MOSFET modules)等半导体晶片进行封装。
其中上述晶圆级封装制程主要是指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于通过堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layer integrated circuit devices)的晶片封装体。在一实施中，上述切割后的封装体为一晶片尺寸封装体(CSP;chip scale package)。晶片尺寸封装体(CSP)的尺寸可仅略大于所封装的晶片。例如，晶片尺寸封装体的尺寸不大于所封装晶片的尺寸的120%。
图1A显示本领域技术人员所知的一种晶片封装体的剖面图，而图1B显示本领域技术人员所知的一种晶片10的俯视图，其用以说明发明人所发现的问题。图1A显示沿着图1B的切线I-I’的剖面图。
如图1B所示，所封装的晶片10包括基底100。基底100中形成有元件区102。基底100的表面100a上设置有多个导电垫106，其分别电性连接元件区102中的元件。导电垫106可设置于基底100的周边区域上。如图1A的剖面图所示，导电垫106可形成于基底100的表面100a上所形成的介电层104之中。此外，基底100中可形成有多个由基底100的表面100b朝表面100a延伸的孔洞108。这些孔洞108可分别露出其下对应的导电垫106。
如图1A所示，可于基底100的表面100b上形成绝缘层110，其可延伸于孔洞108的侧壁上。多个线路层112可形成于绝缘层110之上，并分别延伸进入对应的孔洞108之中而电性接触对应的导电垫106。这些线路层112还可电性连接穿过保护层114的导电凸块116。
然而，随着晶片10中元件区102中的元件越来越密集，所需的导电垫106的数量也随之增加。此外，随着晶片10的尺寸的缩小化，每一导电垫106的面积亦随之缩小，所形成露出导电垫106的孔洞108也需随之缩小。因此，发明人认为，当孔洞108缩小至一定程度时，将面临图案化制程上的困难。此外，由于孔洞108的深宽比的提高，于孔洞108中形成材料层(例如，绝缘层110及导电层112)亦会更为困难。因此，为了解决及/或改善上述可能将发生的问题，发明人提出改良的晶片封装技术。以下，将配合图式说明本发明多个实施例以介绍本发明的晶片封装技术。
图2A-图2F显示根据本发明一实施例的晶片封装体的制程剖面图。图3A显示相应于图2B的结构的俯视图(自表面200b观察)，图3B显示相应于图2F的结构的俯视图，而图3C显示相应于图2B的结构的俯视图(自表面200a观察)。图4A-图4C显示根据本发明一实施例的晶片封装体的制程立体图，其例如可相应于图2A-图2F所示的实施例。在图2-图4的图式中，相同或相似的标号用以标示相同或相似的元件。
在一实施例中，晶片封装体的制程包括了前段晶片(晶圆)制程及后段封装制程。通过例如是沉积、蚀刻、显影等前段(frontend)半导体制程，可以在晶圆上完成各种形式的集成电路的制作。之后，可对此完成集成电路制作的晶圆进行后段晶圆级封装制程，再进行后续切割步骤以完成多个彼此分离的晶片尺寸的封装体。
如图2A所示，首先在前段晶片制程中，提供基底200，其具有表面200a及表面200b。基底200例如为半导体基底。在一实施例中，基底200为半导体晶圆(例如是硅晶圆)。基底200可由多个预定切割道S C划分成多个晶粒区域(die regions)。
基底200中可形成有或设置有多个元件区202。在一实施例中，基底200的由预定切割道S C所划分的多个晶粒区域中，皆分别具有至少一元件区202及分别且对应围绕每一元件区202的多个周边区。元件区202可包括各种包含主动元件或被动元件、数位电路或类比电路等集成电路的电子元件，例如是光电元件、微机电系统、微流体系统、利用热、光线及压力等物理量变化来测量的物理感测器、或功率金属氧化物半导体场效晶体管模组等。在图2实施例中，元件区202可包括光电元件，例如是影像感测元件或发光元件。
如图2A所示，基底200的表面上可形成有至少一介电层以作为绝缘披覆用途，其例如包括介电层204a及介电层204。介电层204与基底200之间可形成有多个导电垫206。这些导电垫206可例如设置于基底200的周边区上，并于周边区上沿着邻近预定切割道SC的位置排列。导电垫206可通过内连线结构(未显示)而电性连接元件区202中的元件。在一实施例中，每一导电垫206可包括形成于介电层204中的多个导电层的堆叠。这些堆叠的导电层可例如通过金属内连线结构(未显示)而彼此电性连接。
在一实施例中，导电垫206是于前段晶片制程中形成于介电层204内的既有导电垫，其与切割道SC边缘可相隔一既定距离。亦即，在本例中，不需额外形成延伸至预定切割道SC边缘或之上的延伸导电垫。由于导电垫206皆不延伸进入预定切割道SC，因此可避免接触预定切割道SC上所设置的测试结构。
在一实施例中，介电层204中还可形成有多个连续的密封环结构207或多个不连续的密封环结构207，其可分别设置于基底200的晶粒区域的外围上(或周边区的外围)，并围绕内部的部分的周边区与元件区202。在一实施例中，密封环结构207可与导电垫206同时定义形成。因此，密封环结构207可与导电垫206为大抵相同的导电结构。此外，密封环结构207可设置于导电垫206的外围或介于两相邻导电垫206与切割道SC边缘所围绕的区域中，因此当后续沿着预定切割道进行切割制程时，密封环结构207可保护晶粒内部免受切割制程所造成的应力自切割道传入而破坏所围绕的元件或电路结构。
在完成前段晶片制程后，接续可对已形成有集成电路的晶圆进行后段封装制程。对于光学晶片而言，可先行设置若干辅助光学元件。如图2A所示，在一实施例中，可于这些元件区202上分别设置微透镜205。微透镜205可包括微透镜阵列。微透镜205可用以辅助光线传入元件区202之中或将来自元件区202所发出的光线导出。在一实施例中，可选择性于微透镜205上设置彩色滤光片(未显示)。彩色滤光片例如可设置于微透镜205与元件区202之间。
接着，可选择性于基底200的表面200a上设置盖层220。盖层220可为一基底，如玻璃基底、石英基底、透明高分子基底、或前述的组合。在一实施例中，可于盖层220与基底200之间设置间隔层218。间隔层218可选择性设置为部分或完全覆盖导电垫206，进而可横跨于预定切割道SC上。间隔层218的材质例如为可感光的高分子材料，并可通过曝光显影步骤定义形成。间隔层218、盖层220及基底200可于元件区202上定义出大抵密闭的空腔222。空腔222可容纳微透镜205。在一实施例中，可先将间隔层218形成于盖层220之上，接着接合于基底200上的介电层204之上。在一实施例中，间隔层218于曝光显影后仍具有黏性而可直接接合于基底200之上。在一实施例中，在将间隔层218接合至基底200之后，可对间隔层218进行固化制程，例如可对间隔层218加热。或者，可通过粘着胶(未显示)将间隔层218接合于基底200之上。在另一实施例中，亦可先将间隔层218形成于基底200之上，接着接合间隔层218与盖层220。
接着，可选择性薄化基底200。例如，可以盖层220为支撑基底，并自基底200的表面200b进行薄化制程(例如，机械研磨或化学机械研磨)以将基底200薄化至适当厚度。
接着，如图2B所示，可例如通过微影及蚀刻制程，自基底200的表面200b移除部分的基底200以形成朝表面200a延伸的多个开口208。此外，还可进一步移除部分的介电层204a而露出导电垫206。在一实施例中，开口208可分别露出对应的导电垫206及密封环结构207。开口208的侧壁可倾斜于基底200的表面200a或大抵垂直于基底200的表面200a。在一实施例中，开口208的口径自开口208的邻近表面200b的下开口端208b朝向开口208的邻近导电垫206或表面200a的上开口端208a的方向递减。
图3A及图4A分别显示相应于图2B的结构的俯视图及立体图。如图3A及图4A所示，在一实施例中，这些开口208的至少一部分或全部，例如于下开口端208b具有长度L1的长部，横向延伸至预定切割道SC中，或是使下开口端208b的长部的长度L1大于导电垫206的长度L2，因此开口208的下开口端208b的口径得以扩大，有效降低了开口208的深宽比，进而使得后续将形成于开口208中的材料层可以顺利沉积。开口208朝切割道SC延伸的程度越大或延伸进入预定切割道SC的范围越大，后续于开口208中沉积材料层的制程将越容易进行。在另一实施例中，如图3C所示，开口208的至少一部分或是全部，例如上开口端208a的宽部，落在导电垫206所围的区域内，亦即至少上开口端208a的宽部的宽度W1小于或等于导电垫206的宽度W2，使得导电垫206周围除面向切割道SC侧的基底区域外，其余基底区域如于两相邻导电垫206之间亦可设置若干功能电路结构，以提高基底可供制作电路的面积。换言之，在一实施例中，开口208的至少一部分或是全部，例如上开口端208a的宽部，在基底200的上表面200a上的投影落在导电垫206在基底200的上表面200a上的投影的范围内。
接着，如图2C所示，可于基底200的表面200b上形成绝缘层210，其可延伸至开口208内。绝缘层210可例如包括氧化物、氮化物、氮氧化物、高分子材料、或前述的组合。绝缘层210可通过化学气相沉积制程、物理气相沉积制程、热氧化制程、或涂布制程而形成。接着，可通过微影及蚀刻制程移除开口208的上开口端208a处的部分绝缘层210而露出导电垫206。在另一实施例中，绝缘层210采用光阻材料。因此，可对绝缘层210进行曝光及显影制程而将绝缘层210图案化以露出导电垫206。在一实施例中，绝缘层210较佳仍完全覆盖密封环结构207以避免后续形成的线路层接触密封环结构207而造成短路。
如图2D所示，接着于基底200的表面200b上的绝缘层210之上形成多个线路层212。每一线路层212可自基底200的表面200b延伸进入对应的开口208而电性接触对应的导电垫206。线路层212的材质可为导电材料，例如是金属材料或其他适合的导电材料。在一实施例中，线路层212的材质可例如是铜、铝、金、铂、或前述的组合。线路层212的形成方法可包括物理气相沉积、化学气相沉积、涂布、电镀、无电镀、或前述的组合。
在一实施例中，可先于基底200的表面200b上的绝缘层210之上形成导电层，接着通过微影及蚀刻制程将导电层图案化为多个线路层212。在另一实施例中，可先于基底200的表面200b上的绝缘层210之上形成晶种层(未显示)。接着，可于晶种层上形成图案化遮罩层(未显示)。图案化遮罩层可具有多个露出部分晶种层的开口。接着，可通过电镀制程于图案化遮罩层的开口所露出的晶种层上电镀导电材料。接着，可移除图案化遮罩层，并可通过蚀刻制程移除原由图案化遮罩层所覆盖的晶种层以完成线路层212的制作。
图4B显示对应于图2D的结构的立体图。如图2D与图4B所示，多个线路层212自基底200的表面200b上的绝缘层210之上分别延伸进入对应的开口208而电性接触对应的开口208下方的对应的导电垫206。在一实施例中，每一线路层212皆不延伸进入预定切割道SC之中或是与预定切割道SC相隔有一距离。如此，在后续沿着这些预定切割道SC进行切割制程时，切割刀片将不会碰触到线路层212而造成线路层212受损或脱层。此外，线路层212与密封环结构207之间隔有绝缘层210，因而这些线路层212彼此之间不会发生短路。
接着，如图2E所示，于基底200的表面200b上形成保护层214。保护层214可覆盖基底200、线路层212及开口208。保护层214可包括防焊材料、绿漆、聚酰亚胺(polyimide)、或其他适合的绝缘材料。保护层214可例如通过涂布制程或喷涂制程而形成。接着，可将保护层214图案化使之具有露出部分线路层212的开口。在一实施例中，保护层214包括正型光阻层。在一实施例中，可通过保护层214的图案化制程而使保护层214不延伸进入预定切割道SC中。因此，在后续沿预定切割道SC进行切割制程时，切割刀将不会切割保护层214而可避免保护层214受损，并可避免保护层214的高应力影响其他材料层。接着，可于露出的线路层212上形成导电凸块216，其例如可为焊球。在一实施例中，可先于露出的线路层212上形成凸块下金属层(未显示)以利导电凸块216的形成。
接着，可沿着预定切割道SC进行切割制程以形成彼此分离的多个晶片封装体。图2F显示其中一晶片封装体的剖面图，而图3B及图4C分别显示相应于图2F的结构的俯视图及立体图。在一实施例中，晶片封装体的保护层214的边缘不与晶片及/或介电层204的边缘共平面而隔有距离d。在切割制程之后，开口208的一部分成为晶片封装体的基底的侧面200c上的开口208c，如图3B或图4C所示。
如图2F、图3B、图3C及图4C所示，在另一实施例中，开口208c可更具有位于晶片边缘的横向部分。在一实施例中，可选择使此些开口208c于沿着与晶片边缘(例如，基底200的与表面200a及200b相连的侧面200c)交叉的一方向延伸而超出导电垫的区域范围。开口208c可向晶片边缘延伸。在相邻的两开口208c之间，可仍由相邻两开口208c之间的基底200所隔开。换言之，相邻两开口208c彼此不连通而间隔有基底200。因此，在一实施例中，此些开口208c的沿着与晶片边缘(例如，侧面200c)大抵平行的方向上的延伸部分(宽部)仍落入导电垫的区域范围内而未超出。亦即，开口208c的宽部的宽度W1可小于或等于导电垫206的宽度W2。此外，导电垫206与基底200的侧面200c的边缘隔有一间距。在一实施例中，多个开口208c可沿着基底200的同一侧面或不同的侧面排列。在一实施例中，开口208c中的线路层212不延伸至晶片边缘或是不与基底200的侧面200c共平面而隔有一间距。在一实施例中，开口208c的长轴方向可大抵直交或斜交于基底200的侧面200c，其中长轴方向可大抵平行于开口208c的最远两端点的连线。换言之，在一实施例中，开口208c的沿着长轴方向延伸的部分(长部)与基底200的侧面200c相交，且开口208c的长轴方向可大抵平行于所相交的侧面200c的法向量。在一实施例中，线路层212与对应的导电垫206之间的接触界面与基底200的侧面200c相隔一间距。在一实施例的晶片封装体中，导电垫206位于晶片的边缘表面之内，其中晶片边缘可由基底200及介电层204、204a所构成。
在图2-图4的实施例中，预定切割道SC两侧的导电垫206的配置大抵彼此对称，每一开口可对应单一导电垫。然而，本发明实施例不限于此。图5A-图5B显示根据本发明另一实施例的晶片封装体的制程俯视图，其中相同或相似的标号用以标示相同或相似的元件。
如图5A所示，在此实施例中，预定切割道SC两侧的相邻晶粒区域中的导电垫206彼此不对称设置。在一实施例中，预定切割道SC两侧的开口208亦彼此不对称设置。在一实施例中，开口208的侧壁还可倾斜于预定切割道SC。
图5B显示对图5A的结构进行类似于图2-图4所述的制程后所得的晶片封装体的俯视图。如图5B所示，在此晶片封装体中，多个导电垫206设置于基底200的第一周边区上(例如，基底200左侧的周边区)，且其他的多个导电垫206设置于基底200的第二周边区上(例如，基底200右侧的周边区)。第一周边区上所设置的导电垫206与第二周边区上所设置的导电垫206彼此不对称。此外，露出第一周边区上的导电垫206的开口208c亦与露出第二周边区上的导电垫206的开口208c彼此不对称。在一实施例中，开口208c的一侧壁与基底200的侧面200c相交，且两者间的夹角小于90°。在另一实施例中，开口208c的一侧壁与基底200的侧面相交，且两者间的夹角大抵等于90°。
图6A-图6B显示根据本发明一实施例的晶片封装体的制程俯视图。图7A-图7F显示相应于图6实施例的制程剖面图。图8A-图8C显示相应于图6实施例的制程立体图。在图6-图8的实施例中，相同或相似的标号将用以标示相同或相似的元件。
如图7A所示，在一实施例中，提供类似于图2A所示的结构。接着，如图7B所示，可例如通过微影及蚀刻制程移除部分的基底200以形成自基底200的表面200b朝表面200a延伸的多个开口208。接着，还可进一步移除部分的介电层204a而露出导电垫206。在一实施例中，开口208可分别露出对应的导电垫206及密封环结构207。
图6A及图8A分别显示相应于图7B的结构的俯视图及立体图。如图6A及图8A所示，在一实施例中，这些开口208分别由对应的导电垫206延伸进入对应的预定切割道SC之中，且进一步朝预定切割道SC另一侧的导电垫206延伸，并露出该另一侧的导电垫206。即，开口208可横跨预定切割道SC而露出相邻两晶粒区域的导电垫206。在一实施例中，开口208的一宽度小于或等于导电垫206的宽度。开口208因自导电垫206延伸进入预定切割道SC，且延伸至另一侧的导电垫206，开口208的深宽比可因而降低，有助于后续于开口208中沉积各种材料层。
接着，如图7C所示，可于基底200的表面200b上形成绝缘层210，其可延伸至开口208之内。接着，可通过微影及蚀刻制程移除开口208底部上的部分的绝缘层210而露出导电垫206。在一实施例中，绝缘层210较佳仍完全覆盖密封环结构207以避免后续形成的线路层接触密封环结构207而造成短路。
如图7D所示，接着于基底200的表面200b上的绝缘层210之上形成多个线路层212。每一线路层212可自基底200的表面200b延伸进入对应的开口208而电性接触对应的导电垫206。
图8B显示对应于图7D的结构的立体图。如图7D与图8B所示，多个线路层212自基底200的表面200b上的绝缘层210之上分别延伸进入对应的开口208而电性接触对应的开口208下方的对应的导电垫206。在一实施例中，每一线路层212皆不延伸进入预定切割道SC之中或是与预定切割道SC相隔有一距离。如此，在后续沿着这些预定切割道SC进行切割制程时，切割刀片将不会碰触到线路层212而造成线路层212受损或脱层。此外，线路层212与密封环结构207之间隔有绝缘层210，因而这些线路层212彼此之间不会发生短路。在此实施例中，由于开口208横跨预定切割道SC而具有较大的口径，因此于开口208中形成绝缘层或导电层将更为容易。
接着，如图7E所示，于基底200的表面200b上形成保护层214。保护层214可覆盖基底200、线路层212及开口208。接着，可将保护层214图案化使之具有露出部分线路层212的开口。在一实施例中，可通过保护层214的图案化制程而使保护层214不延伸进入预定切割道SC中。接着，可于露出的线路层212上形成导电凸块216，其例如可为焊球。
接着，可沿着预定切割道SC进行切割制程以形成彼此分离的多个晶片封装体。图7F显示其中一晶片封装体的剖面图，而图6B及图8C分别显示相应于图7F的结构的俯视图及立体图。在一实施例中，晶片封装体的保护层214的边缘不与晶片及/或介电层204的边缘共平面而隔有距离d。在切割制程之后，开口208的一部分成为晶片封装体的基底的侧面200c上的开口208c，如图6B或图8C所示。
如图7F、图6B及图8C所示，此实施例所得的晶片封装体可大抵相似于图2F、图3B及图4C所示实施例中的晶片封装体。在一实施例中，开口208c露出对应的导电垫206，且沿着与基底200的侧面200c交叉的一方向朝基底200的侧面200c延伸而超出导电垫206。在一实施例中，开口208c延伸至基底200的侧面200c，如图8C所示。
本发明实施例可有许多变化。例如，图9A-图9B显示根据本发明一实施例的晶片封装体的制程俯视图，其中相同或相似的标号用以标示相同或相似的元件。
如图9A所示，在一实施例中，预定切割道SC两侧的相邻晶粒中的导电垫206彼此不对称设置。此外，开口208亦可有许多变化。例如，开口208可横跨预定切割道SC而露出相邻两晶粒中的导电垫206，且开口208的侧壁可倾斜于导电垫206。或者，开口208可有各种不同的形状，例如是(但不限于)扇形、矩形、椭圆形等。或者，开口208可具有转折部分。在一实施例中，开口208还可延伸超出导电垫206。举凡有助于后续材料层沉积的各种开口的配置、形状、组合、或开口侧壁的倾斜方式变化，均在本发明实施例的范围之中。
图9B显示对图9A的结构进行类似于图2-图4所述的制程后所得的晶片封装体的俯视图。如图9B所示，在此晶片封装体中，多个导电垫206设置于基底200的第一周边区上(例如，基底200左侧的周边区)，且其他的多个导电垫206设置于基底200的第二周边区上(例如，基底200右侧的周边区)。第一周边区上所设置的导电垫206与第二周边区上所设置的导电垫206彼此不对称。此外，露出第一周边区上的导电垫206的开口208c亦与露出第二周边区上的导电垫206的开口208c彼此不对称。此外，在此实施例中，不同的开口208c的侧壁与基底200的侧面所夹角度不完全相同。不同开口208c的侧壁与导电垫206的边缘所夹角度亦不完全相同。
图10A-图10B显示根据本发明一实施例的晶片封装体的制程俯视图。图11A-图11F显示相应于图10实施例的制程剖面图。图12A-图12C显示相应于图10实施例的制程立体图。在图10-图12的实施例中，相同或相似的标号将用以标示相同或相似的元件。
如图11A所示，在一实施例中，提供类似于图2A所示的结构。接着，如图11B所示，可例如通过微影及蚀刻制程移除部分的基底200以形成自基底200的表面200b朝表面200a延伸的多个开口208。接着，还可进一步移除部分的介电层204a而露出导电垫206。在一实施例中，开口208可分别露出对应的导电垫206及密封环结构207。在一实施例中，可选择性例如通过微影及蚀刻制程移除部分的基底200以形成自基底200的表面200b朝表面200a延伸的多个凹陷208’(其例如为沟槽)。凹陷208’可与上述开口208相连通。在一实施例中，开口208与凹陷208’可于相同的图案化制程中形成。
图10A及图12A分别显示相应于图11B的结构的俯视图及立体图。如图10A及图12A所示，在一实施例中，这些开口208分别由对应的导电垫206延伸进入对应的预定切割道SC之中而与所形成的凹陷208’相连通，并可进一步朝预定切割道SC另一侧的导电垫206延伸以露出另一侧的导电垫206。即，开口208可横跨预定切割道SC而与凹陷208’相连通，并延伸至另一晶粒区域中的导电垫206以露出相邻两晶粒区域的导电垫206。在一实施例中，开口208的一宽度小于或等于导电垫206的宽度。由于开口208自导电垫206延伸进入预定切割道SC而与凹陷208’连通，且延伸至另一侧的导电垫206，开口(包含开口208及凹陷208’)的深宽比可因而降低，有助于后续将形成于开口中沉积各种材料层。
接着，如图11C所示，可于基底200的表面200b上形成绝缘层210，其可延伸至开口208之内。接着，可通过微影及蚀刻制程移除开口208底部上的部分的绝缘层210而露出导电垫206。在一实施例中，绝缘层210较佳仍完全覆盖密封环结构207以避免后续形成的线路层接触密封环结构207而造成短路。
如图11D所示，接着于基底200的表面200b上的绝缘层210之上形成多个线路层212。每一线路层212可自基底200的表面200b延伸进入对应的开口208而电性接触对应的导电垫206。
图12B显示对应于图11D的结构的立体图。如图11D与图12B所示，多个线路层212自基底200的表面200b上的绝缘层210之上分别延伸进入对应的开口208而电性接触对应的开口208下方的对应的导电垫206。在一实施例中，每一线路层212皆不延伸进入预定切割道SC之中或是与预定切割道SC相隔有一距离。如此，在后续沿着这些预定切割道SC进行切割制程时，切割刀片将不会碰触到线路层212而造成线路层212受损或脱层。此外，线路层212与密封环结构207之间隔有绝缘层210线路层212与密封环结构207之间隔有绝缘层210，因而这些线路层212彼此之间不会发生短路。在此实施例中，由于开口208横跨预定切割道SC并与沟槽208’连通而具有较大的口径，因此于开口208中形成绝缘层或导电层将更为容易。
接着，如图11E所示，于基底200的表面200b上形成保护层214。保护层214可覆盖基底200、线路层212、开口208及凹陷208’。接着，可将保护层214图案化使之具有露出部分线路层212的开口。在一实施例中，亦可通过保护层214的图案化制程而使保护层214不延伸进入预定切割道SC中(未显示)。接着，可于露出的线路层212上形成导电凸块216，其例如可为焊球。
接着，可沿着预定切割道SC进行切割制程以形成彼此分离的多个晶片封装体。图11F显示其中一晶片封装体的剖面图，而图10B及图12C分别显示相应于图11F的结构的俯视图及立体图。在切割制程之后，开口208的一部分成为晶片封装体的基底的侧面200c上的开口208c，如图10B或图12C所示。
如图11F、图10B及图12C所示，此实施例所得的晶片封装体可大抵相似于图2F、图3B及图4C所示实施例中的晶片封装体。在一实施例中，开口208c露出对应的导电垫206，且沿着与基底200的侧面200c交叉的一方向朝基底200的侧面200c延伸而超出导电垫206的范围。在一实施例中，开口208c延伸至基底200的侧面200c，如图12C所示。
图13A-图13B显示根据本发明一实施例的晶片封装体的制程俯视图。图14A-图14G显示相应于13图实施例的制程剖面图。图15A-图15C显示相应于图13实施例的制程立体图。在图13-图15的实施例中，相同或相似的标号将用以标示相同或相似的元件。
如图14A所示，在一实施例中，提供类似于图2A所示的结构。接着，如图14B所示，可例如通过微影及蚀刻制程移除部分的基底200以形成自基底200的表面200b朝表面200a延伸的多个开口208。在此实施例中，开口208的口径沿着基底200的表面200b朝导电垫206的方向递增。在一实施例中，可通过对蚀刻制程进行调整而形成如图14B所示的开口208。接着，还可进一步移除部分的介电层204a而露出导电垫206。
此外，请参阅图13A及图13B，在此实施例中，设置于介电层204中的密封环结构207包括多个密封环，其分别沿着预定切割道SC边缘设置，但不与开口208重叠。即，开口208并不会露出密封环结构207。密封环结构位于开口208在介电层204的投影区域之外。在一实施例中，密封环结构为不连续的。
在一实施例中，可选择性例如通过微影及蚀刻制程移除部分的基底200以形成自基底200的表面200b朝表面200a延伸的多个凹陷208’(其例如为沟槽)。凹陷208’可与上述开口208相连通。在一实施例中，开口208与凹陷208’可于相同的图案化制程中形成。在一实施例中，凹陷208’的口径由基底200的表面200b朝导电垫206的方向递增。
图13A及图15A分别显示相应于图14B的结构的俯视图及立体图。如图13A及图15A所示，在一实施例中，这些开口208分别由对应的导电垫206延伸进入对应的预定切割道SC之中而与所形成的凹陷208’相连通，并可进一步朝预定切割道SC另一侧的导电垫206延伸以露出另一侧的导电垫206。即，开口208可横跨预定切割道SC而与凹陷208’相连通，并延伸至另一晶粒区域中的导电垫206以露出相邻两晶粒区域的导电垫206。在一实施例中，开口208的一宽度小于或等于导电垫206的宽度。开口208因自导电垫206延伸进入预定切割道SC而与凹陷208’连通，且延伸至另一侧的导电垫206，开口208的深宽比可因而降低，有助于后续于开口208中沉积各种材料层。
接着，如图14C所示，可于基底200的表面200b上形成绝缘层210，其可延伸至开口208之内。在一实施例中，开口208的口径沿着表面200b朝导电垫206的方向递增，且所形成的绝缘层210在开口208的侧壁上的厚度可沿着表面200b朝导电垫206的方向递减。这可能是因为开口208接近表面200b的部分具有较小的口径，因此用以形成绝缘层210的绝缘材料会被基底200阻挡而不容易进入开口208之中，因而使得绝缘层210在开口208的侧壁上的厚度随着深入开口208内部的方向递减。
接着，如图14D所示，在一实施例中，可通过蚀刻制程移除开口208底部上的部分的绝缘层210而形成露出导电垫206的图案化绝缘层210’。在一实施例中，可在不使用图案化遮罩层的情形下，直接以基底200的表面200b上的绝缘层为罩幕对开口208底部上的绝缘层210进行蚀刻制程以形成图案化绝缘层210’，其中蚀刻制程例如是(但不限于)干式蚀刻制程。在一实施例中，当开口208的底部上的较薄绝缘层210被蚀刻移除时，开口208的侧壁上的绝缘层仅变薄且仍部分保留于开口208的侧壁上以作为图案化绝缘层210’的一部分。另由于表面200b上的绝缘层210的厚度较厚，因此当开口208的底部上的绝缘层210被移除而使导电垫206露出时，基底200的表面200b上的绝缘层仅变薄且仍保留于基底200的表面200b上以作为图案化绝缘层210’的一部分。如图14D所示，在一实施例中，图案化绝缘层210’延伸于开口208的侧壁上的部分的厚度可沿着表面200b朝导电垫206的方向递减。
在一实施例中，由于图案化绝缘层210’的形成过程中不采用图案化遮罩，开口208底部上的绝缘层将大抵被移除。在此情形下，较佳采用具有特殊密封环结构设计的结构以避免密封环结构于开口208中露出。例如，在一实施例中，可采用具有如图13A所示的密封环结构207。如此，后续于开口208中形成线路层时，将可避免线路层接触密封环结构而造成短路。然应注意的是，本发明实施例不限于此。在其他实施例中，开口208可露出密封环结构。在此情形下，可通过对线路层的图案化制程的控制而避免线路层接触所露出的密封环结构。
接着，如图14E所示，于基底200的表面200b上的绝缘层210之上形成多个线路层212。每一线路层212可自基底200的表面200b延伸进入对应的开口208而电性接触对应的导电垫206。
图15B显示对应于图14E的结构的立体图。如图14E与图15B所示，多个线路层212自基底200的表面200b上的绝缘层210’之上分别延伸进入对应的开口208而电性接触对应的开口208下方的对应的导电垫206。在一实施例中，每一线路层212皆不延伸进入预定切割道SC之中或是与预定切割道SC相隔有一距离。如此，在后续沿着这些预定切割道SC进行切割制程时，切割刀片将不会碰触到线路层212而造成线路层212受损或脱层。
此外，如图14E及15B图所示，开口208不露出密封环结构207。形成于开口208中的线路层212不与密封环结构207接触，因而这些线路层212彼此之间不会发生短路。在此实施例中，由于开口208横跨预定切割道SC并与沟槽208’连通而具有较大的口径，因此于开口208中形成绝缘层或导电层将更为容易。此外，在此实施例中，可直接以蚀刻制程形成出图案化绝缘层210’，可省去曝光显影及移除图案化遮罩层等制程，可节省制程时间与成本。
接着，如图14F所示，于基底200的表面200b上形成保护层214。保护层214可覆盖基底200、线路层212及开口208。接着，可将保护层214图案化使之具有露出部分线路层212的开口。接着，可于露出的线路层212上形成导电凸块216，其例如可为焊球。
接着，可沿着预定切割道SC进行切割制程以形成彼此分离的多个晶片封装体。图14G显示其中一晶片封装体的剖面图，而图13B及图15C分别显示相应于图14G的结构的俯视图及立体图。在切割制程之后，开口208的一部分成为晶片封装体的基底的侧面200c上的开口208c，如图13B或图15C所示。
如图14G、图13B及图15C所示，此实施例所得的晶片封装体可大抵相似于图2F、图3B及图4C所示实施例中的晶片封装体，其中主要区别之一在于开口208c的口径沿着表面200b朝导电垫206的方向递增。在一实施例中，开口208c露出对应的导电垫206，且沿着与基底200的侧面200c交叉的一方向朝基底200的侧面200c延伸而超出导电垫206。在一实施例中，开口208c延伸至基底200的侧面200c，如图15C所示。
图16A-图16F显示根据本发明一实施例的晶片封装体的制程剖面图。图17A-图17C显示相应于图16实施例的制程立体图。在图16-图17的实施例中，相同或相似的标号将用以标示相同或相似的元件。
如图16A所示，在一实施例中，提供类似于图2A所示的基底200。在一实施例中，基底200中可形成有元件区202。元件区202可包括光电元件、微机电系统、微流体系统、利用热、光线及压力等物理量变化来测量的物理感测器、或功率金属氧化物半导体场效晶体管模组等。基底200的表面200a上可设置有介电层204a、204、导电垫206及密封环结构207。多个预定切割道SC将基底200划分成多个晶粒区域。在后续封装制程及沿着预定切割道SC进行的切割制程之后，每一晶粒区域将成为所形成晶片封装体中的晶片。
在此实施例中，介电层204之上未设置有间隔层、微透镜及盖层。在一实施例中，可选择性于基底200的表面200a上的介电层204之上设置承载基底300。在一实施例中，承载基底300为易于在后续制程中去除的基底。承载基底300例如可包括硅基底、玻璃基底、陶瓷基底、高分子基底、或前述的组合。承载基底300可通过粘着层(未显示)而接合于介电层204。在一实施例中，粘着层可轻易移除而使承载基底300亦随之自基底200的表面200a移除。例如，所采用的粘着层可在照射特定光线、浸泡特定溶液、或维持于特定温度时失去粘性而使承载基底300易于移除。在另一实施例中，可不设置承载基底300而直接进行后续封装制程。在此情形下，可例如将UV胶带粘着于基底200或介电层204上以固定基底200而使后续制程的进行顺利。
接着，如图16B所示，可例如通过微影及蚀刻制程移除部分的基底200以形成自基底200的表面200b朝表面200a延伸的多个开口208。接着，还可进一步移除部分的介电层204a而露出导电垫206。在一实施例中，开口208可分别露出对应的导电垫206及密封环结构207。
在一实施例中，可选择性例如通过微影及蚀刻制程移除部分的基底200以形成自基底200的表面200b朝表面200a延伸的多个凹陷208’(其例如为沟槽)。凹陷208’可与上述开口208相连通。在一实施例中，开口208与凹陷208’可于相同的图案化制程中形成。
图17A显示相应于图16B的结构的立体图。如图17A及图16B所示，在一实施例中，这些开口208分别由对应的导电垫206延伸进入对应的预定切割道SC之中而与所形成的凹陷208’相连通，并可进一步朝预定切割道SC另一侧的导电垫206延伸，并露出另一侧的导电垫206。即，开口208可横跨预定切割道SC而与凹陷208’相连通，并延伸至另一晶粒区域中的导电垫206以露出相邻两晶粒区域的导电垫206。
接着，如图16C所示，可于基底200的表面200b上形成绝缘层210，其可延伸至开口208之内。接着，可通过微影及蚀刻制程移除开口208底部上的部分的绝缘层210而露出导电垫206。在一实施例中，绝缘层210较佳仍完全覆盖密封环结构207以避免后续形成的线路层接触密封环结构207而造成短路。
如图16D所示，接着于基底200的表面200b上的绝缘层210之上形成多个线路层212。每一线路层212可自基底200的表面200b延伸进入对应的开口208而电性接触对应的导电垫206。
图17B显示对应于图16D的结构的立体图。如图16D与图17B所示，多个线路层212自基底200的表面200b上的绝缘层210之上分别延伸进入对应的开口208而电性接触对应的开口208下方的对应的导电垫206。在一实施例中，每一线路层212皆不延伸进入预定切割道SC之中或是与预定切割道SC相隔有一距离。如此，在后续沿着这些预定切割道SC进行切割制程时，切割刀片将不会碰触到线路层212而造成线路层212受损或脱层。此外，线路层212与密封环结构207之间隔有绝缘层210，因而这些线路层212彼此之间不会发生短路。在此实施例中，由于开口208横跨预定切割道SC并与沟槽208’连通而具有较大的口径，因此于开口208中形成绝缘层或导电层将更为容易。
接着，如图16E所示，于基底200的表面200b上形成保护层214。保护层214可覆盖基底200、线路层212及开口208。接着，可将保护层214图案化使之具有露出部分线路层212的开口。接着，可于露出的线路层212上形成导电凸块216，其例如可为焊球。
接着，可沿着预定切割道SC进行切割制程以形成彼此分离的多个晶片封装体。图16F显示其中一晶片封装体的剖面图，而图17C显示相应于图16F的结构的立体图。在另一实施例中，晶片封装体的保护层214的边缘亦可不与晶片及/或介电层204的边缘共平面而隔有距离d(未显示)。在切割制程之后，开口208的一部分成为晶片封装体的基底的侧面200c上的开口208c。
如图16F及图17C所示，此实施例所得的晶片封装体可大抵相似于图2F、图3B及图4C所示实施例中的晶片封装体，其中主要区别在于此实施例不具有间隔层、盖层及微透镜。在一实施例中，开口208c露出对应的导电垫206，且沿着与基底200的侧面200c交叉的一方向朝基底200的侧面200c延伸而超出导电垫206。在一实施例中，开口208c延伸至基底200的侧面200c，如图17C所示。
此外，在一实施例中，晶片封装体可具有承载基底300或不具有承载基底300。在一实施例中，承载基底300可于切割制程进行之前移除。或者，在另一实施例中，介电层204上不曾设置承载基底。
图18A-图18B显示根据本发明一实施例的晶片封装体的制程俯视图。图19A-图19F显示相应于图18实施例的制程剖面图。图20A-图20C显示相应于图18实施例的制程立体图。在图18-图20的实施例中，相同或相似的标号将用以标示相同或相似的元件。
如图19A所示，在一实施例中，提供类似于图2A所示的结构。接着，如图19B所示，可例如通过微影及蚀刻制程移除部分的基底200以形成自基底200的表面200b朝表面200a延伸的多个凹陷209。凹陷209可例如为沟槽，其可重叠于预定切割道SC。在一实施例中，凹陷209底部为大抵平坦的基底200。
如图19B所示，在形成凹陷209之后，可接着例如通过微影及蚀刻制程移除部分的基底200以形成自凹陷209的底部朝表面200a延伸的多个开口208。由于开口208形成自凹陷209底部处的基底200的表面，所形成的开口208的深度较浅而具有较低的深宽比，有利于后续制程的进行。
接着，还可进一步移除部分的介电层204a而露出导电垫206。在一实施例中，开口208可分别露出对应的导电垫206及密封环结构207。在一实施例中，可选择性例如通过微影及蚀刻制程移除部分的基底200以形成自基底200的表面200b朝表面200a延伸的多个凹陷208’(其例如为沟槽)。凹陷208’可与上述开口208相连通。在一实施例中，开口208与凹陷208’可于相同的图案化制程中形成。
图18A及图20A分别显示相应于图19B的结构的俯视图及立体图。如图18A及图20A所示，在一实施例中，这些开口208分别由对应的导电垫206延伸进入对应的预定切割道SC之中而与所形成的凹陷208’相连通，并可进一步朝预定切割道SC另一侧的导电垫206延伸以露出另一侧的导电垫206。即，开口208可横跨预定切割道SC而与凹陷208’相连通，并延伸至另一晶粒区域中的导电垫206以露出相邻两晶粒区域的导电垫206。此外，这些开口208还与凹陷209相连通，可使后续的材料层(例如，绝缘层及线路层)沉积更为容易。
接着，如图19C所示，可于基底200的表面200b上形成绝缘层210，其可延伸于凹陷209及开口208的侧壁上。接着，可通过微影及蚀刻制程移除开口208底部上的部分的绝缘层210而露出导电垫206。在一实施例中，绝缘层210较佳仍完全覆盖密封环结构207以避免后续形成的线路层接触密封环结构207而造成短路。
如图19D所示，接着于基底200的表面200b上的绝缘层210之上形成多个线路层212。每一线路层212可自基底200的表面200b延伸进入对应的开口208而电性接触对应的导电垫206。
图20B显示对应于图19D的结构的立体图。如图19D与图20B所示，多个线路层212自基底200的表面200b上的绝缘层210之上延伸进入凹陷209，并分别进一步延伸进入对应的开口208而电性接触对应的开口208下方的对应的导电垫206。在一实施例中，每一线路层212皆不延伸进入预定切割道SC之中或是与预定切割道SC相隔有一距离。如此，在后续沿着这些预定切割道SC进行切割制程时，切割刀片将不会碰触到线路层212而造成线路层212受损或脱层。此外，线路层212与密封环结构207之间隔有绝缘层210，因而这些线路层212彼此之间不会发生短路。在此实施例中，由于开口208连通凹陷209，且横跨预定切割道SC并与沟槽208’连通而具有较大的口径，因此于开口208中形成绝缘层或导电层将更为容易。
接着，如图19E所示，于基底200的表面200b上形成保护层214。保护层214可覆盖基底200、线路层212及开口208。接着，可将保护层214图案化使之具有露出部分线路层212的开口。接着，可于露出的线路层212上形成导电凸块216，其例如可为焊球。
接着，可沿着预定切割道SC进行切割制程以形成彼此分离的多个晶片封装体。图19F显示其中一晶片封装体的剖面图，而图18B及图20C分别显示相应于图19F的结构的俯视图及立体图。在一实施例中，晶片封装体的保护层214的边缘可选择不与晶片及/或介电层204的边缘共平面而隔有距离(未显示)。在切割制程之后，开口208的一部分成为晶片封装体的基底的侧面200c上的开口208c，凹陷209的一部分成为晶片封装体的基底的边缘处的凹陷209a或209b，如图18B或图20C所示。
如图19F、图18B及图20C所示，此实施例所得的晶片封装体可大抵相似于图2F、图3B及图4C所示实施例中的晶片封装体，其中主要区别在于此实施例的晶片封装体还包括凹陷209a及/或209b。在一实施例中，开口208c露出对应的导电垫206，且沿着与基底200的侧面200c交叉的一方向朝基底200的侧面200c延伸而超出导电垫206。在一实施例中，开口208c延伸至基底200的侧面200c，如图20C所示。
本发明实施例所述的封装技术可有效减轻在晶片封装体中形成电性连接至导电垫的线路的制程难度。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (42)

1.一种晶片封装体，其特征在于，包括：
一基底，具有一第一表面、相反的一第二表面及连接该第一表面及该第二表面的一侧面；
一介电层，位于该基底的该第一表面上；
多个导电垫，至少包括一第一导电垫及一第二导电垫，该第一导电垫及该第二导电垫位于该介电层中；
多个开口，自该基底的该第二表面朝该第一表面延伸，且分别露出对应的所述导电垫，其中所述开口中的至少一第一开口及所述开口中的与该第一开口相邻的一第二开口分别露出该第一导电垫及该第二导电垫，且朝向该基底的该侧面延伸而超出该第一导电垫及该第二导电垫；以及
一第一线路层及一第二线路层，位于该基底的该第二表面上，且延伸进入该第一开口及该第二开口而分别电性接触该第一导电垫及该第二导电垫。
2.根据权利要求1所述的晶片封装体，其特征在于，该第一开口及该第二开口分别介于该第一导电垫、该第二导电垫及该基底的该侧面之间。
3.根据权利要求2所述的晶片封装体，其特征在于，该第一开口及该第二开口分别连通该基底的该侧面。
4.根据权利要求3所述的晶片封装体，其特征在于，该第一开口及该第二开口分别沿着与该基底的该侧面平行的方向延伸，且分别未超出该第一导电垫及该第二导电垫。
5.根据权利要求1所述的晶片封装体，其特征在于，该第一开口与该第二开口间隔有该基底。
6.根据权利要求5所述的晶片封装体，其特征在于，所述导电垫与该基底的该侧面之间相隔有一间距。
7.根据权利要求1所述的晶片封装体，其特征在于，还包括一保护层，该保护层覆盖该基底、该第一线路层、该第二线路层、该第一开口及该第二开口。
8.根据权利要求7所述的晶片封装体，其特征在于，该保护层相对于该基底的该侧面内缩而与该基底的该侧面相隔一间距。
9.根据权利要求7所述的晶片封装体，其特征在于，还包括一第一导电凸块及一第二导电凸块，该第一导电凸块及该第二导电凸块穿过该保护层而分别电性接触该第一线路层及该第二线路层。
10.根据权利要求1所述的晶片封装体，其特征在于，该第一开口及该第二开口于该第一表面处分别具有一开口端，该开口端的宽度小于或等于该第一导电垫的宽度。
11.根据权利要求1所述的晶片封装体，其特征在于，该第一开口中的该第一线路层不与该基底的该侧面共平面而隔有一距离。
12.根据权利要求1所述的晶片封装体，其特征在于，该第一开口具有一长轴方向，该长轴方向直交于该基底的该侧面。
13.根据权利要求12所述的晶片封装体，其特征在于，该第一开口的一侧壁与该基底的该侧面交叉，并与该基底的该侧面夹有一角度，其中该角度小于90°。
14.根据权利要求1所述的晶片封装体，其特征在于，该第一开口的口径沿着该第二表面朝该第一表面的方向递减。
15.根据权利要求1所述的晶片封装体，其特征在于，还包括一密封环结构，该密封环结构设置于该介电层之中，且沿着该基底的周边围绕所述导电垫。
16.根据权利要求1所述的晶片封装体，其特征在于，该第一开口的口径沿着该第二表面朝该第一表面的方向递增。
17.根据权利要求16所述的晶片封装体，其特征在于，还包括一密封环结构，该密封环结构设置于该介电层之中，其中该密封环结构包括分离的多个密封环，所述密封环分别沿着该基底的周边设置，且位于该第一开口与该第二开口在该介电层上的投影区之外。
18.根据权利要求1所述的晶片封装体，其特征在于，该第一线路层与该第一导电垫之间的接触面与该基底的该侧面隔有一间距。
19.根据权利要求1所述的晶片封装体，其特征在于，还包括一第二基底，该第二基底设置于该基底的该第一表面上的该介电层之上。
20.根据权利要求1所述的晶片封装体，其特征在于，还包括一凹陷，该凹陷自该基底的该第二表面朝该第一表面延伸，并与该第一开口及该第二开口连通。
21.一种晶片封装体，其特征在于，包括：
一基底，具有一第一表面及相反的一第二表面；
一介电层，位于该基底的一第一表面上；
多个第一导电垫及多个第二导电垫，位于该基底与该介电层之间，且分别设置于该基底的一第一周边区及一第二周边区之上；
多个第一开口及多个第二开口，自该基底的一第二表面朝该第一表面延伸，且分别露出所述第一导电垫及所述第二导电垫，其中各所述第一开口沿着与该基底的一第一侧面交叉的一第一方向延伸而分别超出对应的所述第一导电垫，且各所述第二开口沿着与该基底的一第二侧面交叉的一第二方向延伸而分别超出对应的所述第二导电垫；以及
多个第一线路层及多个第二线路层，位于该基底的该第二表面上，且延伸进入所述第一开口及所述第二开口而分别对应地电性接触所述第一导电垫及所述第二导电垫。
22.根据权利要求21所述的晶片封装体，其特征在于，所述第一导电垫与所述第二导电垫彼此不对称设置。
23.根据权利要求21所述的晶片封装体，其特征在于，所述第一开口与所述第二开口彼此不对称设置。
24.一种晶片封装体的形成方法，其特征在于，包括：
提供一基底，该基底由多个预定切割道划分成多个晶粒区域，其中一介电层形成于该基底的一第一表面上，且多个导电垫形成于该介电层之中，所述导电垫沿着所述预定切割道排列；
自该基底的一第二表面部分移除该基底以于该基底之中形成朝该第一表面延伸的多个开口，其中所述开口分别对应地露出所述导电垫，且分别由对应的所述导电垫朝对应的所述预定切割道延伸，并超出对应的所述导电垫；
于该基底的该第二表面上形成一绝缘层，其中该绝缘层延伸进入所述开口之中而覆盖所述导电垫；
部分移除该绝缘层而露出所述导电垫；
于该基底的该第二表面上的该绝缘层上形成多个线路层，各所述线路层延伸进入对应的所述开口中而电性接触对应的所述导电垫；以及
沿着所述预定切割道进行切割制程以形成彼此分离的多个晶片封装体。
25.根据权利要求24所述的晶片封装体的形成方法，其特征在于，至少部分的所述开口露出其中一所述预定切割道两侧的至少两个所述导电垫。
26.根据权利要求25所述的晶片封装体的形成方法，其特征在于，还包括自该基底的一第二表面部分移除该基底以于该基底之中形成朝该第一表面延伸的多个凹陷，其中所述凹陷位于所述预定切割道之中，且与所述开口连通。
27.根据权利要求26所述的晶片封装体的形成方法，其特征在于，在形成所述开口之前，还包括自该基底的一第二表面部分移除该基底以于该基底之中形成朝该第一表面延伸的多个第二凹陷，其中在形成所述开口之后，部分的所述开口与其中一所述第二凹陷连通。
28.根据权利要求27所述的晶片封装体的形成方法，其特征在于，部分的所述开口自其中一所述第二凹陷的底部朝该第一表面延伸。
29.根据权利要求24所述的晶片封装体的形成方法，其特征在于，在形成所述开口之前，还包括自该基底的一第二表面部分移除该基底以于该基底之中形成朝该第一表面延伸的多个凹陷，其中在形成所述开口之后，部分的所述开口与其中一所述凹陷连通。
30.根据权利要求24所述的晶片封装体的形成方法，其特征在于，至少部分的所述开口的侧壁与对应的所述导电垫的边缘相交且彼此垂直。
31.根据权利要求24所述的晶片封装体的形成方法，其特征在于，至少部分的所述开口的侧壁与对应的所述导电垫的边缘相交且夹有一角度，其中该角度小于90°。
32.根据权利要求24所述的晶片封装体的形成方法，其特征在于，其中一所述开口的口径沿着朝向对应的所述导电垫的一方向递增。
33.根据权利要求32所述的晶片封装体的形成方法，其特征在于，部分移除该绝缘层的步骤包括对该绝缘层进行一干式蚀刻，且在形成该绝缘层之后与进行该干式蚀刻之前，不于该绝缘层之上设置图案化遮罩层。
34.根据权利要求24所述的晶片封装体的形成方法，其特征在于，还包括于该基底及所述线路层上形成一保护层。
35.根据权利要求34所述的晶片封装体的形成方法，其特征在于，还包括：
将该保护层图案化而使部分的所述线路层露出；以及
于露出的所述线路层上分别设置一导电凸块。
36.根据权利要求24所述的晶片封装体的形成方法，其特征在于，至少部分的所述导电垫不延伸进入所述预定切割道之中。
37.一种晶片封装体，其特征在于，包括：
一基底，具有一第一表面、相反的一第二表面及延伸于该第一表面与该第二表面之间的一侧表面；
多个导电垫，设置于该第一表面上；
多个沟槽开口，定义于该侧表面上，自该第二表面朝该第一表面延伸，且露出该第一表面处的所述导电垫；以及
一线路层，设置于该第二表面上，且延伸进入该沟槽开口以电性接触所述导电垫。
38.根据权利要求37所述的晶片封装体，其特征在于，该侧表面定义出该基底的一边缘，该边缘超出该第一表面上的所述导电垫。
39.根据权利要求37所述的晶片封装体，其特征在于，所述导电垫不延伸至该沟槽开口及该侧表面。
40.一种晶片封装体的形成方法，其特征在于，包括：
提供一基底，具有一第一表面及相反的一第二表面；
于该基底上定义一晶片阵列；
于该第一表面上形成多个导电垫；
于该晶片阵列中的相邻晶片之间形成多个开口，其中所述开口自该第二表面朝该第一表面延伸；
于该第二表面上形成一线路层，该线路层延伸进入所述开口以电性接触所述导电垫；以及
切割该基底以分离晶片封装体，切穿所述开口以于每一所述晶片封装体的一侧表面上定义出多个沟槽开口，其中所述沟槽开口延伸于该第一表面与该第二表面之间，且露出由该第二表面延伸至所述导电垫的该线路层。
41.根据权利要求40所述的晶片封装体的形成方法，其特征在于，多个预定切割道定义于该基底之上，且所述开口重叠于所述预定切割道，该基底沿所述预定切割道而被切割，因而切穿该开口而于每一所述晶片封装体的该侧表面上定义出所述沟槽开口。
42.根据权利要求41所述的晶片封装体的形成方法，其特征在于，所述开口具有一细长轮廓。
CN201210461277.5A 2011-11-15 2012-11-15 晶片封装体及其形成方法 Active CN103107153B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161559868P 2011-11-15 2011-11-15
US61/559,868 2011-11-15

Publications (2)

Publication Number Publication Date
CN103107153A true CN103107153A (zh) 2013-05-15
CN103107153B CN103107153B (zh) 2016-04-06

Family

ID=48279824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210461277.5A Active CN103107153B (zh) 2011-11-15 2012-11-15 晶片封装体及其形成方法

Country Status (3)

Country Link
US (2) US8803326B2 (zh)
CN (1) CN103107153B (zh)
TW (1) TWI479622B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377184A (zh) * 2013-08-12 2015-02-25 精材科技股份有限公司 晶片封装体
CN104425525A (zh) * 2013-08-21 2015-03-18 精材科技股份有限公司 半导体结构及其制造方法
US9196594B2 (en) 2010-05-11 2015-11-24 Xintec Inc. Chip package and method for forming the same
US9209124B2 (en) 2010-05-11 2015-12-08 Xintec Inc. Chip package
US9355975B2 (en) 2010-05-11 2016-05-31 Xintec Inc. Chip package and method for forming the same
CN105810700A (zh) * 2015-01-21 2016-07-27 精材科技股份有限公司 晶片封装体及其制作方法
US9425134B2 (en) 2010-05-11 2016-08-23 Xintec Inc. Chip package
US9437478B2 (en) 2010-05-11 2016-09-06 Xintec Inc. Chip package and method for forming the same
CN109148310A (zh) * 2014-11-21 2019-01-04 意法半导体(格勒诺布尔2)公司 包括堆叠的芯片的电子器件

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI485818B (zh) * 2011-06-16 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
US9153528B2 (en) * 2012-05-21 2015-10-06 Xintec Inc. Chip package and method for forming the same
US8846452B2 (en) 2012-08-21 2014-09-30 Infineon Technologies Ag Semiconductor device package and methods of packaging thereof
DE102012217154A1 (de) * 2012-09-24 2014-03-27 Robert Bosch Gmbh Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
JP2014107567A (ja) * 2012-11-26 2014-06-09 Samsung Electro-Mechanics Co Ltd Ｒｆモジュール及びその製造方法
US8884390B2 (en) 2013-01-30 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illumination image sensor chips and methods for forming the same
TWI553841B (zh) * 2013-01-31 2016-10-11 原相科技股份有限公司 晶片封裝及其製造方法
CN104037135B (zh) * 2013-03-07 2017-09-22 精材科技股份有限公司 晶片封装体及其形成方法
US9368375B2 (en) 2013-10-11 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for self-aligning chip placement and leveling
US9093449B2 (en) * 2013-10-23 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for chip placement and molding
TWI504052B (zh) * 2013-10-24 2015-10-11 Univ Yuan Ze A sensing device for a fuel cell with a class protective layer
TWI550704B (zh) * 2014-07-14 2016-09-21 國立屏東科技大學 半導體製程及其晶片結構與晶片組合結構
TWI550793B (zh) * 2014-08-05 2016-09-21 國立屏東科技大學 晶片製程及其結構
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
TWI585870B (zh) * 2015-05-20 2017-06-01 精材科技股份有限公司 晶片封裝體及其製造方法
TWI649856B (zh) * 2016-05-13 2019-02-01 精材科技股份有限公司 晶片封裝體與其製造方法
CN205752132U (zh) * 2016-05-19 2016-11-30 深圳市汇顶科技股份有限公司 硅通孔芯片、指纹识别传感器和终端设备
CN109087897A (zh) * 2017-06-13 2018-12-25 精材科技股份有限公司 晶片封装体及其制作方法
US10734344B2 (en) * 2017-12-27 2020-08-04 Novatek Microelectronics Corp. Chip structure
CN110958788A (zh) * 2018-09-27 2020-04-03 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
JP2022129240A (ja) * 2021-02-24 2022-09-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855463A (zh) * 2002-06-18 2006-11-01 三洋电机株式会社 半导体装置及其制造方法
CN101582416A (zh) * 2008-05-14 2009-11-18 夏普株式会社 电子元件晶片模块及其制造方法
CN101587903A (zh) * 2008-05-23 2009-11-25 精材科技股份有限公司 电子元件封装体及其制作方法
US20110175221A1 (en) * 2010-01-21 2011-07-21 Ching-Yu Ni Chip package and fabrication method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW362222B (en) * 1995-11-27 1999-06-21 Matsushita Electric Ind Co Ltd Coiled component and its production method
EP1472730A4 (en) * 2002-01-16 2010-04-14 Mann Alfred E Found Scient Res HOUSING FOR ELECTRONIC CIRCUITS WITH REDUCED SIZE
JP2003264260A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 半導体チップ搭載基板、半導体装置、半導体モジュール及び半導体装置実装基板
JP2004165312A (ja) * 2002-11-12 2004-06-10 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
KR100629496B1 (ko) * 2005-08-08 2006-09-28 삼성전자주식회사 Ｌｅｄ 패키지 및 그 제조방법
DE102006032925B8 (de) * 2006-07-15 2008-11-06 Schott Ag Elektronische Baugruppe und Verfahren zur Verkapselung elektronischer Bauelemente und integrierter Schaltungen
WO2008023824A1 (fr) * 2006-08-25 2008-02-28 Sanyo Electric Co., Ltd. Dispositif à semi-conducteur et son procédé de fabrication
EP2090680A4 (en) * 2006-10-20 2011-08-17 Panasonic Elec Works Co Ltd SAPHIRSUBSTRATE, NITRIDE-SEMICONDUCTOR LUMINESCENE ELEMENT USING THE SAPPHIRE SUBSTRATE AND METHOD FOR PRODUCING THE NITRIDE-SULPHIDE-LUMINESCENZEL MEMBER
KR100871382B1 (ko) * 2007-06-26 2008-12-02 주식회사 하이닉스반도체 관통 실리콘 비아 스택 패키지 및 그의 제조 방법
JP4809308B2 (ja) * 2007-09-21 2011-11-09 新光電気工業株式会社 基板の製造方法
US8431950B2 (en) * 2008-05-23 2013-04-30 Chia-Lun Tsai Light emitting device package structure and fabricating method thereof
DE102009008738A1 (de) * 2009-02-12 2010-08-19 Osram Opto Semiconductors Gmbh Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
KR101047603B1 (ko) * 2009-03-10 2011-07-07 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
JP5638205B2 (ja) * 2009-06-16 2014-12-10 ルネサスエレクトロニクス株式会社 半導体装置
JP2011009645A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法
JP5674399B2 (ja) * 2010-09-22 2015-02-25 富士フイルム株式会社 重合性組成物、感光層、永久パターン、ウエハレベルレンズ、固体撮像素子、及び、パターン形成方法
CN102544666B (zh) * 2010-10-21 2016-06-15 朗美通运营有限责任公司 宽带非共面馈通

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855463A (zh) * 2002-06-18 2006-11-01 三洋电机株式会社 半导体装置及其制造方法
CN101582416A (zh) * 2008-05-14 2009-11-18 夏普株式会社 电子元件晶片模块及其制造方法
CN101587903A (zh) * 2008-05-23 2009-11-25 精材科技股份有限公司 电子元件封装体及其制作方法
US20110175221A1 (en) * 2010-01-21 2011-07-21 Ching-Yu Ni Chip package and fabrication method thereof

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425134B2 (en) 2010-05-11 2016-08-23 Xintec Inc. Chip package
US9437478B2 (en) 2010-05-11 2016-09-06 Xintec Inc. Chip package and method for forming the same
US9196594B2 (en) 2010-05-11 2015-11-24 Xintec Inc. Chip package and method for forming the same
US9209124B2 (en) 2010-05-11 2015-12-08 Xintec Inc. Chip package
US9355975B2 (en) 2010-05-11 2016-05-31 Xintec Inc. Chip package and method for forming the same
CN104377184A (zh) * 2013-08-12 2015-02-25 精材科技股份有限公司 晶片封装体
CN104377184B (zh) * 2013-08-12 2018-01-09 精材科技股份有限公司 晶片封装体
CN104425525A (zh) * 2013-08-21 2015-03-18 精材科技股份有限公司 半导体结构及其制造方法
CN104425525B (zh) * 2013-08-21 2018-05-15 精材科技股份有限公司 半导体结构及其制造方法
CN109148310A (zh) * 2014-11-21 2019-01-04 意法半导体(格勒诺布尔2)公司 包括堆叠的芯片的电子器件
CN109148310B (zh) * 2014-11-21 2022-12-06 意法半导体(格勒诺布尔2)公司 包括堆叠的芯片的电子器件
CN105810700A (zh) * 2015-01-21 2016-07-27 精材科技股份有限公司 晶片封装体及其制作方法
CN105810700B (zh) * 2015-01-21 2019-06-25 精材科技股份有限公司 晶片封装体及其制作方法
US10833118B2 (en) 2015-01-21 2020-11-10 Xintec Inc. Chip package and manufacturing method thereof

Also Published As

Publication number Publication date
CN103107153B (zh) 2016-04-06
US8803326B2 (en) 2014-08-12
TWI479622B (zh) 2015-04-01
US9018770B2 (en) 2015-04-28
US20140327152A1 (en) 2014-11-06
TW201320268A (zh) 2013-05-16
US20130119556A1 (en) 2013-05-16

Similar Documents

Publication Publication Date Title
CN103107153B (zh) 晶片封装体及其形成方法
CN102244054B (zh) 晶片封装体及其形成方法
CN103545295B (zh) 晶片封装体及其形成方法
CN101587886B (zh) 电子元件封装体及其制造方法
CN102386197B (zh) 影像感测晶片封装体及其形成方法
CN103107157B (zh) 晶片封装体及其形成方法
TWI575779B (zh) 晶片封裝體及其製造方法
CN102543922B (zh) 晶片封装体及其形成方法
CN103390601B (zh) 晶片封装体及其形成方法
CN103681537A (zh) 晶片封装体及其形成方法
CN102751266B (zh) 芯片封装体及其形成方法
CN103426838A (zh) 晶片封装体及其形成方法
CN103489846A (zh) 晶片封装体及其形成方法
CN102856336A (zh) 晶片封装体及其形成方法
CN102891117A (zh) 晶片封装体及其制造方法
CN102544101B (zh) 晶片封装体及其制作方法
CN204045570U (zh) 晶片封装体
TWI539537B (zh) 晶片封裝體及其製造方法
CN101355043B (zh) 电子元件封装体及其制作方法
CN102891120B (zh) 晶片封装体及其形成方法
CN104037135A (zh) 晶片封装体及其形成方法
CN113800463A (zh) 一种芯片间导电桥结构及制造方法
CN102891133B (zh) 晶片封装体及其形成方法
CN103426856B (zh) 晶片封装体及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant