TWI550704B - 半導體製程及其晶片結構與晶片組合結構 - Google Patents

半導體製程及其晶片結構與晶片組合結構 Download PDF

Info

Publication number
TWI550704B
TWI550704B TW103124182A TW103124182A TWI550704B TW I550704 B TWI550704 B TW I550704B TW 103124182 A TW103124182 A TW 103124182A TW 103124182 A TW103124182 A TW 103124182A TW I550704 B TWI550704 B TW I550704B
Authority
TW
Taiwan
Prior art keywords
wafer
line segment
section
segment
protective layer
Prior art date
Application number
TW103124182A
Other languages
English (en)
Other versions
TW201603132A (zh
Inventor
盧威華
陳勇全
苗志銘
周春禧
Original Assignee
國立屏東科技大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立屏東科技大學 filed Critical 國立屏東科技大學
Priority to TW103124182A priority Critical patent/TWI550704B/zh
Publication of TW201603132A publication Critical patent/TW201603132A/zh
Application granted granted Critical
Publication of TWI550704B publication Critical patent/TWI550704B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

半導體製程及其晶片結構與晶片組合結構
本發明是關於一種半導體製程及其晶片結構，特別是一種在晶片側邊所顯露出的線路的橫斷面形成接合凸部的半導體製程及其晶片結構。
習知晶片堆疊構造，是利用形成於晶片的上表面的凸塊使二晶片縱向堆疊，然而由於電子產品的以輕、薄為發展趨勢，因此晶片與晶片的縱向堆疊對接並不利於電子產品的發展。
本發明之主要目的在於提供一種半導體製程，其在晶圓未進行單體化製程時，在晶片與晶片之間的待移除部形成凹槽，使晶片的線路顯露出橫斷面，並於線路的橫斷面形成凸出於晶片之側面的結合凸部，以使晶片可藉由凸出於晶片之側面的結合凸部與另一晶片或基板橫向電性連接，以避免習知技術以堆疊方式造成晶片相互堆疊後整體厚度增加的問題。
本發明之一種半導體製程，其包含下列步驟：提供一晶圓，該晶圓具有複數個晶片及複數個位於相鄰晶片間之待移除部，各該晶片具有一上表面、一下表面、一保護層及至少一形成於該上表面之銲墊，該保護層具有一第一覆蓋段、一連接該第一覆蓋段之第二覆蓋段及至少一開口，該第二覆蓋段覆蓋該待移除部，該開口位於該第一覆蓋段且顯露該銲墊；形成一線路層於各該晶片之該保護層，且該線路層電性連接各該銲墊，該線路層具有一線路段及一連接該線路段之待移除段，該待移除段覆蓋該保護層的該第二覆蓋段；利用一切割工具沿該些待移除部預切割該晶圓，以移除位於該待移除部之該保護層之該第二覆蓋段及該線路層之該待移除段，並使該線路層形成有一第一穿孔，該第一穿孔並顯露出該線路段的一橫斷面，且該切割工具在該待移除部形成有一凹槽並使該晶圓的該待移除部被保留有一未斷離部，該第一穿孔連通該凹槽；於該線路段之該橫斷面形成一接合凸部，該接合凸部電性連接該線路段，且該結合凸部位於該第一穿孔中；以及進行一研磨步驟，以移除該未斷離部，使該些晶片單體化為獨立的晶片，各該晶片具有一連接該上表面及該下表面之側面，且該接合凸部凸出於該側面。各該單體化的晶片可藉由凸出於晶片之側面的結合凸部與另一晶片或基板直接橫向電性連接，因此避免了習知技術中以堆疊方式堆疊晶片而造成整體厚度增加的問題。
請參閱第1A至1E圖，其係本發明之一較佳實施例，一種半導體製程包含下列步驟：首先，請參閱第1A圖，提供一晶圓W，該晶圓W具有複數個晶片100及複數個位於相鄰晶片100間之待移除部A，各該晶片100具有一上表面110、一下表面120、一保護層130及至少一形成於該上表面110之銲墊140，該保護層130具有一第一覆蓋段131、一連接該第一覆蓋段131之第二覆蓋段132及至少一開口133，該第一覆蓋段131覆蓋該晶片100的該上表面110，該第二覆蓋段132覆蓋該待移除部A，該開口133位於該第一覆蓋段131且顯露出該銲墊140，此外，在本實施例中，各該晶片100另具有至少一導通孔B。
接著，請參閱第1B圖，形成一線路層150於各該晶片100之該保護層130及形成至少一凸塊160於各該晶片100之該線路層150，在本實施例中，該凸塊160位於該銲墊140上方，該線路層150電性連接各該銲墊140，該線路層150具有一線路段151及一連接該線路段151之待移除段152，該待移除段152覆蓋該保護層130的該第二覆蓋段132，在本實施例中，該線路層150之材質可選自於銅或其他導電材料。
之後，請參閱第1B及1C圖，利用一切割工具C沿該些待移除部A預切割該晶圓W，以移除位於該待移除部A之該保護層130之該第二覆蓋段132及該線路層150之該待移除段152，並使該線路層150形成有一第一穿孔153，該第一穿孔153並顯露出該線路段151的一橫斷面154，該橫斷面154是由該切割工具C移除該線路層150之該待移除段152所形成，在本實施例中，該切割工具C在該待移除部A形成有一凹槽A1並使該晶圓W的該待移除部A被保留有一未斷離部A2，該第一穿孔153連通該凹槽A1，此外，在此步驟中，該切割工具C移除覆蓋該待移除部A該第二覆蓋段132，並使該保護層130形成有一第二穿孔134，該第二穿孔134位於該第一穿孔153與該凹槽A1之間，且該第二穿孔134連通該第二穿孔134及該凹槽A1。
接著，請參閱第1D圖，於該線路段151之該橫斷面154形成一接合凸部170，該接合凸部170電性連接該線路段151，該結合凸部170位於該第一穿孔153中，且該結合凸部170並懸空於該凹槽A1上方，該結合凸部170 可以電鍍等方法形成於該線路段151的該橫斷面154，並橫向凸出於該橫斷面154 ，最後，請參閱第1E圖，進行一研磨步驟，以移除該未斷離部A2並使該些晶片100 單體化為獨立的晶片100，各該晶片100具有一連接該上表面110及該下表面120之側面180，且該接合凸部170凸出於該側面180，在本實施例中，各該晶片100之該側面180與該線路段151之該橫斷面154平齊，且該保護層130之該第一覆蓋段131具有一側壁131a，該側壁131a與該線路段151之該橫斷面154平齊。
請參閱第2圖，其係本發明之半導體製程所製得之一種晶片結構，包含有一晶片100、一線路層150、一接合凸部170、至少一凸塊160以及一導通孔B，該晶片100具有一上表面110、一下表面120、一連接該上表面110及該下表面120之側面180、一保護層130及至少一形成於該上表面110之銲墊140，該保護層130具有一第一覆蓋段131及至少一開口133，該第一覆蓋段131覆蓋該晶片100的該上表面110，該開口133顯露該銲墊140，該線路層150形成於該晶片100之該保護層130，且該線路層150電性連接該銲墊140，該線路層150具有一線路段151，且該線路段151具有一橫斷面154，該橫斷面154顯露於該晶片100的該側面180， 該接合凸部170形成於該線路段151之該橫斷面154且與該線路段151電性連接，該接合凸部170凸出於該晶片100之該側面180，該凸塊160形成於該線路層150，且該凸塊160位於該銲墊140上方，該導通孔B連接該線路層150，在本實施例中，該線路段151之該橫斷面154與該晶片100之該側面180平齊，該保護層130之該第一覆蓋段131具有一側壁131a，該側壁131a與該線路段151之該橫斷面154平齊。
請參閱第3圖，藉由本發明之該晶片結構所構成的一種晶片組合結構200，其包含有一單體化第一晶片210以及一單體化第二晶片220，該第一晶片210具有一第一上表面211、一第一下表面212、一連接該第一上表面211及該第一下表面212之側面213、一第一保護層214、至少一形成於該第一上表面211之第一銲墊215、一第一線路層216、一接合凸部217、至少一第一凸塊218及一導通孔B，該第一保護層214具有一第一覆蓋段214a及至少一第一開口214b，該第一覆蓋段214a覆蓋該第一晶片210的該第一上表面211，該開口214b顯露該第一銲墊215，該第一線路層216形成於該第一保護層214，且該第一線路層216電性連接該第一銲墊215，該第一線路層216具有一線路段216a，且該線路段216a具有一橫斷面216b，該橫斷面216b顯露於該第一晶片210的該側面213，該接合凸部217形成於該線路段216a之該橫斷面216b且與該線路段216b電性連接，該接合凸部217凸出於該側面213，該第一凸塊218形成於該第一線路層216上，且該第一凸塊218位於該第一銲墊215上方，該導通孔B連接該第一線路層216，在本實施例中，該第一線路層216之該線路段216a的該橫斷面216b與該第一晶片210之該側面213平齊，該第一保護層214之該第一覆蓋段214a具有一側壁214c，該側壁214c與該線路段216a之該橫斷面216b平齊，該第二晶片220具有一第二上表面221、一第二下表面222、一連接該第二上表面221及該第二下表面222的第二側面223及一連接線路224，該連接線路224 具有一顯露於該第二側面223的連接面225，該第一晶片210以該接合凸部217連接顯露於該第二晶片220的該側面223的該連接面225，以使該第一晶片210的該第一線路層216藉由該接合凸部217與該第二晶片220的該連接線路224橫向串接並且電性連接 ，以避免習知技術以堆疊方式造成晶片相互堆疊後整體厚度增加的問題。
本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
100‧‧‧晶片
110‧‧‧上表面
120‧‧‧下表面
130‧‧‧保護層
131‧‧‧第一覆蓋段
131a‧‧‧側壁
132‧‧‧第二覆蓋段
133‧‧‧開口
134‧‧‧第二穿孔
140‧‧‧銲墊
150‧‧‧線路層
151‧‧‧線路段
152‧‧‧待移除段
153‧‧‧第一穿孔
154‧‧‧橫斷面
160‧‧‧凸塊
170‧‧‧接合凸部
180‧‧‧側面
200‧‧‧晶片組合結構
210‧‧‧第一晶片
211‧‧‧第一上表面
212‧‧‧第一下表面
213‧‧‧側面
214‧‧‧第一保護層
214a‧‧‧第一覆蓋段
214b‧‧‧第一開口
214c‧‧‧側壁
215‧‧‧第一銲墊
216‧‧‧第一線路層
216a‧‧‧線路段
216b‧‧‧橫斷面
217‧‧‧接合凸部
218‧‧‧第一凸塊
220‧‧‧第二晶片
221‧‧‧第二上表面
222‧‧‧第二下表面
223‧‧‧側面
224‧‧‧連接線路
225‧‧‧連接面
A‧‧‧待移除部
A1‧‧‧凹槽
A2‧‧‧未斷離部
B‧‧‧導通孔
C‧‧‧切割工具
W‧‧‧晶圓
第1A至1E圖：依據本發明之一實施例，一種半導體製程之截面示意圖。 第2圖：依據本發明之一實施例，一種半導體結構之截面示意圖。 第3圖：依據本發明之一實施例，一種半導體組合結構之截面示意圖。
100‧‧‧晶片
110‧‧‧上表面
120‧‧‧下表面
130‧‧‧保護層
131‧‧‧第一覆蓋段
131a‧‧‧側壁
133‧‧‧開口
140‧‧‧銲墊
150‧‧‧線路層
151‧‧‧線路段
154‧‧‧橫斷面
160‧‧‧凸塊
170‧‧‧接合凸部
180‧‧‧側面
B‧‧‧導通孔

Claims (10)

  1. 一種半導體製程，其包含：提供一晶圓，該晶圓具有複數個晶片及複數個位於相鄰晶片間之待移除部，各該晶片具有一上表面、一下表面、一保護層及至少一形成於該上表面之銲墊，該保護層具有一第一覆蓋段、一連接該第一覆蓋段之第二覆蓋段及至少一開口，該第一覆蓋段覆蓋該晶片的該上表面，該第二覆蓋段覆蓋該待移除部，該開口位於該第一覆蓋段且顯露該銲墊；形成一線路層於各該晶片之該保護層，且該線路層電性連接各該銲墊，該線路層具有一線路段及一連接該線路段之待移除段，該待移除段覆蓋該保護層的該第二覆蓋段；利用一切割工具沿該些待移除部預切割該晶圓，以移除位於該待移除部之該保護層之該第二覆蓋段及該線路層之該待移除段，並使該線路層形成有一第一穿孔，該第一穿孔並顯露出該線路段的一橫斷面，且該切割工具在該待移除部形成有一凹槽並使該晶圓的該待移除部被保留有一未斷離部，該第一穿孔連通該凹槽；於該線路段之該橫斷面形成一接合凸部，該接合凸部電性連接該線路段，該結合凸部位於該第一穿孔中，且該結合凸部橫向凸出於該橫斷面，並懸空於該凹槽上方；以及進行一研磨步驟，以移除該未斷離部，使該些晶片單體化為獨立的晶片，各該晶片具有一連接該上表面及該下表面之側面，且該接合凸部凸出於該側面。
  2. 如申請專利範圍第1項所述之半導體製程，其中該晶片之該側面與該線路段之該橫斷面平齊。
  3. 如申請專利範圍第1項所述之半導體製程，其中在利用一切割工具沿該些待移除部預切割該晶圓之步驟中，該切割工具移除位於該待移除部之該保護層之該第二覆蓋段，並使該保護層形成有一第二穿孔，該第二穿孔連通該凹槽。
  4. 如申請專利範圍第1項所述之半導體製程，其中該保護層之該第一覆蓋段具有一側壁，該側壁與該線路段之該橫斷面平齊。
  5. 一種晶片結構，其包含：一晶片，其具有一上表面、一下表面、一連接該上表面及該下表面之側面、一保護層及至少一形成於該上表面之銲墊，該保護層具有一第一覆蓋段及至少一開口，該第一覆蓋段覆蓋該晶片的該上表面，該開口顯露該銲墊；一線路層，其形成於該晶片之該保護層，且該線路層電性連接該銲墊，該線路層具有一線路段，且該線路段具有一橫斷面，該橫斷面顯露於該晶片的該側面；以及一接合凸部，其形成於該線路段之該橫斷面且與該線路段電性連接，該接合凸部凸出於該側面。
  6. 如申請專利範圍第5項所述之晶片結構，其中該線路段之該橫斷面與該晶片之該側面平齊。
  7. 如申請專利範圍第5項所述之晶片結構，其中該保護層之該第一覆蓋段具有一側壁，該側壁與該線路段之該橫斷面平齊。
  8. 一種晶片組合結構，其包含：一第一晶片，其具有一第一上表面、一第一下表面、一連接該第一上表面及該第一下表面之第一側面、一第一保護層、至少一形成於該第一上表面之第 一銲墊、一第一線路層及一接合凸部，該第一保護層具有一第一覆蓋段及至少一第一開口以顯露該第一銲墊，該第一線路層形成於該第一保護層，且該第一線路層覆蓋該第一銲墊，該第一線路層具有一線路段，且該線路段具有一橫斷面，該接合凸部形成於該線路段之該橫斷面，且該接合凸部凸出於該第一側面；以及一第二晶片，其具有一第二上表面、一第二下表面、一連接該第二上表面及該第二下表面之第二側面及連接線路該連接線路具有一顯露於該第二側面的連接面，該第一晶片以該接合凸部連接顯露於該第二晶片的該側面的該連接面，以使該第一晶片的該第一線路層以該接合凸部與該該第二晶片的該連接線路橫向串接且電性連接。
  9. 如申請專利範圍第8項所述之晶片組合結構，其中該線路段之該橫斷面與該第一晶片之該第一側面平齊。
  10. 如申請專利範圍第8項所述之晶片組合結構，其中該第一保護層之該第一覆蓋段具有一側壁，該側壁與該線路段之該橫斷面平齊。
TW103124182A 2014-07-14 2014-07-14 半導體製程及其晶片結構與晶片組合結構 TWI550704B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103124182A TWI550704B (zh) 2014-07-14 2014-07-14 半導體製程及其晶片結構與晶片組合結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103124182A TWI550704B (zh) 2014-07-14 2014-07-14 半導體製程及其晶片結構與晶片組合結構

Publications (2)

Publication Number Publication Date
TW201603132A TW201603132A (zh) 2016-01-16
TWI550704B true TWI550704B (zh) 2016-09-21

Family

ID=55641664

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103124182A TWI550704B (zh) 2014-07-14 2014-07-14 半導體製程及其晶片結構與晶片組合結構

Country Status (1)

Country Link
TW (1) TWI550704B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200614481A (en) * 2004-10-19 2006-05-01 Advanced Semiconductor Eng Wafer level process for manufacturing leadframe and device from the same
TW200717826A (en) * 2005-10-17 2007-05-01 Phoenix Prec Technology Corp Method for manufacturing semiconductor package
TW200941667A (en) * 2008-03-20 2009-10-01 Chipmos Technologies Inc Chip package structure and the method thereof
TW200945460A (en) * 2008-04-28 2009-11-01 Advanced Semiconductor Eng Chip structure and forming method thereof
TW201250874A (en) * 2011-06-09 2012-12-16 Xintec Inc Chip package structure and manufacturing method thereof
TW201320268A (zh) * 2011-11-15 2013-05-16 Xintec Inc 晶片封裝體及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200614481A (en) * 2004-10-19 2006-05-01 Advanced Semiconductor Eng Wafer level process for manufacturing leadframe and device from the same
TW200717826A (en) * 2005-10-17 2007-05-01 Phoenix Prec Technology Corp Method for manufacturing semiconductor package
TW200941667A (en) * 2008-03-20 2009-10-01 Chipmos Technologies Inc Chip package structure and the method thereof
TW200945460A (en) * 2008-04-28 2009-11-01 Advanced Semiconductor Eng Chip structure and forming method thereof
TW201250874A (en) * 2011-06-09 2012-12-16 Xintec Inc Chip package structure and manufacturing method thereof
TW201320268A (zh) * 2011-11-15 2013-05-16 Xintec Inc 晶片封裝體及其形成方法

Also Published As

Publication number Publication date
TW201603132A (zh) 2016-01-16

Similar Documents

Publication Publication Date Title
JP6053256B2 (ja) 半導体チップ及びその製造方法、並びに半導体装置
JP4934053B2 (ja) 半導体装置およびその製造方法
TWI567897B (zh) 薄型扇出式多晶片堆疊封裝構造與製造方法
US8673690B2 (en) Method for manufacturing a semiconductor device and a semiconductor device
TWI721038B (zh) 封裝結構、疊層封裝元件及其形成方法
US20180135185A1 (en) Fabrication method of substrate having electrical interconnection structures
TWI556379B (zh) 半導體封裝件及其製法
TW201523825A (zh) 半導體裝置及其製造方法
US10224243B2 (en) Method of fabricating electronic package
JP2006294701A (ja) 半導体装置及びその製造方法
US20160126126A1 (en) Package structure and fabrication method thereof
TWI515829B (zh) 一種晶圓級之封裝方法及封裝結構
TW201630133A (zh) 半導體封裝結構及其製造方法
TWI567894B (zh) 晶片封裝
KR101060842B1 (ko) 반도체 패키지의 제조 방법
TWI599007B (zh) 電子單體及其製法
KR101649404B1 (ko) 반도체 디바이스 및 그 제조 방법
TWI544555B (zh) 半導體封裝結構及其製造方法
TWI548049B (zh) 半導體結構及其製法
TWI550704B (zh) 半導體製程及其晶片結構與晶片組合結構
TWI552304B (zh) 堆疊式封裝件及其製法
TWI607530B (zh) 封裝裝置與其製作方法
US20160141217A1 (en) Electronic package and fabrication method thereof
TWI591759B (zh) 電子封裝件及其製法
TW201606958A (zh) 積體電路封裝