CN204045570U - 晶片封装体 - Google Patents

晶片封装体 Download PDF

Info

Publication number
CN204045570U
CN204045570U CN201420453275.6U CN201420453275U CN204045570U CN 204045570 U CN204045570 U CN 204045570U CN 201420453275 U CN201420453275 U CN 201420453275U CN 204045570 U CN204045570 U CN 204045570U
Authority
CN
China
Prior art keywords
depression
wafer encapsulation
encapsulation body
wire
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201420453275.6U
Other languages
English (en)
Inventor
黄玉龙
林超彦
孙唯伦
陈键辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/964,999 external-priority patent/US9209124B2/en
Application filed by XinTec Inc filed Critical XinTec Inc
Application granted granted Critical
Publication of CN204045570U publication Critical patent/CN204045570U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H01L2224/06164—Random array, i.e. array with no symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16013—Structure relative to the bonding area, e.g. bond pad the bump connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Abstract

本实用新型提供一种晶片封装体，包括：一半导体基底，具有一第一表面及与第一表面相对的一第二表面；一介电层，位于半导体基底的第一表面上，其中介电层包括一开口，开口露出一导电垫；一侧边凹陷，至少位于半导体基底的一第一侧边，且由第一表面朝第二表面延伸；一上凹陷，至少位于导电垫外侧的介电层的一侧边；一导线，电性连接导电垫，且延伸至上凹陷及侧边凹陷。本实用新型不仅能够有效降低晶片封装体的整体尺寸，还可增加晶片封装体的输出信号的布局弹性。

Description

晶片封装体
技术领域
本实用新型有关于一种晶片封装体，特别是有关于以晶圆级封装制程所形成的晶片封装体。
背景技术
传统晶片封装体的制程涉及多道的图案化制程与材料沉积制程，不仅耗费生产成本，亦需较长的制程时间。
因此，业界亟需更为简化与快速的晶片封装技术。
实用新型内容
本实用新型提供一种晶片封装体，包括：一半导体基底，具有一第一表面及与第一表面相对的一第二表面；一介电层，位于半导体基底的第一表面上，其中介电层包括一开口，开口露出一导电垫；一侧边凹陷，至少位于半导体基底的一第一侧边，且由第一表面朝第二表面延伸；一上凹陷，至少位于导电垫外侧的介电层的一侧边；一导线，电性连接导电垫，且延伸至上凹陷及侧边凹陷。
根据本实用新型所述的晶片封装体，优选地，该侧边凹陷还延伸至与该第一侧边相邻的一第二侧边的至少一部分。
根据本实用新型所述的晶片封装体，优选地，该导线延伸至位于该第二侧边的该侧边凹陷。
根据本实用新型所述的晶片封装体，优选地，该导线还从该第二侧边的该侧边凹陷延伸至位于该第一侧边的该侧边凹陷。
根据本实用新型所述的晶片封装体，优选地，该侧边凹陷还延伸至与该第一侧边相邻的两侧边的各至少一部分。
根据本实用新型所述的晶片封装体，优选地，该晶片封装体包括独立的两个侧边凹陷，分别位于该半导体基底的相对两侧边，且各自横跨该侧边的全部长度。
根据本实用新型所述的晶片封装体，优选地，所述侧边凹陷中的至少一个还延伸至相邻的一侧边的至少一部分。
根据本实用新型所述的晶片封装体，优选地，所述侧边凹陷中的至少一个还延伸至相邻的两侧边的各至少一部分。
根据本实用新型所述的晶片封装体，优选地，该晶片封装体包括连续的多个凹陷，所述凹陷位于该导电垫外侧，且其中每一凹陷的一底部与一侧壁顶端之间具有一凹陷深度，底部最接近该第二表面的一第一凹陷的凹陷深度最大。
根据本实用新型所述的晶片封装体，优选地，该晶片封装体包括连续的多个凹陷，所述凹陷位于该导电垫外侧，且其中每一凹陷的一底部具有一底部面积，底部最接近该第二表面的一第一凹陷的底部面积最大。
根据本实用新型所述的晶片封装体，优选地，还包括一密封环，该密封环围绕该导电垫，其中该密封环的形状为一四边形，该导线跨越该密封环而延伸至该上凹陷及该侧边凹陷。
根据本实用新型所述的晶片封装体，优选地，该密封环的每一边分别与该半导体基底的每一侧边之间的距离相同。
根据本实用新型所述的晶片封装体，优选地，该密封环中接近该第一侧边的一边与该第一侧边之间的距离大于该密封环的其余三边分别与该半导体基底的其余三边之间的距离。
根据本实用新型所述的晶片封装体，优选地，还包括一绝缘层，该绝缘层设置于该导线下方且位于该介电层及该半导体基底上方，其中该导线延伸至该绝缘层的一凸起上或一沟槽内，且该导线包括邻近于该凸起或该沟槽的一第一部分及与该第一部分连接的一第二部分，该第一部分的横向宽度大于该第二部分的横向宽度。
根据本实用新型所述的晶片封装体，优选地，该导线包括邻近于该上凹陷或该侧边凹陷的一侧壁顶端及一侧壁底端的一第一部分及与该第一部分连接的一第二部分，该第一部分的横向宽度大于该第二部分的横向宽度。
根据本实用新型所述的晶片封装体，优选地，，该导线还电性连接至另一导电垫。
根据本实用新型所述的晶片封装体，优选地，该上凹陷露出该半导体基底的该第一表面。
根据本实用新型所述的晶片封装体，优选地，该导线包括一第一部分及与该第一部分连接的一第二部分，且其中该第一部分的横向宽度大于该第二部分的横向宽度。
根据本实用新型所述的晶片封装体，优选地，该导线包括一第一部分及与该第一部分连接的一第二部分，且其中该第一部分的横向宽度大于该第二部分的横向宽度。
根据本实用新型所述的晶片封装体，优选地，还包括一电路板，其中该导线通过一导电结构电性连接至该电路板上的一接触垫。
根据本实用新型所述的晶片封装体，优选地，该导电结构为一焊线或一焊球。
根据本实用新型所述的晶片封装体，优选地，该导电结构低于该上凹陷上方的该导线。
本实用新型不仅能够有效降低晶片封装体的整体尺寸，还可增加晶片封装体的输出信号的布局弹性。
附图说明
图1A绘示出根据本实用新型一实施例的晶片封装体的平面示意图。
图1B绘示出沿着图1A中的剖线1B-1B’的剖面示意图。
图2至图6绘示出侧边凹陷的设置的各种实施例的平面示意图。
图7A及8A绘示出具有密封环的晶片封装体的不同实施例的平面示意图。
图7B及8B分别绘示出沿着图7A及8A中的剖线7B-7B’及8B-8B’的剖面示意图。
图9至图12绘示出导线的各种实施例的平面示意图。
图13、14A、15A、16A-1、16A-2及17至22绘示出根据本实用新型一实施例的晶片封装体的制造方法的剖面示意图。
图14B、15B及16B绘示出不同于图14A、15A、16A-1及16A-2的另一实施例的剖面示意图。
其中，附图中符号的简单说明如下：
100  半导体基底
100a  第一表面
100b  第二表面
101、102、103、104  半导体基底的侧边
110  晶片区
120  预定切割区
130  介电层
150、152  导电垫
160  绝缘层
200、200a、200b、210  侧边凹陷
220、230  凹陷
250  密封环
250a、250b、250c、250d  密封环的边
300、301、302、305、306、307  导线
303a、303b、304a、304b  导线的部分
401A、401B、402、403A、404  罩幕层
403B  图案化罩幕层
410、430  粘着层
420  暂时基底
440  支撑基底
500  晶片封装体
600  电路板
610  接触垫
620  导电结构
Aa、Ab  底部面积
Da、Db  凹陷深度
SC  切割道
X、X’  距离。
具体实施方式
以下将详细说明本实用新型实施例的制作与使用方式。然应注意的是，本实用新型提供许多可供应用的实用新型概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本实用新型的特定方式，非用以限制本实用新型的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本实用新型，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
本实用新型一实施例的晶片封装体可用以封装微机电系统晶片。然其应用不限于此，例如在本实用新型的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(active or passive elements)、数字电路或模拟电路(digital or analog circuits)等集成电路的电子元件(electronic components)，例如是有关于光电元件(opto electronic devices)、微机电系统(Micro ElectroMechanical System；MEMS)、微流体系统(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package；WSP)制程对影像感测元件、发光二极管(light-emitting diodes；LEDs)、太阳能电池(solar cells)、射频元件(RFcircuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波元件(surface acoustic wave devices)、压力感测器(process sensors)或喷墨头(ink printer heads)等半导体晶片进行封装。
其中上述晶圆级封装制程主要是指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于通过堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layer integrated circuit devices)的晶片封装体。
以下配合图1A及1B说明本实用新型一实施例的晶片封装体，其中图1A绘示出根据本实用新型一实施例的晶片封装体的平面示意图，且图1B绘示出沿着图1A中的剖线1B-1B’的剖面示意图。
在本实施例中，晶片封装体包括一半导体基底100、多个导电垫150、一介电层130、一绝缘层160、多个导线300、一侧边凹陷200。半导体基底100具有一第一表面100a及与其相对的一第二表面100b，且包括一晶片区110及围绕晶片区110的一预定切割区120，其中晶片区110内包括一装置区115，如图1A所示。装置区115中可包括(但不限于)感测元件，例如影像感测元件。在一实施例中，半导体基底100为一硅晶圆，以利于进行晶圆级封装。
导电垫150设置于晶片区110内的半导体基底100的第一表面100a上。导电垫150可包括单层或多层的导电层，且通过内部线路(未绘示)而与装置区115电性连接。
介电层130位于晶片区110内的半导体基底100的第一表面100a上，且可包括多层介电层的叠层及/或位于顶部的保护层(passivation layer)。介电层130具有开口露出导电垫150，且介电层130还具有一上凹陷，位于导电垫150外侧的介电层130的一侧边(其与半导体基底100的第一侧边101为同一侧)，上凹陷露出半导体基底100的第一表面100a，如图1B所示。
侧边凹陷200位于预定切割区120内。在一实施例中，侧边凹陷200由深侧边凹陷200a及浅侧边凹陷200b组成，其形成阶梯状侧边凹陷。侧边凹陷200位于半导体基底100的第一侧边101，而横跨第一侧边101的全部长度，如图1A所示。侧边凹陷200由第一表面100a朝第二表面100b延伸，如图1B所示。虽然图1A绘示出深侧边凹陷200a及浅侧边凹陷200b皆横跨第一侧边101的全部长度，然而在某些实施例中，可仅有深侧边凹陷200a横跨第一侧边101的全部长度。另外，可以理解的是，图1A及1B中侧边凹陷的数量仅作为范例说明，并不限定于此，其实际数量取决于设计需求。举例来说，在一实施例中，晶片封装体具有仅由深侧边凹陷200a所形成的悬崖状侧边凹陷，而未包括浅侧边凹陷200b。在另一实施例中，晶片封装体具有由三个以上的连续侧边凹陷所形成的多阶侧边凹陷。
绝缘层160位于介电层130上，且延伸至介电层130的开口内而覆盖一部分的导电垫150，并进一步沿着浅侧边凹陷200b的侧壁与底部延伸至深侧边凹陷200a的侧壁与底部，如图1B所示。
导线300设置于半导体基底100的第一表面100a上，且位于装置区115之外的绝缘层160上。导线300延伸至未被绝缘层160完全覆盖的导电垫150而与其电性连接，且还延伸至介电层130内的上凹陷，并进一步沿着浅侧边凹陷200b的侧壁与底部延伸至深侧边凹陷200a的侧壁与底部上的绝缘层160上，如图1B所示。在本实施例中，每一导电垫150分别电性连接至每一导线300，如图1A所示。
在一实施例中，如图21及22所示，晶片封装体可进一步设置于电路板600上，延伸至侧边凹陷200的侧壁与底部的导线300可通过导电结构620(例如，图21所绘示的焊线及图22所绘示的焊球)，与电路板600上的接触垫610电性连接。
根据上述实施例，晶片封装体的第一侧边101具有侧边凹陷200，其上表面低于半导体基底100的第一表面100a，因此当晶片封装体通过导电结构620与电路板600电性连接时，能够降低导电结构620的高度，进而有效降低晶片封装体的整体尺寸。另外，由于侧边凹陷200横跨半导体基底100的第一侧边101的全部长度或宽度，因此可增加晶片封装体的输出信号的布局弹性。
回到图1A，深侧边凹陷200a及浅侧边凹陷200b的底部分别具有底部面积Aa及Ab，底部最接近第二表面100b的深侧边凹陷200a的底部面积Aa大于浅侧边凹陷200b的底部面积Ab。在另一实施例中，晶片封装体的同一侧边可包括三个以上的连续侧边凹陷而形成多阶侧边凹陷，且每一侧边凹陷的底部分别具有一底部面积，底部最接近第二表面100b的侧边凹陷的底部面积最大。由于底部最接近第二表面100b的侧边凹陷的底部面积最大，因此晶片封装体能够采用多种电性连接的方式。
如图1B所示，深侧边凹陷200a及浅侧边凹陷200b的底部与侧壁顶端之间分别具有凹陷深度Da及Db，底部最接近第二表面100b的深侧边凹陷200a的凹陷深度Da大于浅侧边凹陷200b的凹陷深度Db。在另一实施例中，晶片封装体的同一侧边可包括三个以上的连续侧边凹陷而形成多阶侧边凹陷，且每一侧边凹陷的底部与侧壁顶端之间分别具有一凹陷深度，底部最接近第二表面100b的侧边凹陷的凹陷深度最大。由于底部最接近第二表面100b的侧边凹陷的凹陷深度最大，因此可减少晶片封装体的面积损耗。
图2至6绘示出侧边凹陷的设置的各种实施例的平面示意图，其中相同于图1A的部件使用相同的标号并省略其说明，且为了清楚显示相对位置关系，图2至6中并未绘示出绝缘层160及导线300。
图2绘示出侧边凹陷200横跨第一侧边101的全部长度，且还延伸至与第一侧边101相邻的第二侧边102的至少一部分。图3绘示出侧边凹陷200横跨第一侧边101的全部长度，且还延伸至与第一侧边101相邻的两侧边102及104的至少一部分。在其他实施例中，侧边凹陷200可连续地延伸而横跨半导体基底100的两侧边、三侧边或四侧边的全部长度。
图4绘示出晶片封装体包括独立的两个侧边凹陷200及210的一实施例。侧边凹陷200及210分别位于半导体基底100的相对两侧边101及103，且各自横跨侧边101及103的全部长度。同样地，侧边凹陷200及210可还延伸至相邻的第二侧边102的至少一部分或相邻的两侧边102及104的各至少一部分。例如，如图5所示，侧边凹陷200还延伸至相邻的第二侧边102的至少一部分。如图6所示，侧边凹陷200还延伸至相邻的两侧边102及104的各至少一部分。因此，本实用新型所属技术领域中技术人员可以理解，虽然未绘示于图式中，只要侧边凹陷延伸横跨半导体基底100的一侧边的全部长度或宽度，侧边凹陷200及210皆可具有其他的配置方式。
以下配合图7A、7B、8A及8B说明具有密封环的晶片封装体的不同实施例，其中图7A及8A绘示出具有密封环的晶片封装体的平面示意图，且图7B及8B分别绘示出沿着图7A及8A中的剖线7B-7B’及8B-8B’的剖面示意图。图7A、7B、8A及8B中相同于图1A及1B的部件使用相同的标号并省略其说明。
请参照图7A及7B，晶片封装体还包括一密封环250，设置于半导体基底100的第一表面100a上的介电层130内，而位于半导体基底100与绝缘层160之间。密封环250的形状为四边形，且围绕导电垫150。导线300跨越密封环250而延伸至介电层130内的上凹陷及侧边凹陷200。在一实施例中，密封环802的材质为导电材料。在图7A及7B的实施例中，侧边凹陷200仅位于预定切割区120内，且密封环250的每一边250a、250b、250c及250d分别与半导体基底100的每一侧边101、102、103及104之间的距离X相同。
在图7A及7B的实施例中，侧边凹陷200仅位于预定切割区120内，而不会占用晶片区110的面积，因此可节省半导体晶圆的面积，使得半导体基底100可具有较大的布局面积而可整合更多元件，进而提升晶片封装体的效能。在一实施例中，可采用较细的切割刀进行切割，保留位于预定切割区120中的部分的半导体基底100及所形成的侧边凹陷200。
图8A及8B的晶片封装体的结构类似于图7A及7B的晶片封装体的结构，差异在于侧边凹陷200除了位于预定切割区120且还延伸至晶片区110内，使得密封环250中接近第一侧边101的一边250a与第一侧边101之间的距离X’大于密封环250的其余三边250b、250c及250d分别与半导体基底100的其余三边102、103及104之间的距离X。
需注意的是，图7A及7B、8A及8B的密封环配置可与上述图1A及1B、2至6的侧边凹陷配置互相组合而产生各种变化例。举例来说，如图10所示，将图8A及8B的实施例与图2的实施例互相组合时，侧边凹陷200延伸至与第一侧边101相邻的第二侧边102的至少一部分，且还延伸至晶片区110内，使得密封环250中接近第一侧边101的一边250a与第一侧边101之间的距离X’以及接近第二侧边102的一边250b与第二侧边102之间的距离X’，皆大于密封环250的其余两边250c及250d分别与半导体基底100的其余两边103及104之间的距离X。
请参照图9，其绘示出导电垫151未电性连接至导线300，而可通过植球的方式，形成外部的电性连接结构。请再参照图10，当侧边凹陷200横跨第一侧边101的全部长度，且还延伸至与第一侧边101相邻的第二侧边102的至少一部分时，一导线301直接延伸至位于第二侧边102的侧边凹陷200，而进一步通过其他导电结构(例如，焊线或焊球)而与其他构件(例如，电路板上的接触垫)电性连接。如此一来，可有效缩短导线的导电路径，增加信号传递速度，并可节省所占用的半导体基底100的表面面积。
在一实施例中，一导线302延伸至位于第二侧边102的侧边凹陷200，且还从第二侧边102的侧边凹陷200内延伸至位于第一侧边101的侧边凹陷200内，因此可增加导线的布局弹性，且可节省所占用的半导体基底100的表面面积。
请参照图11，在一实施例中，晶片封装体的绝缘层160可能具有凸起或沟槽，延伸至绝缘层160的凸起上或沟槽内的导线300可包括邻近于凸起或沟槽的一第一部分303a及与其连接的一第二部分303b。此时，导线300的第一部分303a的横向宽度大于第二部分303b的横向宽度。在另一实施例中，导线300包括邻近于介电层130内的上凹陷或侧边凹陷200a的侧壁顶端及侧壁底端的一第一部分304a及与其连接的一第二部分304b。此时，第一部分304a的横向宽度大于第二部分304b的横向宽度，因此可避免断线而增加导线300的可靠度。
请参照图12，在一实施例中，延伸至侧边凹陷200的导线305电性连接至两个导电垫150及152。在另一实施例中，，延伸至侧边凹陷200的两导线306及307可彼此电性接触。
本实用新型所属技术领域中技术人员可以理解，图9至12的实施例可与上述图1A及1B、2至6、7A及7B、8A及8B的实施例互相结合。虽然未绘示于图式中，只要侧边凹陷延伸横跨半导体基底100的一侧边的全部长度或宽度，导线及导电垫皆可具有其他的配置方式。
以下配合图13、14A、14B、15A、15B、16A-1、16A-2、16B及17至20说明本实用新型实施例的晶片封装体的制造方法，其中图13、14A、15A、16A-1、16A-2及17至20绘示出根据本实用新型一实施例的晶片封装体的制造方法的剖面示意图，且图14B、15B及16B绘示出不同于图14A、15A、16A-1及16A-2的另一实施例的剖面示意图。
请参照图13，提供一半导体基底100(例如，半导体晶圆)，其具有一第一表面100a及与其相对的一第二表面100b，且包括多个晶片区110及分离晶片区110的预定切割区120，其中预定切割区120内定义有一切割道SC。每一晶片区110内包括一装置区115，装置区115中可包括(但不限于)感测元件，例如影像感测元件。在一实施例中，半导体基底100为一硅晶圆，以利于进行晶圆级封装。
导电垫150设置于晶片区110内的半导体基底100的第一表面100a上。导电垫150可包括单层或多层的导电层，且通过内部线路(未绘示)而与装置区115电性连接。
介电层130形成于晶片区110内的半导体基底100的第一表面100a上，且可包括多层介电层的叠层及/或位于顶部的保护层。介电层130具有开口露出导电垫150。
请参照图14A，在介电层130上形成遮罩层401A(例如，图案化光阻层)。遮罩层401A具有露出预定切割区120的介电层130的开口。接着，进行蚀刻制程，移除第一部分的介电层130，而露出预定切割区120内部分的半导体基底100。
接着，请参照图15A，在移除遮罩层401A之后，在介电层130上形成遮罩层402，其具有露出预定切割区120内部分的半导体基底100的开口。接着，进行蚀刻制程，移除露出的半导体基底100，形成一凹陷200。在一实施例中，可采用斜角度干蚀刻制程来形成凹陷200。
凹陷220位于预定切割区120内，且由第一表面100a朝第二表面100b延伸，并延伸于部分的遮罩层402之下。在一实施例中，所形成的凹陷220的侧壁及底部可能凹凸不平而呈现锯齿状轮廓。
接着，请参照图16A-1，在移除遮罩层402之后，选择性进行蚀刻制程(例如，毯覆式蚀刻制程)，以使凹陷220的侧壁及底部的轮廓平滑化。在一实施例中，在平滑化凹陷220的侧壁及底部的轮廓期间，所采用的蚀刻制程可移除介电层130下方的部分的半导体基底100，进而形成另一凹陷230。凹陷220及230的侧壁及底部大抵平滑，可利于后续于其上形成材料层。
接着，请参照图16A-2，在介电层130上形成遮罩层403A，其具有露出凹陷220及230以及第二部分的介电层130的开口。接着，进行蚀刻制程，移除第二部分的介电层130，而露出凹陷220及230以及晶片区110内部分的半导体基底100。在一实施例中，所露出的半导体基底100的第一表面100a与凹陷220及230的底部为大抵彼此平行的平面。
图14B、15B及16B绘示出不同于图14A、15A、16A-1及16A-2的另一实施例的剖面示意图。图14B中的遮罩层401B的开口大于图14A中的遮罩层401A的开口，以同时移除第一及第二部分的介电层130。接着，如图15B所示，在移除遮罩层401B之后，在介电层130上形成遮罩层402，并进行蚀刻制程，形成一凹陷220。在一实施例中，可采用斜角度干蚀刻制程来形成凹陷220。
接着，请参照图16B，在移除遮罩层402之后，在介电层130上形成图案化遮罩层403B，并进行蚀刻制程(例如，毯覆式蚀刻制程)，以使凹陷220的侧壁及底部的轮廓平滑化。在一实施例中，在平滑化凹陷220的侧壁及底部的轮廓期间，所采用的蚀刻制程可移除一部分的半导体基底100，进而形成另一凹陷230。
请参照图17，在移除遮罩层403A或图案化遮罩层403B之后，在介电层130上形成绝缘层160。绝缘层160延伸至介电层130的开口内而覆盖导电垫150，并进一步沿着凹陷230的侧壁与底部延伸至凹陷220的侧壁与底部。接着，在绝缘层160上形成遮罩层404，其具有露出导电垫150上方的部分的绝缘层160的开口，并进行蚀刻制程，移除部分的绝缘层116，以露出部分的导电垫150。
接着，请参照图18，在移除遮罩层404之后，在绝缘层160上形成导线300。导线300延伸至露出的导电垫150而与其电性连接，并进一步延伸至凹陷220的侧壁与底部上的绝缘层160上。在一实施例中，导线300未与切割道SC重叠，以利后续切割制程的进行。
接着，沿着切割道SC，从半导体基底100的第一表面100a朝第二表面100b，移除部分的绝缘层160及半导体基底100，以形成切割道SC的沟槽。切割道SC的沟槽通过凹陷220的底部，将凹陷220切割为分离的深侧边凹陷200a，且将凹陷230切割为分离的浅侧边凹陷200b。深侧边凹陷200a及浅侧边凹陷200b组成阶梯状的侧边凹陷200。
可以理解的是，侧边凹陷的实际数量取决于设计需求。举例来说，在一实施例中，未进行毯覆式蚀刻制程，而于半导体基底100内形成由深侧边凹陷200a所构成的悬崖状侧边凹陷。在另一实施例中，可通过进行多次蚀刻制程，在半导体基底100内形成由三个以上的连续侧边凹陷所构成的多阶侧边凹陷。
请参照图19，通过粘着层410，将暂时基底420固定于半导体基底100的第一表面100a上，并以暂时基底420为支撑，对半导体基底100的第二表面100b进行薄化制程，例如机械研磨制程或化学机械研磨制程，以减少半导体基底100的厚度，并露出切割道SC的沟槽，从而形成多个彼此分离的晶片封装体。在一实施例中，暂时基底420可为玻璃基底或硅晶圆。
请参照图20，在半导体基底100的第二表面100b上设置粘着层430及支撑基底440，且移除粘着层410及暂时基底420。在一实施例中，粘着层430中仅有面向半导体基底100的第一表面100a的表面具有黏性。在一实施例中，沿着切割道SC的沟槽进行切割制程，移除部分的粘着层430及支撑基底440，以将晶片封装体500彼此分离。
在一实施例中，如图21所示，可进一步将电路板600设置于晶片封装体500的半导体基底100的第二表面100b上，且通过导电结构620，例如焊线，将延伸至侧边凹陷200的导线300电性连接至电路板600上的接触垫610。在另一实施例中，如图22所示，导电结构620可为焊球。在其他实施例中，可采用导电层、导电块、其他适合的导电结构或上述的组合作为导电结构620。在本实施例中，导电结构620可低于介电层130内的上凹陷上方的导线300。
根据上述晶片封装体的制造方法，每一晶片封装体500具有侧边凹陷200位于晶片封装体500的半导体基底100的第一侧边101，且至少横跨第一侧边101的全部长度，如图1A所示。由于侧边凹陷200的上表面低于半导体基底100的第一表面100a，因此当晶片封装体通过导电结构620与电路板600电性连接时，能够降低导电结构620的高度，进而有效降低晶片封装体的整体尺寸。另外，由于侧边凹陷200横跨半导体基底100的第一侧边101的全部长度或宽度，因此可增加晶片封装体的输出信号的布局弹性。
本实用新型所属技术领域中技术人员可以理解，上述晶片封装体的制造方法可应用于前述图1A及1B、2至6、7A及8A、7B及8B、9至12的各种实施例的晶片封装体。
以上所述仅为本实用新型较佳实施例，然其并非用以限定本实用新型的范围，任何熟悉本项技术的人员，在不脱离本实用新型的精神和范围内，可在此基础上做进一步的改进和变化，因此本实用新型的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (22)

1.一种晶片封装体，其特征在于，包括：
一半导体基底，具有一第一表面及与该第一表面相对的一第二表面；
一介电层，位于该半导体基底的该第一表面上，其中该介电层包括一开口，该开口露出一导电垫；
一侧边凹陷，至少位于该半导体基底的一第一侧边，由该第一表面朝该第二表面延伸；
一上凹陷，至少位于该导电垫外侧的该介电层的一侧边；以及
一导线，电性连接该导电垫，且延伸至该上凹陷及该侧边凹陷。
2.根据权利要求1所述的晶片封装体，其特征在于，该侧边凹陷还延伸至与该第一侧边相邻的一第二侧边的至少一部分。
3.根据权利要求2所述的晶片封装体，其特征在于，该导线延伸至位于该第二侧边的该侧边凹陷。
4.根据权利要求3所述的晶片封装体，其特征在于，该导线还从该第二侧边的该侧边凹陷延伸至位于该第一侧边的该侧边凹陷。
5.根据权利要求1所述的晶片封装体，其特征在于，该侧边凹陷还延伸至与该第一侧边相邻的两侧边的各至少一部分。
6.根据权利要求1所述的晶片封装体，其特征在于，该晶片封装体包括独立的两个侧边凹陷，分别位于该半导体基底的相对两侧边，且各自横跨该侧边的全部长度。
7.根据权利要求6所述的晶片封装体，其特征在于，所述侧边凹陷中的至少一个还延伸至相邻的一侧边的至少一部分。
8.根据权利要求6所述的晶片封装体，其特征在于，所述侧边凹陷中的至少一个还延伸至相邻的两侧边的各至少一部分。
9.根据权利要求1所述的晶片封装体，其特征在于，该晶片封装体包括连续的多个凹陷，所述凹陷位于该导电垫外侧，且其中每一凹陷的一底部与一侧壁顶端之间具有一凹陷深度，底部最接近该第二表面的一第一凹陷的凹陷深度最大。
10.根据权利要求1所述的晶片封装体，其特征在于，该晶片封装体包括连续的多个凹陷，所述凹陷位于该导电垫外侧，且其中每一凹陷的一底部具有一底部面积，底部最接近该第二表面的一第一凹陷的底部面积最大。
11.根据权利要求1所述的晶片封装体，其特征在于，还包括一密封环，该密封环围绕该导电垫，其中该密封环的形状为一四边形，该导线跨越该密封环而延伸至该上凹陷及该侧边凹陷。
12.根据权利要求11所述的晶片封装体，其特征在于，该密封环的每一边分别与该半导体基底的每一侧边之间的距离相同。
13.根据权利要求11所述的晶片封装体，其特征在于，该密封环中接近该第一侧边的一边与该第一侧边之间的距离大于该密封环的其余三边分别与该半导体基底的其余三边之间的距离。
14.根据权利要求1所述的晶片封装体，其特征在于，还包括一绝缘层，该绝缘层设置于该导线下方且位于该介电层及该半导体基底上方，其中该导线延伸至该绝缘层的一凸起上或一沟槽内，且该导线包括邻近于该凸起或该沟槽的一第一部分及与该第一部分连接的一第二部分，该第一部分的横向宽度大于该第二部分的横向宽度。
15.根据权利要求1所述的晶片封装体，其特征在于，该导线包括邻近于该上凹陷或该侧边凹陷的一侧壁顶端及一侧壁底端的一第一部分及与该第一部分连接的一第二部分，该第一部分的横向宽度大于该第二部分的横向宽度。
16.根据权利要求1所述的晶片封装体，其特征在于，该导线还电性连接至另一导电垫。
17.根据权利要求1所述的晶片封装体，其特征在于，该上凹陷露出该半导体基底的该第一表面。
18.根据权利要求17所述的晶片封装体，其特征在于，该导线包括一第一部分及与该第一部分连接的一第二部分，且其中该第一部分的横向宽度大于该第二部分的横向宽度。
19.根据权利要求1所述的晶片封装体，其特征在于，该导线包括一第一部分及与该第一部分连接的一第二部分，且其中该第一部分的横向宽度大于该第二部分的横向宽度。
20.根据权利要求19所述的晶片封装体，其特征在于，还包括一电路板，其中该导线通过一导电结构电性连接至该电路板上的一接触垫。
21.根据权利要求20所述的晶片封装体，其特征在于，该导电结构为一焊线或一焊球。
22.根据权利要求20所述的晶片封装体，其特征在于，该导电结构低于该上凹陷上方的该导线。
CN201420453275.6U 2013-08-12 2014-08-12 晶片封装体 Active CN204045570U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/964,999 2013-08-12
US13/964,999 US9209124B2 (en) 2010-05-11 2013-08-12 Chip package

Publications (1)

Publication Number Publication Date
CN204045570U true CN204045570U (zh) 2014-12-24

Family

ID=51300616

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410394689.0A Active CN104377184B (zh) 2013-08-12 2014-08-12 晶片封装体
CN201420453275.6U Active CN204045570U (zh) 2013-08-12 2014-08-12 晶片封装体

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410394689.0A Active CN104377184B (zh) 2013-08-12 2014-08-12 晶片封装体

Country Status (3)

Country Link
EP (1) EP2838114A3 (zh)
CN (2) CN104377184B (zh)
TW (1) TWI517320B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377184A (zh) * 2013-08-12 2015-02-25 精材科技股份有限公司 晶片封装体
CN106298697A (zh) * 2016-08-23 2017-01-04 苏州科阳光电科技有限公司 芯片封装方法及封装结构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298631B (zh) * 2015-05-12 2020-07-14 联华电子股份有限公司 半导体元件及其制作方法
US10128229B1 (en) 2017-11-13 2018-11-13 Micron Technology, Inc. Semiconductor devices with package-level configurability
CN112968011B (zh) * 2019-08-28 2024-04-23 长江存储科技有限责任公司 半导体器件及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2118994A1 (en) * 1993-06-21 1994-12-22 Claude L. Bertin Polyimide-insulated cube package of stacked semiconductor device chips
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
JP3335575B2 (ja) * 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
JP2002151546A (ja) * 2000-11-08 2002-05-24 Mitsubishi Heavy Ind Ltd Ｉｃチップの電極構造、信号取出構造及び電極形成方法
JP4053257B2 (ja) * 2001-06-14 2008-02-27 新光電気工業株式会社 半導体装置の製造方法
JP2004363400A (ja) * 2003-06-05 2004-12-24 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005116916A (ja) * 2003-10-10 2005-04-28 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7199345B1 (en) * 2004-03-26 2007-04-03 Itt Manufacturing Enterprises Inc. Low profile wire bond for an electron sensing device in an image intensifier tube
US8569876B2 (en) * 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
TW200917391A (en) * 2007-06-20 2009-04-16 Vertical Circuits Inc Three-dimensional circuitry formed on integrated circuit device using two-dimensional fabrication
TWI536525B (zh) * 2010-05-11 2016-06-01 精材科技股份有限公司 晶片封裝體
US8803326B2 (en) * 2011-11-15 2014-08-12 Xintec Inc. Chip package
TWI546921B (zh) * 2013-03-14 2016-08-21 精材科技股份有限公司 晶片封裝體及其形成方法
EP2838114A3 (en) * 2013-08-12 2015-04-08 Xintec Inc. Chip package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377184A (zh) * 2013-08-12 2015-02-25 精材科技股份有限公司 晶片封装体
CN104377184B (zh) * 2013-08-12 2018-01-09 精材科技股份有限公司 晶片封装体
CN106298697A (zh) * 2016-08-23 2017-01-04 苏州科阳光电科技有限公司 芯片封装方法及封装结构
CN106298697B (zh) * 2016-08-23 2019-07-09 苏州科阳光电科技有限公司 芯片封装方法及封装结构

Also Published As

Publication number Publication date
TW201507081A (zh) 2015-02-16
EP2838114A3 (en) 2015-04-08
EP2838114A2 (en) 2015-02-18
CN104377184B (zh) 2018-01-09
CN104377184A (zh) 2015-02-25
TWI517320B (zh) 2016-01-11

Similar Documents

Publication Publication Date Title
CN102244054B (zh) 晶片封装体及其形成方法
CN105226035B (zh) 晶片封装体
CN104347576B (zh) 晶片封装体及其制造方法
CN204045570U (zh) 晶片封装体
CN102163582B (zh) 芯片封装体
CN104835793B (zh) 晶片封装体及其制造方法
CN103681537A (zh) 晶片封装体及其形成方法
CN105047619B (zh) 晶片堆叠封装体及其制造方法
CN103390601B (zh) 晶片封装体及其形成方法
CN103107153A (zh) 晶片封装体及其形成方法
CN103489846A (zh) 晶片封装体及其形成方法
CN103426838A (zh) 晶片封装体及其形成方法
CN102543922A (zh) 晶片封装体及其形成方法
CN102201458B (zh) 晶片封装体
US9355970B2 (en) Chip package and method for forming the same
CN104835792B (zh) 晶片封装体及其制造方法
CN104347560B (zh) 晶片封装体及其制造方法
CN102190281A (zh) 芯片封装体及其形成方法
CN103420322A (zh) 晶片封装体及其形成方法
CN102891120B (zh) 晶片封装体及其形成方法
CN102891133B (zh) 晶片封装体及其形成方法
CN103426856A (zh) 晶片封装体及其形成方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant