CN106298697A - 芯片封装方法及封装结构 - Google Patents
芯片封装方法及封装结构 Download PDFInfo
- Publication number
- CN106298697A CN106298697A CN201610707702.2A CN201610707702A CN106298697A CN 106298697 A CN106298697 A CN 106298697A CN 201610707702 A CN201610707702 A CN 201610707702A CN 106298697 A CN106298697 A CN 106298697A
- Authority
- CN
- China
- Prior art keywords
- groove
- wafer
- line layer
- insulating barrier
- glue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000004806 packaging method and process Methods 0.000 title abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 230000004888 barrier function Effects 0.000 claims abstract description 49
- 239000003292 glue Substances 0.000 claims abstract description 34
- 230000002787 reinforcement Effects 0.000 claims abstract description 32
- 238000005520 cutting process Methods 0.000 claims description 17
- 238000007711 solidification Methods 0.000 claims description 9
- 230000008023 solidification Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 238000005538 encapsulation Methods 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000003032 molecular docking Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052681 coesite Inorganic materials 0.000 description 6
- 229910052906 cristobalite Inorganic materials 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910052682 stishovite Inorganic materials 0.000 description 6
- 229910052905 tridymite Inorganic materials 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000011946 reduction process Methods 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000003701 mechanical milling Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000002352 surface water Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3178—Coating or filling in grooves made in the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
- H01L2224/02317—Manufacturing methods of the redistribution layers by local deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02331—Multilayer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02381—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供芯片封装方法及封装结构。该方法包括：提供晶圆，晶圆具有第一表面以及第二表面，晶圆第一表面集成有多个芯片单元；在相邻芯片单元的焊盘衬垫之间形成第一凹槽；在第一凹槽内以及晶圆第一表面形成第一绝缘层；在第一绝缘层的表面制作第一线路层；在第一凹槽内填充第一胶水并固化；在晶圆第二表面形成第二凹槽；在第二凹槽内填充第二胶水并固化；在晶圆第二表面键合补强绝缘基板；形成贯穿补强绝缘基板以及第二凹槽的第三凹槽；在第三凹槽内以及补强绝缘基板上形成第二线路层，第二线路层与第一线路层电连接。本发明提供的芯片封装方法及封装结构，解决了晶圆焊盘衬垫处所述晶圆比较薄，易断裂，封装强度可靠性不高的问题。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及芯片封装方法及封装结构。
背景技术
目前，晶圆级芯片尺寸封装是集成电路封装方式中的一种，它是一种先将整片晶片进行封装，再切割得到单粒芯片的封装方法。
目前主要封装方式为晶圆背面深反应刻蚀形成槽和孔结构，再通过激光钻孔和重布线工艺，将晶圆焊盘信号引至芯片背面完成封装。这样的封装方式存在的问题是：晶圆焊盘处硅比较薄，易断裂，封装强度可靠性不高。
发明内容
本发明提供一种芯片封装方法及封装结构，以实现提高封装强度可靠性。
第一方面，本发明提供晶圆级芯片封装方法包括：
步骤110、提供晶圆，所述晶圆具有第一表面以及与第一表面相对的第二表面，所述晶圆第一表面集成有多个芯片单元，每个所述芯片单元在所述第一表面设置有若干焊盘衬垫；
步骤120、在相邻所述芯片单元的焊盘衬垫之间形成第一凹槽；
步骤130、在所述第一凹槽内以及所述晶圆第一表面形成第一绝缘层，所述第一绝缘层具有多个开口结构，所述开口结构露出所述焊盘衬垫；
步骤140、在所述第一绝缘层的表面制作第一线路层，所述第一线路层与所述焊盘衬垫电连接；
步骤150、在所述第一凹槽内填充第一胶水并固化；
步骤160、在所述晶圆第二表面形成第二凹槽，所述第二凹槽位于所述第一凹槽的下方，且所述第二凹槽底部露出所述第一绝缘层；
步骤170、在所述第二凹槽内填充第二胶水并固化；
步骤180、在所述晶圆第二表面键合补强绝缘基板；
步骤190、形成贯穿所述补强绝缘基板以及所述第二凹槽的第三凹槽，所述第三凹槽露出部分所述第一线路层；
步骤200、在所述第三凹槽内以及所述补强绝缘基板上依次形成第二线路层和阻焊层，所述第二线路层与所述第一线路层电连接；
步骤210、沿所述第三凹槽切割所述多个芯片单元形成多个独立芯片。
可选地，在所述步骤150之后，以及在所述步骤160之前，还包括步骤151：
在所述晶圆的所述第一表面键合支撑基板，并对所述晶圆的所述第二表面进行减薄处理；
在所述步骤200之后，以及在所述步骤210之前还包括：拆除所述支撑基板。
可选地，在所述步骤200之后，以及在所述步骤210之前，还包括步骤211：
在所述第三凹槽内填充第三胶水并固化。
可选地，所述步骤190包括：
通过机械切割工艺形成贯穿所述补强绝缘基板以及所述第二凹槽的第三凹槽，所述第三凹槽底部位于所述第一凹槽内，所述第三凹槽的侧壁露出部分所述第一线路层。
可选地，所述步骤190包括：
通过刻蚀工艺形成贯穿所述补强绝缘基板以及所述第二凹槽的第三凹槽；所述第三凹槽底部露出部分所述第一线路层。
可选地，所述第二凹槽的底部与所述第一凹槽的底部对接设置；或，所述第一凹槽的底部位于所述第二凹槽内。
第二方面，本发明实施例提供芯片封装结构，包括：
晶圆，所述晶圆具有第一表面以及与所述第一表面相对的第二表面，所述晶圆第一表面集成有多个芯片单元；相邻所述芯片单元的焊盘衬垫之间形成有第一凹槽；所述第一凹槽内以及所述晶圆第一表面形成有第一绝缘层，所述第一绝缘层具有多个开口结构，所述开口结构露出所述焊盘衬垫；所述第一绝缘层的表面形成有第一线路层，所述第一线路层与所述焊盘衬垫电连接；所述第一凹槽内填充有固化的第一胶水；所述晶圆第二表面形成有第二凹槽，所述第二凹槽位于所述第一凹槽的下方，且所述第二凹槽底部露出所述第一绝缘层；所述第二凹槽内填充有固化的第二胶水；所述晶圆第二表面键合有补强绝缘基板；第三凹槽贯穿所述补强绝缘基板以及所述第二凹槽，所述第三凹槽露出部分所述第一线路层；所述第三凹槽内以及所述补强绝缘基板上依次形成有第二线路层和阻焊层，所述第二线路层与所述第一线路层电连接。
可选地，所述第二凹槽的底部与所述第一凹槽的底部对接设置；或，所述第一凹槽的底部位于所述第二凹槽内。
可选地，所述第三凹槽底部位于所述第一凹槽内，所述第三凹槽的侧壁露出部分所述第一线路层；或，所述第三凹槽底部露出部分所述第一线路层。
可选地，所述第三凹槽内填充有固化的第三胶水
本发明实施例提供的芯片封装方法及封装结构，通过在所述晶圆第一表面的所述第一凹槽内填充所述填充第一胶水，这样在所述第二表面进行减薄处理、开所述第二凹槽和所述第三凹槽并且制作所述第二线路层时，在所述第二凹槽填充第二胶水，在所述第二表面键合绝缘补强基板，对所述晶圆提供了强度支撑，解决了晶圆焊盘衬垫处所述晶圆比较薄，易断裂，封装强度可靠性不高的问题。
附图说明
图1为本发明实施例一提供的芯片封装方法的流程示意图；
图2a-2p为本发明实施例一提供的芯片封装方法各步骤对应的剖面图；
图2q-2s为本发明实施例二提供的芯片封装结构剖面示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一提供的芯片封装方法的流程示意图，图2a-2p为本发明实施例一提供的芯片封装方法各步骤对应的剖面图。参见图1，所述方法包括以下步骤：
步骤110、提供晶圆，所述晶圆具有第一表面以及与第一表面相对的第二表面，所述晶圆第一表面集成有多个芯片单元，每个所述芯片单元在所述第一表面设置有若干焊盘衬垫。
请参见图2a，晶圆10具有第一表面100以及与第一表面100相对的第二表面200，晶圆10第一表面100集成有多个芯片单元(未示出)。芯片单元例如是通过多次光刻、离子注入、刻蚀以及蒸镀等工艺在晶圆第一表面形成具有特定功能的多层电子元件组成的电路结构。每个芯片单元在第一表面100设置有若干焊盘衬垫101。焊盘衬垫101相当于每个芯片单元的引出电极，焊盘衬垫101与芯片单元中的电路结构连接。晶圆10可以是硅、锗或其他半导体衬底材料。
步骤120、在相邻所述芯片单元的焊盘衬垫之间形成第一凹槽。
参见图2b，在相邻芯片单元的焊盘衬垫101之间形成第一凹槽102。第一凹槽102例如可以通过连续光刻和深反应离子刻蚀工艺形成。
步骤130、在所述第一凹槽内以及所述晶圆第一表面形成第一绝缘层，所述第一绝缘层具有多个开口结构，所述开口结构露出所述焊盘衬垫。
参见图2c，在第一凹槽102内以及晶圆10第一表面100形成第一绝缘层103，第一绝缘层103具有多个开口结构104，且开口结构104露出焊盘衬垫101。第一绝缘层103可以是通过热生长或者淀积工艺在晶圆10第一表面100形成。
可选地，第一绝缘层103可以是SiO2。当第一绝缘层103为SiO2时，SiO2可通过热生长或淀积的方式生成。热生长工艺即通过外部供给高纯氧气使之与晶圆(例如硅片)反应，在硅片表面形成一层氧化层，该氧化层即为第一绝缘层103。淀积即通过外部供给氧气和硅源，使它们在腔体内反应，从而在硅片表面形成一层氧化层薄膜，即第一绝缘层103。第一开口结构104例如可以通过带图案的掩膜版在晶圆表面形成第一绝缘层103时，预留出开口结构104；还可以在形成第一绝缘层103之后，例如通过刻蚀工艺完成开口结构104的制作。
步骤140、在所述第一绝缘层的表面制作第一线路层，所述第一线路层与所述焊盘衬垫电连接。
参见图2d，在第一绝缘层103的表面制作第一线路层105，第一线路层105通过开口结构104与焊盘衬垫101电连接。
可选地，第一绝缘层103的表面上的第一线路层105可以包括一层或多层金属。第一线路层105的制备工艺例如可以是磁控溅射工艺。第一线路层105将焊盘衬垫101的电信号引出至晶圆10的第一表面100。需要说明的是，多层金属形成第一线路层105较一层金属形成第一线路层105可以更好的与焊盘衬垫101之间形成电连接。示例性地，在第一绝缘层103表面溅射金属钛，再通过磁控溅射在金属钛表面溅射一层金属铜，从而完成金属布线层的制作。
步骤150、在所述第一凹槽内填充第一胶水并固化。
参见图2e，在第一凹槽102内填充第一胶水106并固化。
第一胶水例如可以是环氧树脂等高分子材料，经过固化之后，可以增加晶圆10的机械强度。
可选地，在所述步骤150之后，以及在所述步骤160之前，还包括步骤151：在所述晶圆的所述第一表面键合支撑基板，并对所述晶圆的所述第二表面进行减薄处理。
参见图2f，在晶圆10的第一表面100键合支撑基板20，并对晶圆10的第二表面200进行减薄处理(虚线部分为减薄去掉的晶圆材料)。键合基板20是为了在减薄工艺过程中增加机械强度。在将晶圆减薄到适当厚度之前，必须在晶圆正面临时键合一块支撑基板，以便在背面减薄的过程中提供足够的机械强度。减薄工艺例如可以是化学机械研磨工艺。较薄的晶圆衬底材料可以降低干法蚀刻，机械切割以及重布线等工艺的难度，同时，更薄的晶圆厚度可以改善芯片散热，并使产品变得更薄。
步骤160、在所述晶圆第二表面形成第二凹槽，所述第二凹槽位于所述第一凹槽的下方，且所述第二凹槽底部露出所述第一绝缘层。
参见图2g，在晶圆10第二表面200形成第二凹槽107，第二凹槽107位于第一凹槽102的下方，且第二凹槽107底部露出第一绝缘层103。第二凹槽107例如可以通过连续光刻和深反应离子刻蚀工艺形成。
可选地，第二凹槽107的底部与所述第一凹槽102的底部对接设置；或，第一凹槽102的底部位于第二凹槽107内。
需要说明的是，本实施例示例性的设置第二凹槽107的底部与第一凹槽102的底部对接设置，而并非对本发明实施例的限定，在其他实施方式中，可以根据实际应用场景区别设置第一凹槽102和第二凹槽107的形状、大小以及位置，只要保证第二凹槽107位于第一凹槽102的下方，且第二凹槽107底部露出所述第一绝缘层即可。参见图2h，第一凹槽102的底部还可以位于第二凹槽107内。
步骤170、在所述第二凹槽内填充第二胶水108并固化。
参见图2i，在第二凹槽107内填充第二胶水108并固化。胶水例如可以是环氧树脂等高分子材料，经过固化之后，可以增加晶圆10在在后续切割时的机械强度。而且还可以实现晶圆10和后续沉积的金属线路层的电隔离而设置的，避免金属线路层直接与晶圆10接触引起短路等。
步骤180、在所述晶圆第二表面键合补强绝缘基板。
参见图2j，在晶圆第二表面200键合补强绝缘基板30。键合基板30是为了在后续切割工艺过程中增加机械强度。避免经过减薄后的晶圆10在被切割出现断裂的情况。而且还可以实现晶圆10和后续沉积的金属线路层的电隔离而设置的，避免金属线路层直接与晶圆10接触引起短路等。
步骤190、形成贯穿所述补强绝缘基板以及所述第二凹槽的第三凹槽，所述第三凹槽露出部分所述第一线路层。
参见图2k，形成贯穿补强绝缘基板30以及第二凹槽107的第三凹槽109，第三凹槽109露出部分第一线路层105。
需要说明的是，可以通过多种工艺形成第三凹槽109，只要第三凹槽109露出部分第一线路层105即可。
可选地，参见图2k，可以通过机械切割工艺在第二凹槽107内形成第三凹槽109，第三凹槽109底部位于第一凹槽内102，第三凹槽109的侧壁露出部分第一线路层105。
可选地，参见图2l，还可以刻蚀补强绝缘基板30和第二凹槽107填充的第二胶水108以及第一绝缘层103，形成第三凹槽109；第三凹槽109底部露出部分第一线路层105。刻蚀工艺例如可以是干法刻蚀或湿法刻蚀。
需要说明的是，第二凹槽107和第三凹槽109的制作是为了使得第一线路层105和后续制备的第二线路层110实现电连接，完成电信号由晶圆10第一表面100到第二表面200的电信号引出。并且在此过程中，没有去除焊盘衬垫101下的晶圆材料，使得晶圆焊盘衬垫101处不存在晶圆材料薄，易断裂，封装强度可靠性不高的问题。
步骤200、在所述第三凹槽内以及所述补强绝缘基板上依次形成第二线路层和阻焊层，所述第二线路层与所述第一线路层电连接。
参见图2m，第三凹槽109内以及补强绝缘基板30上依次形成第二线路层110和阻焊层111，第二线路层110和第一线路层105电连接。这样完成了晶圆10内的电信号从芯片单元到焊盘衬垫101途经第一线路层105和第二线路层110引至晶圆10第二表面200的传递过程。相比于通过在焊盘衬垫101下形成通孔将电信号引至晶圆第二表面的结构，本发明实施例中焊盘衬垫下的晶圆材料并没有减薄(参见图2m中的虚线框处)，因此可以避免在封装过程中，焊盘衬垫处晶圆材料较薄，容易发生断裂，造成电信号的中断的问题。
若在晶圆的第一表面100键合支撑基板，并对晶圆10的第二表面200进行减薄处理。那么，在步骤200之后，以及在步骤210沿所述第三凹槽切割所述多个芯片单元形成多个独立芯片之前还包括：拆除支撑基板20。参考图2n，拆除基板20。在此步骤中拆除基板20，既在前面工艺步骤中增强了晶圆机械强度，又为后续切割工艺减小了切割难度。
步骤210、沿所述第三凹槽切割所述多个芯片单元形成多个独立芯片。
参见图2o，沿第三凹槽109的中心位置将多个芯片单元切割形成多个独立芯片。切割工艺例如可以通过刀片切割。
可选地，参见图2p在所述步骤200之后，以及在所述步骤210之前，还包括步骤211：
在所述第三凹槽内填充第三胶水并固化。
切割晶圆10之前，在第三凹槽109内，填充第三胶水112，并固化，可以进一步增加晶圆的机械强度。
本发明实施例提供的芯片封装方法，通过在晶圆第一表面的第一凹槽内填充胶水，并固化，并且在所述晶圆第一表面制作基板，这样在所述第二表面进行减薄处理、开所述第二凹槽和所述第三凹槽并且制作所述第二线路层时，在所述第二凹槽填充第二胶水，在所述第二表面键合绝缘补强基板，对所述晶圆提供了强度支撑。通过上述方法，没有去除晶圆焊盘衬垫处的晶圆材料，达到了将晶圆焊盘衬垫电信号引至晶圆第二表面的目的，并解决了晶圆焊盘衬垫处所述晶圆比较薄，易断裂，封装强度可靠性不高的问题。
实施例二
基于同一发明构思，本发明实施例二提供了芯片封装结构，本发明实施例二提供的晶圆级芯片封装结构可以参见图2o。下面以图2o为例进行详细介绍。参见图2o，晶圆级芯片封装结构包括晶圆10。晶圆10可以是硅、锗或其他半导体衬底材料。晶圆10具有第一表面100以及与第一表面100相对的第二表面200，晶圆10第一表面100集成有多个芯片单元(未示出)。芯片单元例如是通过多次光刻、离子注入、刻蚀以及蒸镀等工艺在晶圆第一表面形成具有特定功能的多层电子元件组成的电路结构。
相邻芯片单元的焊盘衬垫101之间形成有第一凹槽102。焊盘衬垫101相当于每个芯片单元的引出电极，焊盘衬垫101与芯片单元中的电路结构连接。第一凹槽例如可以通过连续光刻和深反应离子刻蚀工艺形成。
第一凹槽102内以及晶圆10第一表面100形成有第一绝缘层103，第一绝缘层103具有多个开口结构，开口结构露出焊盘衬垫101。第一绝缘层103可以是通过热生长或者淀积工艺在晶圆10第一表面100形成。可选地，第一绝缘层103可以是SiO2。当第一绝缘层103为SiO2时，SiO2可通过热生长或淀积的方式生成。热生长工艺即通过外部供给高纯氧气使之与晶圆(例如硅片)反应，在硅片表面形成一层氧化层，该氧化层即为第一绝缘层103。淀积即通过外部供给氧气和硅源，使它们在腔体内反应，从而在硅片表面形成一层氧化层薄膜，即第一绝缘层103。开口结构例如可以通过带图案的掩膜版在晶圆表面形成第一绝缘层103时，预留出开口结构；还可以在形成第一绝缘层103之后，例如通过刻蚀工艺完成开口结构的制作。
第一绝缘层103的表面形成有第一线路层105，第一线路层104与焊盘衬垫101电连接。可选地，第一绝缘层103的表面上的第一线路层105可以包括一层或多层金属。第一线路层105的制备工艺例如可以是磁控溅射工艺。第一线路层105将焊盘衬垫101的电信号引出至晶圆10的第一表面100。需要说明的是，多层金属形成第一线路层105较一层金属形成第一线路层105可以更好的与焊盘衬垫101之间形成电连接。示例性地，在第一绝缘层103表面溅射金属钛，再通过磁控溅射在金属钛表面溅射一层金属铜，从而完成金属布线层的制作。
第一凹槽102内填充有固化的第一胶水106。第一胶水106例如可以是环氧树脂等高分子材料，经过固化之后，可以增加晶圆10的机械强度。
晶圆10第二表面200形成有第二凹槽107，第二凹槽107位于第一凹槽102的下方，且第二凹槽107底部露出第一绝缘层103。第二凹槽107例如可以通过光刻和深反应离子刻蚀工艺形成。
可选地，在晶圆10的第二表面200上形成第二凹槽107之前，还可以在晶圆10的第一表面100键合支撑基板，并对晶圆10的第二表面200进行减薄处理。键合基板是为了在减薄工艺过程中增加机械强度。减薄工艺例如可以是化学机械研磨工艺。较薄的晶圆衬底材料可以降低干法蚀刻，机械切割以及重布线等工艺的难度，同时，更薄的晶圆厚度可以改善芯片散热，并使产品变得更薄。第二凹槽105内填充有固化的第二胶水108。胶水例如可以是环氧树脂等高分子材料，经过固化之后，可以增加晶圆10在在后续切割时的机械强度。而且还可以实现晶圆10和后续沉积的金属线路层的电隔离而设置的，避免金属线路层直接与晶圆10接触引起短路等。
晶圆10第二表面200键合有补强绝缘基板30。键合基板30是为了在后续切割工艺过程中增加机械强度。避免经过减薄后的晶圆10在被切割出现断裂的情况。而且还可以实现晶圆10和后续沉积的金属线路层的电隔离而设置的，避免金属线路层直接与晶圆10接触引起短路等。
第三凹槽109贯穿补强绝缘基板30以及第二凹槽107，第三凹槽107露出部分第一线路层105。第三凹槽109内以及补强绝缘基板30上依次形成有第二线路层110和阻焊层111，第二线路层110与第一线路层105电连接。这样完成了晶圆10内的电信号从芯片单元到焊盘衬垫101途经第一线路层105和第二线路层110引至晶圆10第二表面200的传递过程。相比于通过在焊盘衬垫101下形成通孔将电信号引至晶圆第二表面的结构，本发明实施例中焊盘衬垫下的晶圆材料并没有减薄，因此可以避免在封装过程中，焊盘衬垫处晶圆材料较薄，容易发生断裂，造成电信号的中断的问题。
参见图2o，沿第三凹槽109的中心位置将多个芯片单元切割形成多个独立芯片。切割工艺例如可以通过刀片切割。
由于在晶圆的第一表面100键合支撑基板，并对晶圆10的第二表面200进行减薄处理。可选地，为了减小切割芯片的厚度，在将多个芯片单元切割形成多个独立芯片之前还可以拆除支撑基板。在切割芯片单元之前拆除支撑基板既在前面工艺步骤中增强了晶圆机械强度，又为切割工艺减小了切割难度。
需要说明的是，本发明实施例所述的芯片封装结构可以由上述晶圆级芯片封装方法制备形成。
本发明实施例提供的芯片封装结构，由于不用去除晶圆焊盘衬垫下方的晶圆材料，即可实现将晶圆焊盘衬垫电信号引至晶圆第二表面的目的，因此解决了晶圆焊盘衬垫处晶圆比较薄，易断裂，封装强度可靠性不高的问题。
可选地，第二凹槽107的底部与第一凹槽的底部可以对接设置，即如图2n所示。图2o示例性的设置第二凹槽107的底部与第一凹槽的底部对接设置，而并非对本发明实施例的限定，在其他实施方式中，可以根据实际应用场景区别设置第一凹槽和第二凹槽107的形状、大小以及位置，只要保证第二凹槽107位于第一凹槽的下方，且第二凹槽107底部露出第一绝缘层即可。在其他实施方式中，参见图2q所示，第一凹槽的底部还可以位于第二凹槽107内。
示例性的，如图2o所示，第三凹槽109底部可以位于第一凹槽内，第三凹槽109的侧壁露出部分第一线路层105。参见图2r所示，还可以是第三凹槽109底部露出部分第一线路层105。需要说明的是，可以通过多种工艺形成第三凹槽109，只要第三凹槽109露出部分第一线路层105即可。
可选地，参见图2o，可以通过机械切割工艺在第二凹槽107内形成第三凹槽109，第三凹槽109底部位于第一凹槽内，第三凹槽109的侧壁露出部分第一线路层105。
可选地，参见图2r，还可以刻蚀补强绝缘基板30和第二凹槽107填充的第二胶水108以及第一绝缘层103，形成第三凹槽109；第三凹槽109底部露出部分第一线路层105。刻蚀工艺例如可以是干法刻蚀或湿法刻蚀。
需要说明的是，第二凹槽107和第三凹槽109的制作是为了使得第一线路层105和后续制备的第二线路层110实现电连接，完成电信号由晶圆10第一表面100到第二表面200的电信号引出。并且在此过程中，没有去除焊盘衬垫101下的晶圆材料，使得晶圆焊盘衬垫101处不存在晶圆材料薄，易断裂，封装强度可靠性不高的问题。
可选地，参见图2s，第三凹槽内109还可以填充有固化的第三胶水112。切割晶圆之前，在第三凹槽109内，填充第三胶水112并固化，可以进一步增加晶圆的机械强度。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.晶圆级芯片封装方法，其特征在于，所述方法包括：
步骤110、提供晶圆，所述晶圆具有第一表面以及与第一表面相对的第二表面，所述晶圆第一表面集成有多个芯片单元，每个所述芯片单元在所述第一表面设置有若干焊盘衬垫；
步骤120、在相邻所述芯片单元的焊盘衬垫之间形成第一凹槽；
步骤130、在所述第一凹槽内以及所述晶圆第一表面形成第一绝缘层，所述第一绝缘层具有多个开口结构，所述开口结构露出所述焊盘衬垫；
步骤140、在所述第一绝缘层的表面制作第一线路层，所述第一线路层与所述焊盘衬垫电连接；
步骤150、在所述第一凹槽内填充第一胶水并固化；
步骤160、在所述晶圆第二表面形成第二凹槽，所述第二凹槽位于所述第一凹槽的下方，且所述第二凹槽底部露出所述第一绝缘层；
步骤170、在所述第二凹槽内填充第二胶水并固化；
步骤180、在所述晶圆第二表面键合补强绝缘基板；
步骤190、形成贯穿所述补强绝缘基板以及所述第二凹槽的第三凹槽，所述第三凹槽露出部分所述第一线路层；
步骤200、在所述第三凹槽内以及所述补强绝缘基板上依次形成第二线路层和阻焊层，所述第二线路层与所述第一线路层电连接；
步骤210、沿所述第三凹槽切割所述多个芯片单元形成多个独立芯片。
2.根据权利要求1所述的方法，其特征在于，在所述步骤150之后，以及在所述步骤160之前，还包括步骤151：
在所述晶圆的所述第一表面键合支撑基板，并对所述晶圆的所述第二表面进行减薄处理；
在所述步骤200之后，以及在所述步骤210之前还包括：拆除所述支撑基板。
3.根据权利要求1所述的方法，其特征在于，在所述步骤200之后，以及在所述步骤210之前，还包括步骤211：
在所述第三凹槽内填充第三胶水并固化。
4.根据权利要求1所述的方法，其特征在于，所述步骤190包括：
通过机械切割工艺形成贯穿所述补强绝缘基板以及所述第二凹槽的第三凹槽，所述第三凹槽底部位于所述第一凹槽内，所述第三凹槽的侧壁露出部分所述第一线路层。
5.根据权利要求1所述的方法，其特征在于，所述步骤190包括：
通过刻蚀工艺形成贯穿所述补强绝缘基板以及所述第二凹槽的第三凹槽；所述第三凹槽底部露出部分所述第一线路层。
6.根据权利要求1所述的方法，其特征在于，所述第二凹槽的底部与所述第一凹槽的底部对接设置；或，所述第一凹槽的底部位于所述第二凹槽内。
7.晶圆级芯片封装结构，其特征在于，包括：
晶圆，所述晶圆具有第一表面以及与所述第一表面相对的第二表面，所述晶圆第一表面集成有多个芯片单元；相邻所述芯片单元的焊盘衬垫之间形成有第一凹槽；所述第一凹槽内以及所述晶圆第一表面形成有第一绝缘层，所述第一绝缘层具有多个开口结构，所述开口结构露出所述焊盘衬垫；所述第一绝缘层的表面形成有第一线路层，所述第一线路层与所述焊盘衬垫电连接；所述第一凹槽内填充有固化的第一胶水；所述晶圆第二表面形成有第二凹槽，所述第二凹槽位于所述第一凹槽的下方，且所述第二凹槽底部露出所述第一绝缘层；所述第二凹槽内填充有固化的第二胶水；所述晶圆第二表面键合有补强绝缘基板；第三凹槽贯穿所述补强绝缘基板以及所述第二凹槽，所述第三凹槽露出部分所述第一线路层；所述第三凹槽内以及所述补强绝缘基板上依次形成有第二线路层和阻焊层，所述第二线路层与所述第一线路层电连接。
8.根据权利要求7所述的封装结构，其特征在于，所述第二凹槽的底部与所述第一凹槽的底部对接设置；或，所述第一凹槽的底部位于所述第二凹槽内。
9.根据权利要求7所述的封装结构，其特征在于，所述第三凹槽底部位于所述第一凹槽内，所述第三凹槽的侧壁露出部分所述第一线路层；或，所述第三凹槽底部露出部分所述第一线路层。
10.根据权利要求7所述的封装结构，其特征在于，所述第三凹槽内填充有固化的第三胶水。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610707702.2A CN106298697B (zh) | 2016-08-23 | 2016-08-23 | 芯片封装方法及封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610707702.2A CN106298697B (zh) | 2016-08-23 | 2016-08-23 | 芯片封装方法及封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298697A true CN106298697A (zh) | 2017-01-04 |
| CN106298697B CN106298697B (zh) | 2019-07-09 |
Family
ID=57615736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610707702.2A Active CN106298697B (zh) | 2016-08-23 | 2016-08-23 | 芯片封装方法及封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298697B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110544638A (zh) * | 2019-07-23 | 2019-12-06 | 厦门通富微电子有限公司 | 芯片封装结构的制作方法、芯片封装结构及半导体器件 |
| CN111377393A (zh) * | 2018-12-27 | 2020-07-07 | 中芯集成电路（宁波）有限公司上海分公司 | Mems封装结构及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101236978A (zh) * | 2007-02-01 | 2008-08-06 | 精材科技股份有限公司 | 感光式芯片封装构造及其制造方法 |
| CN204045570U (zh) * | 2013-08-12 | 2014-12-24 | 精材科技股份有限公司 | 晶片封装体 |
| TW201535641A (zh) * | 2014-03-07 | 2015-09-16 | Xintec Inc | 晶片封裝體及其製造方法 |
| CN205959977U (zh) * | 2016-08-23 | 2017-02-15 | 苏州科阳光电科技有限公司 | 芯片封装结构 |
-
2016
- 2016-08-23 CN CN201610707702.2A patent/CN106298697B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101236978A (zh) * | 2007-02-01 | 2008-08-06 | 精材科技股份有限公司 | 感光式芯片封装构造及其制造方法 |
| CN204045570U (zh) * | 2013-08-12 | 2014-12-24 | 精材科技股份有限公司 | 晶片封装体 |
| TW201535641A (zh) * | 2014-03-07 | 2015-09-16 | Xintec Inc | 晶片封裝體及其製造方法 |
| CN205959977U (zh) * | 2016-08-23 | 2017-02-15 | 苏州科阳光电科技有限公司 | 芯片封装结构 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111377393A (zh) * | 2018-12-27 | 2020-07-07 | 中芯集成电路（宁波）有限公司上海分公司 | Mems封装结构及其制作方法 |
| CN111377393B (zh) * | 2018-12-27 | 2023-08-25 | 中芯集成电路（宁波）有限公司上海分公司 | Mems封装结构及其制作方法 |
| CN110544638A (zh) * | 2019-07-23 | 2019-12-06 | 厦门通富微电子有限公司 | 芯片封装结构的制作方法、芯片封装结构及半导体器件 |
| CN110544638B (zh) * | 2019-07-23 | 2021-08-17 | 厦门通富微电子有限公司 | 芯片封装结构的制作方法、芯片封装结构及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298697B (zh) | 2019-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104051337B (zh) | 立体堆叠集成电路系统芯片封装的制造方法与测试方法 | |
| CN101188231B (zh) | 半导体器件和半导体晶片及其制造方法 | |
| KR101387701B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
| US7626258B2 (en) | Cap wafer, semiconductor chip having the same, and fabrication method thereof | |
| JP5246831B2 (ja) | 電子デバイス及びそれを形成する方法 | |
| US9093457B2 (en) | Stacked microelectronic packages having patterned sidewall conductors and methods for the fabrication thereof | |
| US9355895B2 (en) | Method of providing a via hole and routing structure | |
| JP3660918B2 (ja) | 半導体装置及びその製造方法 | |
| KR102468518B1 (ko) | 웨이퍼들 및 칩들의 멀티-레벨 적층 | |
| CN110676240A (zh) | 一种2.5d封装结构及其制造方法 | |
| CN103972170A (zh) | 半导体器件及其生产方法 | |
| CN213936169U (zh) | 一种二次塑封封装结构 | |
| JP2021535608A (ja) | ウェハレベルパッケージ方法及びパッケージ構造 | |
| CN103295926A (zh) | 一种基于tsv芯片的互连封装方法 | |
| CN105551945B (zh) | 晶圆键合工艺中减小界面应力的方法 | |
| CN111799188B (zh) | 一种利用tsv和tgv的减薄晶圆封装工艺 | |
| CN106298697A (zh) | 芯片封装方法及封装结构 | |
| CN114203690A (zh) | 扇出式堆叠芯片的封装方法及封装结构 | |
| CN205984950U (zh) | 芯片封装结构 | |
| CN114171410A (zh) | 扇出式堆叠芯片的封装方法及封装结构 | |
| CN107611092A (zh) | 晶圆级芯片封装结构及其制备方法 | |
| CN205959977U (zh) | 芯片封装结构 | |
| KR100705007B1 (ko) | 마이크로 센서 및 그 제조방법 | |
| TWI224840B (en) | Method for fabricating flip chip ball grid array package | |
| CN106206484A (zh) | 芯片封装方法及封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 215131, No. 568, Fang Qiao Road, Lake Industrial Park, Xiangcheng Economic Development Zone, Jiangsu, Suzhou Patentee after: Suzhou Keyang Semiconductor Co., Ltd Address before: 215131, No. 568, Fang Qiao Road, Lake Industrial Park, Xiangcheng Economic Development Zone, Jiangsu, Suzhou Patentee before: SUZHOU KEYANG PHOTOELECTRIC TECHNOLOGY CO., LTD. |