CN106298718B - 集成电路、前照式传感器、背照式传感器和三维集成电路 - Google Patents

集成电路、前照式传感器、背照式传感器和三维集成电路 Download PDF

Info

Publication number
CN106298718B
CN106298718B CN201610474165.1A CN201610474165A CN106298718B CN 106298718 B CN106298718 B CN 106298718B CN 201610474165 A CN201610474165 A CN 201610474165A CN 106298718 B CN106298718 B CN 106298718B
Authority
CN
China
Prior art keywords
interconnection structure
substrate
landing pad
metal layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610474165.1A
Other languages
English (en)
Other versions
CN106298718A (zh
Inventor
黄信耀
王俊智
杨敦年
洪丰基
王明璁
周世培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106298718A publication Critical patent/CN106298718A/zh
Application granted granted Critical
Publication of CN106298718B publication Critical patent/CN106298718B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明的一些实施例涉及一种三维(3D)集成电路(IC)。3DIC包括第一衬底，该第一衬底包括配置为在第一方向上从光源接收光的光电检测器。互连结构设置在第一衬底上方并且包括以交替的方式彼此堆叠的多个金属层和绝缘层。多个金属层中的一个离光源最近，并且多个金属层中的另一个离光源最远。接合焊盘凹槽从离光源最近的3DIC的表面中的开口延伸至互连结构内并且终止在接合焊盘处。接合焊盘与3DIC的表面分隔开并且与多个金属层中的离光源最远的一个直接接触。本发明的实施例还提供了集成电路、前照式传感器和背照式传感器。

Description

集成电路、前照式传感器、背照式传感器和三维集成电路
技术领域
本发明的实施例涉及半导体领域，更具体地涉及集成电路、前照式传感器、背照式传感器和三维集成电路。
背景技术
许多现代电子器件包括使用图像传感器的光学成像器件(例如，数码相机)。可以在包括光电检测器和支持逻辑阵列的集成电路(IC)上设置图像传感器。可以对应于单独的像素的光电检测器测量对应于光学图像的入射辐射(例如，光)，且支持逻辑有助于从IC读出数字数据。从IC输出的数字数据对应于光学图像的数字编码表示。
标准的IC制造工艺可以生产使用前照式(FSI)技术或背照式(BSI)技术的图像传感器。通过FSI，在光电检测器处被收集之前，光落在IC的前侧上，并且穿过电互连结构，诸如后段制程(BEOL)金属层的堆叠件。通常在FSI中，对BEOL金属层调整结构以在单独的光电检测器上方具有开口(孔(aperture))，这是因为，如果布置在入射光和光电检测器之间，BEOL金属层的材料可以遮挡光。为了优化通过这些孔到达光电检测器的光的数量，通常在FSI中使用显微透镜、波导管、和其他光学部件以使反射最小化且有助于将光引导向各个光电检测器。
在BSI中，不是光穿过BEOL金属层的开口/孔，而是从背侧(即，与BEOL金属层的堆叠件相对的面)照射传感器。与FSI做比较，BSI允许光电检测器在传感器的一个面上具有其电组件，并且另一面上具有其光学路径，这允许光学元件与电元件更好地分离。这意味着可以独立于电组件优化光学路径，并且反之亦然。BSI的光学约束条件类似于FSI的光学约束条件，除了在BSI中，通常接近显微透镜定位的光电检测器，现在光电检测器设置在减薄的衬底表面上。此外，由于BSI去除了与BEOL金属层中的孔相关的约束条件，所以BSI消除了入射光的损耗机制，潜在地为器件提供了更高的量子效率。
由于作为既定技术的FSI在具有较大像素的较低成本应用中是有利的，且作为新兴技术的BSI在具有较小的像素的高端应用中是有利的，所以FSI和BSI技术均是有价值的市场细分。
发明内容
本发明的实施例提供了一种集成电路(IC)，包括：第一衬底，包括配置为在第一方向上从光源接收光的光电检测器；互连结构，位于所述第一衬底上方，并且所述互连结构包括以交替的方式彼此堆叠的多个金属层和绝缘层，其中，所述多个金属层中的一个金属层离所述光源最近，并且所述多个金属层中的另一个金属层离所述光源最远；以及接合焊盘凹槽，从所述集成电路的离所述光源最近的表面中的开口延伸至所述互连结构内并且终止在接合焊盘处，其中，所述接合焊盘与所述集成电路的所述表面间隔开并且与所述多个金属层的离所述光源最远的所述另一个金属层直接接触。
本发明的实施例还提供了一种前照式(FSI)传感器，包括：图像传感器衬底，具有配置为接收照射的第一表面和与所述第一表面相对的第二表面，其中，光电检测器的阵列在所述图像传感器衬底中布置在所述第一表面和所述第二表面之间；图像传感器互连结构，邻接所述第一表面，所述图像传感器互连结构包括以交替的方式彼此堆叠的多个金属层和绝缘层，其中，所述多个金属层的第一金属层与所述第一表面间隔第一垂直距离，所述第一垂直距离小于其他各个金属层至所述第一表面的其他各个垂直距离；以及接合焊盘结构，与所述光电检测器的阵列横向间隔开，并且所述接合焊盘结构包括从所述图像传感器互连结构的上表面延伸并且终止在接合焊盘处的接合焊盘凹槽，其中，所述接合焊盘与所述第一金属层直接接触。
本发明的实施例还提供了一种背照式(BSI)传感器，包括：图像传感器衬底，具有配置为接收照射的第一表面和与所述第一表面相对的第二表面，其中，光电检测器的阵列在所述图像传感器衬底中布置在所述第一表面和所述第二表面之间；图像传感器互连结构，邻接所述第二表面，并且所述图像传感器互连结构包括以交替的方式彼此堆叠的多个金属层和绝缘层；CMOS互连结构，位于所述图像传感器互连结构上方，并且所述CMOS互连结构包括以交替的方式彼此堆叠的多个金属层和绝缘层；CMOS衬底，设置在所述CMOS互连结构上方，并且所述CMOS衬底包括通过所述CMOS互连结构互连的多个CMOS器件；以及接合焊盘结构，与所述光电检测器的阵列横向间隔开，并且所述接合焊盘结构包括从所述图像传感器衬底的所述第一表面延伸穿过所述图像传感器衬底、穿过所述图像传感器互连结构、以及终止在接合焊盘处的接合焊盘凹槽，其中，所述接合焊盘设置在所述CMOS互连结构内。
本发明的实施例还提供了一种三维集成电路(3DIC)，包括：第一衬底，具有第一表面和位于所述第一表面上方的第二表面；互连结构，位于所述第一衬底上方，并且所述互连结构包括以交替的方式彼此堆叠的多个金属层和绝缘层，其中，所述多个金属层中的下部金属层离所述第二表面最近，所述多个金属层中的上部金属层离所述第二表面最远，并且中间金属层设置在所述上部金属层和所述下部金属层之间；第二衬底，设置在所述互连结构上方，所述第二衬底具有位于所述互连结构上方的第三表面和位于所述第三表面上方的第四表面；以及接合焊盘凹槽，从所述第一衬底的所述第一表面中的开口延伸至所述互连结构内并且终止在接合焊盘处，其中，所述接合焊盘与所述上部金属层直接接触或与所述中间金属层中的一个或多个直接接触。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。
图1示出了具有改进的接合焊盘结构的前照式(FSI)传感器形式的集成电路(IC)的一些实施例的截面图。
图2示出了具有改进的接合焊盘结构的背照式(BSI)传感器形式的IC的一些实施例的截面图。
图3A示出了具有改进的接合焊盘结构的背照式(BSI)形式的三维(3D)IC的其他实施例的截面图。
图3B示出了根据一些实施例的3DIC的其他实施例的截面图。
图3C示出了根据一些实施例的3DIC的其他实施例的截面图。
图4至图6示出了诸如可以包括在图1的3DIC中的FSI接合焊盘区域的更加详细的实例。
图7示出了根据图2的一些实施例的包括BSI传感器的3DIC的更详细的实例。
图8至图10示出了诸如可以包括在图3A的3DIC中的BSI接合焊盘区域的更加详细的实例。
图11示出了用于制造包括具有改进的接合焊盘结构的FSI传感器的3DIC的方法的一些实施例的流程图。
图12至图18示出了共同地显示与图11的方法一致的示例性制造流程的一系列截面图。
图19示出了用于制造包括具有改进的接合焊盘结构的FSI传感器的3DIC的方法的一些实施例的流程图。
图20至图28B示出了共同地显示与图19的方法一致的示例性制造流程的一系列截面图。
图29示出了用于制造包括具有改进的接合焊盘结构的BSI传感器的3DIC的方法的一些实施例的流程图。
图30至图40示出了共同地显示与图29的方法一致的示例性制造流程的一系列截面图。
图41示出了用于制造包括具有改进的接合焊盘结构的FSI传感器的3DIC的方法的一些实施例的流程图。
图42至图49示出了共同地显示与图41的方法一致的示例性制造流程的一系列截面图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。
诸如BSI IC和FSI IC的集成电路(IC)具有接合焊盘结构，通过接合焊盘结构，集成电路耦合至印刷电路板等。由于一些原因，常规的接合焊盘结构不太理想。例如，一个原因在于，一些常规的接合焊盘的金属与和用于IC的互连结构的低k电介质对应的有限的表面区直接接触。因为低k电介质通常是多孔材料，并且由于低k电介质和金属接合焊盘之间的较差的接合，所以一些常规的BSI IC和FSI IC的接合焊盘可以从该多孔材料“剥离”。如果剥离发生，产生出的IC通常是不能用的，在制成工艺期间导致资源浪费。
因此，本发明涉及在BSI IC和FSI IC的互连结构内进一步掩埋的改进的接合焊盘结构，从而在接合焊盘结构和它们下面的IC上的表面之间提供更大的接触表面面积和更强的接合。因此，这些改进的接合焊盘结构阻止金属接合焊盘从IC“剥离”并且帮助提高产量和器件可靠性。
图1至图3A示出了根据本发明的一些实施例的BSI IC和FSI IC的一些实例。图1提供了根据一些实施例的前照式(FSI)IC 100a传感器的实例，而图2和图3A分别提供了根据一些实施例的背照式(BSI)IC 100b、100c的实例。这些IC(100a、100b、100c)中的每个均包括与由光电检测器110组成的光电传感器阵列109对应的图像传感器区域102、以及与图像传感器区域102横向间隔开的接合焊盘区域104。在一些实施例中，在图像传感器区域102和接合焊盘区域104之间间隔逻辑区域106。如果存在的话，逻辑区域106可以包括配置为在图像传感器区域102中支持一个或多个光电检测器110的操作的逻辑器件(未示出)。
同时简略地参照图1至图3A，每个IC(100a、100b、100c)均包括具有在其上方的互连结构(分别为114a、114b、114c)的第一衬底(分别为108a、108b、108c)。每个互连结构均包括以交替的方式彼此堆叠的多个金属层和绝缘层。多个金属层中的一个(分别为120a、120b、120c)离光源最近，入射光112从光源靠近3DIC(分别为100a、100b、100c)，并且多个金属层的另一个(分别为122a、122b、122c)离光源最远。接合焊盘凹槽(分别为124a、124b、124c)延伸穿过互连结构并且终止于接合焊盘(分别为126a、126b、126c)。接合焊盘与远离光源的金属层(分别为122a、122b、122c)直接接触。以这样的方式被‘掩埋’在互连结构(分别为114a、114b、114c)内，而不是仅仅接合至离光源最近的金属层的接合焊盘(分别为126a、126b、126c)有助于提供接合焊盘的较强的接合，这减小了接合焊盘从3DIC 102a、102b、102c剥离的可能性。
在一些实施例中，接合焊盘和金属层由铜、铝、或铝铜化合物制成，并且相邻的金属层之间的绝缘层由低k介电材料制成。接合焊盘可以具有足以允许接合焊盘接合至诸如印刷电路板的另一结构的尺寸。例如，在图1的实施例中，接合焊盘126a可以具有范围从约500埃至约3000埃的厚度t，在一些实施例中为约1400埃；并且可以具有范围从约10平方微米至约30平方微米的暴露的表面面积，在一些实施例中为约18平方微米。在一些实施例中，其他接合焊盘可以具有这些相同的尺寸，但是此处描述和示出的实施例不限制于这些尺寸。
在图1的IC 100a中，其是FSI传感器的实例，互连结构114a布置在光源和第一衬底108a之间。因此，在由光电检测器110接收之前，入射光112穿过互连结构114a内的孔111(即，光穿过IC 100a的前侧113)。因此，互连结构114a包括在与第一衬底表面108a′间隔第一距离处的最下部金属层122a、在与第一衬底表面108a′间隔第二距离处的最上部金属层120a。第二距离大于第一距离。例如，最下部金属层122a可以是金属1层，并且最上部金属层120a可以是具有比最下部层的厚度大的厚度的顶部金属层(例如，金属8金属层)以提供较低的电阻。微透镜128可以有助于将入射光向下引导以穿过孔111至单独的光电检测器110，并且与光的不同波长对应的滤色器131可以过滤入射光112以使光电检测器110(在一些实施方式中是自然色盲的)分辨入射光的不同颜色。
如图所示，在图1的实施例中，接合焊盘凹槽124a从互连结构上表面113向下延伸并且经过最上部金属层120a。接合焊盘126a设置在该接合焊盘凹槽124a中以与最下部金属层122a直接接触。被‘掩埋’在互连结构114a中而不是仅仅接合至最上部层120的顶面的接合焊盘126a有助于提供接合焊盘126a的较强的接合，这减少了接合焊盘126a从IC 100a剥离的可能性。
图2的IC 100b是BSI传感器的实例，第一衬底108b布置在光源和互连结构114b之间，从而使得入射光112由光电检测器110接收，而之前没有穿过互连结构114b(即，光穿过IC 100b的背侧115)。互连结构114b包括在与第一衬底表面108b′间隔第一距离处的最下部金属层120b、和在与第一衬底表面108b′间隔第二距离处的最上部金属层122b。第二距离大于第一距离。接合焊盘凹槽124b向上延伸穿过第一衬底108b，至互连结构114b内，并且经过最下部金属层120b。接合焊盘126b与最上部金属层122b直接接触。被‘掩埋’在互连结构114b中而不是仅仅接合至最下部金属层120b的底面的接合焊盘126b有助于提供接合焊盘126b的较强的接合，这减少了接合焊盘126b从IC 100b剥离的可能性。
图3A的IC 100c是BSI传感器的另一实例，其具有布置在光源和互连结构114c之间的第一衬底108c，从而使得入射光112由光电检测器110接收，而之前没有穿过互连结构114c(即，光穿过IC 100c的背侧117)。图3A的IC 100c还包括设置在第一衬底108c上方的第二衬底130，其中，互连结构114c布置在第一衬底108c和第二衬底130之间。因为图3A的IC100c包括多个逻辑器件，诸如彼此堆叠和接合的互补金属多衬底，所以IC 100c可以称为“三维IC”。第二衬底130包括可以通过互连结构114c可操作地耦合至光电检测器110的多个互补金属氧化物半导体(CMOS)器件。互连结构114c包括耦合至光电检测器110的第一互连结构132和耦合至第二衬底130上的逻辑器件的第二互连结构134。第一互连结构132包括：在与第一衬底108c的第一表面间隔第一距离处的第一最下部金属层120c；以及在与第一衬底的第一表面间隔第二距离处的第一最上部金属层138，第二距离大于第一距离。第二互连结构134包括：在与第二衬底130的第一表面间隔第三距离处的第二最下部金属层122c；以及在与第二衬底130的第一表面间隔第四距离处的第二最上部金属层142，第四距离大于第三距离。最上部金属层138、142可以比对应的最下部金属层120c、122c厚以减小最上部金属层的电阻。第二最上部金属层142至第一最上部金属层138比至第一最下部金属层120c更近。接合焊盘凹槽124c向上延伸穿过第一衬底108c、穿过第一互连结构132、并且经过第二最上部金属层142，以及终止在接合焊盘126c处。接合焊盘126c与第二最下部金属层122c直接接触。此外，被‘掩埋’在互连结构114c中而不是仅仅接合至最下部金属层122c的底面的接合焊盘126c有助于提供接合焊盘126c的较强的接合，这减少了接合焊盘126c从3DIC100c剥离的可能性。
尽管在图1至图3A中接合焊盘126a至接合焊盘126c示出为与离入射光112最远的金属层直接接触，但是在一些实施例中，这对将要与互连结构114a至互连结构114c中的其他中间金属层直接接触的接合焊盘有益处。例如，相对于图1，在一些可选实施例中，接合焊盘126a不直接耦合至最下部金属层122a，而是耦合至第二金属层125(其离入射光第二远)。接合焊盘126a可以可选地与第三金属层127直接接触。在一些可选实施例中，因为接合焊盘126a仍然稍微地‘掩埋’在互连结构114a中，但是与常规方法相比，这些实施例仍然可以提供抵抗“剥离”的一些改进。对图2和图3A做相似的修改，因此，接合焊盘126b和接合焊盘126c可以与互连结构114b和互连结构114c中的中间金属层直接接触。
此外，尽管图1至图3A示出了在FSI IC和BSI IC背景下的接合焊盘，其中，围绕图像传感器区域102横向地设置接合焊盘区域104；但是应该理解，尽管该接合焊盘构思在FSIIC和BSI IC中有功用，但是这些接合焊盘构思通常可适用于任何类型的IC。因此，图3B示出了由在互连结构306处接合在一起的第一衬底302和第二衬底304组成的3DIC 300的实例。还可以包括附加的衬底(未示出)和/或附加的互连结构。因此，与接合焊盘区域104围绕图像传感器区域102的图1至图3A相比，图3B示出了接合焊盘区域308围绕IC区域310的实例。IC区域310不限制于光电检测器，而是可以对应于IC区域的任何类型，例如，诸如逻辑区域、MEMS器件区域、CMOS器件区域、电容器区域、生物传感器区域、存储器区域、测试结构区域、或BiCMOS区域。在这样的实施例中，接合焊盘结构可以包括在接合焊盘314处终止的焊盘凹槽312，其中，接合焊盘314与掩埋在互连结构306内的金属层直接接触。
在图3B的实例中，第一衬底302具有第一表面316和第二表面318。互连结构306布置在第一衬底302上方并且包括以交替的方式彼此堆叠的多个金属层和绝缘层。下部金属层320离第二表面318最近，上部金属层322离第二表面318最远，并且中间金属层(例如，324、326、328、330、332、334)设置在上部金属层和下部金属层之间。在互连结构306上方设置第二衬底304。第二衬底304具有位于互连结构306上方的第三表面336和位于第三表面336上方的第四表面338。接合焊盘凹槽312从第一表面316中的开口延伸至互连结构306内并且终止在接合焊盘314处。接合焊盘314与上部金属层322或与一个或多个中间金属层(例如，324、326、328、330、332、334)直接接触。
互连结构306可以包括彼此堆叠的第一互连结构340和第二互连结构342。第一互连结构340设置在第一衬底302上方并且耦合至第一衬底中的半导体器件。第一互连结构340包括互连结构306的多个金属层的第一子集。第一互连结构340的第一下部金属层320离第二表面318最近，第一互连结构340的第一上部金属层330离第二表面318最远，并且第一中间金属层332、334设置在第一下部金属层320和第一上部金属层330之间。第二互连结构342设置在第一互连结构340上方并且耦合至第二衬底304的半导体器件。第二互连结构342包括互连结构306的多个金属层的第二子集，其中，第二子集与第一子集不重叠。第二互连结构342的第二下部金属层322离第三表面336最近，第二互连结构342的第二上部金属层328离第三表面336最远，并且第二中间金属层326、324设置在第二下部金属层322和第二上部金属层328之间。第一上部金属层330和第二上部金属层328可以分别比第一下部金属层320和第二下部金属层322厚。在一些实施例中，接合焊盘314与第二上部金属层328、第二下部金属层322或与一个或多个第二中间金属层326、324直接接触。在其他实施例中，接合焊盘314与第一上部金属层330或与一个或多个第一中间金属层332、334直接接触。
图3C示出了另一实例，其中，接合焊盘314b与如另一实例的第一互连结构314中的中间金属层332直接接触。
现在在FSI IC和BSI IC的背景下提供了若干更详细的实例。图4至图6示出了诸如可以包括在图1的3DIC中的FSI接合焊盘区域的更加详细的实例。
在作为FSI传感器的接合焊盘区域的实例的图4的接合焊盘区域400中，互连结构114a′布置在光源和第一衬底108a之间，在一些实施例中该第一衬底又可以称为成像衬底。互连结构114a′包括在与第一衬底108a的第一表面间隔第一距离处的最下部金属层122a′(例如，金属1层)、在与第一衬底(108a)的第一表面间隔第二距离处的最上部金属层120a′(例如，金属8层)。第二距离大于第一距离。最上部金属层120a′的厚度可以大于最下部金属层122a′的厚度以提供较低的电阻。层间介电(ILD)层118将金属层彼此分离。通孔404将金属层彼此电耦合，并且接触件(未示出)将最下部金属层122a′电耦合至光电检测器110和/或第一衬底108a上的其他器件。金属层120a′、122a′、通孔404和/或接触件可以由导电材料制成，诸如铝铜、或钨、或一些其他金属或导电材料。例如，ILD层118可以是低k介电材料。
接合焊盘凹槽124a′从互连结构114a′的上表面向下延伸并且经过最上部金属层120a′。示出的接合焊盘凹槽124a′具有成角度的侧壁404a、406b，因此，下部侧壁在最下部金属层122a′附近间隔开第一距离d1。侧壁406a、406b在上部侧壁处进一步间隔开比第一距离d1大的第二距离d2。例如，由诸如氧化物的介电材料制成的侧壁衬垫402覆盖有角度的侧壁406a、406b并且在互连结构的上表面上方延伸。侧壁衬垫402具有邻接接合焊盘126a′的外侧壁的垂直的或基本上垂直的内侧壁。接合焊盘126a′的下表面与最下部金属层122a′直接物理和电接触。在一些实施例中，接合焊盘126a′的上表面和下表面可以是平坦的或基本上平坦的。
在图5的接合焊盘区域500中，FSI接合焊盘结构包括具有成角度的侧壁506a、506b的接合焊盘凹槽124a″。接合焊盘126a″设置在该接合焊盘凹槽124a″中以具有与最下部金属层122a″直接接触的下表面。接合焊盘126a″还具有直接邻接接合焊盘凹槽124a″的有角度的侧壁506a、506b和ILD层118的外侧壁。例如，可以由氧化物制成的介电衬垫502设置在接合焊盘126a″上方和互连结构114a″的上表面上方。开槽接合焊盘126a″的中心部分，从而使得接合焊盘的突出的边缘区域从接合焊盘的基部向上延伸；并且介电衬垫502的内侧壁和接合焊盘126a″的内侧壁对准。
在图6中，提供了根据一些实施例的BSI结构的另一实例。在图6的BSI结构中，接合焊盘具有与金属层的对应的侧壁直接电接触、而不与金属层的上表面或下表面接触的侧壁。这样的耦合还可以有助于在接合焊盘和IC之间提供更大的接合性且有助于阻止剥离。
在图7中，示出了诸如可以包括在图2的3DIC中的FSI接合焊盘区域的更详细的实例。在图7的实例中，接合焊盘具有u形的截面，其中，垂直突起从接合焊盘的基部向上延伸。接合焊盘设置在已经去除了衬底的3DIC的边缘区域上。
图8至图10示出了诸如可以包括在图3A的3DIC 100c中的FSI接合焊盘区域的更加详细的实例。
在图8中，在一些实施例中，BSI接合焊盘区域800包括还可以称为成像衬底的第一衬底108c′、和还可以称为CMOS衬底的第二衬底130′。互连结构114c′包括在一些实施例中可以称为图像传感器互连结构的第一互连结构132′、和在一些实施例中可以称为CMOS互连结构的第二互连结构134′。互连结构114c′设置在成像衬底108c′和CMOS衬底130′之间。接合焊盘凹槽124c′延伸穿过成像衬底108c′、穿过成像互连结构134′、并且至CMOS互连结构132′内、以及终止在接合焊盘126c′处。接合焊盘126c′与离CMOS衬底130′最近的成像互连结构的最下部金属层120c′直接物理和电接触。多层钝化结构146可以在成像衬底108c′上方延伸，并且可以包括槽型平面天线(SPA，slot-plane-antenna)自由基氧化物层802、HfO2层804、Ta2O5层806、等离子体增强的氧化物层(PEOx)808、氮化硅(SiN)层810、阻挡层(例如，Ti、TiN或W)812、和氧化物层814。
接合焊盘凹槽124c′具有有角度的侧壁804a、804b。接合焊盘凹槽的下部部分807通常具有第一宽度，而接合焊盘凹槽在肩部区域809处拓宽，所以接合焊盘凹槽的上部部分811具有大于第一宽度的第二宽度。上侧壁部分覆盖接合焊盘的邻近接合焊盘凹槽的外边缘区域(804)。氧化物衬垫814沿着接合焊盘凹槽的上部部分811的侧壁向下延伸。因为接合焊盘126c′的外边缘被CMOS互连结构132′的侧壁覆盖，所以与一些其他方法相比，氧化物层910可以帮助减小接合焊盘的“剥离”。
图9示出了用于BSI传感器的接合焊盘区域900的另一实施例。在该实例中，接合焊盘126c″是u型的截面、并且沿着第二互连结构134″的内侧壁共形地延伸、以及直接邻接第一互连结构132″的最上部金属层902。因此，与之前示出的接合焊盘与离入射光112最远的金属层(例如，最下部金属层120c″)直接接触的实例相比，图9示出了接合焊盘126c″与互连结构114c″中的中间金属层(例如，最上部金属层902)直接接触的实例。接合焊盘126c″的最上部部分向上突出超过肩部区域909至接合焊盘凹槽124″的上部部分内。共形的氧化物层810设置在凹槽的侧壁上方，并且另一氧化物层910设置在共形的氧化物层810上方。氧化物层910可以具有向下延伸的下部部分912以覆盖接合焊盘126c″的内侧壁。在图9的实例中，接合焊盘126c″具有垂直的或基本上垂直的侧壁、和具有平坦的或基本上平坦的上表面和下表面的基部。因为其设置在接合焊盘126c″的边缘上方，所以与一些其他方法相比，氧化物层910可以有助于减小接合焊盘的“剥离”。
图10示出了用于BSI传感器的另一接合焊盘区域1000的另一实施例。在该实例中，接合焊盘126c″′是v型的截面、并且沿着第二互连结构134″′的内侧壁共形地延伸、以及直接邻接第一互连结构132″′的最上部金属层。接合焊盘126″′的最上部部分向上突出超过肩部区域1009至接合焊盘凹槽124c″′的上部部分内。氧化物层1008设置在接合焊盘126c″′上方并且在一些情况下可以覆盖接合焊盘的内侧壁。因为其设置在接合焊盘126c″′的边缘上方，所以与一些其他方法相比，氧化物层1008可以有助于减小接合焊盘126c″′的“剥离”。
图11提供了用于制造包括具有改进的接合结构的FSI传感器的3DIC的方法1100的一些实施例的流程图。尽管在本文中示出和/或描述的公开的方法1100和其他方法可以示出和/或描述为一系列步骤或事件，但应该理解这些步骤或事件的示出顺序并没有限制含义。例如，一些步骤可以以不同顺序发生和/或与除了本文所示和/或所述步骤或事件之外的其他步骤或事件同时发生。此外，可以不要求所有示出的步骤都用于实施本文中描述的一个或多个方面或实施例，并且可以在一个或多个单独的步骤和/或阶段中进行本文中示出的一个或多个步骤。
在步骤1102中，接收第一衬底。第一衬底具有设置在第一衬底中的光电检测器并且具有设置在第一衬底上的第一互连结构。
在步骤1104中，在第一互连结构上方形成第一掩模。利用合适的位置中的第一掩模来实施第一蚀刻以暴露互连结构内的下部金属层。
在步骤1106中，在暴露的下部金属层上方形成接合焊盘材料。
在步骤1108中，在接合焊盘材料上方形成第二掩模。利用合适的位置中的第二掩模来实施第二蚀刻以形成与下部金属层直接接触的接合焊盘。
在步骤1110中，在接合焊盘的上表面和侧壁上方形成介电层。
在步骤1112中，实施化学机械平坦化(CMP)以平坦化电介质。
在步骤1114中，在平坦化的介电层上方形成第三掩模。利用合适的位置中的第三掩模来实施第三蚀刻以暴露用于接合的接合焊盘的上表面。
参考图12至图18，提供了共同地示出与图11的一些实例一致的示例性制造流程的一系列截面图。尽管描述图12至图18与该方法有关，但是应该理解，图12至图18公开的结构不限制于该方法，而是可以作为独立于方法的结构单独存在。同样地，尽管描述方法与图12至图18有关，但是应该理解，方法不限制于图12至图18中公开的结构，而是可以独立于图12至图18中公开的结构单独存在。
图12示出了对应于图11的步骤1102的一些实施例的截面图。在图12中，接收半导体衬底108a。第一衬底108a具有设置在第一衬底中的光电检测器并且具有设置在第一衬底上的第一互连结构114a。在一些实施例中，第一衬底108a可以是块状硅衬底或盘状晶圆形式的绝缘体上半导体(SOI)衬底(例如，绝缘体上硅衬底)。例如，第一衬底108a也是二元半导体衬底(如，GaAs)、三元半导体衬底(如，AlGaAs)、更高阶数的半导体衬底、或甚至蓝宝石衬底。第一衬底108a可以包括形成在衬底中或上的掺杂区域、形成在衬底中或上的外延层、形成在衬底中或上的绝缘层、形成在衬底中或上的光刻胶层、和/或形成在衬底中或上的导电层。例如，在许多示例中，晶圆形式的第一衬底108可以具有以下直径：1英寸(25mm)；2英寸(51mm)；3英寸(76mm)；4英寸(100mm)；5英寸(130mm)或125mm(4.9英寸)；150mm(5.9英寸，通常称为“6英寸”)；200mm(7.9英寸，通常称为“8英寸”)；300mm(11.8英寸，通常称为“12英寸”)；或450mm(17.7英寸，通常称为“18英寸”)。
互连结构114a包括ILD层118和分别堆叠在ILD层之间的金属层122a、125、127和120a。包括具有金属线的上部金属层120a的金属层通过通孔404彼此电耦合。例如，ILD层118可以是低κ电介质或氧化硅。例如，金属层122a、125、127和120a、通孔404可以是诸如铝、铜、或钨、或铜铝化合物的金属。
图13示出了对应于图11的步骤1104的一些实施例的截面图。如图所示，在第一互连结构114a上方形成第一掩模1300。例如，第一掩模1300可以是光刻胶掩模、和/或诸如氮化物硬掩模的硬掩模。利用合适的位置中的第一掩模1300，实施第一蚀刻1302以暴露互连结构114a内的下部金属层(例如，122a)。在其他实施例中，可以可选地暴露金属层125或127。在实施第一蚀刻1302之后，可以去除第一掩模1300。
图14示出了对应于图11的步骤1106的一些实施例的截面图。在图14中，在暴露的下部金属层122a和互连结构114a上方共形地形成接合焊盘层1400。可使用汽相沉积(例如，化学汽相沉积(CVD)或等离子体汽相沉积(PVD))、电镀、溅射、或任何其他合适的沉积技术形成接合焊盘层1400。
图15示出了对应于图11的步骤1108的一些实施例的截面图。在图15中，在接合焊盘层1400上方形成第二掩模1500。例如，第二掩模1500可以是光刻胶掩模、和/或诸如氮化物硬掩模的硬掩模。利用合适的位置中的第二掩模1500来实施第二蚀刻1502以形成与下部金属层122a直接接触的接合焊盘126a。在图15的实例中，接合焊盘126a具有与互连结构的内侧壁间隔开的外侧壁。在第二蚀刻1502之后，可以去除第二掩模1500。
图16示出了对应于图11的步骤1110的一些实施例的截面图。在图16中，在接合焊盘的上表面和侧壁上方形成介电层1600。如图所示，介电层1600完全地填充接合焊盘和互连结构之间的间隔。例如，可以通过CVD、PVD、氧化、旋涂技术、或任何其他沉积技术形成介电层1600。
图17示出了对应于图11的步骤1112的一些实施例的截面图。在图17中，实施化学机械平坦化(CMP)1700以平坦化介电层1600。
图18示出了对应于图11的步骤1114的一些实施例的截面图。在图18中，在平坦化的介电层1600上方形成第三掩模1800。利用合适的位置中的第三掩模1800来实施第三蚀刻1802以再次暴露接合焊盘的上表面，并且然后可选地去除第三掩模以准备产生出的接合焊盘126a以用于接合。
图19提供了用于制造包括具有改进的接合结构的FSI传感器的3DIC的方法1900的一些实施例的流程图。
在步骤1902中，接收第一衬底。第一衬底具有设置在第一衬底中的光电检测器并且具有设置在第一衬底上的第一互连结构。
在步骤1904中，在第一互连结构上方形成第一掩模。利用合适的位置中的第一掩模来实施第一蚀刻以暴露互连结构内的下部金属层。
在步骤1906中，在暴露的下部金属层上方形成接合焊盘层。
在步骤1908中，在接合焊盘层的上表面和侧壁上方形成介电层。
在步骤1910中，在接合焊盘材料上方形成第二掩模。利用合适的位置中的第二掩模来实施第二蚀刻以形成与下部金属层直接接触的接合焊盘。
在步骤1912中，实施第三蚀刻以选择性地回蚀刻导电层使得回蚀刻的导电层的上表面与互连结构的上表面齐平或位于互连结构的上表面下方。以这样的方式，形成其上方具有电介质盖(dielectric cap)的接合焊盘。
在步骤1914中，在电介质盖的上表面和侧壁上方形成共形的介电层。共形的介电层还在互连层的上表面上方延伸。
在步骤1916中，实施CMP以平坦化结构的上表面。
在步骤1918中，选择性地去除电介质盖的剩余部分以暴露接合焊盘的中心部分以用于接合。
参考图20至图28，提供了共同地示出与图19的一些实例一致的示例性制造流程的一系列截面图。
图20示出了对应于图19的步骤1902的一些实施例的截面图。在图20中，接收第一衬底108a。第一衬底108a可以至少与关于图12的之前所述的基本上相同。
图21示出了对应于图19的步骤1904的一些实施例的截面图。如图所示，在第一互连结构114a上方形成第一掩模2100。例如，第一掩模2100可以是光刻胶掩模、和/或诸如氮化物硬掩模的硬掩模。利用合适的位置中的第一掩模2100，实施第一蚀刻2102以暴露互连结构114a内的下部金属层(例如，122a)。在其他实施例中，可以可选地暴露金属层125或127。在实施第一蚀刻2102之后，可以去除第一掩模2100。
图22示出了对应于图19的步骤1906的一些实施例的截面图。在图22中，在暴露的下部金属层122a和互连结构114a上方形成接合焊盘层2200。在一些实施例中，接合焊盘层可以包括铝或铜、或铝铜化合物。可使用汽相沉积(例如，化学汽相沉积(CVD)或等离子体汽相沉积(PVD))、电镀、溅射、或任何其他合适的沉积技术形成接合焊盘层2200。
图23示出了对应于图19的步骤1908的一些实施例的截面图。在图23中，在接合焊盘层2200的上表面和侧壁上方形成介电层2300。
图24示出了对应于图19的步骤1910的一些实施例的截面图。在图24中，在接合焊盘材料上方形成第二掩模2400。利用合适的位置中的第二掩模来实施第二蚀刻2402以去除介电层的位于接合焊盘凹槽的外侧的导电层的最上部表面上方的部分。
图25示出了对应于图19的步骤1912的一些实施例的截面图。在图25中，实施第三蚀刻2500以选择性地回蚀刻导电层使得回蚀刻的导电层的上表面与互连结构的上表面齐平或位于互连结构的上表面下方。以这样的方式，形成其上方具有电介质盖2504的接合焊盘。
图26示出了对应于图19的步骤1914的一些实施例的截面图。在图26中，在电介质盖2504的上表面和侧壁上方形成共形的介电层2600。共形的介电层2600还在互连层的上表面上方延伸。例如，可以通过CVD、PVD、氧化、旋涂技术、或任何其他沉积技术形成共形的介电层2600。
图27示出了对应于图19的步骤1916的一些实施例的截面图。在图27中，实施CMP以平坦化结构的上表面。
图28示出了对应于图19的步骤1918的一些实施例的截面图。在图28中，选择性地去除电介质盖的剩余部分以暴露接合焊盘2502的中心部分以用于接合。
图28B示出了另一可选实施例。
图29提供了用于制造包括具有改进的接合结构的FSI传感器的3DIC的方法2900的一些实施例的流程图。
在步骤2902中，接收包括第一衬底的第一IC。第一IC具有设置在第一衬底中的光电检测器并且具有设置在第一衬底上的第一互连结构。第一互连结构可操作地耦合至光电检测器。
在步骤2904中，接收包括第二衬底的第二IC。第二IC具有设置在第二衬底中的CMOS晶体管并且具有设置在第二衬底上方的第二互连结构。第二互连结构可操作地耦合至CMOS晶体管。
在步骤2906中，第一IC接合至第二IC，使得第一互连结构和第二互连结构彼此邻近地布置并且布置在第一衬底和第二衬底之间。
在步骤2908中，在第一衬底的与第一互连结构相对的侧部上方形成钝化层。
在步骤2910中，在钝化层上方形成第一掩模。利用合适的位置中的第一掩模，执行第一蚀刻以穿过第一衬底形成凹槽。凹槽停止在介于第一衬底和第一互连结构之间的介电层上。
在步骤2912中，在凹槽中形成介电层。
在步骤2914中，在介电层上方形成第二掩模，并且利用合适的位置中的第二掩模来实施第二蚀刻以形成接合焊盘凹槽。接合焊盘凹槽包括具有分隔开第一宽度的有角度的侧壁的上部部分和具有分隔开比第一宽度小的第二宽度的有角度的侧壁的下部部分。接合焊盘凹槽暴露第二互连结构中的金属层。
在步骤2916中，在接合焊盘凹槽的下部部分的侧壁和下表面上形成接合焊盘。
在步骤2918中，在接合焊盘上方形成介电层以填充接合焊盘凹槽的剩余的上部部分和下部部分。
在步骤2920中，在介电层的上表面上方形成阻挡层和氧化物层。
在步骤2922中，在介电层上方形成第三掩模，并且利用合适的位置中的第三掩模来实施第三蚀刻以暴露接合焊盘凹槽的底面处的接合焊盘的上表面。
参考图30至图40，提供了共同地示出与图29的一些实例一致的示例性制造流程的一系列截面图。
图30示出了对应于图29的步骤2902的一些实施例的截面图。在图30中，提供了包括第一衬底和第一衬底上方的第一互连层的第一IC。第一衬底包括光电检测器并且可以至少与关于图12的之前所述的基本上相同。第一互连结构114a包括ILD层118和分别堆叠在ILD层之间的金属层122a、125、127和120a。包括具有金属线的上部金属层120a的金属层通过通孔404彼此电耦合。例如，ILD层118可以是低κ电介质或氧化硅。例如，金属层122a、125、127和120a、通孔404可以是诸如铝、铜、或钨、或铜铝化合物的金属。
图31示出了对应于图29的步骤2904的一些实施例的截面图。在图31中，提供了包括第二衬底和第二衬底上方的第二互连层的第二IC。第二衬底可以包括CMOS器件并且可以显示出没有光电检测器或没有光电检测器的阵列、以及可以包括如关于图12的之前所述的块状硅衬底、SOI衬底或其他衬底。第二互连结构114a包括ILD层118和堆叠在ILD层之间的金属层。第二互连结构可以具有与第一IC相同数量的金属层或可以具有不同数量的金属层。包括具有金属线的上部金属层120a的金属层通过通孔404彼此电耦合。接触件(未示出)将最下部金属层耦合至器件区域，诸如在第二衬底中或临近第二衬底的栅电极或源极/漏极区域。例如，ILD层118可以是低κ电介质或氧化硅。例如，金属层120a、122a、125、127和通孔404可以是诸如铝、铜、或钨、或铜铝化合物的金属。
图32示出了对应于图29的步骤2906的一些实施例的截面图。在图32中，第一IC和第二IC接合在一起。接合的实例可以包括但不限制于熔融接合或共晶接合。
图33示出了对应于图29的步骤2908的一些实施例的截面图。在图33中，在第一衬底的与第一互连结构相对的侧部上方形成钝化层146。钝化层146可以包括槽型平面天线(SPA)自由基氧化物层802、HfO2层804、Ta2O5层806、等离子体增强的氧化物层(PEOx)808、氮化硅(SiN)层810、阻挡层(例如，Ti、TiN或W)812、和氧化物层814。
图34示出了对应于图29的步骤2910的一些实施例的截面图。在图34中，在钝化层146上方形成第一掩模3400，并且利用合适的位置中的第一掩模3400来执行第一蚀刻3402以形成穿过第一衬底的凹槽3404。第一蚀刻停止在诸如氧化物层的介电层3406上，该介电层将第一衬底108c与第一互连结构分离。第一掩模3400形成在钝化层上方并且可以是例如光刻胶掩模、和/或诸如氮化物硬掩模的硬掩模。在其他实施例中，可以可选地暴露第二互连结构中的下部金属层。在实施第一蚀刻3402之后，可以去除第一掩模3400。
图35示出了对应于图29的步骤2912的一些实施例的截面图。在图35中，在凹槽中形成介电层3500。例如，介电层3500可以是氧化物，诸如二氧化硅。
图36示出了对应于图29的步骤2914的一些实施例的截面图。在图36中，在介电层上方形成第二掩模3602，并且利用合适的位置中的第二掩模来实施第二蚀刻3604以形成接合焊盘凹槽3606。接合焊盘凹槽包括具有分隔开第一宽度的有角度的侧壁的上部部分3608和具有分隔开比第一宽度小的第二宽度的有角度的侧壁的下部部分3610。接合焊盘凹槽暴露第二互连结构中的金属层3612。
图37示出了对应于图29的步骤2916的一些实施例的截面图。在图37中，在接合焊盘凹槽的下部部分的侧壁和下表面上形成接合焊盘126c″′。可以通过如下操作来形成接合焊盘126c″′：在接合焊盘凹槽的侧壁和下表面上形成诸如铜、铝、或铜铝化合物的共形的导电层；在导电层的底部上方形成诸如光刻胶掩模的掩模；以及然后实施蚀刻以去除导电层的选择的部分以在接合焊盘凹槽的下部部分中留下接合焊盘。
图38示出了对应于图29的步骤2918的一些实施例的截面图。在图38中，在接合焊盘凹槽上方形成介电层3800以填充接合焊盘凹槽的剩余的上部部分和下部部分。例如，介电层3800可以是氧化物，诸如二氧化硅。
图39示出了对应于图29的步骤2920的一些实施例的截面图。在图39中，在介电层3800的上表面上方形成阻挡层3902和氧化物层3904。例如，阻挡层3902可以是诸如Ti、TiN或W的金属；以及例如，氧化物层3904可以是二氧化硅。
图40示出了对应于图29的步骤2922的一些实施例的截面图。在图40中，在介电层上方形成第三掩模4000，并且利用合适的位置中的第三掩模来实施第三蚀刻4010以暴露接合焊盘凹槽的底面上的接合焊盘126c″′的上表面。因此，现在暴露接合焊盘126c″′，使得在装配期间，诸如焊料球或其他导电线的导电接合件可以耦合至接合焊盘126c″′。
图41提供了用于制造包括具有改进的接合结构的FSI传感器的3DIC的方法4100的一些实施例的流程图。
在步骤4102中，接收包括第一衬底的第一IC。第一IC具有设置在第一衬底中的光电检测器并且具有设置在第一衬底上的第一互连结构。第一互连结构可操作地耦合至光电检测器。
在步骤4104中，接收包括第二衬底的第二IC。第二IC具有设置在第二衬底中的CMOS晶体管并且具有设置在第二衬底上方的第二互连结构。第二互连结构可操作地耦合至CMOS晶体管。
在步骤4106中，第一IC接合至第二IC，使得第一互连结构和第二互连结构彼此邻近地布置并且布置在第一衬底和第二衬底之间。
在步骤4108中，在第一衬底的与第一互连结构相对的侧部上方形成钝化层。
在步骤4110中，在钝化层上方形成第一掩模。利用合适的位置中的第一掩模，执行第一蚀刻以暴露第一衬底的侧部。
在步骤4112中，在介电层的上表面上方形成阻挡层和氧化物层。
在步骤4114中，形成第二掩模，并且利用合适的位置中的第二掩模来实施第二蚀刻以形成接合焊盘凹槽的上部部分。
在步骤4116中，在接合焊盘凹槽的上部部分上方形成介电层。
在步骤4118中，在介电层上方形成第三掩模，并且利用合适的位置中的第三掩模来实施第三蚀刻以形成接合焊盘凹槽的下部部分。接合焊盘凹槽的下部部分暴露第二互连结构中的金属层。
在步骤4120中，在接合焊盘凹槽的下部部分的侧壁和下表面上形成共形的导电层。
在步骤4122中，在共形的导电层上方形成介电层以填充接合焊盘凹槽的剩余的上部部分和下部部分。
在步骤4124中，在介电层上方形成第四掩模，并且利用合适的位置中的第四掩模来实施第四蚀刻以暴露接合焊盘的上表面。
参考图42至图49，提供了共同地示出与图41的一些实例一致的示例性制造流程的一系列截面图。
图42示出了对应于图41的步骤4108的一些实施例的截面图。在图42之前，第一IC和第二IC接合在一起并且在其上方形成钝化层，诸如之前关于图30至图33所述。在图42中，在钝化层146上方形成第一掩模4200，并且利用合适的位置中的第一掩模4200来执行第一蚀刻4202以形成穿过第一衬底的凹槽4204。第一蚀刻4202停止在诸如氧化物层的介电层3406上，该介电层将第一衬底108c与第一互连结构分离。第一掩模4200形成在钝化层上方并且可以是例如光刻胶掩模、和/或诸如氮化物硬掩模的硬掩模。在其他实施例中，可以可选地暴露第二互连结构中的下部金属层。在实施第一蚀刻4202之后，可以去除第一掩模4200。
图43示出了对应于图41的步骤4112的一些实施例的截面图。在图43中，在介电层的上表面上方形成阻挡层4302和氧化物层4304。
图44示出了对应于图41的步骤4114的一些实施例的截面图。在图44中，形成第二掩模4400，并且利用合适的位置中的第二掩模4400来实施第二蚀刻4402以形成接合焊盘凹槽的上部部分4404。
图45示出了对应于图41的步骤4116的一些实施例的截面图。在图45中，在接合焊盘凹槽的上部部分上方形成介电层4500。
图46示出了对应于图41的步骤4118的一些实施例的截面图。在图46中，在介电层上方形成第二掩模4600，并且利用合适的位置中的第二掩模4600来实施第二蚀刻4602以形成接合焊盘凹槽的下部部分4604。接合焊盘凹槽的下部部分4604暴露第二互连结构中的金属层4606。
图47示出了对应于图41的步骤4120的一些实施例的截面图。在图47中，在接合焊盘凹槽的下部部分的侧壁和下表面上形成接合焊盘4700。可以通过如下操作来形成接合焊盘4700：在接合焊盘凹槽的侧壁和下表面上形成诸如铜、铝、或铜铝化合物的共形的导电层；在导电层的底部上方形成诸如光刻胶掩模的掩模；以及然后实施蚀刻以去除导电层的选择的部分以在接合焊盘凹槽的下部部分中留下接合焊盘。
图48示出了对应于图41的步骤4122的一些实施例的截面图。在图48中，在共形的导电层上方形成介电层4800以填充接合焊盘凹槽的剩余的上部部分和下部部分。
图49示出了对应于图41的步骤4124的一些实施例的截面图。在图49中，在介电层上方形成第三掩模4900，并且利用合适的位置中的第三掩模来实施第三蚀刻以暴露接合焊盘的上表面。
因此，如从以上可以理解的，本发明提供了一种三维(3D)集成电路(IC)。3DIC包括第一衬底，该第一衬底包括配置为在第一方向上从光源接收光的光电检测器。互连结构设置在第一衬底上方并且包括以交替的方式彼此堆叠的多个金属层和绝缘层。多个金属层中的一个离光源最近，并且多个金属层中的另一个离光源最远。接合焊盘凹槽从离光源最近的3DIC的表面中的开口延伸至互连结构内并且终止在接合焊盘处。接合焊盘与3DIC的表面分隔开并且与多个金属层的离光源最远的一个金属层直接接触。
在其他实施例中，本发明提供了一种前照式(FSI)传感器。FSI传感器包括具有配置为接收照射的第一表面和与第一表面相对的第二表面的图像传感器衬底。光电检测器的阵列在图像传感器衬底中布置在第一表面和第二表面之间。图像传感器互连结构邻接第二表面。图像传感器互连结构包括以交替的方式彼此堆叠的多个金属层和绝缘层。多个金属层中的第一金属层与第二表面间隔第一垂直距离。第一距离小于从其他各个金属层至第二表面的其他各个垂直距离。接合焊盘结构与光电检测器的阵列横向间隔开以及包括从图像传感器互连件的上表面延伸并且终止在接合焊盘处的接合焊盘凹槽，其中，接合焊盘与第一金属层直接接触。
其他实施例涉及一种背照式(BSI)传感器。BSI传感器包括具有配置为接收照射的第一表面和与第一表面相对的第二表面的图像传感器衬底。光电检测器的阵列在图像传感器衬底中布置在第一表面和第二表面之间。图像传感器互连结构邻接第二表面并且包括以交替的方式彼此堆叠的多个金属层和绝缘层。CMOS互连结构布置在图像传感器互连结构上方并且包括以交替的方式彼此堆叠的多个金属层和绝缘层。CMOS衬底设置在CMOS互连结构上方并且包括由CMOS互连结构互连的多个CMOS器件。接合焊盘结构与光电检测器的阵列横向间隔开并且包括从图像传感器衬底的第一表面延伸穿过图像传感器衬底、穿过图像传感器互连结构、以及终止在接合焊盘处的接合焊盘凹槽，其中，接合焊盘设置在CMOS互连结构内。
本发明的实施例提供了一种集成电路(IC)，包括：第一衬底，包括配置为在第一方向上从光源接收光的光电检测器；互连结构，位于所述第一衬底上方，并且所述互连结构包括以交替的方式彼此堆叠的多个金属层和绝缘层，其中，所述多个金属层中的一个金属层离所述光源最近，并且所述多个金属层中的另一个金属层离所述光源最远；以及接合焊盘凹槽，从所述集成电路的离所述光源最近的表面中的开口延伸至所述互连结构内并且终止在接合焊盘处，其中，所述接合焊盘与所述集成电路的所述表面间隔开并且与所述多个金属层的离所述光源最远的所述另一个金属层直接接触。
根据本发明的一个实施例，其中，所述互连结构布置在所述光源和所述第一衬底之间，从而在所述光被所述光电检测器接收之前，所述光穿过所述互连结构。
根据本发明的一个实施例，其中，所述互连结构包括：最下部金属层，与所述第一衬底的第一表面间隔第一距离；最上部金属层，与所述第一衬底的所述第一表面间隔第二距离，所述第二距离大于所述第一距离；以及其中，所述接合焊盘凹槽从所述互连结构的上表面向下延伸经过所述最上部金属层，并且其中，所述接合焊盘与所述最下部金属层直接接触。
根据本发明的一个实施例，其中，所述第一衬底布置在所述光源和所述互连结构之间，从而所述光被所述光电检测器接收而之前没有穿过所述互连结构。
根据本发明的一个实施例，其中，所述互连结构包括：最下部金属层，与所述第一衬底的第一表面间隔第一距离；最上部金属层，与所述第一衬底的所述第一表面间隔第二距离，所述第二距离大于所述第一距离；以及其中，所述接合焊盘凹槽向上延伸穿过所述第一衬底、穿过所述互连结构的下表面、以及经过所述最下部金属层，并且其中，所述接合焊盘与所述最上部金属层直接接触。
根据本发明的一个实施例，集成电路还包括：第二衬底，设置在所述第一衬底上方并且包括位于所述第二衬底上的多个逻辑器件，其中，所述互连结构布置在所述第一衬底和所述第二衬底之间。
根据本发明的一个实施例，其中，所述互连结构包括：第一互连结构，耦合至所述第一衬底上的所述光电检测器；以及第二互连结构，配置为将所述第二衬底上的所述逻辑器件彼此电耦合。
根据本发明的一个实施例，其中，所述第一互连结构包括：与所述第一衬底的第一表面间隔第一距离的第一最下部金属层；以及与所述第一衬底的所述第一表面间隔第二距离的第一最上部金属层，所述第二距离大于所述第一距离；其中，所述第二互连结构包括：与所述第二衬底的第一表面间隔第一距离的第二最下部金属层；以及与所述第二衬底的所述第一表面间隔第二距离的第二最上部金属层，所述第二距离大于所述第一距离，其中，所述第二最上部金属层至所述第一最上部金属层比至所述第一最下部金属层近；以及其中，所述接合焊盘凹槽向上延伸穿过所述第一衬底、穿过所述第一互连结构、以及经过所述第二最上部金属层，并且其中，所述接合焊盘与所述第二最下部金属层直接接触。
本发明的实施例还提供了一种前照式(FSI)传感器，包括：图像传感器衬底，具有配置为接收照射的第一表面和与所述第一表面相对的第二表面，其中，光电检测器的阵列在所述图像传感器衬底中布置在所述第一表面和所述第二表面之间；图像传感器互连结构，邻接所述第一表面，所述图像传感器互连结构包括以交替的方式彼此堆叠的多个金属层和绝缘层，其中，所述多个金属层的第一金属层与所述第一表面间隔第一垂直距离，所述第一垂直距离小于其他各个金属层至所述第一表面的其他各个垂直距离；以及接合焊盘结构，与所述光电检测器的阵列横向间隔开，并且所述接合焊盘结构包括从所述图像传感器互连结构的上表面延伸并且终止在接合焊盘处的接合焊盘凹槽，其中，所述接合焊盘与所述第一金属层直接接触。
根据本发明的一个实施例，其中，所述接合焊盘凹槽的下部侧壁由第一距离间隔开，并且所述接合焊盘凹槽的上部侧壁由第二距离间隔开，所述第二距离大于所述第一距离。
根据本发明的一个实施例，其中，所述图像传感器互连结构的所述绝缘层由低k介电材料制成，并且所述接合焊盘由铝、铜、或铝铜的化合物制成。
根据本发明的一个实施例，前照式传感器还包括：侧壁衬垫，由将所述接合焊盘的外侧壁与所述低k介电材料的对应的侧壁分离的介电材料制成。
根据本发明的一个实施例，其中，所述侧壁衬垫的所述介电材料的成分与所述低k介电材料的成分不同。
根据本发明的一个实施例，其中，所述接合焊盘具有邻接所述低k介电材料的对应的侧壁的外侧壁。
本发明的实施例还提供了一种背照式(BSI)传感器，包括：图像传感器衬底，具有配置为接收照射的第一表面和与所述第一表面相对的第二表面，其中，光电检测器的阵列在所述图像传感器衬底中布置在所述第一表面和所述第二表面之间；图像传感器互连结构，邻接所述第二表面，并且所述图像传感器互连结构包括以交替的方式彼此堆叠的多个金属层和绝缘层；CMOS互连结构，位于所述图像传感器互连结构上方，并且所述CMOS互连结构包括以交替的方式彼此堆叠的多个金属层和绝缘层；CMOS衬底，设置在所述CMOS互连结构上方，并且所述CMOS衬底包括通过所述CMOS互连结构互连的多个CMOS器件；以及接合焊盘结构，与所述光电检测器的阵列横向间隔开，并且所述接合焊盘结构包括从所述图像传感器衬底的所述第一表面延伸穿过所述图像传感器衬底、穿过所述图像传感器互连结构、以及终止在接合焊盘处的接合焊盘凹槽，其中，所述接合焊盘设置在所述CMOS互连结构内。
根据本发明的一个实施例，其中，所述CMOS互连结构包括以交替的方式彼此堆叠的多个金属层和绝缘层，并且其中，所述接合焊盘直接接触所述多个金属层中的离所述CMOS衬底最近的第一金属层。
根据本发明的一个实施例，其中，所述CMOS互连结构包括以交替的方式彼此堆叠的多个金属层和绝缘层，并且其中，所述接合焊盘直接接触所述多个金属层的中间金属层，所述中间金属层垂直设置在所述CMOS互连结构中的离所述CMOS衬底最近的第一金属层和所述CMOS互连结构中的离所述CMOS衬底最远的第二金属层之间。
根据本发明的一个实施例，其中，所述CMOS互连结构包括以交替的方式彼此堆叠的多个金属层和绝缘层，并且其中，所述接合焊盘直接接触所述CMOS互连结构中的离所述CMOS衬底最远的金属层。
根据本发明的一个实施例，其中，所述接合焊盘凹槽包括具有间隔开第一距离的有角度的侧壁的上部接合焊盘凹槽、和具有间隔开第二距离的有角度的侧壁的下部接合焊盘凹槽，所述第二距离小于所述第一距离，并且所述上部接合焊盘凹槽和所述下部接合焊盘凹槽在肩部区域处相遇。
根据本发明的一个实施例，其中，所述CMOS互连结构包括以交替的方式彼此堆叠的多个金属层和绝缘层，并且其中，所述接合焊盘的外边缘被所述CMOS互连结构中的绝缘层覆盖，而所述接合焊盘的中心部分仍未被所述CMOS互连结构中的所述绝缘层覆盖。
本发明的实施例还提供了一种三维集成电路(3DIC)，包括：第一衬底，具有第一表面和位于所述第一表面上方的第二表面；互连结构，位于所述第一衬底上方，并且所述互连结构包括以交替的方式彼此堆叠的多个金属层和绝缘层，其中，所述多个金属层中的下部金属层离所述第二表面最近，所述多个金属层中的上部金属层离所述第二表面最远，并且中间金属层设置在所述上部金属层和所述下部金属层之间；第二衬底，设置在所述互连结构上方，所述第二衬底具有位于所述互连结构上方的第三表面和位于所述第三表面上方的第四表面；以及接合焊盘凹槽，从所述第一衬底的所述第一表面中的开口延伸至所述互连结构内并且终止在接合焊盘处，其中，所述接合焊盘与所述上部金属层直接接触或与所述中间金属层中的一个或多个直接接触。
根据本发明的一个实施例，其中，所述互连结构包括：第一互连结构，位于所述第一衬底上方并且耦合至所述第一衬底中的半导体器件，所述第一互连结构包括所述多个金属层的第一子集，其中，所述第一子集中的第一下部金属层离所述第二表面最近，所述第一子集中的第一上部金属层离所述第二表面最远，并且第一中间金属层设置在所述第一上部金属层和所述第一下部金属层之间；以及第二互连结构，位于所述第一互连结构上方并且耦合至所述第二衬底的半导体器件，所述第二互连结构包括所述多个金属层的与所述第一子集不重叠的第二子集，其中，所述第二子集中的第二下部金属层离所述第三表面最近，所述第二子集中的第二上部金属层离所述第三表面最远，并且第二中间金属层设置在所述第二上部金属层和所述第二下部金属层之间。
根据本发明的一个实施例，其中，所述第一上部金属层和所述第二上部金属层分别比所述第一下部金属层和所述第二下部金属层厚，并且所述接合焊盘与所述第二上部金属层、所述第二下部金属层直接接触、或与所述第二中间金属层中的一个或多个直接接触。
根据本发明的一个实施例，其中，所述第一上部金属层和所述第二上部金属层分别比所述第一下部金属层和所述第二下部金属层厚，并且所述接合焊盘与所述第一上部金属层直接接触、或与所述第一中间金属层中的一个或多个直接接触。
上面概述了若干实施例的部件、使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实现与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围、并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (24)

1.一种集成电路(IC)，包括：
第一衬底，包括配置为在第一方向上从光源接收光的光电检测器；
互连结构，位于所述第一衬底上方，并且所述互连结构包括以交替的方式彼此堆叠的多个金属层和绝缘层，其中，所述多个金属层中的一个金属层离所述光源最近，并且所述多个金属层中的另一个金属层离所述光源最远；以及
接合焊盘凹槽，从所述集成电路的离所述光源最近的表面中的开口延伸至所述互连结构内并且终止在接合焊盘处，其中，所述接合焊盘与所述集成电路的所述表面间隔开并且与所述多个金属层的离所述光源最远的所述另一个金属层直接接触。
2.根据权利要求1所述的集成电路，其中，所述互连结构布置在所述光源和所述第一衬底之间，从而在所述光被所述光电检测器接收之前，所述光穿过所述互连结构。
3.根据权利要求2所述的集成电路，其中，所述互连结构包括：
最下部金属层，与所述第一衬底的第一表面间隔第一距离；
最上部金属层，与所述第一衬底的第一表面间隔第二距离，所述第二距离大于所述第一距离；以及
其中，所述接合焊盘凹槽从所述互连结构的上表面向下延伸经过所述最上部金属层，并且其中，所述接合焊盘与所述最下部金属层直接接触。
4.根据权利要求1所述的集成电路，其中，所述第一衬底布置在所述光源和所述互连结构之间，从而所述光被所述光电检测器接收之前而没有穿过所述互连结构。
5.根据权利要求4所述的集成电路，其中，所述互连结构包括：
最下部金属层，与所述第一衬底的第一表面间隔第一距离；
最上部金属层，与所述第一衬底的第一表面间隔第二距离，所述第二距离大于所述第一距离；以及
其中，所述接合焊盘凹槽向上延伸穿过所述第一衬底、穿过所述互连结构的下表面、以及经过所述最下部金属层，并且其中，所述接合焊盘与所述最上部金属层直接接触。
6.根据权利要求4所述的集成电路，还包括：
第二衬底，设置在所述第一衬底上方并且包括位于所述第二衬底上的多个逻辑器件，其中，所述互连结构布置在所述第一衬底和所述第二衬底之间。
7.根据权利要求6所述的集成电路，其中，所述互连结构包括：
第一互连结构，耦合至所述第一衬底上的所述光电检测器；以及
第二互连结构，配置为将所述第二衬底上的所述逻辑器件彼此电耦合。
8.根据权利要求7所述的集成电路，
其中，所述第一互连结构包括：与所述第一衬底的第一表面间隔第一距离的第一最下部金属层；以及与所述第一衬底的第一表面间隔第二距离的第一最上部金属层，所述第二距离大于所述第一距离；
其中，所述第二互连结构包括：与所述第二衬底的第一表面间隔第一距离的第二最下部金属层；以及与所述第二衬底的第一表面间隔第二距离的第二最上部金属层，所述第二距离大于所述第一距离，其中，所述第二最上部金属层至所述第一最上部金属层比至所述第一最下部金属层近；以及
其中，所述接合焊盘凹槽向上延伸穿过所述第一衬底、穿过所述第一互连结构、以及经过所述第二最上部金属层，并且其中，所述接合焊盘与所述第二最下部金属层直接接触。
9.一种前照式(FSI)传感器，包括：
图像传感器衬底，具有配置为接收照射的第一表面和与所述第一表面相对的第二表面，其中，光电检测器的阵列在所述图像传感器衬底中布置在所述第一表面和所述第二表面之间；
图像传感器互连结构，邻接所述第一表面，所述图像传感器互连结构包括以交替的方式彼此堆叠的多个金属层和绝缘层，其中，所述多个金属层的第一金属层与所述第一表面间隔第一垂直距离，所述第一垂直距离小于其他各个金属层至所述第一表面的其他各个垂直距离；以及
接合焊盘结构，与所述光电检测器的阵列横向间隔开，并且所述接合焊盘结构包括从所述图像传感器互连结构的上表面延伸并且终止在接合焊盘处的接合焊盘凹槽，其中，所述接合焊盘与所述第一金属层直接接触。
10.根据权利要求9所述的前照式传感器，其中，所述接合焊盘凹槽的下部侧壁由第一距离间隔开，并且所述接合焊盘凹槽的上部侧壁由第二距离间隔开，所述第二距离大于所述第一距离。
11.根据权利要求9所述的前照式传感器，其中，所述图像传感器互连结构的所述绝缘层由低k介电材料制成，并且所述接合焊盘由铝、铜、或铝铜的化合物制成。
12.根据权利要求11所述的前照式传感器，还包括：
侧壁衬垫，由将所述接合焊盘的外侧壁与所述低k介电材料的对应的侧壁分离的介电材料制成。
13.根据权利要求12所述的前照式传感器，其中，所述侧壁衬垫的所述介电材料的成分与所述低k介电材料的成分不同。
14.根据权利要求11所述的前照式传感器，其中，所述接合焊盘具有邻接所述低k介电材料的对应的侧壁的外侧壁。
15.一种背照式(BSI)传感器，包括：
图像传感器衬底，具有配置为接收照射的第一表面和与所述第一表面相对的第二表面，其中，光电检测器的阵列在所述图像传感器衬底中布置在所述第一表面和所述第二表面之间；
图像传感器互连结构，邻接所述第二表面，并且所述图像传感器互连结构包括以交替的方式彼此堆叠的多个金属层和绝缘层；
CMOS互连结构，位于所述图像传感器互连结构上方，并且所述CMOS互连结构包括以交替的方式彼此堆叠的多个金属层和绝缘层；
CMOS衬底，设置在所述CMOS互连结构上方，并且所述CMOS衬底包括通过所述CMOS互连结构互连的多个CMOS器件；以及
接合焊盘结构，与所述光电检测器的阵列横向间隔开，并且所述接合焊盘结构包括从所述图像传感器衬底的所述第一表面延伸穿过所述图像传感器衬底、穿过所述图像传感器互连结构、以及终止在接合焊盘处的接合焊盘凹槽，其中，所述接合焊盘设置在所述CMOS互连结构内，
氧化物层，设置在所述接合焊盘上方并且覆盖所述接合焊盘的内侧壁。
16.根据权利要求15所述的背照式传感器，其中，所述CMOS互连结构包括以交替的方式彼此堆叠的多个金属层和绝缘层，并且其中，所述接合焊盘直接接触所述CMOS互连结构中的多个金属层中的离所述CMOS衬底最近的第一金属层。
17.根据权利要求15所述的背照式传感器，其中，所述CMOS互连结构包括以交替的方式彼此堆叠的多个金属层和绝缘层，并且其中，所述接合焊盘直接接触所述CMOS互连结构中的多个金属层的中间金属层，所述中间金属层垂直设置在所述CMOS互连结构中的离所述CMOS衬底最近的第一金属层和所述CMOS互连结构中的离所述CMOS衬底最远的第二金属层之间。
18.根据权利要求15所述的背照式传感器，其中，所述CMOS互连结构包括以交替的方式彼此堆叠的多个金属层和绝缘层，并且其中，所述接合焊盘直接接触所述CMOS互连结构中的离所述CMOS衬底最远的金属层。
19.根据权利要求15所述的背照式传感器，其中，所述接合焊盘凹槽包括具有间隔开第一距离的有角度的侧壁的上部接合焊盘凹槽、和具有间隔开第二距离的有角度的侧壁的下部接合焊盘凹槽，所述第二距离小于所述第一距离，并且所述上部接合焊盘凹槽和所述下部接合焊盘凹槽在肩部区域处相遇。
20.根据权利要求15所述的背照式传感器，其中，所述CMOS互连结构包括以交替的方式彼此堆叠的多个金属层和绝缘层，并且其中，所述接合焊盘的外边缘被所述CMOS互连结构中的绝缘层覆盖，而所述接合焊盘的中心部分仍未被所述CMOS互连结构中的绝缘层覆盖。
21.一种三维集成电路(3DIC)，包括：
第一衬底，具有第一表面和位于所述第一表面上方的第二表面；
互连结构，位于所述第一衬底上方，并且所述互连结构包括以交替的方式彼此堆叠的多个金属层和绝缘层，其中，所述多个金属层中的下部金属层离所述第二表面最近，所述多个金属层中的上部金属层离所述第二表面最远，并且中间金属层设置在所述上部金属层和所述下部金属层之间；
第二衬底，设置在所述互连结构上方，所述第二衬底具有位于所述互连结构上方的第三表面和位于所述第三表面上方的第四表面；以及
接合焊盘凹槽，从所述第一衬底的所述第一表面中的开口延伸至所述互连结构内并且终止在接合焊盘处，其中，所述接合焊盘与所述上部金属层直接接触或与所述中间金属层中的一个或多个直接接触，
氧化物层，设置在所述接合焊盘上方并且覆盖所述接合焊盘的内侧壁。
22.根据权利要求21所述的三维集成电路，其中，所述互连结构包括：
第一互连结构，位于所述第一衬底上方并且耦合至所述第一衬底中的半导体器件，所述第一互连结构包括所述多个金属层的第一子集，其中，所述第一子集中的第一下部金属层离所述第二表面最近，所述第一子集中的第一上部金属层离所述第二表面最远，并且第一中间金属层设置在所述第一上部金属层和所述第一下部金属层之间；以及
第二互连结构，位于所述第一互连结构上方并且耦合至所述第二衬底的半导体器件，所述第二互连结构包括所述多个金属层的与所述第一子集不重叠的第二子集，其中，所述第二子集中的第二下部金属层离所述第三表面最近，所述第二子集中的第二上部金属层离所述第三表面最远，并且第二中间金属层设置在所述第二上部金属层和所述第二下部金属层之间。
23.根据权利要求22所述的三维集成电路，其中，所述第一上部金属层比所述第一下部金属层厚和所述第二上部金属层比所述第二下部金属层厚，并且所述接合焊盘与所述第二上部金属层、所述第二下部金属层直接接触、或与所述第二中间金属层中的一个或多个直接接触。
24.根据权利要求22所述的三维集成电路，其中，所述第一上部金属层比所述第一下部金属层厚和所述第二上部金属层比所述第二下部金属层厚，并且所述接合焊盘与所述第一上部金属层直接接触、或与所述第一中间金属层中的一个或多个直接接触。
CN201610474165.1A 2015-06-25 2016-06-24 集成电路、前照式传感器、背照式传感器和三维集成电路 Active CN106298718B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562184608P 2015-06-25 2015-06-25
US62/184,608 2015-06-25
US15/088,232 2016-04-01
US15/088,232 US10038026B2 (en) 2015-06-25 2016-04-01 Bond pad structure for bonding improvement

Publications (2)

Publication Number Publication Date
CN106298718A CN106298718A (zh) 2017-01-04
CN106298718B true CN106298718B (zh) 2019-08-23

Family

ID=57602798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610474165.1A Active CN106298718B (zh) 2015-06-25 2016-06-24 集成电路、前照式传感器、背照式传感器和三维集成电路

Country Status (3)

Country Link
US (5) US10038026B2 (zh)
CN (1) CN106298718B (zh)
TW (1) TWI613788B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10038025B2 (en) 2015-12-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Via support structure under pad areas for BSI bondability improvement
US10510592B2 (en) 2016-07-25 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit (IC) structure for high performance and functional density
US10431614B2 (en) 2017-02-01 2019-10-01 Semiconductor Components Industries, Llc Edge seals for semiconductor packages
US10923525B2 (en) * 2017-07-12 2021-02-16 Meridian Innovation Pte Ltd CMOS cap for MEMS devices
US20190088695A1 (en) 2017-09-18 2019-03-21 Stmicroelectronics (Crolles 2) Sas Bonding pad architecture using capacitive deep trench isolation (cdti) structures for electrical connection
US11251157B2 (en) * 2017-11-01 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Die stack structure with hybrid bonding structure and method of fabricating the same and package
FR3073668B1 (fr) * 2017-11-14 2022-04-22 Thales Sa Systeme optique/electronique hybride ameliore
US10468448B2 (en) * 2017-11-30 2019-11-05 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor image sensor and method for forming the same
WO2020034152A1 (en) * 2018-08-16 2020-02-20 Yangtze Memory Technologies Co., Ltd. Embedded pad structures of three-dimensional memory devices and fabrication methods thereof
US10991746B2 (en) * 2018-10-29 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. High performance image sensor
CN111627940B (zh) * 2019-02-27 2023-08-11 中芯集成电路（宁波）有限公司 Cmos图像传感器封装模块及其形成方法、摄像装置
KR102632469B1 (ko) * 2019-08-20 2024-01-31 삼성전자주식회사 이미지 센서 및 그 제조 방법
EP3915145B1 (en) 2019-08-28 2024-03-13 Yangtze Memory Technologies Co., Ltd. Semiconductor device and fabricating method thereof
TWM596974U (zh) * 2019-09-23 2020-06-11 神盾股份有限公司 影像感測模組
US11205607B2 (en) * 2020-01-09 2021-12-21 Nanya Technology Corporation Semiconductor structure and method of manufacturing thereof
US11063011B1 (en) * 2020-02-20 2021-07-13 Nanya Technology Corporation Chip and wafer having multi-layered pad
US11322649B2 (en) * 2020-09-15 2022-05-03 Applied Materials, Inc. Three color light sources integrated on a single wafer
CN112310135B (zh) * 2020-10-19 2024-02-06 锐芯微电子股份有限公司 传感器结构和传感器结构的形成方法
US20220285423A1 (en) * 2021-03-03 2022-09-08 Xintec Inc. Chip package and method for forming the same
CN113644084B (zh) * 2021-08-06 2023-12-01 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
TWI834353B (zh) * 2022-02-24 2024-03-01 博奧生物科技股份有限公司 積體感測器結構與其製備方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192620A (zh) * 2006-11-30 2008-06-04 索尼株式会社 固体摄像装置
CN101197386A (zh) * 2006-12-08 2008-06-11 索尼株式会社 固体摄像装置及其制造方法和照相机
CN101471295A (zh) * 2007-12-28 2009-07-01 东部高科股份有限公司 Cmos图像传感器的制造方法
CN102867832A (zh) * 2011-07-07 2013-01-09 台湾积体电路制造股份有限公司 具有接合焊盘结构的背照式传感器及其制造方法
CN102983143A (zh) * 2011-09-06 2013-03-20 索尼公司 成像器件、成像装置、制造装置及制造方法
CN103681713A (zh) * 2012-09-14 2014-03-26 索尼公司 固态成像装置及电子装置
TW201423970A (zh) * 2012-12-04 2014-06-16 Taiwan Semiconductor Mfg 元件與其形成方法
CN104272720A (zh) * 2012-03-16 2015-01-07 索尼公司 半导体装置、半导体装置的制造方法、半导体晶片和电子设备
CN104362162A (zh) * 2014-09-30 2015-02-18 武汉新芯集成电路制造有限公司 具有填埋式彩色滤光片的图像传感器及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI424574B (zh) * 2009-07-28 2014-01-21 Prime View Int Co Ltd 數位ｘ光探測面板及其製作方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192620A (zh) * 2006-11-30 2008-06-04 索尼株式会社 固体摄像装置
CN101197386A (zh) * 2006-12-08 2008-06-11 索尼株式会社 固体摄像装置及其制造方法和照相机
CN101471295A (zh) * 2007-12-28 2009-07-01 东部高科股份有限公司 Cmos图像传感器的制造方法
CN102867832A (zh) * 2011-07-07 2013-01-09 台湾积体电路制造股份有限公司 具有接合焊盘结构的背照式传感器及其制造方法
CN102983143A (zh) * 2011-09-06 2013-03-20 索尼公司 成像器件、成像装置、制造装置及制造方法
CN104272720A (zh) * 2012-03-16 2015-01-07 索尼公司 半导体装置、半导体装置的制造方法、半导体晶片和电子设备
CN103681713A (zh) * 2012-09-14 2014-03-26 索尼公司 固态成像装置及电子装置
TW201423970A (zh) * 2012-12-04 2014-06-16 Taiwan Semiconductor Mfg 元件與其形成方法
CN104362162A (zh) * 2014-09-30 2015-02-18 武汉新芯集成电路制造有限公司 具有填埋式彩色滤光片的图像传感器及其制备方法

Also Published As

Publication number Publication date
US10515995B2 (en) 2019-12-24
US20200152675A1 (en) 2020-05-14
US20220157864A1 (en) 2022-05-19
CN106298718A (zh) 2017-01-04
US10038026B2 (en) 2018-07-31
TWI613788B (zh) 2018-02-01
US11244981B2 (en) 2022-02-08
TW201712846A (zh) 2017-04-01
US11894410B2 (en) 2024-02-06
US20180350857A1 (en) 2018-12-06
US20240162269A1 (en) 2024-05-16
US20160379962A1 (en) 2016-12-29

Similar Documents

Publication Publication Date Title
CN106298718B (zh) 集成电路、前照式传感器、背照式传感器和三维集成电路
US11978758B2 (en) Methods and apparatus for via last through-vias
US11817470B2 (en) Stacked substrate structure with inter-tier interconnection
JP5618348B2 (ja) 半導体イメージセンサ装置及びその製造方法
CN106960835A (zh) 具有堆叠半导体管芯的半导体器件结构
TWI714329B (zh) 半導體結構及其形成方法
CN109560094A (zh) 半导体结构及其形成方法
CN111092090B (zh) 集成芯片及其形成方法
CN108288609B (zh) 晶片堆叠结构及其制造方法以及图像感测装置
US9978791B2 (en) Image sensor and method for manufacturing the same
KR102450580B1 (ko) 금속 배선 하부의 절연층 구조를 갖는 반도체 장치
US8907459B2 (en) Three-dimensional semiconductor integrated circuit device and method of fabricating the same
US11133277B2 (en) Semiconductor device bonded by bonding pads
US20110024864A1 (en) Semiconductor device and method for manufacturing the same
TWI844305B (zh) 影像感測裝置及其製造方法
CN113629089B (zh) 半导体器件及其制造方法
CN111244071B (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant