CN105529341A - 制作多晶片图像传感器的方法 - Google Patents

制作多晶片图像传感器的方法 Download PDF

Info

Publication number
CN105529341A
CN105529341A CN201510661646.9A CN201510661646A CN105529341A CN 105529341 A CN105529341 A CN 105529341A CN 201510661646 A CN201510661646 A CN 201510661646A CN 105529341 A CN105529341 A CN 105529341A
Authority
CN
China
Prior art keywords
wafer
semiconductor substrate
interconnection layer
insulating material
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510661646.9A
Other languages
English (en)
Other versions
CN105529341B (zh
Inventor
钱胤
戴森·H·戴
李瑾
陆震伟
霍华德·E·罗兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN105529341A publication Critical patent/CN105529341A/zh
Application granted granted Critical
Publication of CN105529341B publication Critical patent/CN105529341B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请案涉及一种制作多晶片图像传感器的方法。一种制作图像传感器的方法包含：在半导体衬底的成像区中形成像素阵列；及在形成所述像素阵列之后在所述半导体衬底的外围区中形成沟槽。所述外围区在所述成像区的周界上。用绝缘材料填充所述沟槽。在用绝缘材料填充所述沟槽之后形成互连层。将第一晶片接合到第二晶片。所述第一晶片包含所述互连层及所述半导体衬底。薄化所述半导体衬底的背侧以暴露所述绝缘材料。穿过所述绝缘材料形成通孔腔。所述通孔腔向下延伸到所述第二晶片的第二互连层。用导电材料填充所述通孔腔以形成通孔。所述绝缘材料将所述导电材料与所述半导体衬底绝缘。

Description

制作多晶片图像传感器的方法
技术领域
本发明大体来说涉及制作图像传感器，且特定来说但非排他地，涉及背侧照明式图像传感器。
背景技术
对图像传感器的需求已随着消费产品及商用产品两者将图像传感器用于增加的装置范围而增加。买家期望图像传感器具有较快性能及较高质量成像能力。为生产满足这些需求的图像传感器，已开发出多晶片图像传感器。
将图像传感器的一个晶片连接到另一晶片的常规过程包含在硅中形成沟槽/腔，用绝缘体给所述沟槽/腔加衬，及用铜填充所述经加衬沟槽。然而，在硅中形成沟槽需要减小过程容限且限制设计规则的图案化。另外，用绝缘体给沟槽加衬会用减小可用于电连接的导电材料的区域的材料填充沟槽。这增加晶片之间的每一电连接所需的占用面积的量且还可增加载运某些电信号所需的通孔的数目。因此，将期望一种制作增加晶片之间的连接性密度且减少繁重的过程步骤的多晶片图像传感器的方法。
发明内容
本发明的一方面涉及一种制作图像系统的方法，所述方法包括：在半导体衬底的成像区中形成像素阵列；在形成所述像素阵列之后在所述半导体衬底的外围区中形成沟槽，其中所述外围区在所述成像区的周界上；用绝缘材料填充所述沟槽；在用所述绝缘材料填充所述沟槽之后，形成横跨所述成像区及所述外围区的互连层，其中第一晶片包含所述互连层及所述半导体衬底；将所述第一晶片接合到第二晶片；薄化所述半导体衬底的背侧以暴露所述绝缘材料；形成穿过所述绝缘材料的通孔腔，其中所述通孔腔向下延伸到所述第二晶片的第二互连层；及用导电材料填充所述通孔腔以形成通孔，其中所述绝缘材料将所述导电材料与所述半导体衬底电绝缘。
在本发明的另一方面中，一种制作图像系统的方法包括：形成第一晶片，所述第一晶片包含第一半导体衬底及第一互连层，其中像素阵列形成于所述第一半导体衬底的成像区中，且第一绝缘填充沟槽形成于所述第一半导体衬底的外围电路区中；形成第二晶片，所述第二晶片包含第二半导体衬底及第二互连层，其中第二绝缘填充沟槽形成于第二半导体衬底中；将所述第一晶片接合到所述第二晶片，其中所述第一及第二互连层定位于第一及第二半导体层之间；将第三晶片的第三互连层接合到所述第二晶片；形成穿过所述第一及第二互连层且穿过所述第一及第二绝缘填充沟槽的至少一个深通孔腔，其中所述至少一个深通孔腔延伸到所述第三互连层内的导体；及用导电材料填充所述至少一个深通孔腔以形成深通孔。
附图说明
参考所附各图描述本发明的非限制性及非穷尽性实施例，其中除非另有规定，否则遍及各个视图的相似参考编号指代相似部件。
图1A到1K图解说明根据本发明的实施例通过在第一晶片与第二晶片之间形成一或多个通孔来制作多晶片图像传感器的过程。
图2展示根据本发明的实施例的图像传感器的平面图，其包含在图像传感器的成像区的周界上的外围区。
图3A到3G图解说明根据本发明的实施例制作具有三个或三个以上晶片的图像传感器的过程。
图4是图解说明根据本发明的实施例的成像传感器的功能框图。
具体实施方式
本文中描述多晶片图像传感器及制作多晶片图像传感器的方法的实施例。在以下说明中，陈述众多特定细节以提供对实施例的透彻理解。然而，相关技术领域的技术人员将认识到，本文中所描述的技术可在不具有特定细节中的一或多者的情况下或借助其它方法、组件、材料等来实践。在其它实例中，未详细展示或描述众所周知的结构、材料或操作以避免使某些方面模糊。
遍及本说明书所提及的“一个实施例”或“一实施例”意指结合所述实施例所描述的特定特征、结构或特性包含于本发明的至少一个实施例中。因此，遍及本说明书的各处出现的短语“在一个实施例中”或“在一实施例中”未必全部指代同一实施例。此外，在一或多个实施例中，可以任何适合方式组合所述特定特征、结构或特性。
图1A到1K图解说明根据本发明的实施例通过在第一晶片与第二晶片之间形成一或多个通孔来制作多晶片图像传感器的过程。
图1A展示晶片结构100，其中在半导体衬底120的成像区105中形成像素阵列139。在一个实施例中，半导体衬底120包含硅。在所图解说明实施例中，像素阵列包含光电二极管(“PD”)及经耦合以将由所述光电二极管产生的图像电荷转移到浮动扩散区(未图解说明)中的转移栅极(“TX”)。像素阵列中的每一像素可具有用于将图像电荷从浮动扩散部转移到读出列以在适当时间读出的额外晶体管。光电二极管可掺杂为与半导体衬底120(例如，P掺杂)相反(例如，N掺杂)，如本技术领域中已知。
在图1B中，在外围区107上方且在成像区105上方形成层130。层130可为用以电绝缘转移栅极TX的绝缘体。在一个实施例中，层130为二氧化硅。
图2展示根据本发明的实施例的图像传感器的平面图，其包含在图像传感器的成像区105的周界上的外围区107。在所图解说明实施例中，外围区107完全环绕成像区105，但在不同实施例中，外围区107可不完全环绕成像区105。出于本发明的目的，外围区107包含在成像区105的像素阵列的外侧上的区，如图2中所看到。外围区107不包含安置于成像区105中的像素阵列(例如，像素阵列139)中的像素之间的像素间区。安置于成像区105中的像素阵列可布置成若干行及若干列。在图2中，像素阵列接收传播到页面中的图像光。
在图1C中，在外围区107中形成沟槽135。可通过蚀刻穿过层130及半导体衬底120的蚀刻过程形成沟槽135。在一个实施例中，蚀刻剂为氟化硫化物的等离子体，且半导体衬底120为硅。沟槽135具有沟槽深度137。沟槽135具有比安置于成像区105中的像素阵列139的光电二极管深的沟槽深度137。在一个实施例中，沟槽深度137为2μm到3μm。
在图1D中，用绝缘材料141填充沟槽135。绝缘材料141可包含类似于浅沟槽隔离(“STI”)中所使用的氧化物的氧化物。可旋涂绝缘材料141。绝缘材料141可为氧化硅且在化学气相沉积(“CVD”)过程中安置。绝缘材料141应经选择以具有类似于半导体衬底120的温度膨胀系数。
图1E展示在平面化之后的绝缘材料141。可采用化学-机械-抛光(“CMP”)过程来平面化绝缘材料141。当在图1D中用绝缘材料141填充沟槽135时，过量绝缘材料141可留在晶片结构100上且在图1E中在绝缘材料141的平面化期间被移除。层130的一部分也可在绝缘材料141的平面化期间被移除，但层130的一部分必须留在转移栅极上方，如所展示。
在图1F中，形成互连层150。互连层150横跨成像区105及外围区107。互连层150包含金属互连层153及用以绝缘金属互连层153的互连电介质151。在所图解说明的实施例中，存在三个金属互连层。然而，在其它实施例中，可存在较多或较少数目的金属互连层。在所图解说明的实施例中，在层130上形成互连层150。晶片101包含半导体衬底120及互连层150。
在图1G中，将第一晶片101接合到第二晶片102。第二晶片102包含半导体衬底170及互连层180。半导体衬底170可具有与半导体衬底120相同的性质。第二晶片102可包含用于处理来自像素阵列139的图像数据的处理电路(例如，读出电路410、功能逻辑415及控制电路420，如下文图4中所论述)。所述处理电路安置于半导体衬底170中。在所图解说明实施例中，将互连层150接合到互连层180，使得互连层150及互连层180安置于半导体衬底120及170之间。所述互连层可具有可布置成栅格图案的微小焊料凸块。可将互连层的外侧上的焊料凸块焊接在一起，使得可在互连层之间交换信号。互连层180包含金属互连层183及用以绝缘金属互连层183的互连电介质181。在图1G的所图解说明实施例中，存在四个金属互连层。然而，在其它实施例中，可存在较多或较少数目的金属互连层。
图1H展示在将晶片101接合到晶片102之后的多晶片图像传感器103。另外，薄化半导体衬底120的背侧以暴露绝缘材料141。薄化半导体衬底120的背侧还用以减少像素阵列139的光电二极管之间的半导体材料及传入图像光，从而使像素阵列139成为背侧照明式像素阵列。
在图1I中，形成抗反射涂层(“ARC”)184。ARC层184可具有电绝缘性质。在一个实施例中，ARC层184为覆盖有氮化硅的氧化硅。代替ARC层184或除ARC层184以外还可形成其它电绝缘层(未展示)。
在图1J中，穿过绝缘材料141及ARC层184形成通孔腔195。通孔腔195向下延伸到第二互连层180。在图1J中，通孔腔195向下延伸到安置于第二互连层180的电介质层181中的金属互连层183。可通过图案化蚀刻借助经化学配置以蚀刻ARC184、绝缘材料141以及电介质151及181的蚀刻剂来形成通孔腔195。然而，所述蚀刻剂可不蚀刻金属层153及183。
在图1K中，用导电材料填充通孔腔195。用导电材料(例如，铜)填充通孔腔195形成从晶片101的顶部延续到晶片102中的互连层180的金属层183的通孔193。可通过电化学电镀(“ECP”)过程在通孔腔195中形成所述导电材料。通过绝缘材料141将通孔193与半导体衬底120绝缘。
图3A展示根据本文明的实施例的图1E中所图解说明的晶片结构100。可能已通过关联于图1A到1E所揭示的方法形成晶片结构100。晶片结构100包含第一半导体衬底120及半导体衬底120的外围区107中的绝缘填充沟槽335。通过用绝缘填充材料(例如，绝缘物141)填充沟槽(例如，沟槽135)而形成绝缘填充沟槽335。像素阵列139安置于半导体衬底120的成像区105中。
图3A还包含晶片302及晶片303。晶片302包含半导体衬底321。绝缘填充沟槽336形成于半导体衬底321中。在图3A中，晶片303包含半导体衬底322。半导体衬底321及322可具有与半导体衬底120相同的性质。
在图3B中，在层130A上形成第一互连层351，在层130B上形成第二互连层352，且在半导体322上形成第三互连层353。第一晶片301包含半导体衬底120及第一互连层351，第二晶片302包含半导体衬底321及第二互连层352，且第三晶片303包含半导体衬底322及第三互连层353。第一、第二及第三互连层351到353包含类似于互连层150及180的通过电介质分离/绝缘的金属互连层。
在图3C中，将第一晶片301接合到第二晶片302。在图3C的所图解说明实施例中，将第一互连层351接合到第二互连层352，使得互连层351及互连层352安置于半导体衬底120及321之间。图3C还展示半导体衬底120及半导体衬底321已经薄化。可在接合第一晶片301与第二晶片302之前薄化半导体衬底120及半导体衬底321。第二绝缘填充沟槽336安置于第一绝缘填充沟槽335下方。在图3C的所图解说明实施例中，第二绝缘填充沟槽336的两侧在第一绝缘填充沟槽335的两侧下方对准。
图3D图解说明多晶片成像装置305。在图3D中，已将第三互连层353接合到第二晶片302。在图3D中所图解说明的特定实施例中，将第三互连层353接合到半导体衬底321。
在图3E中，穿过第一互连层351、第二互连层352、第一绝缘填充沟槽335及第二绝缘填充沟槽336形成通孔腔392。通孔腔392还部分地延伸穿过互连层353以遇到互连层353内的金属层。虽然未图解说明，但可穿过第一互连层351、第二互连层352、第一绝缘填充沟槽335及第二绝缘填充沟槽336形成一个以上通孔腔。通孔腔391形成于第一绝缘填充沟槽335中且延伸到互连层351内侧的金属层。通孔腔393是穿过第一绝缘填充沟槽335及互连层351而形成且延伸到互连层352内侧的金属层。通孔腔394是穿过第一绝缘填充沟槽335及互连层351而形成且延伸到互连层352内侧的金属层。可同时形成通孔腔391到394。可使用图案化蚀刻过程形成通孔腔391到394。图案化蚀刻可取决于金属层以停止相应通孔腔的蚀刻。
在图3F中，用导电层323填充通孔腔391到394。电化学电镀过程可用导电材料填充通孔腔391到394。
在图3G中，从多晶片成像装置305移除过量导电层323。在一个实施例中，使用例如CMP的平面化过程移除过量导电层323。在移除过量导电层323之后，留下通孔371到374。通孔371到374中的至少一些通孔可视为“深通孔”。可完成进一步处理(未图解说明)以连接不同通孔。举例来说，如果通孔371及372两者载运相同信号，那么可形成额外金属层以连接通孔371及372。
在图1A到1K中所图解说明的过程中，在于半导体衬底120中形成像素阵列139之后在沟槽135中形成绝缘材料141。在一个实施例中，在于晶片结构100上完成前段(“FEOL”)过程之后但在后段(“BEOL”)过程之前在沟槽135中形成绝缘材料141。接着，在将晶片101接合到晶片102之后形成通孔193。在FEOL与BEOL之间在沟槽135中形成绝缘材料允许在平坦表面上且在不需要在硅蚀刻之后将氧化物衬里添加到通孔腔的情况下形成通孔腔195(及其它通孔腔)。将绝缘衬里添加到通孔腔用尽有价值的占用面积且可需要通孔腔的底部处的进一步蚀刻以暴露通孔腔的底部处的金属层。使用图1A到1K中所描述的过程，其中在绝缘材料141中形成通孔腔意味着将通孔腔与半导体衬底120预绝缘且因此不需要添加绝缘衬里的额外过程步骤。另外，使用单步骤减去过程来形成经绝缘通孔腔而非减去过程(蚀刻硅)后续接着添加过程(用绝缘体给每一通孔腔加衬)允许形成较小通孔，此增加可通过外围区107的信号的密度。
类似于图1A到1K中所图解说明的过程，在图3A到3G中所图解说明的过程中，在于半导体衬底120中形成像素阵列139之后形成绝缘填充沟槽335，且在半导体衬底321内的CMOS装置制作之后形成绝缘填充沟槽336。在一个实施例中，在于其相应晶片上完成前段(“FEOL”)过程之后且在其相应晶片上的后段(“BEOL”)过程之前形成绝缘填充沟槽335及336。接着，在接合晶片301、302及303之后形成通孔371到374。在FEOL与BEOL之间形成绝缘填充沟槽335及336且接着在接合晶片301到303之后在所述绝缘填充沟槽中形成通孔腔391到394提供与关联于图1A到1K中所图解说明的过程所描述的优点类似的优点。
图4是图解说明根据本发明的实施例的成像传感器400的功能框图。成像传感器400的所图解说明实施例包含像素阵列405、读出电路410、功能逻辑415及控制电路420。像素阵列405可用作像素阵列139。读出电路410、功能逻辑415及控制电路420可安置于半导体衬底170中或安置于半导体衬底120的外围区107中。读出电路410、功能逻辑415及控制电路420还可安置于半导体衬底321或322中。
像素阵列405是二维(“2D”)成像传感器或像素(例如，像素P1、P2…、Pn)阵列。在一个实施例中，每一像素是互补金属氧化物半导体(“CMOS”)成像像素。如所图解说明，每一像素被配置到一行(例如，行R1到Ry)及一列(例如，列C1到Cx)中以采集一人、地点或物件的图像数据，接着可使用所述图像数据再现人、地点或物件的2D图像。
在每一像素已采集其图像数据或图像电荷之后，所述图像数据由读出电路410读出且传送到功能逻辑415。读出电路410可包含放大电路、模/数(“ADC”)转换电路或其它。功能逻辑415可简单地存储所述图像数据或甚至通过应用后图像效应(例如，剪裁、旋转、移除红眼、调整亮度、调整对比度或其它)来操纵所述图像数据。在一个实施例中，读出电路410可沿读出列线一次读出一行图像数据(所图解说明)或可使用多种其它技术(未图解说明)同时读出所述图像数据，例如串行读出或所有像素的全并行读出。控制电路420耦合到像素阵列405以控制像素阵列405的操作特性。举例来说，控制电路420可产生快门信号以用于控制图像采集。
包含发明摘要中所描述内容的对本发明的所图解说明实施例的以上说明并不打算为穷尽性或将本发明限于所揭示的精确形式。尽管出于说明性目的而在本文中描述本发明的特定实施例及实例，但如相关技术领域的技术人员将认识到，可在本发明的范围内做出各种修改。
可依据以上详细说明对本发明做出这些修改。所附权利要求书中所使用的术语不应理解为将本发明限于说明书中所揭示的特定实施例。而是，本发明的范围将完全由所附权利要求书来确定，权利要求书将根据所确立的权利要求解释原则来加以理解。

Claims (18)

1.一种制作图像系统的方法，所述方法包括：
在半导体衬底的成像区中形成像素阵列；
在形成所述像素阵列之后在所述半导体衬底的外围区中形成沟槽，其中所述外围区在所述成像区的周界上；
用绝缘材料填充所述沟槽；
在用所述绝缘材料填充所述沟槽之后，形成横跨所述成像区及所述外围区的互连层，其中第一晶片包含所述互连层及所述半导体衬底；
将所述第一晶片接合到第二晶片；
薄化所述半导体衬底的背侧以暴露所述绝缘材料；
形成穿过所述绝缘材料的通孔腔，其中所述通孔腔向下延伸到所述第二晶片的第二互连层；及
用导电材料填充所述通孔腔以形成通孔，其中所述绝缘材料将所述导电材料与所述半导体衬底电绝缘。
2.根据权利要求1所述的方法，其中所述绝缘材料包含氧化物。
3.根据权利要求1所述的方法，其进一步包括：
在所述半导体衬底的所述背侧上形成抗反射绝缘层，其中在薄化所述半导体衬底的所述背侧之后且在形成所述通孔腔之前，形成所述抗反射绝缘层。
4.根据权利要求1所述的方法，其进一步包括：
在所述形成所述互连层之前平面化所述绝缘材料。
5.根据权利要求1所述的方法，其中所述沟槽的沟槽深度比所述像素阵列的光电二极管深。
6.根据权利要求1所述的方法，其进一步包括：
在所述外围区及所述像素阵列中的像素的转移栅极上方形成绝缘层，其中在形成所述沟槽之前形成所述绝缘层。
7.根据权利要求6所述的方法，其中所述沟槽延伸穿过所述绝缘层。
8.根据权利要求1所述的方法，其中将所述第一晶片的所述互连层与所述第二晶片的所述第二互连层接合在一起。
9.根据权利要求1所述的方法，其中所述第二晶片包含第二半导体衬底，所述第二半导体衬底包含用以处理来自所述像素阵列的图像数据的处理电路。
10.根据权利要求1所述的方法，其中形成通孔沟槽包含蚀刻穿过所述绝缘材料及所述互连层的电介质。
11.一种制作图像系统的方法，所述方法包括：
形成第一晶片，所述第一晶片包含第一半导体衬底及第一互连层，其中像素阵列形成于所述第一半导体衬底的成像区中，且第一绝缘填充沟槽形成于所述第一半导体衬底的外围电路区中；
形成第二晶片，所述第二晶片包含第二半导体衬底及第二互连层，其中第二绝缘填充沟槽形成于第二半导体衬底中；
将所述第一晶片接合到所述第二晶片，其中所述第一及第二互连层定位于第一及第二半导体层之间；
将第三晶片的第三互连层接合到所述第二晶片；
形成穿过所述第一及第二互连层且穿过所述第一及第二绝缘填充沟槽的至少一个深通孔腔，其中所述至少一个深通孔腔延伸到所述第三互连层内的导体；及
用导电材料填充所述至少一个深通孔腔以形成深通孔。
12.根据权利要求11所述的方法，其中通过图案化蚀刻形成所述至少一个深通孔腔。
13.根据权利要求11所述的方法，其进一步包括：
形成穿过所述第一绝缘填充沟槽到所述第一互连层内的导体的第一层通孔腔；
形成穿过所述第一绝缘填充沟槽到所述第二互连层内的导体的第二层通孔腔，其中所述第二层通孔腔不延伸穿过所述第二绝缘填充沟槽；及
用所述导电材料填充所述第一层通孔腔及所述第二层通孔腔。
14.根据权利要求13所述的方法，其中通过图案化蚀刻形成所述第一层通孔腔、所述第二层通孔腔及所述至少一个深通孔腔。
15.根据权利要求11所述的方法，其中在所述第一晶片上的后段“BEOL”过程之前且在所述第一晶片上的前段“FEOL”过程之后，在所述外围电路区中形成所述第一绝缘填充沟槽。
16.根据权利要求11所述的方法，其中在所述第二晶片上的后段“BEOL”过程之前且在所述第二晶片上的前段“FEOL”过程之后，形成所述第二绝缘填充沟槽。
17.根据权利要求11所述的方法，其中铜电化学电镀过程用所述导电材料填充所述至少一个深通孔腔。
18.根据权利要求11所述的方法，其中所述像素阵列为背侧照明式“BSI”像素阵列。
CN201510661646.9A 2014-10-15 2015-10-14 制作多晶片图像传感器的方法 Active CN105529341B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/515,307 US9379159B2 (en) 2014-10-15 2014-10-15 Method of fabricating multi-wafer image sensor
US14/515,307 2014-10-15

Publications (2)

Publication Number Publication Date
CN105529341A true CN105529341A (zh) 2016-04-27
CN105529341B CN105529341B (zh) 2019-04-05

Family

ID=55749682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510661646.9A Active CN105529341B (zh) 2014-10-15 2015-10-14 制作多晶片图像传感器的方法

Country Status (4)

Country Link
US (2) US9379159B2 (zh)
CN (1) CN105529341B (zh)
HK (1) HK1218990A1 (zh)
TW (1) TWI599026B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110379799A (zh) * 2019-07-18 2019-10-25 武汉新芯集成电路制造有限公司 一种芯片结构、晶圆结构及其制造方法
CN113228271A (zh) * 2019-02-18 2021-08-06 桑迪士克科技有限责任公司 包括绝缘体上半导体管芯的接合组件及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8743553B2 (en) 2011-10-18 2014-06-03 Arctic Sand Technologies, Inc. Power converters with integrated capacitors
US9379159B2 (en) 2014-10-15 2016-06-28 Omnivision Technologies, Inc. Method of fabricating multi-wafer image sensor
JPWO2017002200A1 (ja) * 2015-06-30 2018-04-19 オリンパス株式会社 半導体装置
US9881956B2 (en) 2016-05-06 2018-01-30 International Business Machines Corporation Heterogeneous integration using wafer-to-wafer stacking with die size adjustment
WO2018186196A1 (ja) 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
KR102510520B1 (ko) 2017-10-31 2023-03-15 삼성전자주식회사 이미지 센서
US11456328B2 (en) 2019-10-09 2022-09-27 Omnivision Technologies, Inc. Stack chip air gap heat insulator

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070117254A1 (en) * 2005-11-15 2007-05-24 Bedabrata Pain Back-illuminated imager and method for making electrical and optical connections to same
US20090146148A1 (en) * 2007-12-05 2009-06-11 Magnachip Semiconductor, Ltd. Backside illuminated image sensor
CN103377998A (zh) * 2012-04-18 2013-10-30 台湾积体电路制造股份有限公司 用于后制作通孔的贯通孔的方法和装置
CN103650266A (zh) * 2011-05-10 2014-03-19 奥斯坦多科技公司 包含电和光学互连的半导体晶片接合
US20140124889A1 (en) * 2012-11-05 2014-05-08 Omnivision Technologies, Inc. Die seal ring for integrated circuit system with stacked device wafers

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2904143A1 (fr) 2006-07-24 2008-01-25 St Microelectronics Sa Capteur d'images eclaire par la face arriere a temperature de substrat uniforme
EP2708021B1 (en) 2011-05-12 2019-07-10 DePuy Synthes Products, Inc. Image sensor with tolerance optimizing interconnects
US9379159B2 (en) 2014-10-15 2016-06-28 Omnivision Technologies, Inc. Method of fabricating multi-wafer image sensor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070117254A1 (en) * 2005-11-15 2007-05-24 Bedabrata Pain Back-illuminated imager and method for making electrical and optical connections to same
US20090146148A1 (en) * 2007-12-05 2009-06-11 Magnachip Semiconductor, Ltd. Backside illuminated image sensor
CN103650266A (zh) * 2011-05-10 2014-03-19 奥斯坦多科技公司 包含电和光学互连的半导体晶片接合
CN103377998A (zh) * 2012-04-18 2013-10-30 台湾积体电路制造股份有限公司 用于后制作通孔的贯通孔的方法和装置
US20140124889A1 (en) * 2012-11-05 2014-05-08 Omnivision Technologies, Inc. Die seal ring for integrated circuit system with stacked device wafers

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113228271A (zh) * 2019-02-18 2021-08-06 桑迪士克科技有限责任公司 包括绝缘体上半导体管芯的接合组件及其制造方法
CN110379799A (zh) * 2019-07-18 2019-10-25 武汉新芯集成电路制造有限公司 一种芯片结构、晶圆结构及其制造方法
CN110379799B (zh) * 2019-07-18 2020-04-03 武汉新芯集成电路制造有限公司 一种芯片结构、晶圆结构及其制造方法
US11164840B2 (en) 2019-07-18 2021-11-02 Wuhan Xinxin Semiconductor Manufacturing Co., Ltd. Chip interconnection structure, wafer interconnection structure and method for manufacturing the same

Also Published As

Publication number Publication date
HK1218990A1 (zh) 2017-03-17
US20160111468A1 (en) 2016-04-21
TW201622121A (zh) 2016-06-16
US9379159B2 (en) 2016-06-28
TWI599026B (zh) 2017-09-11
US20160268333A1 (en) 2016-09-15
CN105529341B (zh) 2019-04-05
US9748308B2 (en) 2017-08-29

Similar Documents

Publication Publication Date Title
CN105529341A (zh) 制作多晶片图像传感器的方法
JP5340923B2 (ja) 高ｑのウェハ裏面のキャパシタを有する半導体集積回路デバイス（集積回路デバイスおよび集積回路デバイスを形成する方法）
JP5670306B2 (ja) 浅いトレンチ分離および基板貫通ビアの集積回路設計への統合
US6593644B2 (en) System of a package fabricated on a semiconductor or dielectric wafer with wiring on one face, vias extending through the wafer, and external connections on the opposing face
CN102403328B (zh) 具有改良噪声屏蔽的图像传感器
CN103811506A (zh) 集成电路系统、图像传感器系统及其制作方法
CN111834285B (zh) 半导体器件及其制造方法
JP2002270697A (ja) 電子構造体およびその製造方法
US20200343280A1 (en) Semiconductor apparatus and equipment
JP2017108109A (ja) 半導体画像センサデバイス及び構造を形成する方法
CN111199953B (zh) 一种mim电容及其制作方法
CN206907769U (zh) 具有由掺杂半导体材料制成的互连的堆叠图像传感器
US9773829B2 (en) Through-semiconductor-via capping layer as etch stop layer
KR20100030796A (ko) 이미지센서 및 그 제조방법
EP2002477B1 (en) A fabrication method for a low ohmic through substrate connection for semiconductor carriers
US20120168902A1 (en) Method for fabricating a capacitor and capacitor structure thereof
CN103985725A (zh) 半导体结构及其制备方法
JP2009117681A (ja) 半導体装置の製造方法および固体撮像装置の製造方法
KR20210025156A (ko) 반도체 장치 및 그 제조방법
KR102626948B1 (ko) 수직 확산판을 갖는 커패시터 구조물
CN107644841A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
KR101542881B1 (ko) 기판 분리형 3차원 적층구조의 이미지센서 및 그 제조방법
CN111129049B (zh) 一种图像传感器结构和形成方法
US20080179716A1 (en) Multilevel interconnects structure with shielding function and fabricating method thereof
JP2010118654A (ja) イメージセンサの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: American California

Applicant after: OmniVision Technologies, Inc.

Address before: American California

Applicant before: Omnivision Tech Inc.

COR Change of bibliographic data
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1218990

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant