JP2017108109A - 半導体画像センサデバイス及び構造を形成する方法 - Google Patents

半導体画像センサデバイス及び構造を形成する方法 Download PDF

Info

Publication number
JP2017108109A
JP2017108109A JP2016189705A JP2016189705A JP2017108109A JP 2017108109 A JP2017108109 A JP 2017108109A JP 2016189705 A JP2016189705 A JP 2016189705A JP 2016189705 A JP2016189705 A JP 2016189705A JP 2017108109 A JP2017108109 A JP 2017108109A
Authority
JP
Japan
Prior art keywords
conductive
region
forming
dielectric
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016189705A
Other languages
English (en)
Inventor
リック ジェローム，
Jerome Rick
リック ジェローム，
サンクォン シー． ホン，
Hong Sungkwon
サンクォン シー． ホン，
デーヴィッド プライス，
Price David
デーヴィッド プライス，
ゴードン エム． グリーヴナ，
Gordon M Grivna
ゴードン エム． グリーヴナ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of JP2017108109A publication Critical patent/JP2017108109A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】画素間分離や両面マスクアラインメント能を改善する半導体画像センサデバイスの構造及び方法を提供する。【解決手段】裏面照射画像センサ１１を形成する方法は、第１の主面２７１と、入射光を受光するように構成されている第２の主面２７２とを有する半導体材料の領域２７を提供することを含む。ピクセル構造は、半導体材料の領域内に第１の主面に隣接して形成される。その後、金属材料を含むトレンチ構造１１５は、半導体材料の領域を通って延在するように形成される。トレンチ構造の第１の面１１２２は、半導体材料の領域の第１の主面に隣接しており、第２の面１１２１は、半導体材料の領域の第２の主面に隣接している。第１のコンタクト構造１２１、１２８は、導電トレンチ構造の一方の面に電気的に接続しており、第２のコンタクト構造１５６は、反対側の第２の面に電気的に接続している。【選択図】図１７

Description

（関連出願の相互参照）
該当なし
本発明は、全般的には、電子機器に関し、より具体的には、半導体デバイス構造及び半導体デバイスを形成する方法に関する。
半導体系画像センサデバイスは、典型的には、ピクセルのグリッド、例えば、感光ダイオード若しくはフォトダイオード、リセットトランジスタ、ソースフォロワトランジスタ、及び／又は転送トランジスタを備え、それらは、光の輝度を記録するように構成されている。典型的なピクセルは、光が明るいほど、蓄積される電荷が大きくなるように、電荷を蓄積するように構成されている。次いで、この電荷は、色及び輝度が選択された用途、例えば、監視カメラ、デジタルカメラ、又はビデオカメラに使用することができるように、別の回路に転送される。ピクセルグリッドの一般的なバリエーションには、相補型金属酸化膜半導体（ＣＭＯＳ）及び電荷結合素子（ＣＣＤ）画像センサが挙げられる。
ピクセルアレイが半導体基板の第１の側面に位置しており、半導体基板の反対側の第２の側面を通して感光を提供する、裏面照射（ＢＳＩ）センサと呼ばれる種類の画像センサが存在する。ＢＳＩセンサにおいて、半導体基板は、半導体基板の第２の側面から投射された光子又は発光が半導体ウェハの第１の側面上のピクセルアレイに達することができるように、十分薄く提供される。他の利点の中でも、ＢＳＩセンサは、前面照射画像センサと比較して、高いフィルファクタ及び低減した弱め合う干渉を提供する。
ＢＳＩセンサが有する１つの問題として、ＢＳＩセンサが非常に複雑で高価なウェハ接合プロセスを利用するため、ＢＳＩセンサを製造するのが困難であることが挙げられる。更に、ＢＳＩセンサは、典型的には、プロセスフローに更なる複雑性を加える、深いトレンチ配線構造を必要とする。過去には、深いトレンチ配線構造は、製造プロセスにおける最初の工程中に形成されていた。同製造プロセスには、その後の熱収支要求のために、ドープしたポリシリコン充填材料を使用する必要がある。このような配線材料は、金属配線と比較してより抵抗性であり、この増大した抵抗は、デバイス性能にネガティブに影響する。また、以前の製造法では、シリコン欠陥、例えば、応力関連シリコン欠陥が生じており、同シリコン欠陥は、暗電流レベルの増大の原因となってきた。加えて、以前の製造法では、低い基板表面平坦性が示されている。
したがって、上記事項及び他の事項に対処した、半導体画像センサデバイスの改善された構造及び方法が必要とされている。更に、このような構造及び方法は、画素間分離（pixel-to-pixel isolation）を改善し、両面マスクアラインメント能を改善するのに有益であろう。更に、このような構造及び方法は、費用対効果があり、製造の一体化に適しており、デバイス性能に悪影響を及ぼさない点で有益であろう。
本発明の実施形態に基づいて構成された例示的な電子デバイスの概略図である。 本発明の実施形態に基づく製造の初期段階において、画像センサデバイスを製造するための半導体基板の部分断面図である。 図２の半導体基板を製造するための本発明の代替の方法に基づく製造の連続的な工程における、半導体基板の部分断面図である。 図２の半導体基板を製造するための本発明の代替の方法に基づく製造の連続的な工程における、半導体基板の部分断面図である。 本発明の実施形態に基づく画像センサデバイスの製造の種々の段階における、図２の半導体基板の部分断面図である。 本発明の実施形態に基づく画像センサデバイスの製造の種々の段階における、図２の半導体基板の部分断面図である。 本発明の実施形態に基づく画像センサデバイスの製造の種々の段階における、図２の半導体基板の部分断面図である。 本発明の実施形態に基づく画像センサデバイスの製造の種々の段階における、図２の半導体基板の部分断面図である。 本発明の実施形態に基づく画像センサデバイスの製造の種々の段階における、図２の半導体基板の部分断面図である。 本発明の実施形態に基づく画像センサデバイスの製造の種々の段階における、図２の半導体基板の部分断面図である。 本発明の実施形態に基づく画像センサデバイスの製造の種々の段階における、図２の半導体基板の部分断面図である。 本発明の実施形態に基づく画像センサデバイスの製造の種々の段階における、図２の半導体基板の部分断面図である。 本発明の実施形態に基づく画像センサデバイスの製造の種々の段階における、図２の半導体基板の部分断面図である。 本発明の代替の実施形態に基づく図１３の構造の部分断面図である。 本発明の代替の実施形態に基づく図１３の構造の部分断面図である。 本発明に基づく更なる製造後の画像センサデバイスの部分断面図である。 本発明の実施形態に基づく更なる処理後の画像センサデバイスの部分断面図である。 本発明の別の実施形態に基づく画像センサデバイスの部分断面図である。
例証の単純化及び明確化のために、図中の構成要素は、必ずしも縮尺通りに描かれておらず、異なる図中の同じ参照符号は、同じ構成要素を指す。更に、周知の工程及び構成要素の説明及び詳細は、説明の単純化のために省略されている。本明細書で使用する場合、通電用電極は、デバイスを通して通電させるデバイスの構成要素、例えば、ＭＯＳトランジスタのソース若しくはドレイン、バイポーラトランジスタのエミッタ若しくはコレクタ、又はダイオードのカソード若しくはアノードを意味し、制御電極は、デバイスを通して電流を制御するデバイスの構成要素、例えば、ＭＯＳトランジスタのゲート、又はバイポーラトランジスタのベースを意味する。本明細書において、デバイスは、特定のＮ型領域及び特定のＰ型領域として説明されているが、導電型が逆でもよく、本説明に基づいても可能であることが、当業者であれば理解される。導電型は、例えば、正孔又は電子の伝導により導電が生じるメカニズムを意味し、したがって、導電型は、ドーピング濃度を意味するのではなく、ドーピング型、例えば、Ｐ型又はＮ型を意味することが、当業者であれば理解される。回路動作に関して本明細書で使用する場合、上記語は、開始動作基づいて、動作が直ちに起こることを意味する正確な用語ではなく、いくらか小さな合理的な遅延、例えば、初期動作により開始される応答間での種々の伝達遅延が存在する場合があることが、当業者により認識されるであろう。更に一方で、上記用語は、特定の動作が開始動作の持続期間の少なくともいくらかの部分において起こることを意味する。約又は実質的にの語の使用は、構成要素の値が、記載された値又は位置に近いと期待されるパラメータを有することを意味する。ただし、当分野において周知であるように、通常、正確に記載されている値又は位置を妨げる小さな分散が存在する。少なくとも最大１０パーセント（１０％）（及び、半導体ドーピング濃度については、最大２０パーセント（２０％））の分散は、正確に記載されている理想的な目標からの合理的な分散であることが、当分野において十分確立されている。特許請求の範囲又は／及び発明の詳細な説明において構成要素の名称の一部に使用される、第１の、第２の、第３の等の用語は、類似する構成要素間で区別するのに使用され、必ずしも、時間的、空間的、順序、又は任意の他の方法のいずれかで順番を説明するものではない。そのように使用される用語は、適切な状況下において互換性を有しており、本明細に記載されている実施形態は、本明細書に記載され、又は、例示されているのとは異なる他の順番で動作可能であると理解されたい。図面の明確性のために、デバイス構造のドープ領域は、概ね真っ直ぐな線端部及び角のコーナーを有するように例示されている。ただし、ドーパントの拡散及び活性化により、ドープ領域の端部は、一般的には、直線ではない場合があり、コーナーは、正確な角でない場合があることが、当業者であれば理解される。更に、本明細書において、１つの層又は領域が、第２の層又は別の領域上に形成されている、若しくは、配設されていると記載されている場合、第１の層が、第２の層上に直接形成されている、若しくは、配設されているか、又は、第１の層と第２の層との間に、介在層が存在する場合があると理解されたい。更に、本明細書で使用する場合、上に形成されという用語は、上に配置され、又は、上に配設されと同じ意味で使用され、特定の製造プロセスに関して何ら制限することを意味しない。更に、半導体領域、ウェハ、又は基板に関して使用する場合、「主面」という用語は、別の材料、例えば、誘電体、絶縁体、導電体、又は多結晶半導体との界面を形成する、半導体領域、ウェハ、又は基板の面を意味する。主面は、ｘ、ｙ、及びｚ方向において変化するトポグラフィーを有し得る。
本説明は、他の特徴の中でも、配線抵抗を減らし、画素間分離を改善する、導電金属充填材料を有する、１つ又は２つ以上の深いトレンチ配線構造又は導電トレンチ構造を有する裏面照射（ＢＳＩ）画像センサデバイスの形成方法を特に含む。導電トレンチ構造は、画像センサ製造プロセス中に、後の方（すなわち、後の方での深いトレンチ配線構造又は後の方での導電トレンチ構造）に形成され、同製造プロセスは、他の特徴の中でも、欠陥形成を減少させる。本説明の種々の態様を、種々の形態で具現化することができ、本明細書で説明されている例示となる実施形態に限定されると解釈されるべきではない。むしろ、本開示のこれらの例示となる実施形態は、本開示の種々の態様を当業者に伝えるのに提供される。
図１は、本説明の実施形態に基づいて構成された例示的な電子デバイスの概略図である。電子デバイス１０は、画像センサ（ここでは、画像センサ１１として具現化）を利用し、一般的には、制御回路１２により制御される、任意の種類のユーザデバイスであり得る。例えば、電子デバイス１０には、カメラ、例えば、コンピュータカメラ、スチールカメラ、又は携帯型ビデオカメラを挙げることができる。電子デバイス１０は、本実施形態からいかなる混乱をも避けるために図１に示されていない、典型的なカメラ（又はその他のもの）における任意の他のコンポーネントを含むこともできる。
画像センサ１１は、ストリーミング画像に対応する画像データを捕捉し得る。例えば、画像センサ１１は、光を捕捉するためのレンズと、セル（例えば、ＣＣＤ又はＣＭＯＳセンサセル）のアレイとの任意の組み合わせを含み得る。制御回路１２は、画像センサ１１により生成されたデータを処理することができ、このデータに基づいて、任意の適切な動作を行うことができる。例えば、制御回路１２は、画像センサ１１により生成された、多数のカラーピクセル（例えば、赤色、緑色、及び／又は青色のピクセル）を取得することができる。カラーピクセルを取得する際、制御回路１２は、場合により、カラーピクセルを１つ又は２つ以上の寸法にビニングして、１つ又は２つ以上のピクセル群（例えば、１つ又は２つ以上の赤色、緑色、及び／又は青色のピクセル群）を形成することができる。多数のカラーピクセルをビニングした後、制御回路１２は、１つ又は２つ以上のピクセル群を内挿して、ピクセル画像を出力することができる。一実施形態では、画像センサ１１は、以下に記載されている実施形態に基づいて製造されたＢＳＩ画像センサを備える。
画像センサ１１及び制御回路１２は、ハードウェア及びソフトウェアの任意の適切な組み合わせを使用して実装されてもよい。一部の実施形態では、画像センサ１１は、実質的に全てハードウェア中に（例えば、システム・オン・チップ（ＳｏＣ）として）実装され得る。本方法では、画像センサ１１は、電子デバイス１０に占める領域を最少化する小さな設計を有し得る。加えて、画像センサ１１は、動作速度を最大化するように設計された回路コンポーネントを有してもよい。制御回路１２は、例えば、１つ又は２つ以上のプロセッサ、マイクロプロセッサ、ＡＳＩＣＳ、ＦＰＧＡ、又はハードウェア及びソフトウェアの任意の適切な組み合わせを含んでもよい。
ここから、図２〜図１７に切り換えて、画像センサ１１、画像センサデバイス１１、ＢＳＩ画像センサデバイス１１、又はＢＳＩ画像センサ構造１１を製造する方法を、本実施形態に基づいてこれから説明するものとする。図１７は、製造の後期段階における画像センサ１１の部分断面図である。画像センサ構造１１は、同じ半導体基板又は半導体材料の本体内に共に集積された多くのこのような構造の１つであることが理解される。図２は、本実施形態に基づく製造の初期段階における画像センサ１１を例示する。
図２に基づいて、半導体基板２１又は半導体材料の本体２１は、第１の主面２３と、反対側の第２の主面２４とを有するように提供される。一実施形態では、半導体基板２１は、ｐ型基板を備えてもよく、約５オーム・ｃｍ〜約２５オーム・ｃｍの範囲の抵抗率を有してもよい。一実施形態では、半導体基板２１は、２００ミリメートル基板について、約７００マイクロメートル〜約８００マイクロメートルの範囲の厚みを有してもよい。誘電体領域２６、例えば、第１の誘電体領域２６は、主面２３に隣接して、又は、近接して配設されている。一実施形態では、誘電体領域２６は、主面２３から離れており、半導体基板２１の上部にある。一実施形態では、誘導体領域２６は、１つ又は２つ以上の誘導体層又は領域を備える。一実施形態では、誘電体領域２６は、半導体基板２１の主面２３を通して酸素をイオン注入することにより形成された埋込酸化物領域（ＢＯＸ）を備える。このような技術は、一般的には、酸素注入による分離又はＳＩＭＯＸ技術と呼ばれる。一実施形態では、注入前の誘電体層は、誘電体領域２６を形成する前に、主面２３上又は上方に堆積され得る。一実施形態では、誘電体領域２６は、約１５０オングストローム〜約３００オングストロームの範囲の厚みを有する。代替の実施形態では、図２及び図３に関して記載されているように、誘電体領域２６は、約１５０オングストローム〜約３０００オングストロームの範囲の厚みを有し得る。
一実施形態では、半導体材料の領域２７又は半導体領域２７、例えば、第１の半導体領域２７は、誘電体領域２６に隣接して配設されている。一実施形態では、半導体領域２７は、主面２３に隣接している第１の半導体層２９を備えており、第１の半導体層２９は、約８オーム・ｃｍ〜約１０オーム・ｃｍの範囲の典型的な抵抗率を有するｐ型領域であり得る。一実施形態では、第１の半導体層２９は、約５００オングストローム〜約１０００オングストロームの範囲の厚みを有し得る。半導体領域２７は、第１の半導体層２９上に、又は、第１の半導体層２９を覆って配設されている第２の半導体層３１を更に備え得る。一実施形態では、第２の半導体層３１は、約６０オーム・ｃｍ〜約１００オーム・ｃｍの範囲の典型的な抵抗率を有するｐ型領域であることができ、約３マイクロメートル〜約１００マイクロメートルの範囲の厚みを有することができる。一実施形態では、第２の半導体層３１は、段階的なドーパントプロファイルを有する。例えば、一実施形態では、第２の半導体層の上部は、実質的に均質なドーパントプロファイル（例えば、約８０オーム・ｃｍ）を有し、下部は、第２の半導体層３１が誘電体領域２６に近づくにつれて、概ね直線的に増加するドーパントプロファイルを有する。数ある中で、このプロファイルにより、画像センサ１１についてのキャリアドリフト及び電荷収集に役立つ電界が発生されるのが見出された。好ましい一実施形態では、第２の半導体層３１は、約８〜１０マイクロメートルの範囲の厚みを有する。この厚みは、プロセス制限により、約２マイクロメートルの厚みに制限される従来のデバイスを上回る利点である。本実施形態の増大した厚みは、光の全可視スペクトルと、より長い波長、例えば、近赤外線（ＮＩＲ）をより良好に捕捉するのが見出された。一実施形態では、半導体基板２１及び半導体領域２７は、シリコンを含み、半導体領域２７は、例えば、シリコンエピタキシャル成長プロセス又は当業者に公知のプロセスを使用して形成され得る。
半導体領域２７は、図２に概ね例示されているように、誘電体領域２６から離れている面２７１又は主面２７１と、誘電体領域２６に隣接している面又は主面２７２とを備える。本実施形態に基づいて、主面２７１は、画像キャプチャ構造及び画像処理構造（以下で説明）を形成するように構成されており、主面２７２は、入射光の波長を受光し、画像センサ１１用の導電コンタクト、例えば、入力／出力パッドを収容するように構成されている。一実施形態では、半導体基板２１、誘電体領域２６、及び半導体領域２７は、開始半導体基板３５と呼ばれる。
図３及び図４は、開始半導体基板３５を提供又は準備する代替の方法の部分断面図である。一実施形態では、第１の半導体基板４１又はキャリア基板４１は、第１の主面４１０と第２の反対側の主面４１１とを、それぞれを有するように提供される。一実施形態では、半導体層３１０は、半導体基板４１の主面４１０上に、又は、主面４１０を覆って配設されている。一実施形態では、半導体層３１０は、エピタキシャル成長技術又は当業者に公知の他の技術を使用して形成されている。一実施形態では、半導体層３１０は、半導体領域２７と同じドーパントプロファイルを有し、約８マイクロメートル〜約１５マイクロメートルの範囲の厚みを有し得る。
一実施形態では、誘電体層２６１又は第１のパッド誘電体層２６１は、半導体層３１０上に、又は、半導体層３１０を覆って形成されている。一実施形態では、誘電体層２６１は、酸化物を含み、約２５０オングストローム〜約５００オングストロームの厚みを有する。本実施形態の１つの特徴は、誘電体層２６１の一部が出来上がった画像センサ１１に残っている状態で、プロセス初期において、誘電体層２６１が半導体層３１０との明確な誘電体界面を確立するように構成されていることである。数ある中でも、これにより、この界面の一体性が改善され、画像センサ１１の信頼性が改善される。一実施形態では、１つ又は２つ以上のｐ型イオン注入は、半導体層２９を形成するのに使用され得る。一実施形態では、注入されたドーパントは、その後の工程においてアニーリングされて、半導体層２９用に注入されたドーパントを活性化し得る。
次に、誘電体層２６２又は第２のパッド誘電体層２６２は、誘電体層２６１上に、又は、誘電体層２６１を覆って形成されている。一実施形態では、誘電体層２６２は、誘電体層２６１とは異なる材料を含む。一実施形態では、誘電体層２６２は、窒化ケイ素を含むことができ、約２５０オングストローム〜約４００オングストロームの範囲の厚みを有することができる。一実施形態では、誘電体層２６２を形成するのに、低圧化学蒸着（ＬＰＣＶＤ）プロセスを使用することができる。次いで、誘電体層２６３又は第３のパッド誘電体層２６３は、誘電体層２６２上に、又は、誘電体層２６２を覆って形成されている。一実施形態では、誘電体層２６３は、誘電体層２６２とは異なる材料を含む。一実施形態では、誘電体層２６３は、約１，７５０オングストローム〜約２，３００オングストロームの範囲の厚みを有する堆積酸化物を含む。一実施形態では、誘電体層２６３は、ＬＰＣＶＤ技術を使用して形成され得る。堆積誘電材料を緻密化するのに、緻密化アニーリングを使用することができる。本実施形態に基づいて、誘電体層２６１〜２６３は、誘電体領域２６として構成され得る。
図４は、更なる処理後の図３の構造を例示する。一実施形態では、第２の半導体基板、例えば、半導体基板２１が、誘電体層２６３に、例えば、当業者に公知のシリコン・オン・インシュレータ（ＳＯＩ）ウェハ接合技術を使用して取り付けられている。好ましくは、半導体基板２１は、誘電体層２６３に取り付けられた半導体基板２１の表面に、薄い酸化物層、例えば、薄い熱酸化物を有する。次に、半導体基板４１の全部又は一部（一部の実施形態では、半導体層３１０の一部を含む）を、（垂直方向の矢印４５により概ね表されているように）除去して、先に記載されたように、所望の厚みを有する半導体領域２７の半導体層３１を残す。一実施形態では、半導体基板４１を除去するのに、研削及び研磨プロセス又は当業者に公知の同様のプロセスを使用することができる。別の実施形態では、半導体層３１の最終的な露出前に、半導体層３１上方の差動的にドープさせたシリコン界面において選択的に停止させるのに、ウェット又はドライエッチングを使用することができる。これにより、本実施形態に基づく画像センサ１１の製造において、更なる処理のために構成された開始半導体基板３５が提供される。開始半導体基板３５を製造するのに、他の技術を使用することができ、薄いＳＯＩ用のウェハボンドアンドエッチバック（ＢＥＳＯＩ）技術、より厚いＳＯＩ用のウェハボンドアンドグラインドバック（ＢＧＳＯＩ）、及び超薄ＳＯＩ（ＵＴＳＯＩ）技術、例えば、Ｓｏｉｔｅｃ（Ｂｅｒｎｉｎ，Ｆｒａｎｃｅ）及びそのライセンシーから入手可能なＳｍａｒｔＣｕｔ（商標）ＵＴＳＯＩプロセスが挙げられるが、これらに限定されない。
図５は、複数のドープ領域５１及び複数の導電構造５２（一実施形態に基づいて半導体領域２７の一部に複数の導電ゲート構造５３を含む）を提供又は形成する更なる処理後の、画像センサ１１の部分断面図である。一実施形態では、ドープ領域５１及び導電構造５２は、半導体領域２７にわたって、所望のピクセルアレイパターンで繰り返され得るピクセル構造５４として構成されている。一実施形態では、ドープ領域５１は、半導体領域２７内に形成することができ、導電構造５２は、半導体領域２７上に少なくとも部分的に形成することができる。
非限定的な例として、ドープ領域５１は、当業者に公知のマスキング及びドーピング技術を使用して形成された、ｎ型導電性及びｐ型導電性のドープ領域又は層を含み得る。一実施形態では、浅いトレンチ分離（ＳＴＩ）ドープ領域６１（１つの領域のみを例示）が、ＳＴＩ領域６２を形成する前に形成される。一実施形態では、深いｐウェルドープ領域６４は、主面２７１から離された半導体領域２７内に選択的に形成されている。一実施形態では、ｐウェルドープ領域６６は、例えば、ピクセル用のｐウェル領域、ソースフォロワ及び／又はリセットトランジスタ構造を提供するように形成されている。一実施形態では、トランスファーゲートウェルドープ領域６７は、ｐウェル領域６６に隣接して設けられている。一実施形態では、閾値電圧調節ドープ層６８は、トランスファーゲートウェルドープ領域６７に隣接して設けられており、ソースフォロワ用の低閾値ドープ領域６９は、ｐウェルドープ領域６６内に設けられている。
一実施形態では、（例えば、薄い及び／又は厚い）１つ又は２つ以上のゲート誘電体層７１は、主面２７１上に設けられており、導電ゲート構造５３は、ゲート誘電体層７１上に選択的に設けられている。一実施形態では、深いフォトダイオードドープ領域７３は、主面２７１から離れている半導体領域２７の一部に設けられている。一実施形態では、浅いフォトダイオードドープ領域７４は、主面２７１と深いフォトダイオードドープ領域７３との間に設けられている。横方向ドープドレイン（ＬＤＤ）領域７６は、ｐウェルドープ領域６６内に設けられることができ、浮遊拡散ドープ領域７７は、ｐウェルドープ領域６６及びトランスファーゲートウェルドープ領域６７に重なって設けられている。
一実施形態では、スペーサー領域８１を形成した後に、フォトダイオードピニングドープ領域８２が、主面２７１と浅いフォトダイオード領域７４との間に形成され、浮遊拡散コンタクトドープ領域８３が、浮遊拡散ドープ領域７７内に形成される。更に、ドープ領域８４は、ＬＤＤ領域７６内に形成されている。一実施形態では、導電領域８６、例えば、サリサイド領域８６は、主面２７１の一部上に形成されて、種々のドープ領域及び導電ゲート構造に対するコンタクトを提供する。一実施形態では、導電領域８６は、コバルトサリサイド構造又は当業者に公知の同様の構造を備え得る。一実施形態では、ドープ領域５１及び導電構造５２は、フォトダイオード９１、トランスファーゲート９２、浮遊拡散９３、及びリセットゲート９４を提供するように構成されている。更なるドープ領域又はより少ないドープ領域を使用することができることが理解される。本実施形態に基づいて、画像センサ１１は、実質的に全ての又は全ての要求される最も高い温度及び最も長い期間のプロセスにより処理されている。好ましい一実施形態では、面２７１と面２７２との間にコンタクトを提供するための深いトレンチ配線構造は、製造のこの時点まで形成されていない。
ここから図６〜図１７に切り換えて、更なるプロセス工程を、画像センサ１１の製造において説明するものとする。図６は、更なる処理後の画像センサ１１の部分断面図である。一実施形態では、誘電体層１０１、第１の誘電体層１０１、又は第１の層間誘電体（ＩＬＤ）１０１は、導電構造５２及び半導体領域２７の主面２７１上又は上方に形成されている。一実施形態では、誘電体層１０１は、１つ又は２つ以上の誘電材料を含む。一実施形態では、誘電体層１０１は、高密度プラズマ（ＨＤＰ）堆積酸化物と、ＨＤＰ層上に形成されているリンシリケートガラス（ＰＳＧ）層とを備える。一実施形態では、ＰＳＧ層は、急速熱アニーリング技術を使用して緻密化され得る。次に、誘電体層１０１の外面は、例えば、化学的機械的平坦化（ＣＭＰ）技術を使用して平らにされて、実質的に平らな外面を提供する。一実施形態では、誘電体層１０１は、ＣＭＰ後に、約９，０００オングストローム〜約１２，０００オングストロームの範囲の厚みを有する。他の実施形態では、誘電体１０１は平らにされない。
図７は、更なる処理後の画像センサ１１の部分断面図である。一実施形態では、マスキング層１０４は、誘電体層１０１上方に形成されており、半導体領域２７の一部５５、例えば、周辺部５５にわたって開口１０６を提供するためにパターン化されている。一実施形態では、マスキング層１０４は、ハードマスクと感光性マスクとの組み合わせであり得る。開口１０６が形成された後に、主面２７１から主面２７２に延在し、誘電体領域２６上で停止するトレンチ１０８を半導体領域２７内に形成するのに、深いエッチトレンチプロセスが使用され得る。一実施形態では、二フッ化キセノン化学物質（例えば、ＸｅＦ２）を使用する反応性イオンエッチング（ＲＩＥ）を、トレンチ１０８をエッチングするのに使用し得る。より深いトレンチが使用される代替の実施形態では、フッ素系化学物質又は塩素系化学物質による深い反応性イオンエッチング（ＤＲＩＥ）エッチングを使用して、トレンチ１０８を形成することができる。複数の技術、例えば、低温高密度プラズマ又はＢｏｓｃｈ ＤＲＩＥ処理を、ＤＲＩＥに利用可能である。トレンチ１０８が形成された後、マスキング層１０４が除去され得る。トレンチ１０８は、単独のトレンチとして例示されているが、他の実施形態では、トレンチ１０８は、中心半導体（例えば、シリコン）支持構造周囲における、一連の単独の断続的なトレンチ又は単独の相互接続した蛇行トレンチであり得る。一実施形態では、トレンチ１０８は、約２．２５マイクロメートル〜約２．６５マイクロメートルの幅１０８０を有し得る。好ましい一実施形態では、幅１０８０は、約２．５マイクロメートルである。
図８は、更なる処理後の画像センサ１１の部分断面図である。一実施形態では、誘電体層１１１、第２の誘電体層１１１、又は誘電体ライナー１１１が、トレンチ１０８の少なくとも側壁面に沿って形成される。一実施形態では、誘電体層１１１は、図８に概ね例示されているように、１０８の下面又は底面に沿って設けられる。一実施形態では、誘電体層１１１は、約１，５００オングストローム〜約２，６００オングストロームの範囲の厚みを有する堆積酸化物を含む。一実施形態では、誘電体層１１１は、ＬＰＣＶＤ技術及びＴＥＯＳソースを使用して堆積される。その後の工程において、導電材料１１２は、誘電体層１１１に隣接して、例えば、トレンチ１０８内に形成される。好ましい一実施形態に基づいて、導電材料１１２は、トレンチ１０８内のより低い抵抗の導電層を提供する金属材料を含む。好ましい一実施形態では、導電材料１１２は、ドープしたポリシリコン材料以外のものを含む、ドープした多結晶半導体材料以外のものである。
一実施形態では、導電材料１１２は、タングステンを含む。好ましい一実施形態では、導電材料１１２は、誘電体層１１１に隣接しているチタンを含む第１の金属層と、第１の金属層に隣接している窒化チタンを含む第２の金属層と、タングステンを含む第３の金属層とを備える。一実施形態では、導電材料は、例えば、ＣＭＰ技術を使用し、導電材料１１２をトレンチ１０８内に残した状態で、平らにされている。好ましい一実施形態では、導電材料１１２は、トレンチ１０８を完全に充填しており、誘電体層１１１又は誘電体層１０１の上面と実質的に同一平面である。一実施形態では、トレンチ１０８及び導電材料１１２は、導電トレンチ構造１１５、深いトレンチ配線構造１１５、又はＤＴＩ構造１１５を提供するように構成されている。本実施形態の方法が、導電材料１１２を含むトレンチ１０８を形成する前に、ドープ領域５１及び導電構造５２を形成するため、本方法によって、導電材料１１２用に金属材料を使用することができ、これにより、画像センサ１１の性能が改善される。更に、トレンチ１０８がドープ領域５１及び導電領域５２の後に形成されるため、トレンチ１０８に沿ってほとんど欠陥が形成されず、これにより、画像センサ１１中の応力が低下し、更に、性能及び信頼性が改善される。
図９は、更なる処理後の画像センサ１１の部分断面図である。一実施形態では、誘電体層１１１及び誘電体層１０１中の開口１１４又はバイアス１１４を、導電構造５２の少なくとも一部の上方に形成するのに、コンタクトマスキング及びエッチング工程を使用する。例として、マスキング層（図示せず）を形成するのに、フォトリソグラフィプロセスを使用することができる。バイアス１１４が形成された後、マスクキング層は除去され得る。次に、導電材料１１６が、バイアス１１４内で、誘電体層１１１にわたって形成される。導電材料１１６の一部を除去し、導電材料１１６の別の部分をバイアス１１４内に残すのに、平坦化プロセス、例えば、ＣＭＰプロセスを使用することができる。一実施形態では、導電材料１１６は、誘電体層１１１に隣接しているチタンを含む第１の金属層と、第１の金属層に隣接している窒化チタンを含む第２の金属層と、タングステンを含む第３の金属層とを備える。本実施形態に基づいて、導電材料１１６及びバイアス１１４は、複数の導電構造５２及び複数のドープ領域５１に電気的に接続している複数の導電構造１１７の非限定的な例である。
図１０は、更なる処理後の画像センサ１１の部分断面図である。一実施形態では、導電層１２１、金属の１つの層１２１、又は第１の導電層１２１が、誘電体層１１１を覆って、又は、誘電体層１１１上に形成されている。一実施形態では、導電層１２１は、金属層、例えば、アルミニウム、アルミニウム合金、銅、それらの組み合わせ、又は当業者に公知の同様の導電材料を含む。一実施形態では、下方にＴｉ／ＴｉＮバリア金属、上方にＴｉＮ反射防止コーティング（ＡＲＣ）を有するアルミニウム／銅／シリコン（Ａｌ／Ｃｕ／Ｓｉ）が、導電層１２１に使用され得る。導電層１２１が形成された後に、フォトリソグラフィマスキング及びエッチング技術を使用して、導電層１２１を所望のパターンにパターニングすることができる。一実施形態では、導電層１２１は、例えば、図１０に概ね例示されているように、導電構造５１及び導電トレンチ構造１１５への電気的接続を提供するようにパターニングされる。その後の工程において、誘電体層１２２又はＩＬＤ層１２２が、誘電体層１１１及び導電層１２１上方又は上に形成又は配設される。一実施形態では、ＩＬＤ層１２２は、堆積酸化物を含み、例えば、ＣＭＰ技術を使用して平らにされ得る。一実施形態では、ＩＬＤ層１２２は、ＣＭＰ後に、約５，５００オングストローム〜約８，５００オングストロームの範囲の厚みを有し得る。
図１１は、更なる処理後の画像センサ１１の部分断面図である。一実施形態では、導電配線１２６の更なる層及び更なるＩＬＤ層１２７は、ＩＬＤ層１２２を覆って連続して形成されて、導電構造５２及びドープ領域５１に電気的に配線され、かつ導電トレンチ構造１１５内の導電材料１１２に更に電気的に配線されている絶縁配線構造１２８を提供する。一実施形態では、絶縁配線構造１２８は、ＩＬＤ層１２２及び導電層１２１を更に含み得る。一実施形態では、導電配線１２６は、導電バイアス１３２又は導電トレンチ構造１３２と配線されている１つ又は２つ以上の導電層１３１を含む。導電層１３１は、金属層、例えば、アルミニウム、アルミニウム合金、又は、当業者に公知の他の導電配線材料であり得る。ＩＬＤ層１２７は、堆積酸化物であることができ、例えば、ＣＭＰ技術を使用して平らにされることができる。図１１に例示されているものよりも多い又は少ない導電配線１２６及びＩＬＤ層１２７が使用され得ることが理解される。一実施形態では、絶縁配線構造１２８は、最上部ＩＬＤ層１２７上に形成された、外側コンタクト１３４又は上部コンタクト１３４を更に備える。一実施形態では、外側コンタクト１３４は、金属、例えば、チタン、窒化チタン、アルミニウム／銅／シリコン、及び窒化チタンを含む多層構造であり得る。次に、一実施形態では、不動態化層１３８が、最上部ＩＬＤ層１２７を覆って形成され得る。一実施形態では、不動態化層１３８は、誘電材料の複数の層を備える。一実施形態では、約１０，０００オングストローム〜約１５，０００オングストロームの範囲の厚みを有する堆積酸化物が、最上部ＩＬＤ層１２７及び外側コンタクト１３４上に形成されている。一実施形態では、高密度プラズマ堆積酸化物が使用され得る。次に、ＣＭＰプロセスを使用して、堆積酸化物を平らにすることができる。一実施形態では、約５，０００オングストローム〜約７，２００オングストロームが、ＣＭＰ工程後に残され得る。一実施形態では、窒化ケイ素層が、平坦化された酸化物層上に形成されている。一実施形態では、窒化ケイ素層は、約３，０００オングストローム〜約５，５００オングストロームの範囲の厚みを有し得る。次に、不動態化層１３８は、次いでパターン化されて、外側コンタクト１３４にコンタクト開口１４０を提供する。製造のこの段階において、画像センサ１１は、特定のウェハレベル検査、例えば、プロセス制御検査又は他のパラメータ検査／特徴決定の対象となり得る。
図１２は、更なる処理後の画像センサ１１の部分断面図である。一実施形態では、誘電体層１４１は、不動態化層１３８上に、又は、不動態化層１３８を覆って形成されており、例えば、ＣＭＰ技術を使用して平らにされ得る。一実施形態では、第１の誘電体層は、不動態化層上に堆積されており、窒化ケイ素層をストップ層として使用して、開口１４０（図１１に例示）を充填するように平らにされる。一実施形態では、第１の誘電体層は、ＴＥＯＳソースを使用して堆積させた約１５，０００オングストロームのＬＰＣＶＤ酸化物を含む。平坦化後、第２の誘電体層が、不動態化層１３８及び第１の誘電体層にわたって堆積される。一実施形態では、第２の誘電体層は、ＴＥＯＳソースを使用して堆積させた約１５，０００オングストロームのＬＰＣＶＤ酸化物を含む堆積酸化物であり得る。次いで、本実施形態に基づいて、第２の誘電体層は、摂氏約２３０度〜摂氏約２６０度で、約２時間アニーリングされる。一実施形態では、次いで、第２の誘電体層は、表面粗さが約５オングストロームを超える場合、最終的なタッチ研磨が施されることとなる。これにより、ウェハ接合のための向上した表面が提供される。
その後の工程において、キャリアウェハ１４２、半導体基板１４２、又は第２の半導体基板１４２が、例えば、ウェハ接合技術を使用して、誘電体層１４１に取り付けられる。一実施形態では、画像センサ１１のための最終的なフロントエンド処理工程をより良好に容易にする事前選択された機構（pre-selected feature）、例えば、グローバルアラインメントキー及び／又は裏面スクライブラインにより前処理された半導体基板１４２が提供される。好ましい一実施形態では、半導体基板１４２は、誘電体層１４１に接合するように構成されているアタッチメント層１４４、例えば、酸化物層を含む。一実施形態では、酸化物層は、低温ウェハ接合技術を使用して、誘電体層１４１に直接接合され得る。例えば、半導体基板１４２上の誘電体層１４１及び酸化物層は、僅かな機械力により互いに接合され、次いで、ファンデルワールス力により互いに保持される親水性面を有する、２つの平らで、非常に清浄な基板を提供する。室温での接合後、高温（例えば、摂氏約４００度）でのアニーリングにより、半導体基板１４２が半導体基板２１に融合される。他の実施形態では、アタッチメント層１４４は、接着層又は持続性接着層、例えば、ポリイミド層、シリコン接着層、又は摂氏約４００度まで安定な他の接着材料であり得る。一実施形態では、接着層は、半導体ウェハ１４２が誘電体層１４１に取り付けられた後に、熱処理され得る。
図１３は、更なる処理後の画像センサ１１の部分断面図である。一実施形態では、半導体基板２１は、誘電体領域２６上で停止している構造から除去される。一実施形態では、半導体基板２１は、研削及び研磨技術又は当業者に公知の他の技術を使用して除去され得る。本実施形態に基づいて、除去プロセス用のストップ層として誘電体層２６を使用することは、オーバーエッチング技術を使用する以前のプロセスと比較して、裏面平坦性又は半導体領域２７の平坦性の改善を提供する。また、ＳＯＩ基板を使用せず、任意のピクセル構造形成前に形成されたポリシリコン充填トレンチを使用する以前のプロセスは、望ましくない側壁酸化物の除去の影響を受けやすく、それにより、その後の処理中に欠陥発生をもたらす。
その後の工程において、マスキング層（図示せず）が、導電トレンチ構造１１５の少なくとも一部の上に重なる開口１５１を有する誘電体層２６の上方に配設され得る。本実施形態の１つの利点は、導電トレンチ構造１１５が、マスクをアニーリングして、開口１５１を形成するのに都合の良いアラインメント構造１５５０又はアラインメント機構１５５０を提供することである。その後、誘電体層２６及び誘電体層１１１（存在する場合）の一部が除去されて、導電材料１１２の表面１１２１を露出させ得る。本実施形態では、表面１１２１は、導電材料１１２の表面１１２２の反対側であるか、又は、表面１１２２に対向しており、表面１１２２は、絶縁導電構造１２８に電気的に接続している。
図１４及び図１５は、誘電体領域２６が第１の誘電体層２６１と、第２の誘電体層２６２と、第３の誘電体層２６３とを含む代替の実施形態に基づく、半導体領域２７の一部の部分断面図である。この実施形態に基づいて、半導体基板２１が除去された後、第３の誘電体層２６３及び第２の誘電体層２６２も除去されて、半導体領域２７の主面２７２に隣接する適所に第１の誘電体層２６１を残すことができる。代替の実施形態では、第２の誘電体層２６２も、第１の誘電体層２６１と共に適所に残すことができる。更なる実施形態では、第２の誘電体層２６２及び第３の誘電体層２６３は両方とも、第１の誘電体層２６１と共に適所に残すことができる。その後、開口１５１は、先に記載されたように形成され得る。
図１６は、更なる処理後の画像センサ１１の部分断面図である。一実施形態では、コンタクト層１５６、導電コンタクト１５６、導電電極１５６、又は第１の電極１５６が、誘電体領域２６の一部上に形成されており、導電トレンチ構造１１５の導電材料１１２に電気的に接続している。一実施形態では、導電コンタクト１５６は、導電材料１１２の表面１１２１に電気的に接続している。一実施形態では、導電コンタクト１５６は、金属、例えば、チタン、窒化チタン、アルミニウム／銅／シリコン、及び窒化チタン、又は当業者に公知の他の好適な材料を含む多層構造を含む。フォトリソグラフィパターニング及びエッチングプロセスを使用して、導電コンタクト１５６を形成することができる。一実施形態に基づいて、１つ又は２つ以上の導電層１２１、導電配線１２６、及び外側コンタクト１３４は、導電トレンチ構造１１５の表面１１２２及び導電ゲート構造５３に電気的に接続している第１のコンタクト構造の例であり、導電コンタクト１５６は、導電トレンチ構造１１５の表面１１２１に電気的に接続している第２のコンタクト構造の例である。一実施形態では、別のマスキング層は、誘電体領域２６を覆って形成することができ、開口１５８は、好ましくはフォトダイオード９１の少なくとも一部を覆って誘電体領域２６内に形成することができる。
図１７は、追加の処理後の画像センサ１１の部分断面図である。一実施形態では、反射防止コーティング（ＡＲＣ）層１６１が、開口１５８内、及び、誘電体領域２６を覆って配設されている。一実施形態では、ＡＲＣ層１６１は、誘電材料の１つ又は２つ以上の層を備え得る。一実施形態では、ＡＲＣ層１６１は、酸化物を含む第１の誘電体層と、第１の誘電体上の窒化物を含む第２の誘電体層と、第２の誘電体層上の酸化物を含む第３の誘電体層とを備える。ＡＲＣ層１６１が形成された後に、開口１６３が、次のレベルのアセンブリ、例えば、別の半導体デバイス、制御回路、パッケージ構造、又は当業者に公知の別の構造への画像センサ１１の電気的接続を容易にするために、導電コンタクト１５６を覆って形成される。本実施形態に基づいて、誘電体領域２６（又は第１のパッド誘電体層２６１）の一部は、画像センサ１１の最終的な構造に残る。
図１８は、代替の実施形態に基づく画像センサ１１０の部分断面図である。画像センサ１１０は、画像センサ１１に類似しており、差異のみを、以下に説明するものとする。一実施形態では、複数の導電トレンチ構造１１５を使用して、１つ又は２つ以上の導電層１２１及び導電コンタクト１５６への電気的接続を提供する。本実施形態に基づいて、複数の導電トレンチ１１５は、複数の個々のトレンチであることができ、又は、例えば、蛇行したパターンに構成されている単独のトレンチであることができる。一部の実施形態では、蛇行したパターンは、低下した抵抗、改善したプロセス能、及び改善した信頼性を提供するのに好ましい。
前述の全てから、当業者であれば、一実施形態に基づいて、画像センサデバイス（例えば、構成要素１１、１１０）を形成する方法は、第１の主面（例えば、構成要素２３）と反対側の第２の主面（例えば、構成要素２４）とを備える半導体基板（例えば、構成要素２１）を提供することであって、半導体基板は、第１の主面に隣接して配設されている第１の誘電体領域（例えば、構成要素２６、２６１、２６２、２６３）と、第１の誘電体領域に隣接して配設されている第１の半導体領域（例えば、構成要素２７、２９、３１）とを更に備える、ことと決定することができる。本方法は、複数のドープ領域（例えば、構成要素５１）を第１の半導体領域内に形成することと、複数の導電構造（例えば、構成要素５２）を、第１の半導体領域上に、複数のドープ領域の少なくとも一部に隣接させて形成することであって、複数のドープ領域及び複数の導電構造は、ピクセル構造（例えば、構成要素５４）として構成されている、ことと、を含む。本方法は、その後、第１の半導体領域を通って第１の誘電体領域へと延在するトレンチ（例えば、構成要素１０８）を形成することと、導電材料（例えば、構成要素１１２）をトレンチ内に提供することであって、導電材料は、第１の半導体領域から電気的に分離されており、導電材料は、金属を含み、トレンチ及び導電材料は、導電トレンチ構造（例えば、構成要素１１５）として構成されている、ことと、を含む。本方法は、第１の半導体領域を覆う絶縁配線構造（例えば、構成要素１２８）を形成することであって、絶縁配線構造は、トレンチ内の導電材料に電気的に結合している、ことを含む。本方法は、半導体基板を除去し、第１の半導体領域に隣接する適所に第１の誘電体領域の少なくとも一部を残すことを含む。本方法は、第１の誘電体領域上に、トレンチ内の導電材料に電気的に結合させて第１の電極（例えば、構成要素１５６）を形成することを含む。
当業者であれば、別の実施形態に基づいて、裏面照射画像センサデバイス（例えば、構成要素１１、１１０）を形成する方法は、第１の主面（例えば、構成要素２３）と反対側の第２の主面（例えば、構成要素２４）とを備える半導体基板（例えば、構成要素２１）を提供することであって、半導体基板は、第１の主面に隣接して配設されている第１の誘電体領域（例えば、構成要素２６、２６１、２６２、２６３）と、第１の誘電体領域に隣接して配設されている第１の半導体領域（例えば、構成要素２７、２９、３１）とを更に備え、第１の半導体領域は、第１の誘電体領域から離れている第１の面（例えば、構成要素２７１）を備える、ことを、含むこともまた認識されるであろう。本方法は、複数のドープ領域（例えば、構成要素５１）を第１の半導体領域内に第１の面に隣接させて形成することと、第１の面に隣接させ、かつ複数のドープ領域の少なくとも一部に隣接させて複数の導電ゲート構造（例えば、構成要素５２、５３）を形成することであって、複数のドープ領域及び複数の導電ゲートは、ピクセル構造（例えば、構成要素５４）を備える、ことと、を含む。本方法は、その後、第１の半導体領域を通って第１の誘電体領域へと延在する導電トレンチ構造（例えば、構成要素１１５）を形成することであって、導電トレンチ構造は、第１の半導体領域から電気的に分離されている導電材料（例えば、構成要素１１２）を含み、導電材料は、金属を含む、ことと、を含む。本方法は、第１の誘電体領域を覆う絶縁配線構造（例えば、構成要素１２８）を形成することをであって、絶縁配線構造は、トレンチ内の導電材料の第１の面（例えば、構成要素１１２２）に電気的に結合している、ことを含む。本方法は、キャリア基板（例えば、構成要素１４２、１４４）を絶縁配線構造の外面（例えば、構成要素１４１）に取り付けることを含む。本方法は、半導体基板を除去し、第１の半導体領域に隣接する適所に第１の誘電体領域の少なくとも一部を残すことを含む。本方法は、第１の誘電体領域に隣接し、かつトレンチ内の導電材料の第２の面（例えば、構成要素１１２１）に電気的に結合している第１の電極（例えば、構成要素１５６）を形成することを含む。
当業者であれば、更なる実施形態に基づいて、裏面照射画像センサを形成する方法は、第１の主面（例えば、構成要素２７１）と第２の主面（例えば、構成要素２７２）とを有する半導体材料の領域（例えば、構成要素２７）を提供することを含むこともまた認識されるであろう。本方法は、第１の主面に隣接している半導体材料の領域内にピクセル構造（例えば、構成要素５４）を形成することであって、ピクセル構造は、複数のドープ領域（例えば、構成要素５１）と、複数の導電構造（例えば、構成要素５２）とを含む、ことを、含む。本方法は、その後、第１の主面から第２の主面へと延在する導電トレンチ構造（例えば、構成要素１１５）を形成することを含み、導電トレンチ構造は、金属材料を含み、導電トレンチ構造は、半導体材料の領域の第１の主面に近接している第１の面（例えば、構成要素１１２２）と、半導体材料の領域の第２の主面に隣接している第２の面（例えば、構成要素１１２１）とを有する。本方法は、導電トレンチ構造の第１の面に電気的に結合された第１のコンタクト構造（例えば、構成要素１２１、１２８）を形成することを含む。本方法は、導電トレンチ構造の第２の面に電気的に結合された第２のコンタクト構造（例えば、構成要素１５６）を形成することを含み、第２主面（例えば、構成要素２７２）が、入射光を受光するように構成されている。
当業者であれば、尚更なる実施形態に基づいて、画像センサ構造は、第１の主面（例えば、構成要素２７１）と第２の主面（例えば、構成要素２７２）とを有する半導体材料の領域（例えば、構成要素２７）を備えることもまた認識されるであろう。ピクセル構造（例えば、構成要素５４）は、半導体材料の領域内で、第１の主面に隣接して配設されており、ピクセル構造は、複数のドープ領域（例えば、構成要素５１）を含む。導電トレンチ構造（例えば、構成要素１１５）は、半導体材料の領域内を第１の主面から第２の主面へと延在して配設されており、導電トレンチ構造は、金属材料（例えば、構成要素１１２）を含み、導電トレンチ構造は、半導体材料の領域の第１の主面に隣接している第１の面（例えば、構成要素１１２２）と、半導体材料の領域の第２の主面に隣接している第２の面（例えば、構成要素１１２１）とを有する。第１のコンタクト構造（例えば、構成要素１２１、１２８）は、導電トレンチ構造の第１の面に電気的に結合している。第２のコンタクト構造（例えば、構成要素１５６）は、導電トレンチ構造の第２の面に電気的に結合し、第２の主面は、入射光を受光するように構成されている。
構造の別の実施形態では、キャリア基板（１４１）は、第１の主面に近接する半導体材料の領域に取り付けられている。
当業者であれば、更なる実施形態に基づいて、半導体基板を提供することは、第１主面と第２の反対側の主面とを有する第１の半導体基板を提供することと、第１の半導体基板の第１の主面を覆って第１の半導体層を形成することと、第１の半導体層に隣接させて第１の誘電体領域を形成することと、第２の半導体基板を第１の誘電体領域に取り付けることと、第１の半導体基板の一部を第２の主面から除去して、第１の半導体領域を提供することと、を含むこともまた認識されるであろう。別の実施形態では、半導体基板を提供することは、第１の主面と第２の対向する主面とを有する第１の半導体基板を提供することと、第１の誘電体領域を、第１の半導体基板内に、第１の半導体基板の第１の主面に隣接させて提供することと、第１の半導体層を第１の半導体基板の第１の主面に隣接させて提供することと、第２の半導体層を第１の半導体層に隣接させて提供することと、を含み、第１の半導体領域は、第１の半導体層と第２半導体層とを備える。
当業者であれば、尚更なる実施形態に基づいて、本方法は、第１の複数の導電ゲート構造及び第１の半導体領域の第１の面の上方に第１の誘電体層を形成することを更に含み、導電トレンチ構造を形成することは、第１の誘電体層及び第１の半導体領域を通って第１の誘電体領域に延在するトレンチを形成することと、トレンチの少なくとも側壁面を裏打ちする第２の誘電体層を提供することと、導電材料を第２の誘電体層に隣接させて提供することと、を含み、本方法は、導電材料を平らにすることを更に含むこともまた認識されるであろう。別の実施形態では、第１の半導体領域の一部を露出させることは、フォトダイオードを備える複数のドープ領域の一部を覆う第１の誘電体領域に開口を提供することを含む。別の実施形態では、キャリア基板を取り付けることは、接着層により取り付けることを含む。更なる実施形態では、半導体基板を提供することは、第１の半導体層を備える第１の半導体領域を、第１の誘電体領域に隣接させて提供することと、第２の半導体層を第１の半導体層に隣接させて提供することと、を含み、第１の半導体層は、第２の半導体層より高いドーパント濃度を有する。尚更なる実施形態では、半導体基板を提供することは、約７マイクロメートル〜約１２マイクロメートルの範囲の厚みを有する第１の半導体領域を提供することを含む。別の実施形態では、第１の誘電体領域を形成することは、第１の半導体層を覆って第１のパッド誘電体層を形成することと、第１のパッド誘電体層を覆って第２のパッド誘電体層を形成することであって、第２のパッド誘電体層及び第１のパッド誘電体層は、異なる材料を含む、ことと、第２のパッド誘電体層を覆って第３のパッド誘電体層を形成することであって、第３のパッド誘電体層及び第２のパッド誘電体層は、異なる材料を含む、ことと、を含み、第１のパッド誘電体層の少なくとも一部は、半導体画像センサデバイスの一部として残る。別の実施形態では、導電材料をトレンチ内に提供することは、トレンチの少なくとも側壁面を裏打ちする第２の誘電体層を提供することと、導電材料を第２の誘電体層に隣接させて提供することであって、導電材料は、タングステンを含む導電材料を提供する、ことと、を含み、本方法は、導電材料を平らにすることを更に含む。
当業者であれば、別の実施形態に基づいて、裏面照射画像センサを形成する方法は、第１の主面と第２の主面とを有する半導体材料の領域を提供することと、ピクセル構造を半導体材料の領域内に第１の主面に隣接させて形成することであって、ピクセル構造は、複数のドープ領域及び複数の導電構造を含む、ことと、その後に、第１の主面から第２の主面へと延在する導電トレンチ構造を形成することであって、導電トレンチ構造は、金属材料を含み、導電トレンチ構造は、半導体材料の領域の第１の主面に近接する第１の面と、半導体材料の領域の第２の主面に隣接している第２の面とを有する、ことと、導電トレンチ構造の第１の面に電気的に結合された第１のコンタクト構造を形成することと、導電トレンチ構造の第２の面に電気的に結合された第２のコンタクト構造を形成することと、を含み、第２の主面は、入射光を受光するように構成されていることもまた認識されるであろう。
更なる実施形態では、半導体材料の領域を提供することは、半導体材料の領域の第２の主面に隣接させて誘電体領域を提供することと、誘電体領域に隣接させて第１の半導体層を提供することと、第１の半導体層に隣接させて第２の半導体層を提供することと、を含み、第１の半導体層は、第２の半導体層より高いドーパント濃度を有し、本方法は、複数のピクセルを覆う第２の主面の第１の部分から誘電体領域の一部を除去し、第２の主面の第２の部分上に誘電体領域の別の部分を残すことと、反射防止コーティングを、少なくとも第２の主面の第１の部分を覆って提供することと、を更に含む。
尚更なる実施形態では、半導体基板を提供することは、第１の主面と第２の反対側の主面とを有する第１の半導体基板を提供することと、第１のキャリア基板の第１の主面を覆って第１の半導体層を形成することと、第１の誘電体領域を第１の半導体層に隣接させて形成することと、第２の半導体基板を第１の誘電体領域に取り付けることと、第１の半導体基板の一部を第２の主面から除去して、第１の半導体領域を提供することと、を含む。別の実施形態では、半導体基板を提供することは、第１の主面と第２の対向する主面とを有する第１の半導体基板を提供することと、第１の誘電体領域を第１の半導体基板内に第１の半導体基板の第１の主面に隣接させて提供することと、第１の半導体層を第１の半導体基板の第１の主面に隣接させて提供することと、第２の半導体層を第１の半導体層に隣接させて提供することと、を含み、第１の半導体領域は、第１の半導体層と第２の半導体層とを備える。
当業者であれば、別の実施形態に基づいて、導電トレンチ構造を形成することは、半導体材料の領域を通って延在するトレンチを形成することと、トレンチの少なくとも側壁面を裏打ちする誘電体層を形成することと、導電材料を第２の誘電体層に隣接させて提供することと、導電材料を平らにすることと、を含むこともまた認識されるであろう。
上記全てを考慮すると、新規なＢＳＩ画像センサ構造及びＢＳＩ画像センサ構造を形成する方法を説明したことは明らかである。他の機構の中でも、半導体材料の領域における２つの主面間の電気的伝達を容易にする金属材料を含む導電トレンチ構造が含まれる。主面は、入射光を受光するように構成されており、反対側の材料面上のピクセル構造は、入射光を蓄積電荷の形態で受光かつ伝送するように構成されている。導電トレンチ構造は、ピクセル構造と他のコンポーネント、例えば、他の半導体デバイス又は制御回路との間の電気的伝達を容易にする。中でも、導電トレンチ構造中の金属材料は、電気抵抗を低下させることにより、画像センサデバイスの性能を改善する。また、本方法は、欠陥を減少させた画像センサを生産することにより、暗電流の影響を低減させる。更に、導電トレンチ構造は、隣接するピクセル間の改善された分離を提供することにより、クロストーク及び他の形式の干渉を低減させる。
本発明の主題は、特定の好ましい実施形態及び例示となる実施形態により説明されているが、前述の図面及びその説明は、本主題の典型的な実施形態を示しているにすぎず、その範囲を限定するものとしてみなされるべきではない。多くの代替手段及び変形例が当業者に明らかであろうことは明白である。
特許請求の範囲が以下で反映しているように、発明の態様は、前述で開示された単独の実施形態の全ての特徴よりも少ない特徴にある場合がある。このため、以下に表現されている特許請求の範囲は、この図面の詳細な説明内に明確に組み込まれており、各請求項は、本発明の別々の実施形態として互いに独立している。更に、本明細書に記載された一部の実施形態は、他の実施形態に含まれる他の特徴をいくらか含むが、当業者には理解されるように、種々の実施形態の特徴の組み合わせは、本発明の範囲内であることを意味し、かつ種々の実施形態を形成することを意味する。

Claims (5)

  1. 画像センサデバイスを形成する方法であって、
    第１の主面と反対側の第２の主面とを備える半導体基板であって、前記第１の主面に隣接して配置された第１の誘電体領域と、前記第１の誘電体領域に隣接して配置された第１の半導体領域とを更に備える半導体基板を提供することと、
    複数のドープ領域を前記第１の半導体領域内に形成することと、
    前記第１の半導体領域上に、前記複数のドープ領域の少なくとも一部に隣接する複数の導電構造であって、前記複数のドープ領域及び前記複数の導電構造はピクセル構造として構成された、複数の導電構造を形成することと、
    その後、前記第１の半導体領域を通って前記第１の誘電体領域へと延在するトレンチを形成することと、
    前記トレンチ内の導電材料であって、前記導電材料は前記第１の半導体領域から電気的に分離され、前記導電材料は金属を含み、前記トレンチ及び前記導電材料は導電トレンチ構造として構成された、導電材料を提供することと、
    前記第１の半導体領域を覆う絶縁配線構造であって、前記トレンチ内の前記導電材料に電気的に結合された絶縁配線構造を形成することと、
    前記半導体基板を除去し、前記第１の半導体領域に隣接する場所に前記第１の誘電体領域の少なくとも一部を残すことと、
    前記第１の誘電体領域上に、前記トレンチ内の前記導電材料に電気的に結合された第１の電極を形成することと、を含む、方法。
  2. 前記第１の複数の導電構造及び前記第１の半導体領域の上方に第１の誘電体層を形成することを更に含み、前記トレンチを形成することは、前記第１の誘電体層及び前記第１の半導体領域を通って前記第１の誘電体領域へと延在する前記トレンチを形成することを含み、前記絶縁配線構造を形成することは、
    前記第１の誘電体層内で、前記複数の導電構造及び前記複数のドープ領域に電気的に結合された複数の導電コンタクト構造を形成することと、
    前記第１の誘電体層に隣接した第１の導電配線構造であって、前記第１のトレンチ内の前記導電材料及び前記複数の導電コンタクト構造の少なくとも一部に電気的に結合された第１の導電配線構造を形成することと、
    前記第１の導電配線構造及び前記第１の誘電体層を覆う第２の誘電体層を形成することと、
    前記第２の誘電体層を覆う上部導電構造であって、前記第１の導電配線構造に電気的に結合された上部導電構造を形成することと、
    前記上部導電構造を覆う第３の誘電体層を形成することと、
    アラインメント機構として前記導電トレンチ構造を使用して、前記上部導電構造の少なくとも一部を露出させる開口を形成することと、
    前記第３の誘電体層を覆う第４の誘電体層であって、実質的に平らな外面を備える第４の誘電体層を形成することと、を含む、請求項１に記載の方法。
  3. 前記半導体基板を除去する前に、キャリア基板を前記絶縁配線構造の外面に取り付けることと、
    前記第１の誘電体領域の一部を除去することにより、前記第１の半導体領域の一部を露出させ、前記第１の半導体領域の別の部分に隣接する場所に前記第１の誘電体領域の別の部分を残すことと、
    前記複数のドープ領域を覆う反射防止コーティング層を提供することと、
    前記第１の電極の一部を露出させることと、を更に含む、請求項１に記載の方法。
  4. 裏面照射画像センサデバイスを形成する方法であって、
    第１の主面と反対側の第２の主面とを備える半導体基板であって、前記半導体基板は、前記第１の主面に隣接して配置された第１の誘電体領域と、前記第１の誘電体領域に隣接して配置された第１の半導体領域とを更に備え、前記第１の半導体領域は、前記第１の誘電体領域から離れた第１の面を備える、半導体基板を提供することと、
    複数のドープ領域を前記第１の半導体領域内に前記第１の面に隣接して形成することと、
    前記第１の面に隣接し、かつ前記複数のドープ領域の少なくとも一部に隣接する複数の導電ゲート構造であって、前記複数のドープ領域及び前記複数の導電ゲートは、ピクセル構造を備える、複数の導電ゲート構造を形成することと、
    その後、前記第１の半導体領域を通って前記第１の誘電体領域へと延在する導電トレンチ構造であって、前記導電トレンチ構造は、前記第１の半導体領域から電気的に分離された導電材料を含み、前記導電材料は金属を含む、導電トレンチ構造を形成することと、
    前記第１の誘電体層を覆う絶縁配線構造であって、前記トレンチ内の前記導電材料の第１の面に電気的に結合された絶縁配線構造を形成することと、
    キャリア基板を前記絶縁配線構造の外面に取り付けることと、
    前記半導体基板を除去し、前記第１の半導体領域に隣接する場所に前記第１の誘電体領域の少なくとも一部を残すことと、
    前記第１の誘電体領域に隣接し、かつ前記トレンチ内の前記導電材料の第２の面に電気的に結合された第１の電極を形成することと、を含む、方法。
  5. 前記第１の複数の導電ゲート構造及び前記第１の半導体領域の前記第１の面の上方に第１の誘電体層を形成することを更に含み、前記導電トレンチ構造を形成することは、
    前記第１の誘電体層及び前記第１の半導体領域を通って前記第１の誘電体領域へと延在するトレンチを形成することと、
    前記トレンチの少なくとも側壁面を裏打ちする第２の誘電体層を提供することと、
    前記第２の誘電体層に隣接する前記導電材料を提供することと、
    前記導電材料を平らにすることと、を含む、請求項４に記載の方法。
JP2016189705A 2015-09-29 2016-09-28 半導体画像センサデバイス及び構造を形成する方法 Pending JP2017108109A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/869,490 2015-09-29
US14/869,490 US9570494B1 (en) 2015-09-29 2015-09-29 Method for forming a semiconductor image sensor device

Publications (1)

Publication Number Publication Date
JP2017108109A true JP2017108109A (ja) 2017-06-15

Family

ID=57965101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016189705A Pending JP2017108109A (ja) 2015-09-29 2016-09-28 半導体画像センサデバイス及び構造を形成する方法

Country Status (4)

Country Link
US (2) US9570494B1 (ja)
JP (1) JP2017108109A (ja)
CN (1) CN106558595A (ja)
TW (1) TWI689065B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3037720A1 (fr) 2015-06-19 2016-12-23 St Microelectronics Crolles 2 Sas Composant electronique et son procede de fabrication
JP2017224741A (ja) * 2016-06-16 2017-12-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2018000357A1 (en) * 2016-06-30 2018-01-04 Texas Instruments Incorporated Power mosfet with metal filled deep sinker contact for csp
CN108630713B (zh) 2017-03-17 2020-11-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109326618B (zh) * 2017-07-31 2024-03-01 松下知识产权经营株式会社 摄像装置
US10559520B2 (en) * 2017-09-29 2020-02-11 Qualcomm Incorporated Bulk layer transfer processing with backside silicidation
FR3077927B1 (fr) * 2018-02-13 2023-02-10 St Microelectronics Crolles 2 Sas Capteur d'images a eclairement par la face arriere
US11348955B2 (en) * 2018-06-05 2022-05-31 Brillnics Singapore Pte. Ltd. Pixel structure for image sensors
US10600894B2 (en) * 2018-07-03 2020-03-24 Qualcomm Incorporated Bipolar junction transistor and method of fabricating the same
TWI814902B (zh) * 2018-09-21 2023-09-11 日商索尼半導體解決方案公司 攝像裝置
CN109246370B (zh) * 2018-11-19 2021-04-27 德淮半导体有限公司 图像传感器、其制作方法和操作方法以及成像装置
US11581273B2 (en) * 2019-12-26 2023-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011524633A (ja) * 2008-06-11 2011-09-01 クロステック・キャピタル，リミテッド・ライアビリティ・カンパニー 背面照射型イメージセンサ及びその製造方法
US20120252154A1 (en) * 2007-12-05 2012-10-04 Intellectual Ventures Ii Llc Backside illuminated image sensor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023081A (en) * 1997-11-14 2000-02-08 Motorola, Inc. Semiconductor image sensor
US7973380B2 (en) 2005-11-23 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for providing metal extension in backside illuminated sensor for wafer level testing
US8889455B2 (en) * 2009-12-08 2014-11-18 Zena Technologies, Inc. Manufacturing nanowire photo-detector grown on a back-side illuminated image sensor
US20100327391A1 (en) * 2009-06-26 2010-12-30 Mccarten John P Back-illuminated image sensor with electrically biased frontside and backside
US8405751B2 (en) * 2009-08-03 2013-03-26 International Business Machines Corporation Image sensor pixel structure employing a shared floating diffusion
KR101389790B1 (ko) * 2012-05-24 2014-04-29 한양대학교 산학협력단 이미지 센서 및 그 구동 방법
KR101934864B1 (ko) * 2012-05-30 2019-03-18 삼성전자주식회사 관통 실리콘 비아 구조물 및 그 제조 방법, 이를 포함하는 이미지 센서 및 그 제조 방법
JP2014022402A (ja) 2012-07-12 2014-02-03 Toshiba Corp 固体撮像装置
TWI595636B (zh) * 2012-11-29 2017-08-11 聯華電子股份有限公司 影像感測器及其製程
US9356061B2 (en) * 2013-08-05 2016-05-31 Apple Inc. Image sensor with buried light shield and vertical gate
KR102174650B1 (ko) * 2013-10-31 2020-11-05 삼성전자주식회사 이미지 센서

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120252154A1 (en) * 2007-12-05 2012-10-04 Intellectual Ventures Ii Llc Backside illuminated image sensor
JP2011524633A (ja) * 2008-06-11 2011-09-01 クロステック・キャピタル，リミテッド・ライアビリティ・カンパニー 背面照射型イメージセンサ及びその製造方法

Also Published As

Publication number Publication date
CN106558595A (zh) 2017-04-05
TWI689065B (zh) 2020-03-21
US20170092669A1 (en) 2017-03-30
US9711556B2 (en) 2017-07-18
US9570494B1 (en) 2017-02-14
TW201724412A (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
JP2017108109A (ja) 半導体画像センサデバイス及び構造を形成する方法
KR102192867B1 (ko) 핀형 포토다이오드 이미지 센서에 대한 후방 측 깊은 트렌치 격리(bdti) 구조물
CN109427832B (zh) 影像感应器集成芯片
US20210391364A1 (en) Photoelectric conversion apparatus, camera, and moving body
US8390089B2 (en) Image sensor with deep trench isolation structure
US11791360B2 (en) Photoelectric conversion apparatus and camera
TWI299565B (en) An image sensing device and fabrication thereof
JP5306123B2 (ja) 裏面照射型固体撮像装置
US20080157141A1 (en) Cmos device and method of manufacturing the same
US20210151479A1 (en) Semiconductor device with a radiation sensing region and method for forming the same
TWI599026B (zh) 製造多晶圓影像感測器之方法
US8258558B2 (en) Image sensor and method of manufacturing the same
TWI390721B (zh) 具有延伸穿過基板之接觸栓的成像器以及成像器製造方法
KR102418456B1 (ko) 반도체 장치의 제조 방법
KR20110079323A (ko) 이미지 센서 및 그 제조방법
TW200913242A (en) Image sensor and method for manufacturing the same
CN105826331A (zh) 采用背照式深沟槽隔离的背照式图像传感器的制作方法
TWI717795B (zh) 影像感測器及其形成方法
TW201005933A (en) Image sensor and method for manufacturing the same
TW201013914A (en) Image sensor and manufacturing method of image sensor
JP7059336B2 (ja) 光電変換装置およびカメラ
KR20060077244A (ko) 씨모스 이미지 센서 및 그의 제조 방법
KR20110018596A (ko) Ｂｓｉ 이미지 센서 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210720

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220301