JP3221397B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3221397B2
JP3221397B2 JP14012798A JP14012798A JP3221397B2 JP 3221397 B2 JP3221397 B2 JP 3221397B2 JP 14012798 A JP14012798 A JP 14012798A JP 14012798 A JP14012798 A JP 14012798A JP 3221397 B2 JP3221397 B2 JP 3221397B2
Authority
JP
Japan
Prior art keywords
film
titanium nitride
aluminum
nitride film
based metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14012798A
Other languages
English (en)
Other versions
JPH11340323A (ja
Inventor
邦宏 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14012798A priority Critical patent/JP3221397B2/ja
Publication of JPH11340323A publication Critical patent/JPH11340323A/ja
Application granted granted Critical
Publication of JP3221397B2 publication Critical patent/JP3221397B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に係り、詳しくは、アルミニウム系金属膜の配線
を有する半導体装置の製造方法に関する。
【0002】
【従来の技術】半導体装置の代表として知られているメ
モリやマイクロプロセッサ等のLSI(大規模集積回
路)では、集積度の向上につれて素子寸法の微細化が著
しくなってきている。これに伴って、各素子に接続され
る配線も微細化に向かっており、必然的に高密度配線が
要求されるようになっているので、配線としては多層配
線が主流になっている。このような多層配線を形成する
には、予め形成した下層配線を絶縁膜で覆った状態で同
絶縁膜にコンタクトホール、スルーホール等の接続孔を
形成した後に、同接続孔を含む絶縁膜上に上層配線を形
成することが行われる。この場合、同接続孔の径寸法も
微細化されてきている。
【0003】そのような多層配線を形成する場合の配線
材料としては、従来から、導電性に優れ、かつ形成が容
易なアルミニウム(Al)又はこれにシリコン等の他の
導電材料を微小量含ませたアルミニウム系材料(以下、
これらをアルミニウム系金属膜と称する)が、広く用い
られている。
【0004】ところで、同アルミニウム系金属膜を浅い
半導体領域に直接に接続した場合、同アルミニウム系金
属膜が半導体材料と反応してアロイが形成されて、この
アロイが同半導体領域を突き抜けるという、アルミニウ
ムアロイスパイク現象が生ずる。このため、同アルミニ
ウム系金属膜を、直接に半導体領域に接続するのを避け
て、バリアメタルを介して接続することが行われてい
る。同バリアメタルとしては、窒化チタン膜が最も優れ
た材料として用いられている。
【0005】例えば特開平2−133923号公報に
は、アルミニウム系金属膜をバリアメタルを介して半導
体領域に接続して配線を形成する半導体装置の製造方法
が開示されている。以下、図13乃至図15を参照し
て、同製造方法を工程順に説明する。まず、図13に示
すように、シリコン基板51上に酸化シリコン(SiO
)膜等からなる絶縁膜52を形成し、同絶縁膜52の
一部にコンタクトホール53を形成する。
【0006】次に、図14示すように、スパッタ法によ
り、コンタクトホール53を含む絶縁膜52の全面に、
バリアメタルとしての窒化チタン(TiN)膜54を形
成する。次に、図15に示すように、アルミニウム系金
属膜の形成に先立って、スパッタ法により、同窒化チタ
ン膜54上にチタン(Ti)膜55を形成する。このチ
タン膜55は、同アルミニウム系金属膜の形成時にこれ
がコンタクトホール53に埋め込まれる埋設性を向上さ
せること等を目的として形成する。続いて、バイアスス
パッタ法により同チタン膜55上にアルミニウム系金属
膜56を形成する。 以下、窒化チタン膜54、チタン
膜55及びアルミニウム系金属膜56を所望の形状にパ
ターニングすることにより、配線が形成される。
【0007】
【発明が解決しようとする課題】しかしながら、上記公
報記載の従来方法では、スパッタ法により形成するバリ
アメタルとしての窒化チタン膜の結晶配向性が乱れ易い
ので、この影響を受けてアルミニウム系金属膜の品質が
低下する、という問題がある。すなわち、スパッタ法は
物理的な薄膜形成方法として各種の薄膜を形成する場合
に広範囲に適用されているが、窒化チタン膜のような高
融点金属膜を形成する場合には、同金属膜の結晶配向性
が乱れ易いという傾向がある。このため、同窒化チタン
膜上に形成されるチタン膜の結晶配向性も乱れ、結果と
して窒化チタン膜の結晶配向性が乱れの影響を受けてア
ルミニウム系金属膜の結晶配向性も乱れるようになる。
これはアルミニウム系金属膜の結晶配向性のずれとなっ
て発生し、アルミニウム系金属膜の最も望ましい結晶配
向性である(111)面から微少だけずれてくるように
なる。
【0008】このようにアルミニウム系金属膜の結晶配
向性が乱れてくると、同アルミニウム系金属膜の表面形
態が劣化してくるだけでなく、同アルミニウム系金属膜
のコンタクトホールへの埋設性が低下してくるようにな
るので、優れた品質の配線を形成するのが困難になるた
め、半導体装置の信頼性が低下してくる。
【0009】この発明は、上述の事情に鑑みてなされた
もので、バリアメタルを介してアルミニウム系金属膜か
らなる配線を形成する場合、同アルミニウム系金属膜の
表面形態及び接続孔への埋設性を改善して、優れた品質
の配線を形成できるようにした半導体装置の製造方法を
提供することを目的としている。
【0010】
【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、半導体基板上に予め形成し
た下層配線を絶縁膜で覆った後、該絶縁膜に前記下層配
線を露出するように接続孔を形成し、該接続孔を含む前
記絶縁膜上に窒化チタン膜を介してアルミニウム系金属
膜から成る上層配線を形成する半導体装置の製造方法で
あって、前記半導体基板上に前記下層配線を覆うように
前記絶縁膜を形成した後、該絶縁膜に前記下層配線を露
出するように接続孔を形成する接続孔形成工程と、前記
接続孔を含む前記絶縁膜の全面に窒化チタン膜をスパッ
タ法により形成する窒化チタン膜形成工程と、前記窒化
チタン膜の表面を非晶質化する窒化チタン膜非晶質化工
程と、前記非晶質化された窒化チタン膜上にチタン膜を
スパッタ法により形成するチタン膜形成工程と、前記チ
タン膜上にアルミニウム系金属膜をスパッタ法により形
成するアルミニウム系金属膜形成工程と、 前記窒化チ
タン膜、前記チタン膜及び前記アルミニウム系金属膜を
所望の形状にパターニングして、前記アルミニウム系金
属膜から成る上層配線を形成する上層配線形成工程とを
含むことを特徴としている。
【0011】また、請求項2記載の発明は、請求項1記
載の半導体装置の製造方法に係り、上記窒化チタン膜非
晶質化工程を、上記窒化チタン膜を非酸化性雰囲気中で
プラズマ処理することで実施することを特徴としてい
る。
【0012】また、請求項3記載の発明は、請求項1記
載の半導体装置の製造方法に係り、上記窒化チタン膜非
晶質化工程を、上記窒化チタン膜に不活性元素をイオン
注入することで実施することを特徴としている。
【0013】
【0014】
【0015】
【0016】
【0017】
【0018】
【0019】
【0020】
【発明の実施の形態】前提 この発明の実施の形態の説明に先立ち、この発明の原理
について説明する。この発明の発明者は、実験の結果、
スパッタ法によりバリアメタルとしての窒化チタン膜を
形成した後に、プラズマ処理により同窒化チタン膜の表
面を非晶質化すると、この後にチタン膜を介してアルミ
ニウム系金属膜を形成しても、同アルミニウム系金属膜
は窒化チタン膜の結晶配向性が乱れの影響を受けないこ
とを発見した。以下、その実験について説明する。
【0021】実験結果 1 一部にコンタクトホールを有する絶縁膜を形成したシリ
コン基板を用意して、スパッタ法により膜厚が略50n
mの窒化チタン膜を形成した後、同シリコン基板を、窒
素雰囲気中で、基板温度が略300℃、プラズマパワー
が略300W及び処理時間が略30分、の条件の基でプ
ラズマ処理を施して、窒化チタン膜の表面を非晶質化し
た。次に、プラズマ処理を施したシリコン基板と、プラ
ズマ処理を施さなかったシリコン基板との2種類の基板
を用意して、各々にスパッタ法により、同窒化チタン膜
上に膜厚が略40nmのチタン膜を形成した。次に、2
種類の基板をX線回折測定を行って、各々の結晶性を評
価した。
【0022】図8は同X線回折測定により得られたX線
回折パターンを示すもので、縦軸は回折強度、横軸はス
キャン角度である。同図で、aはプラズマ処理有のパタ
ーン、bはプラズマ処理無のパターンを示している。ま
た、図9は図8の主要部の拡大図である。
【0023】図8及び図9から明らかなように、プラズ
マ処理の有無に無関係に窒化チタン膜は、矢印P1、P
2及び矢印P3、P4で示すように、(111)面及び
(200)面に微弱な回折ピークを示しているのが認め
られる。このことは、窒化チタン膜が特定の面方位に配
向しておらず、様々な結晶面が現れていることを示して
いる。すなわち、プラズマ処理により影響を受けること
なく、結晶配向性が乱れ易いという傾向があることを意
味している。
【0024】一方、窒化チタン膜上に形成されたチタン
膜は、P5及びP6で示すように、ラズマ処理の有無に
無関係に(002)面に回折ピークを示しているのが認
められるが、その強度は、プラズマ処理有の方がプラズ
マ処理無しのものよりも、略10倍大きくなっているの
が認められる。このことは、チタン膜の結晶配向性は窒
化チタン膜とは逆に、プラズマ処理の影響を受けて、
(002)面方位に強く配向していることを意味してい
る。
【0025】実験結果 2 実験結果1で得られた2種類の基板を用いて、各々に基
板温度が略450℃の条件の基でスパッタ法により、チ
タン膜上に膜厚が略700nmのアルミニウム系金属膜
(0.5W(Weight)%の銅(Cu)を含有したもの)
を形成した。次に、2種類の基板をX線回折測定を行っ
て、各々の結晶性を評価した。
【0026】図10は同X線回折測定により得られたX
線回折パターンを示し、aはプラズマ処理有のパター
ン、bはプラズマ処理無のパターンを示している。ま
た、図11は図10の主要部の拡大図である。また、図
12はアルミニウム系金属膜の(111)面のロッキン
グカーブを示している。
【0027】図10及び図11から明らかなように、チ
タン膜上に形成されたアルミニウム系金属膜は、P7及
びP8で示すように、プラズマ処理の有無に無関係に
(111)面に回折ピークを示しているのが認められる
が、その強度は、プラズマ処理有の方がプラズマ処理無
しのものよりも、略10倍大きくなっているのが認めら
れる。このことは、アルミニウム系金属膜の結晶配向性
は、プラズマ処理の影響を受けて、(111)面方位に
強く配向していることを意味している。これは、図12
からも裏付けられる。
【0028】図12は、プラズマ処理無の場合のパター
ンbは、ロッキングカーブのスペクトルの幅が広くなっ
ていることを示しており、これはアルミニウム系金属膜
の結晶配向性である(111)面が、様々な面方向に微
少角ずれたものが多数存在していることを示している。
一方、プラズマ処理有の場合のパターンaは、ロッキン
グカーブのスペクトルの幅が狭くなっていることを示し
ており、これはアルミニウム系金属膜が(111)面か
ら様々な面方向にずれることがないことを示している。
【0029】実験結果 3 実験結果2で得られた2種類の基板を用いて、アルミニ
ウム系金属膜の光反射率の測定を行った。この結果、プ
ラズマ処理有の場合は、略85%の光反射率が得られ
た。一方、プラズマ処理無の場合は、略32%の光反射
率した得られなかった。前者の場合の方が優れた結果が
得られるのは、アルミニウム系金属膜の表面形態が改善
されているためと考えられる。
【0030】以上述べた実験結果1乃至3から明らかな
ように、バリアメタルとしての窒化チタン膜の形成後
に、基板をプラズマ処理することにより、これ以後形成
する配線材料としてのアルミニウム系金属膜の品質の低
下を防止することができる。
【0031】以下、上述の原理を基に、図面を参照し
て、この発明の実施の形態について説明する。説明は、
実施例を用いて具体的に行う。 ◇第1実施例 図1は、この発明の第1実施例である半導体装置の製造
方法により製造された半導体装置の構成を示す断面図、
また、図2乃至図6は、同半導体装置の製造方法を工程
順に示す工程図である。同半導体装置は、図1に示すよ
うに、予めトランジスタ等の必要な素子領域が形成され
た、例えばシリコン単結晶からなる半導体基板1上に酸
化シリコン膜等からなる絶縁膜2が形成され、同絶縁膜
2上には第1配線(下層配線)3が形成されている。同
第1配線3及び絶縁膜2は上記酸化シリコン膜等からな
る膜厚が略1.8μmの層間絶縁膜4で覆われ、同層間
絶縁膜4の一部には第1配線3を露出するコンタクトホ
ール5が形成されている。同コンタクトホール5を含む
層間絶縁膜4上には第1配線3に接続する第2配線(上
層配線)6が形成されている。
【0032】第1配線3は、膜厚が略30nmのチタン
膜7、膜厚が略100nmの窒化チタン膜8、膜厚が略
450nmのアルミニウム系金属膜9、膜厚が略25n
mのチタン膜10及び膜厚が略50nmの窒化チタン膜
11が、スパッタ法により順次に形成されて積層されて
いる。
【0033】第2配線6は、膜厚が略50nmの窒化チ
タン膜12、膜厚が略40nmのチタン膜14、膜厚が
略450nmのアルミニウム系金属膜15及び膜厚が略
30nmチタン膜16が、スパッタ法により順次に形成
されて積層されている。
【0034】ここで、窒化チタン膜12の表面には、後
述する方法で、窒化チタン膜12が非晶質化処理され
て、膜厚略10nmの非晶質化膜13となっている。こ
の非晶質化膜13は、スパッタ法により形成された窒化
チタン膜12の結晶配向性の乱れの影響が、アルミニウ
ム系金属膜15に及ばないようにするために形成されて
いる。なお、チタン膜14は、アスペクト比の小さいコ
ンタクトホール5の場合には、アルミニウム系金属膜1
5の埋設が容易となるので、必ずしも必要ではない。ま
た、第2配線を6の最上膜である窒化チタン膜16は、
フォトリソグラフィ処理時においての光の不要な散乱を
防止するために用いられており、必ずしも必要ではな
い。
【0035】また、第1配線3と第2配線6とは、同一
金属膜である窒化チタン膜11と窒化チタン膜12とが
直接に接続されているので、低抵抗で信頼性の高い接続
が得られる。 また、第1配線3のチタン膜10は、ア
ルミニウム系金属膜9の上に窒化チタン膜11を形成す
るときに同アルミニウム系金属膜9の表面が窒化され
て、高抵抗化されるのを防止している。
【0036】次に、図2乃至図6を参照して、この例の
半導体装置の製造方法について工程順に説明する。ま
ず、図2に示すように、表面に酸化シリコン膜等からな
る絶縁膜2が形成され、同絶縁膜2上に第1配線3が形
成されて、同第1配線3及び絶縁膜2が上記酸化シリコ
ン膜等からなる層間絶縁膜4で覆われたシリコン単結晶
からなる半導体基板1を用いて、ドライエッチングによ
り同層間絶縁膜4の一部に第1配線3を露出するコンタ
クトホール5を形成する。
【0037】ここで、第1配線3は、層間絶縁膜4を形
成する前に、絶縁膜2の全面に膜厚が略30nmのチタ
ン膜7、膜厚が略100nmの窒化チタン膜8、膜厚が
略450nmのアルミニウム系金属膜9、膜厚が略25
nmのチタン膜10及び膜厚が略50nmの窒化チタン
膜11を、スパッタ法により順次に形成して積層した
後、この積層膜をドライエッチングにより所望の形状に
パターニングして形成する。次に、高密度プラズマCV
D(Chemical Vapor Deposition)法により、同第1配線
3及び絶縁膜2を覆うように酸化シリコン膜等からなる
膜厚が略1.8μmの層間絶縁膜4を形成した後、CM
P(Chemical Mechnical Polishing)法により、同層間
絶縁膜4を平坦化してコンタクトホール5の形成に備え
る。
【0038】次に、図3に示すように、予め第1配線3
の最上膜である窒化チタン膜11をアルミニウム逆スパ
ッタ法により略10nmエッチングして一部の膜厚のみ
除去した後、スパッタ法により、コンタクトホール5を
含む層間絶縁膜4全面に膜厚が略50nmの窒化チタン
膜12を形成する。
【0039】次に、図4に示すように、半導体基板1
を、窒素雰囲気下で、基板温度略300℃、プラズマパ
ワー略300W及び処理時間が略30分の条件で、プラ
ズマ処理を施して、窒化チタン膜11の表面に膜厚が略
10nmの非晶質化膜13を形成する。このプラズマ処
理は、前述した実験で行った条件を適用して行う。
【0040】次に、図5に示すように、スパッタ法によ
り、非晶質化膜13上に膜厚が略40nmのチタン膜1
4を形成する。同チタン膜14は後述のアルミニウム系
金属膜15のコンタクトホール5への埋設性を向上させ
るために形成する。次に、図6に示すように、スパッタ
法により、半導体基板1を略450℃に加熱した条件
で、チタン膜14上に膜厚が略450nmのアルミニウ
ム系金属膜15を形成する。同アルミニウム系金属膜1
5の形成は、上記チタン膜14の埋設性を向上させると
いう働きを損なわせないように、同チタン膜14が酸化
されるの防止するために、真空雰囲気を維持したままで
行うことが望ましい。また、同チタン膜14は、アスペ
クト比の小さいコンタクトホール5の場合には、アルミ
ニウム系金属膜15の埋設が容易となるので、必ずしも
必要ではない。次に、同アルミニウム系金属膜15上に
窒化チタン膜16を形成した後、フォトリソグラフィ技
術を利用してドライエッチングにより所望の形状にパタ
ーニングすることにより、図1に示したような第2配線
6を有する半導体装置が製造される。
【0041】このように、この例の構成によれば、バリ
アメタルとしての窒化チタン膜12を介してアルミニウ
ム系金属膜15を形成する場合、スパッタ法により窒化
チタン膜12を形成した後、同窒化チタン膜12の表面
にプラズマ処理により非晶質化膜13を形成するので、
同非晶質化膜13の作用により窒化チタン膜12の結晶
配向性が乱れがあっても、その影響を受けることなくア
ルミニウム系金属膜12の表面形態の改善及びコンタク
トホール5への埋設性を改善できる。したがって、品質
に優れたアルミニウム系金属膜を形成することができる
ので、半導体装置の信頼性を改善することができる。
【0042】◇第2実施例 図7は、この発明の第2実施例である半導体装置の製造
方法の主要工程を示す工程図である。この第2実施例の
同半導体装置の製造方法が、第1実施例のそれと大きく
異なるところは、バリアメタルとしての窒化チタン膜を
スパッタ法により形成した後に、同窒化チタン膜の表面
に非晶質化膜を形成する手段として、イオン打ち込み法
を用いるようにした点である。すなわち、図3で示した
ように、スパッタ法により、コンタクトホール5を含む
層間絶縁膜4全面に膜厚が略50nmの窒化チタン膜1
2を形成した後、図7に示すように、窒素イオンを用い
て、5Kevのエネルギーで、1×1015/cm2のド
ーズ量で同イオンを窒化チタン膜12の表面にイオン打
ち込みして、非晶質化膜17を形成する。
【0043】この後、図5以降と略同様な工程を辿れ
ば、図1に示したと略同様な構成の半導体装置を得るこ
とができる。それゆえ、図7において、図3及び図4の
構成部分と対応する各部には、同一の番号を付してその
説明を省略する。
【0044】このように、この例の構成によっても、窒
化チタン膜の表面に非晶質化膜を形成できるので、第1
実施例て述べたと略同様の効果を得ることができる。
【0045】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更などがあってもこの発明に含まれる。例えば、バリア
メタルとしては、窒化チタン膜に限らず、窒化タングス
テン膜、窒化タンタル膜又は窒化シルコニウム膜、ある
いはこれらの混成膜、多層膜等を用いることができる。
【0046】また、非晶質化膜を形成するためのプラズ
マ処理は、窒素雰囲気に限らず、窒素を含んだアンモニ
ア、あるいはアルゴン等の不活性雰囲気を用いてもよ
く、非酸化性雰囲気ならば特に制限されない。また、非
晶質化膜を形成するためのイオン打ち込みは、窒素に限
らず、アルゴン等の不活性元素を用いることもできる。
この場合、アルゴン打ち込みに例をあげると、10Ke
vのエネルギーで、2×1014/cmの2ドーズ量の条
件でイオン打ち込みを行う。
【0047】また、配線材料としては、アルミニウム系
金属膜に代えて、銅系金属膜を用いる場合にも適用する
ことができる。また、絶縁膜及び層間絶縁膜としては、
酸化シリコン膜に限らず、BSG(Boro Silicate Glas
s)膜、PSG(Phospho Silicate Glass)膜、BPSG(B
oro-Phospho Silicate Glass)膜等を用いることができ
る。
【0048】
【発明の効果】以上説明したように、この発明の半導体
装置の製造方法によれば、窒化チタン膜から成るバリア
メタルを介してアルミニウム系金属膜から成る上層配線
を形成する場合、スパッタ法により窒化チタン膜を形成
した後、窒化チタン膜の表面に非晶質化膜を形成するの
で、非晶質化膜の作用により窒化チタン膜の結晶配向性
に乱れがあっても、その影響を受けることなくアルミニ
ウム系金属膜の表面形態の改善及び接続孔への埋設性を
改善することができる。したがって、品質に優れたアル
ミニウム系金属膜を形成することができるので、半導体
装置の信頼性を改善することができる。
【図面の簡単な説明】
【図1】この発明の第1実施例である半導体装置の製造
方法により製造された半導体装置の構成を示す断面図で
ある。
【図2】同半導体装置の製造方法を工程順に示す工程図
である。
【図3】同半導体装置の製造方法を工程順に示す工程図
である。
【図4】同半導体装置の製造方法を工程順に示す工程図
である。
【図5】同半導体装置の製造方法を工程順に示す工程図
である。
【図6】同半導体装置の製造方法を工程順に示す工程図
である。
【図7】この発明の第2実施例である半導体装置の製造
方法の主要工程を示す工程図である。
【図8】この発明の原理を説明するためのX線回折測定
により得られたX線回折パターンを示す図である。
【図9】図8の主要部の拡大図である。
【図10】この発明の原理を説明するためのX線回折測
定により得られたX線回折パターンを示す図である。
【図11】図10の主要部の拡大図である。
【図12】この発明の原理を説明するためのX線回折測
定により得られたロッキングカーブを示す図である。
【図13】従来の半導体装置の製造方法を工程順に示す
工程図である。
【図14】従来の半導体装置の製造方法を工程順に示す
工程図である。
【図15】従来の半導体装置の製造方法を工程順に示す
工程図である。
【符号の説明】 1 半導体基板 2 絶縁膜 3 第1配線 4 層間絶縁膜 5 コンタクトホール 6 第2配線 7、10、14 チタン膜 8、11、12、16 窒化チタン膜 9 アルミニウム系金属膜 13、17 非晶質化膜 15 アルミニウム系金属膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 - 21/288 H01L 21/3205 - 21/3213 H01L 21/768

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体基板上に予め形成した下層配線を絶
    縁膜で覆った後、該絶縁膜に前記下層配線を露出するよ
    うに接続孔を形成し、該接続孔を含む前記絶縁膜上に窒
    化チタン膜を介してアルミニウム系金属膜から成る上層
    配線を形成する半導体装置の製造方法であって、 前記半導体基板上に前記下層配線を覆うように前記絶縁
    膜を形成した後、該絶縁膜に前記下層配線を露出するよ
    うに接続孔を形成する接続孔形成工程と、前記接続孔を
    含む前記絶縁膜の全面に窒化チタン膜をスパッタ法によ
    り形成する窒化チタン膜形成工程と、前記窒化チタン膜
    の表面を非晶質化する窒化チタン膜非晶質化工程と、前
    記非晶質化された窒化チタン膜上にチタン膜をスパッタ
    法により形成するチタン膜形成工程と、前記チタン膜上
    アルミニウム系金属膜をスパッタ法により形成するア
    ルミニウム系金属膜形成工程と、 前記窒化チタン膜
    前記チタン膜及び前記アルミニウム系金属膜を所望の形
    状にパターニングして、前記アルミニウム系金属膜から
    成る上層配線を形成する上層配線形成工程とを含むこと
    を特徴とする半導体装置の製造方法。
  2. 【請求項2】前記窒化チタン膜非晶質化工程を、前記窒
    化チタン膜を非酸化性雰囲気中でプラズマ処理すること
    で実施することを特徴とする請求項1記載の半導体装置
    の製造方法。
  3. 【請求項3】前記窒化チタン膜非晶質化工程を、前記窒
    化チタン膜に不活性元素をイオン注入することで実施す
    ることを特徴とする請求項1記載の半導体装置の製造方
    法。
JP14012798A 1998-05-21 1998-05-21 半導体装置の製造方法 Expired - Fee Related JP3221397B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14012798A JP3221397B2 (ja) 1998-05-21 1998-05-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14012798A JP3221397B2 (ja) 1998-05-21 1998-05-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11340323A JPH11340323A (ja) 1999-12-10
JP3221397B2 true JP3221397B2 (ja) 2001-10-22

Family

ID=15261535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14012798A Expired - Fee Related JP3221397B2 (ja) 1998-05-21 1998-05-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3221397B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348732B1 (en) 2000-11-18 2002-02-19 Advanced Micro Devices, Inc. Amorphized barrier layer for integrated circuit interconnects

Also Published As

Publication number Publication date
JPH11340323A (ja) 1999-12-10

Similar Documents

Publication Publication Date Title
KR100243286B1 (ko) 반도체 장치의 제조방법
KR0169283B1 (ko) 반도체장치 및 그 제조방법
JP2811131B2 (ja) 半導体装置の配線接続構造およびその製造方法
US6436817B2 (en) Method for manufacturing a copper interconnection with an aluminum oxide-conductive layer stack barrier layer in semiconductor memory device
JP3015767B2 (ja) 半導体装置の製造方法及び半導体装置
KR20010109281A (ko) 마이크로일렉트로닉 구조
JPH08274173A (ja) 集積回路の金属化層の間の反応をできるだけ小さくするための拡散障壁体3重層
US6235648B1 (en) Semiconductor device including insulation film and fabrication method thereof
JP3021336B2 (ja) 半導体素子の配線層形成方法
TW518709B (en) Barrier layer for copper metallization in integrated circuit fabrication
US20050070098A1 (en) Pre-anneal of cosi, to prevent formation of amorphous layer between ti-o-n and cosi
JPH088226B2 (ja) 半導体デバイスの製造方法
JPH0922907A (ja) 埋め込み導電層の形成方法
JP3221397B2 (ja) 半導体装置の製造方法
JP3439189B2 (ja) 半導体装置及びその製造方法
US6690084B1 (en) Semiconductor device including insulation film and fabrication method thereof
KR100685902B1 (ko) 반도체 소자의 금속 배선 및 그 제조 방법
US6617240B2 (en) Method of fabricating semiconductor device
US6624073B2 (en) Optimized TaCN thin film diffusion barrier for copper metallization
KR100327092B1 (ko) 반도체 소자의 구리 합금배선 형성방법
JP3998937B2 (ja) 銅金属化プロセスにおけるTaCNバリア層の製造方法
KR100399066B1 (ko) 반도체소자의 알루미늄 합금 박막 제조 방법
JP3322651B2 (ja) 半導体装置の製造方法
US6509265B1 (en) Process for manufacturing a contact barrier
TW522517B (en) Method of forming copper damascene structure on semiconductor substrate

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees