JP2004525257A - ウエハ・バイアスを用いて低温アルファ・タンタル薄膜を得る方法 - Google Patents
ウエハ・バイアスを用いて低温アルファ・タンタル薄膜を得る方法 Download PDFInfo
- Publication number
- JP2004525257A JP2004525257A JP2002564763A JP2002564763A JP2004525257A JP 2004525257 A JP2004525257 A JP 2004525257A JP 2002564763 A JP2002564763 A JP 2002564763A JP 2002564763 A JP2002564763 A JP 2002564763A JP 2004525257 A JP2004525257 A JP 2004525257A
- Authority
- JP
- Japan
- Prior art keywords
- tantalum
- film
- wafer
- depositing
- alpha
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 229910052715 tantalum Inorganic materials 0.000 title claims abstract description 140
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 title claims abstract description 126
- 238000000034 method Methods 0.000 title claims abstract description 70
- 239000010409 thin film Substances 0.000 title description 2
- 238000000151 deposition Methods 0.000 claims abstract description 85
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims abstract description 38
- 230000004888 barrier function Effects 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 229910008482 TiSiN Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 6
- 230000008569 process Effects 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 70
- 239000010410 layer Substances 0.000 description 63
- 235000012431 wafers Nutrition 0.000 description 58
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 30
- 229910052757 nitrogen Inorganic materials 0.000 description 15
- 238000005240 physical vapour deposition Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 238000002441 X-ray diffraction Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011532 electronic conductor Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- MNWRORMXBIWXCI-UHFFFAOYSA-N tetrakis(dimethylamido)titanium Chemical compound CN(C)[Ti](N(C)C)(N(C)C)N(C)C MNWRORMXBIWXCI-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/02—Pretreatment of the material to be coated
- C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/34—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Organic Chemistry (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Metallurgy (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本願に提供されるのは、ウエハ上に窒化タルタル膜を堆積すること、その後、ウエハ・バイアスを用いて窒化タンタル膜を覆ってタンタル膜を堆積することにより、半導体ウエハ上にアルファ−タンタル膜を堆積する方法である。タンタル膜は、堆積されるとき、アルファ相である。また、同様に提供されるのは、Ｃｕバリア及びシード層を半導体ウエハ上に堆積する方法であって、ウエハ上に窒化タンタル層を堆積すること、ウエハ・バイアスを用いて窒化タンタル層を覆ってタンタル層を堆積すること（ここで、結果として生じるタンタルバリア層は、アルファ相である）、その後、アルファ−タンタル・バリア層を覆ってＣｕシード層を堆積することを備える、上記方法である。更に提供されるのは、２つのチャンバ処理を用いて、アルファ−タンタル膜／層を堆積する方法であり、ここで、窒化タンタル及び続いて堆積されたタンタル膜／層は２つの別個のチャンバ（ＩＭＰ又はＳＩＰチャンバ）内で堆積可能である。また、更に提供されるのは、ＰＶＤタンタル膜をＣＶＤ膜上に堆積することにより、アルファ−タンタル膜を堆積する方法である。
Description
【発明の背景】
【０００１】
発明の分野
本発明は、概して、半導体製造分野に関する。更に詳細には、本発明は、ウエハ・バイアスを用いて低温アルファ・タンタル薄膜を得る方法に関する。
【０００２】
関連技術の説明
タンタル（Ｔａ）金属は、２つの結晶相：低抵抗（１２−２０マイクロ−オーム−ｃｍ）のアルファ（体心立方又はｂｃｃ）相；高抵抗（１６０−１７０マイクロ−オーム−ｃｍ）のベータ（正方晶系）相を有する。低抵抗のアルファ相の為、それは、電子または半導体用途の為にはベータ相より好ましい。
【０００３】
この低抵抗相を形成する初期の技術は、１時間以上、６００℃を越える温度でタンタル膜をアニールするか、変形させるためにイオンでＴａ膜を衝突させるかのいずれかであった。これらの技術は、エレクトロニクス用途の為には限定的であるが、これは、４００℃を越える処理温度は、通常、デバイス制作と両立しないからである。また、スパッタされた金属堆積中、そのような基板温度を維持、制御することも困難である。
【０００４】
そのため、従来技術は、半導体制作中、低温でアルファ−タンタル膜を堆積する効果的手段が不足する点で不完全である。特に、従来技術は、ウエハ・バイアスを使用することにより、アルファ−タンタル膜を堆積する効果的手段が不足する点で不完全である。本発明は、当該技術において、長年にわたり、要求され望まれたことを満足するものである。
【発明の概要】
【０００５】
本発明の一態様において、半導体ウエハ上にアルファ−タンタル膜を堆積する方法が提供される。この方法は、ウエハ上に窒化タンタルを堆積するステップ、その後、ウエハ・バイアスを用いて窒化タンタル膜を覆ってタンタル膜を堆積するステップを備える。タンタル膜は、堆積されたとき、アルファ相になっているので、ウエハ上にアルファ−タンタル膜が堆積される。
【０００６】
本発明の他の態様において、Ｃｕバリア及びシード相を半導体ウエハ上に堆積する方法が提供される。この方法は、ウエハ上に窒化タンタル層を堆積するステップ、ウエハ・バイアスを用いて窒化タンタル層を覆ってタンタル層を堆積するステップ、ここで、タンタル層はアルファ相なので、ウエハ上にはアルファ−Ｔａバリア層が堆積される。続いて、Ｃｕシード層は、その後、アルファ−タンタル・バリア層を覆って堆積される。
【０００７】
本発明の更なる態様において、２つのチャンバ処理を用いて、半導体ウエハ上にアルファ−タンタル膜を堆積する方法が提供される。この方法は、窒化タンタル膜を第１チャンバ内のウエハ上に堆積するステップ、窒化タンタル膜で堆積されたウエハを第２チャンバに移送するステップ、第２チャンバ内で窒化タンタル膜を覆ってタンタル膜を堆積するステップを備える。タンタル膜は、堆積されるとき、アルファ相なので、ウエハ上にはアルファ−タンタル膜が堆積される。
【０００８】
また、本発明の更なる他の態様において、２つのチャンバ処理を用いて、Ｃｕバリア及びシード層を半導体ウエハ上に堆積する方法が提供される。この方法は、第１チャンバ内でウエハ上に窒化タンタルを堆積するステップ、窒化タンタルで堆積されたウエハを第２チャンバに移送するステップ、第２チャンバ内で窒化タンタル層を覆ってタンタル層を堆積するステップ、ここで、タンタル層はアルファ相なので、ウエハ上にはアルファ−Ｔａバリア層が堆積され、Ｃｕシード層はアルファ−タンタル・バリア層を覆って堆積される。
【０００９】
また、本発明の更なる別の態様において、半導体ウエハ上にアルファ−タンタル膜を堆積する方法が提供される。この方法は、ＣＶＤ用チャンバ内でウエハ上に第１膜を堆積するステップ、第１膜で堆積されたウエハをＰＶＤ用チャンバに移送するステップ、ＰＶＤ用チャンバ内で第１膜を覆ってタンタル膜を堆積するステップを備える。タンタル膜は、堆積されるとき、アルファ相なので、ウエハ上にはアルファ−タンタル膜が堆積される。
【００１０】
本発明の他の更なる態様、特徴、利点は、開示目的の為に与えられた本発明の実施形態の、以下の説明から明らかであろう。
【００１１】
本発明は、ウエハ・バイアスを使用することにより、低温でアルファ・タンタル膜を堆積する方法に関する。これは、アルファ相を得る際にウエハ・バイアスが建設的に使用可能であるという最初の例証である。バリア膜（Ｔａ）の低抵抗（アルファ相）は、構造の正味抵抗を減少させ、後の電気メッキ充填処理の為の良好なバリア／シード・スタックを提供する為に重要である。
【００１２】
本発明の一実施形態に係る方法は、ＴａＮ、ＴｉＳｉＮ、或いは、ＴｉＮの膜、その後に続くタンタル（Ｔａ）の被覆層を堆積するステップに関連する。アルファ相タンタルの低抵抗は、タンタル被覆層を堆積するステップ中にバイアスを使用することにより形成可能である。タンタル被覆層は、堆積されるとき、アルファ相の形成を生じる窒素の濃度が低い。
【００１３】
従来の技術と比較すると、本発明の方法は、ウエハ・バイアスを使用することにより、６００℃を越える温度よりもデバイス制作と共存可能な室温で低抵抗のアルファ相タンタルを形成可能にする。
【００１４】
そのため、前述したように、本発明の一態様は、半導体ウエハ上にアルファ・タンタル膜を堆積する方法に向けられている。この方法は、窒化タンタル膜をウエハ上に堆積するステップと、その後、ウエハ・バイアスを用い上記窒化タンタル膜を覆ってタンタル膜を堆積するステップと、を備える。タンタル膜は、堆積されるとき、アルファ相なので、ウエハ上にアルファ・タンタル膜が堆積される。
【００１５】
特に、タンタル膜は２ステップ：ウエハ・バイアスを用いて窒化タンタル膜を覆ってタンタル膜を堆積するステップであって、上記タンタル膜はアルファ相にある、上記ステップ；上記タンタル膜を凝集するステップ；で堆積される。そのようにすることにより、アルファ・タンタル膜がウエハ上に堆積される。ウエハ・バイアスは、約１００Ｗから約５００Ｗであり、より具体的には、約３００Ｗから約５００Ｗである。より詳細には、アルファ・タンタル膜を堆積する為に使用される温度は、従来技術における６００℃より非常に低く、例えば、室温が可能である。
【００１６】
本発明の他の態様は、Ｃｕバリア及びシード層を半導体ウエハ上に堆積する方法である。この方法は、窒化タンタル層をウエハ上に堆積するステップと、ウエハ・バイアスを用い上記窒化タンタル層を覆ってタンタルを堆積するステップであって、上記タンタル層がアルファ相である場合には、それにより、アルファ・タンタルを堆積する、前記ステップと、を備える。その後、Ｃｕシード層が、それから、アルファ・タンタル・バリア層を覆って堆積される。
【００１７】
特に、タンタル層は、２ステップ：ウエハ・バイアスを使用して上記窒化タンタル層を覆ってタンタル層を堆積するステップであって、上記タンタル膜がアルファ相である、上記ステップ；上記タンタル層を凝集させるステップ；で堆積される。そのようにすることにより、アルファ・タンタル層が上記ウエハ上に堆積される。ウエハ・バイアスは、約１００Ｗから約５００Ｗ、より具体的には、約３００Ｗから約５００Ｗである。より詳細には、アルファ・タンタル層を堆積する為に使用される温度は、６００℃未満であり、例えば、室温でもよい。
【００１８】
本発明の更に他の態様は、２つのチャンバ処理を用い、半導体ウエハ上にアルファ・タンタル膜を堆積する方法に向けられている。この方法は、第１チャンバ内でウエハ上に窒化タンタル膜を堆積するステップ、窒化タンタル膜を用いて堆積されたウエハを第２チャンバに移送するステップ、第２チャンバ内で窒化タンタル膜を覆ってタンタル膜を堆積するステップを備える。タンタル膜は、堆積されるとき、アルファ相にあるので、アルファ・タンタル膜がウエハ上に堆積される。
【００１９】
特に、第１チャンバは、イオン化金属プラズマチャンバでよいが、第２チャンバは、イオン化金属プラズマチャンバあるいは自己イオン化プラズマチャンバである。代替え的に、第１チャンバ及び第２チャンバの両方は、自己イオン化プラズマチャンバでよい。この場合、タンタル膜は、ウエハ・バイアスを用いて第２チャンバ内に堆積される。
【００２０】
また、更に本発明の他の態様は、２つのチャンバ処理を用いて、Ｃｕバリア及びシード層を半導体ウエハ上に堆積する方法に向けられている。この方法は、第１チャンバ内でウエハ上に窒化タンタル層を堆積するステップ、窒化タンタル層を用いて堆積された上記ウエハを第２チャンバに移送するステップ、第２チャンバ内で窒化タンタル層を覆ってタンタル層を堆積するステップであって、上記タンタル層がアルファ相にある場合にはアルファ・タンタル・バリア層をウエハ上に堆積する上記ステップ、アルファ・タンタル・バリア層を覆ってＣｕシード層を堆積するステップ、を備える。
【００２１】
特に、第１チャンバは、イオン化金属プラズマチャンバでよいが、第２チャンバは、イオン化金属プラズマチャンバあるいは自己イオン化プラズマチャンバである。代替え的に、第１チャンバ及び第２チャンバの両方とも、自己イオン化プラズマチャンバでよい。この場合、タンタル膜は、ウエハ・バイアスを用いて第２チャンバ内に堆積される。
【００２２】
また更に、本発明の他の態様は、半導体ウエハ上にアルファ・タンタル膜を堆積する方法に向けられている。この方法は、ＣＶＤ用チャンバ内でウエハ上に第１膜を堆積するステップと、第１膜を用いて堆積されたウエハをＰＶＤ用チャンバに移送するステップと、ＰＶＤ用チャンバ内で第１膜を覆ってタンタル膜を堆積するステップと、を備える。タンタル膜は、堆積されるとき、アルファ相なので、アルファ・タンタル膜がウエハ上に堆積される。
【００２３】
特に、第１膜は、ＴｉＮ、ＴｉＳｉＮ、ＴａＮ、Ｗ，ＷｘＮでもよい。ＰＶＤ用チャンバは、イオン化金属プラズマ（ＩＭＰ）チャンバ或いは自己イオン化プラズマ（ＳＩＰ）チャンバである。代替え的に、ウエハは、真空中でＣＶＤ用チャンバからＰＶＤ用チャンバに移送される。
【００２４】
以下の実施例は、いろいろな本発明の実施形態を例示する目的で与えられ、いずれかの様式に本発明を限定する為に意図されていない。
【実施例１】
【００２５】
Ｔａ堆積ステップ中におけるバイアスを用いたアルファ相の形成
５つの複層サンプルが以下の形態で用意された：１００ÅのＴａＮが堆積された。その後、１５０ÅのＴａ被覆層が続き、Ｔａ堆積ステップにおいて使用されたバイアスは０Ｗから５００Ｗの間で変更された。全部のサンプルは、物理蒸着（ＰＶＤ）技術を用いることにより、室温で、１×１０―8トル未満の真空レベルを有するチャンバ内で堆積された。堆積後、サンプルは、それから、走査型オージェ技術を用いて窒素含有量が分析された。
【００２６】
結果は、窒素の濃度が複層膜の上面から底面で変化することを示す（図１参照）。膜の第１部分は、１３％の窒素を持つＴａである。これに続くのは、ＴａＮ層とＴａ層との間の接合部に対応する推移領域である。第３領域は、ＴａＮ層であり、概略的に２５％の窒素を有する。
【００２７】
図２及び図３は、両方とも、タンタル層でバイアスが使用されない時（０Ｗ）アルファ相が形成されないことを示す（Ｒｓ＞６０Ω／sq）。０Ｗバイアスでは、窒素もタンタル層内に存在しない点に注意すべきであった（図３参照）。これは、Ｘ線回折（ＸＲＤ）研究からも確認された。１００Ｗの段階でバイアスを増加すると、２５Ω／sqで安定期まで、それが始まるまで、膜のシート抵抗が単調に減少することが観察された。Ｘ線回折分析は、アルファ相に対応するピーク強度値が１００Ｗ以降に鋭く増加することを示した。しかし、３００Ｗを越えるバイアスが使用されるまで、タンタル層には窒素が発見されなかった。これは、バイアスがアルファ相の形成に貢献する主要なファクタであることを示すものである。バイアスによりもたらされた高エネルギイオンの衝突は、明らかに、ベータ（正方晶系）からアルファ（体心立方またはbcc）へのタンタル相の変形を導く。しかし、（チャンバ内あるいは他の技術により）タンタル層に小量の窒素を導入することは、低抵抗アルファ相の形成を実際に導くことができることに注意されたい。
【００２８】
Ｘ線回折ステップ中に使用されたバイアスの印加により、下にあるＴａＮ層から窒素を除去することが容易になる。しかし、これは、図３で示されるように、高バイアスレベル（すなわち、＞３００Ｗ）時だけで生じる。
【実施例２】
【００２９】
Ｔａ相形成における磁石の影響
非真空環境内で、磁石は、ターゲット（すなわち、タンタル膜）より約１−２ｍｍ上方に置かれる。磁石は、電界（ターゲットは印加されたＤＣ電力のため負電位を出す）と結合して、ターゲットをスパッタを生じるイオンや電子を加速する磁界を生成する。磁石は、可能な限り均一にターゲットを消耗するように設計されている。
【００３０】
２つの磁石（磁石１と磁石２）が、実験された。２つの磁石は、使用された極片の種類が異なる。一定の極片は、異なる磁石を生成するように変更された。さらに、磁石１と比較して、磁石２では幾つかの機械的設計変更も生じた。全体的に、磁石２は、イオン化に関する限り、磁石１より強力である。
【００３１】
タンタル相の形成において磁石の効果は、図４に示されている。同等の処理条件が磁石１及び磁石２の両方に対して使用され、両方の磁石の効果が評価され比較された。磁石１の曲線は、実施例１で得られたデータに反映する。
【００３２】
タンタルにおけるアルファ相の形成の完全形成は、３０Ω／sq以下のシート抵抗（Ｒｓ）を有する膜に結びつくことが示されている。磁石１に対する閾値バイアス（Ｔａ堆積処理ステップ）は、〜３００Ｗであるが、磁石２に対する閾値バイアスは１００Ｗである。これらのデータは、適切に磁石を変形することによりＴａバイアスの閾値を、より低い値にすることができることを示す。
【００３３】
使用された磁石は、プラズマがウエハバイアスと結合する方法に影響を与えることができる。図４は、磁石２を用いて１００Ｗのバイアスでさえ、アルファ相形成が生じることを示す一方、磁石１を使うと少なくとも３００Ｗのバイアスが必要である。これが示すことは、バイアスが磁石２に対するプラズマと良好に結合する点である。
【実施例３】
【００３４】
後で堆積されるＴａ層におけるＴａ相の影響
この実験では、２つのサンプルが処理された。ＴａＮ（〜１００Å）は、５００Ｗのウエハバイアスを用いて、両方のウエハ上に堆積された。このＴａＮ層の上部のタンタル被覆層を堆積する処理は、２ステップ：５秒間のステップ（ステップ１）；７秒間のステップ（ステップ２）に分解される。サンプル１は、ステップではバイアスが無く、ステップ２ではバイアスを付けて処理された。サンプル２は、ステップ１ではバイアスを付けて、ステップではバイアスを付けずに処理された。他の全ての処理条件は、両方のサンプルとも同一である。
【００３５】
実施例１の実験は、タンタルステップ中にバイアスを使用することが、低抵抗アルファ相の形成を生じること、バイアスの不在がベータ相の形成を生じることを証明した。この実施例において、この効果は、いったんアルファ相がタンタル層内に形成されると、後に堆積されるタンタル層は、バイアスが使われても使われなくてもアルファ相を有することを証明する（表１のサンプル２からのデータ参照）。同一の傾向において、いったんベータ相がタンタル層内に形成されると、後で堆積されたタンタル層内にアルファ相は形成されない（表１の試料１からのデータ参照）。
【００３６】
【表１】
省略：Ｒｓ：シート抵抗
上記実験は、いかにアルファ又はベータ・タンタルがエピタキシャル成長可能かを示す。結論は、アルファ（又はベータ）相を形成する為に、（複層内の）タンタル層の全てがバイアスを付けて堆積される必要がないことである。必要なものは、内部に既にアルファ相を有する凝集タンタル層である。この層の上部に堆積されたタンタル膜の残部は、バイアスが無くてもアルファ相を形成するであろう。
【実施例４】
【００３７】
アルファ−Ｔａ相の形成における２チャンバ処理の効果
５つの異なる組合せがＴａＮ及びタンタル層を堆積する為に使用された。ＴａＮの下の層は、試料１，２，３の為にＩＭＰ（イオン化金属プラズマ）チャンバ内で堆積されたが、試料４，５の為にＳＩＰ（自己イオン化プラズマ）チャンバ内で堆積された。層を覆うタンタルは、試料１，２，４，５の為に自己イオン化プラズマチャンバ内で堆積されたが、試料３の為にＩＭＰチャンバ内で堆積された。
【００３８】
低抵抗アルファ−Ｔａ相が、５つの組合せ（表２）の内、４つの組合せで形成されたことが分かった。アルファ相が形成されるのは、下のＴａＮが自己イオン化プラズマチャンバ内で堆積されるとき自己イオン化プラズマＴａステップ中にバイアスが使用されるときだけであるが（試料４，５参照）、ＴａＮがＩＭＰチャンバ内で堆積されるときにはバイアスの有無に拘わらず、アルファ相が形成される（試料１，２参照）。これは、ＩＭＰ ＴａＮ層は、多分、ＳＩＰ ＴａＮ層とは異なる特性を持っていることを示す。
【００３９】
【表２】
【実施例５】
【００４０】
アルファＴａは、最初にＴｉＮ又はＴｉＳｉＮをＣＶＤチャンバ内で堆積し、その後、真空中でウエハをＴａ堆積の為にＰＶＤ Ｔａチャンバ（ＩＭＰ又はＳＩＰ）に移送することにより得ることもできる。約３０〜３００ÅのＴｉＮ膜がＣＶＤチャンバ内で堆積される（例えば、アプライドマテリアルズ社製ＴｘＺＣＶＤチャンバ、米国特許第５，８４６，３３２号及び第６，１０６，６２５号）。ウエハ温度は、３５０℃で、前駆体としてテトラキス−ジメチル−アミド（ＴＤＭＡＴ）を用いる。堆積膜は、その後、プラズマ及びＳｉＨ4ソーキングを用いて処理され、ＴｉＳｉＮを形成する。その後、ＩＭＰ Ｔａチャンバ内で、１ｋＷのターゲット電力、２．５ｋＷのコイル電力、３５０Ｗのウエハ・バイアス：５０％のデューティサイクルを用いて、２５０ÅのＴａが堆積される。
【００４１】
Ｘ線回折（ＸＲＤ）の結果が示したことは、ＰＶＤ ＴａがＣＶＤＴｉＳｉＮ又はＣＶＤＴｉＮ上に堆積されるときに形成されたＴａ膜はアルファ相であるが（図５，図６）、ＰＶＤ ＴａがＳｉＯ2上に堆積されるときにアルファ相は形成されない（図７）ことである。
【００４２】
目的を実行し、本来的なものの他、言及された結果や利点を得る為に本発明が良好に適合されることを当業者は容易に理解するであろう。いろいろな変形例や変更は、本発明の精神や範囲を逸脱することなく、本発明を実施する際に行うことができることは、当業者にとって明らかであろう。ここで、変更や他の用途は当業者に思い出されるが、これらは、請求項の範囲により規定された発明の精神に包含されるものである。
【図面の簡単な説明】
【００４３】
【図１】図１は、複層膜の走査型オージェ分析の結果を示し、どのように窒素濃度が複層膜の上部から底部で変化するかを示す。膜の第１部分は、１３％の窒素を持つＴａである。 その後、ＴａＮ層とＴａ層との間の接合面に対応する推移領域が続く。第３領域は、ＴａＮ層であり、２５％の窒素を概略的に有する。
【図２】図２は、タンタル上層内のシート抵抗における（複層膜において）タンタル層内で使用されたバイアスの影響を示す。（三角）：ピーク強度、（四角）：均一性、（菱形）：Ｒｓ（Ｒｓはシート抵抗）。
【図３】図３は、タンタル被覆層内の窒素濃度における（複層膜において）タンタル層内で使用されたバイアスの影響を示す。（四角）：Ｒｓ、（菱形）：濃度、タンタル被覆層における窒素濃度（％）：Ｒｓ（Ｒｓはシート抵抗）。
【図４】図４は、タンタル被覆層内の窒素濃度における（複層膜において）タンタル層内で使用されたバイアスの影響を示し、これらの影響は、磁石１と磁石２の状態との間で別個に比較されている。
【図５】図５は、ＣＶＤのＴｉＳｉＮ上にＰＶＤのＴａを堆積することによりアルファ・タンタル膜が形成されることを例証するＸ線回折装置（ＸＲＤ）の結果を示す。ＸＲＤスペクトラムは、３８．５°と５５．６°でピークを示し、これらはアルファ・タンタルの特徴である。
【図６】図６は、ＣＶＤのＴｉＮ上にＰＶＤのＴａを堆積することによりアルファ・タンタル膜が形成されることを例証するＸ線回折装置（ＸＲＤ）の結果を示すが、これは、ＸＲＤスペクトラムでアルファピークにより表示されている。
【図７】図７は、ＳｉＯ2上にＰＶＤのＴａを堆積することにより膜が形成されることを例証するＸ線回折装置（ＸＲＤ）の結果を示す。
【０００１】
発明の分野
本発明は、概して、半導体製造分野に関する。更に詳細には、本発明は、ウエハ・バイアスを用いて低温アルファ・タンタル薄膜を得る方法に関する。
【０００２】
関連技術の説明
タンタル（Ｔａ）金属は、２つの結晶相：低抵抗（１２−２０マイクロ−オーム−ｃｍ）のアルファ（体心立方又はｂｃｃ）相；高抵抗（１６０−１７０マイクロ−オーム−ｃｍ）のベータ（正方晶系）相を有する。低抵抗のアルファ相の為、それは、電子または半導体用途の為にはベータ相より好ましい。
【０００３】
この低抵抗相を形成する初期の技術は、１時間以上、６００℃を越える温度でタンタル膜をアニールするか、変形させるためにイオンでＴａ膜を衝突させるかのいずれかであった。これらの技術は、エレクトロニクス用途の為には限定的であるが、これは、４００℃を越える処理温度は、通常、デバイス制作と両立しないからである。また、スパッタされた金属堆積中、そのような基板温度を維持、制御することも困難である。
【０００４】
そのため、従来技術は、半導体制作中、低温でアルファ−タンタル膜を堆積する効果的手段が不足する点で不完全である。特に、従来技術は、ウエハ・バイアスを使用することにより、アルファ−タンタル膜を堆積する効果的手段が不足する点で不完全である。本発明は、当該技術において、長年にわたり、要求され望まれたことを満足するものである。
【発明の概要】
【０００５】
本発明の一態様において、半導体ウエハ上にアルファ−タンタル膜を堆積する方法が提供される。この方法は、ウエハ上に窒化タンタルを堆積するステップ、その後、ウエハ・バイアスを用いて窒化タンタル膜を覆ってタンタル膜を堆積するステップを備える。タンタル膜は、堆積されたとき、アルファ相になっているので、ウエハ上にアルファ−タンタル膜が堆積される。
【０００６】
本発明の他の態様において、Ｃｕバリア及びシード相を半導体ウエハ上に堆積する方法が提供される。この方法は、ウエハ上に窒化タンタル層を堆積するステップ、ウエハ・バイアスを用いて窒化タンタル層を覆ってタンタル層を堆積するステップ、ここで、タンタル層はアルファ相なので、ウエハ上にはアルファ−Ｔａバリア層が堆積される。続いて、Ｃｕシード層は、その後、アルファ−タンタル・バリア層を覆って堆積される。
【０００７】
本発明の更なる態様において、２つのチャンバ処理を用いて、半導体ウエハ上にアルファ−タンタル膜を堆積する方法が提供される。この方法は、窒化タンタル膜を第１チャンバ内のウエハ上に堆積するステップ、窒化タンタル膜で堆積されたウエハを第２チャンバに移送するステップ、第２チャンバ内で窒化タンタル膜を覆ってタンタル膜を堆積するステップを備える。タンタル膜は、堆積されるとき、アルファ相なので、ウエハ上にはアルファ−タンタル膜が堆積される。
【０００８】
また、本発明の更なる他の態様において、２つのチャンバ処理を用いて、Ｃｕバリア及びシード層を半導体ウエハ上に堆積する方法が提供される。この方法は、第１チャンバ内でウエハ上に窒化タンタルを堆積するステップ、窒化タンタルで堆積されたウエハを第２チャンバに移送するステップ、第２チャンバ内で窒化タンタル層を覆ってタンタル層を堆積するステップ、ここで、タンタル層はアルファ相なので、ウエハ上にはアルファ−Ｔａバリア層が堆積され、Ｃｕシード層はアルファ−タンタル・バリア層を覆って堆積される。
【０００９】
また、本発明の更なる別の態様において、半導体ウエハ上にアルファ−タンタル膜を堆積する方法が提供される。この方法は、ＣＶＤ用チャンバ内でウエハ上に第１膜を堆積するステップ、第１膜で堆積されたウエハをＰＶＤ用チャンバに移送するステップ、ＰＶＤ用チャンバ内で第１膜を覆ってタンタル膜を堆積するステップを備える。タンタル膜は、堆積されるとき、アルファ相なので、ウエハ上にはアルファ−タンタル膜が堆積される。
【００１０】
本発明の他の更なる態様、特徴、利点は、開示目的の為に与えられた本発明の実施形態の、以下の説明から明らかであろう。
【００１１】
本発明は、ウエハ・バイアスを使用することにより、低温でアルファ・タンタル膜を堆積する方法に関する。これは、アルファ相を得る際にウエハ・バイアスが建設的に使用可能であるという最初の例証である。バリア膜（Ｔａ）の低抵抗（アルファ相）は、構造の正味抵抗を減少させ、後の電気メッキ充填処理の為の良好なバリア／シード・スタックを提供する為に重要である。
【００１２】
本発明の一実施形態に係る方法は、ＴａＮ、ＴｉＳｉＮ、或いは、ＴｉＮの膜、その後に続くタンタル（Ｔａ）の被覆層を堆積するステップに関連する。アルファ相タンタルの低抵抗は、タンタル被覆層を堆積するステップ中にバイアスを使用することにより形成可能である。タンタル被覆層は、堆積されるとき、アルファ相の形成を生じる窒素の濃度が低い。
【００１３】
従来の技術と比較すると、本発明の方法は、ウエハ・バイアスを使用することにより、６００℃を越える温度よりもデバイス制作と共存可能な室温で低抵抗のアルファ相タンタルを形成可能にする。
【００１４】
そのため、前述したように、本発明の一態様は、半導体ウエハ上にアルファ・タンタル膜を堆積する方法に向けられている。この方法は、窒化タンタル膜をウエハ上に堆積するステップと、その後、ウエハ・バイアスを用い上記窒化タンタル膜を覆ってタンタル膜を堆積するステップと、を備える。タンタル膜は、堆積されるとき、アルファ相なので、ウエハ上にアルファ・タンタル膜が堆積される。
【００１５】
特に、タンタル膜は２ステップ：ウエハ・バイアスを用いて窒化タンタル膜を覆ってタンタル膜を堆積するステップであって、上記タンタル膜はアルファ相にある、上記ステップ；上記タンタル膜を凝集するステップ；で堆積される。そのようにすることにより、アルファ・タンタル膜がウエハ上に堆積される。ウエハ・バイアスは、約１００Ｗから約５００Ｗであり、より具体的には、約３００Ｗから約５００Ｗである。より詳細には、アルファ・タンタル膜を堆積する為に使用される温度は、従来技術における６００℃より非常に低く、例えば、室温が可能である。
【００１６】
本発明の他の態様は、Ｃｕバリア及びシード層を半導体ウエハ上に堆積する方法である。この方法は、窒化タンタル層をウエハ上に堆積するステップと、ウエハ・バイアスを用い上記窒化タンタル層を覆ってタンタルを堆積するステップであって、上記タンタル層がアルファ相である場合には、それにより、アルファ・タンタルを堆積する、前記ステップと、を備える。その後、Ｃｕシード層が、それから、アルファ・タンタル・バリア層を覆って堆積される。
【００１７】
特に、タンタル層は、２ステップ：ウエハ・バイアスを使用して上記窒化タンタル層を覆ってタンタル層を堆積するステップであって、上記タンタル膜がアルファ相である、上記ステップ；上記タンタル層を凝集させるステップ；で堆積される。そのようにすることにより、アルファ・タンタル層が上記ウエハ上に堆積される。ウエハ・バイアスは、約１００Ｗから約５００Ｗ、より具体的には、約３００Ｗから約５００Ｗである。より詳細には、アルファ・タンタル層を堆積する為に使用される温度は、６００℃未満であり、例えば、室温でもよい。
【００１８】
本発明の更に他の態様は、２つのチャンバ処理を用い、半導体ウエハ上にアルファ・タンタル膜を堆積する方法に向けられている。この方法は、第１チャンバ内でウエハ上に窒化タンタル膜を堆積するステップ、窒化タンタル膜を用いて堆積されたウエハを第２チャンバに移送するステップ、第２チャンバ内で窒化タンタル膜を覆ってタンタル膜を堆積するステップを備える。タンタル膜は、堆積されるとき、アルファ相にあるので、アルファ・タンタル膜がウエハ上に堆積される。
【００１９】
特に、第１チャンバは、イオン化金属プラズマチャンバでよいが、第２チャンバは、イオン化金属プラズマチャンバあるいは自己イオン化プラズマチャンバである。代替え的に、第１チャンバ及び第２チャンバの両方は、自己イオン化プラズマチャンバでよい。この場合、タンタル膜は、ウエハ・バイアスを用いて第２チャンバ内に堆積される。
【００２０】
また、更に本発明の他の態様は、２つのチャンバ処理を用いて、Ｃｕバリア及びシード層を半導体ウエハ上に堆積する方法に向けられている。この方法は、第１チャンバ内でウエハ上に窒化タンタル層を堆積するステップ、窒化タンタル層を用いて堆積された上記ウエハを第２チャンバに移送するステップ、第２チャンバ内で窒化タンタル層を覆ってタンタル層を堆積するステップであって、上記タンタル層がアルファ相にある場合にはアルファ・タンタル・バリア層をウエハ上に堆積する上記ステップ、アルファ・タンタル・バリア層を覆ってＣｕシード層を堆積するステップ、を備える。
【００２１】
特に、第１チャンバは、イオン化金属プラズマチャンバでよいが、第２チャンバは、イオン化金属プラズマチャンバあるいは自己イオン化プラズマチャンバである。代替え的に、第１チャンバ及び第２チャンバの両方とも、自己イオン化プラズマチャンバでよい。この場合、タンタル膜は、ウエハ・バイアスを用いて第２チャンバ内に堆積される。
【００２２】
また更に、本発明の他の態様は、半導体ウエハ上にアルファ・タンタル膜を堆積する方法に向けられている。この方法は、ＣＶＤ用チャンバ内でウエハ上に第１膜を堆積するステップと、第１膜を用いて堆積されたウエハをＰＶＤ用チャンバに移送するステップと、ＰＶＤ用チャンバ内で第１膜を覆ってタンタル膜を堆積するステップと、を備える。タンタル膜は、堆積されるとき、アルファ相なので、アルファ・タンタル膜がウエハ上に堆積される。
【００２３】
特に、第１膜は、ＴｉＮ、ＴｉＳｉＮ、ＴａＮ、Ｗ，ＷｘＮでもよい。ＰＶＤ用チャンバは、イオン化金属プラズマ（ＩＭＰ）チャンバ或いは自己イオン化プラズマ（ＳＩＰ）チャンバである。代替え的に、ウエハは、真空中でＣＶＤ用チャンバからＰＶＤ用チャンバに移送される。
【００２４】
以下の実施例は、いろいろな本発明の実施形態を例示する目的で与えられ、いずれかの様式に本発明を限定する為に意図されていない。
【実施例１】
【００２５】
Ｔａ堆積ステップ中におけるバイアスを用いたアルファ相の形成
５つの複層サンプルが以下の形態で用意された：１００ÅのＴａＮが堆積された。その後、１５０ÅのＴａ被覆層が続き、Ｔａ堆積ステップにおいて使用されたバイアスは０Ｗから５００Ｗの間で変更された。全部のサンプルは、物理蒸着（ＰＶＤ）技術を用いることにより、室温で、１×１０―8トル未満の真空レベルを有するチャンバ内で堆積された。堆積後、サンプルは、それから、走査型オージェ技術を用いて窒素含有量が分析された。
【００２６】
結果は、窒素の濃度が複層膜の上面から底面で変化することを示す（図１参照）。膜の第１部分は、１３％の窒素を持つＴａである。これに続くのは、ＴａＮ層とＴａ層との間の接合部に対応する推移領域である。第３領域は、ＴａＮ層であり、概略的に２５％の窒素を有する。
【００２７】
図２及び図３は、両方とも、タンタル層でバイアスが使用されない時（０Ｗ）アルファ相が形成されないことを示す（Ｒｓ＞６０Ω／sq）。０Ｗバイアスでは、窒素もタンタル層内に存在しない点に注意すべきであった（図３参照）。これは、Ｘ線回折（ＸＲＤ）研究からも確認された。１００Ｗの段階でバイアスを増加すると、２５Ω／sqで安定期まで、それが始まるまで、膜のシート抵抗が単調に減少することが観察された。Ｘ線回折分析は、アルファ相に対応するピーク強度値が１００Ｗ以降に鋭く増加することを示した。しかし、３００Ｗを越えるバイアスが使用されるまで、タンタル層には窒素が発見されなかった。これは、バイアスがアルファ相の形成に貢献する主要なファクタであることを示すものである。バイアスによりもたらされた高エネルギイオンの衝突は、明らかに、ベータ（正方晶系）からアルファ（体心立方またはbcc）へのタンタル相の変形を導く。しかし、（チャンバ内あるいは他の技術により）タンタル層に小量の窒素を導入することは、低抵抗アルファ相の形成を実際に導くことができることに注意されたい。
【００２８】
Ｘ線回折ステップ中に使用されたバイアスの印加により、下にあるＴａＮ層から窒素を除去することが容易になる。しかし、これは、図３で示されるように、高バイアスレベル（すなわち、＞３００Ｗ）時だけで生じる。
【実施例２】
【００２９】
Ｔａ相形成における磁石の影響
非真空環境内で、磁石は、ターゲット（すなわち、タンタル膜）より約１−２ｍｍ上方に置かれる。磁石は、電界（ターゲットは印加されたＤＣ電力のため負電位を出す）と結合して、ターゲットをスパッタを生じるイオンや電子を加速する磁界を生成する。磁石は、可能な限り均一にターゲットを消耗するように設計されている。
【００３０】
２つの磁石（磁石１と磁石２）が、実験された。２つの磁石は、使用された極片の種類が異なる。一定の極片は、異なる磁石を生成するように変更された。さらに、磁石１と比較して、磁石２では幾つかの機械的設計変更も生じた。全体的に、磁石２は、イオン化に関する限り、磁石１より強力である。
【００３１】
タンタル相の形成において磁石の効果は、図４に示されている。同等の処理条件が磁石１及び磁石２の両方に対して使用され、両方の磁石の効果が評価され比較された。磁石１の曲線は、実施例１で得られたデータに反映する。
【００３２】
タンタルにおけるアルファ相の形成の完全形成は、３０Ω／sq以下のシート抵抗（Ｒｓ）を有する膜に結びつくことが示されている。磁石１に対する閾値バイアス（Ｔａ堆積処理ステップ）は、〜３００Ｗであるが、磁石２に対する閾値バイアスは１００Ｗである。これらのデータは、適切に磁石を変形することによりＴａバイアスの閾値を、より低い値にすることができることを示す。
【００３３】
使用された磁石は、プラズマがウエハバイアスと結合する方法に影響を与えることができる。図４は、磁石２を用いて１００Ｗのバイアスでさえ、アルファ相形成が生じることを示す一方、磁石１を使うと少なくとも３００Ｗのバイアスが必要である。これが示すことは、バイアスが磁石２に対するプラズマと良好に結合する点である。
【実施例３】
【００３４】
後で堆積されるＴａ層におけるＴａ相の影響
この実験では、２つのサンプルが処理された。ＴａＮ（〜１００Å）は、５００Ｗのウエハバイアスを用いて、両方のウエハ上に堆積された。このＴａＮ層の上部のタンタル被覆層を堆積する処理は、２ステップ：５秒間のステップ（ステップ１）；７秒間のステップ（ステップ２）に分解される。サンプル１は、ステップではバイアスが無く、ステップ２ではバイアスを付けて処理された。サンプル２は、ステップ１ではバイアスを付けて、ステップではバイアスを付けずに処理された。他の全ての処理条件は、両方のサンプルとも同一である。
【００３５】
実施例１の実験は、タンタルステップ中にバイアスを使用することが、低抵抗アルファ相の形成を生じること、バイアスの不在がベータ相の形成を生じることを証明した。この実施例において、この効果は、いったんアルファ相がタンタル層内に形成されると、後に堆積されるタンタル層は、バイアスが使われても使われなくてもアルファ相を有することを証明する（表１のサンプル２からのデータ参照）。同一の傾向において、いったんベータ相がタンタル層内に形成されると、後で堆積されたタンタル層内にアルファ相は形成されない（表１の試料１からのデータ参照）。
【００３６】
【表１】
上記実験は、いかにアルファ又はベータ・タンタルがエピタキシャル成長可能かを示す。結論は、アルファ（又はベータ）相を形成する為に、（複層内の）タンタル層の全てがバイアスを付けて堆積される必要がないことである。必要なものは、内部に既にアルファ相を有する凝集タンタル層である。この層の上部に堆積されたタンタル膜の残部は、バイアスが無くてもアルファ相を形成するであろう。
【実施例４】
【００３７】
アルファ−Ｔａ相の形成における２チャンバ処理の効果
５つの異なる組合せがＴａＮ及びタンタル層を堆積する為に使用された。ＴａＮの下の層は、試料１，２，３の為にＩＭＰ（イオン化金属プラズマ）チャンバ内で堆積されたが、試料４，５の為にＳＩＰ（自己イオン化プラズマ）チャンバ内で堆積された。層を覆うタンタルは、試料１，２，４，５の為に自己イオン化プラズマチャンバ内で堆積されたが、試料３の為にＩＭＰチャンバ内で堆積された。
【００３８】
低抵抗アルファ−Ｔａ相が、５つの組合せ（表２）の内、４つの組合せで形成されたことが分かった。アルファ相が形成されるのは、下のＴａＮが自己イオン化プラズマチャンバ内で堆積されるとき自己イオン化プラズマＴａステップ中にバイアスが使用されるときだけであるが（試料４，５参照）、ＴａＮがＩＭＰチャンバ内で堆積されるときにはバイアスの有無に拘わらず、アルファ相が形成される（試料１，２参照）。これは、ＩＭＰ ＴａＮ層は、多分、ＳＩＰ ＴａＮ層とは異なる特性を持っていることを示す。
【００３９】
【表２】
【００４０】
アルファＴａは、最初にＴｉＮ又はＴｉＳｉＮをＣＶＤチャンバ内で堆積し、その後、真空中でウエハをＴａ堆積の為にＰＶＤ Ｔａチャンバ（ＩＭＰ又はＳＩＰ）に移送することにより得ることもできる。約３０〜３００ÅのＴｉＮ膜がＣＶＤチャンバ内で堆積される（例えば、アプライドマテリアルズ社製ＴｘＺＣＶＤチャンバ、米国特許第５，８４６，３３２号及び第６，１０６，６２５号）。ウエハ温度は、３５０℃で、前駆体としてテトラキス−ジメチル−アミド（ＴＤＭＡＴ）を用いる。堆積膜は、その後、プラズマ及びＳｉＨ4ソーキングを用いて処理され、ＴｉＳｉＮを形成する。その後、ＩＭＰ Ｔａチャンバ内で、１ｋＷのターゲット電力、２．５ｋＷのコイル電力、３５０Ｗのウエハ・バイアス：５０％のデューティサイクルを用いて、２５０ÅのＴａが堆積される。
【００４１】
Ｘ線回折（ＸＲＤ）の結果が示したことは、ＰＶＤ ＴａがＣＶＤＴｉＳｉＮ又はＣＶＤＴｉＮ上に堆積されるときに形成されたＴａ膜はアルファ相であるが（図５，図６）、ＰＶＤ ＴａがＳｉＯ2上に堆積されるときにアルファ相は形成されない（図７）ことである。
【００４２】
目的を実行し、本来的なものの他、言及された結果や利点を得る為に本発明が良好に適合されることを当業者は容易に理解するであろう。いろいろな変形例や変更は、本発明の精神や範囲を逸脱することなく、本発明を実施する際に行うことができることは、当業者にとって明らかであろう。ここで、変更や他の用途は当業者に思い出されるが、これらは、請求項の範囲により規定された発明の精神に包含されるものである。
【図面の簡単な説明】
【００４３】
【図１】図１は、複層膜の走査型オージェ分析の結果を示し、どのように窒素濃度が複層膜の上部から底部で変化するかを示す。膜の第１部分は、１３％の窒素を持つＴａである。 その後、ＴａＮ層とＴａ層との間の接合面に対応する推移領域が続く。第３領域は、ＴａＮ層であり、２５％の窒素を概略的に有する。
【図２】図２は、タンタル上層内のシート抵抗における（複層膜において）タンタル層内で使用されたバイアスの影響を示す。（三角）：ピーク強度、（四角）：均一性、（菱形）：Ｒｓ（Ｒｓはシート抵抗）。
【図３】図３は、タンタル被覆層内の窒素濃度における（複層膜において）タンタル層内で使用されたバイアスの影響を示す。（四角）：Ｒｓ、（菱形）：濃度、タンタル被覆層における窒素濃度（％）：Ｒｓ（Ｒｓはシート抵抗）。
【図４】図４は、タンタル被覆層内の窒素濃度における（複層膜において）タンタル層内で使用されたバイアスの影響を示し、これらの影響は、磁石１と磁石２の状態との間で別個に比較されている。
【図５】図５は、ＣＶＤのＴｉＳｉＮ上にＰＶＤのＴａを堆積することによりアルファ・タンタル膜が形成されることを例証するＸ線回折装置（ＸＲＤ）の結果を示す。ＸＲＤスペクトラムは、３８．５°と５５．６°でピークを示し、これらはアルファ・タンタルの特徴である。
【図６】図６は、ＣＶＤのＴｉＮ上にＰＶＤのＴａを堆積することによりアルファ・タンタル膜が形成されることを例証するＸ線回折装置（ＸＲＤ）の結果を示すが、これは、ＸＲＤスペクトラムでアルファピークにより表示されている。
【図７】図７は、ＳｉＯ2上にＰＶＤのＴａを堆積することにより膜が形成されることを例証するＸ線回折装置（ＸＲＤ）の結果を示す。
Claims (24)
- アルファ・タンタル膜を半導体ウエハ上に堆積する方法において：
ウエハ上に窒化タンタル膜を堆積するステップと；
ウエハ・バイアスを使用して、前記窒化タンタル膜を覆ってタンタル膜を堆積するステップであって、前記タンタル膜がアルファ相である場合にアルファ・タンタル膜が前記ウエハ上に堆積される前記ステップと；
を備える、前記方法。 - 前記タンタル膜を堆積するステップは：
ウエハ・バイアスを使用して、前記窒化タンタル膜を覆ってタンタル膜を堆積するステップであって、前記タンタル膜がアルファ相である、前記ステップと；
前記タンタル膜を凝集させ、それにより、アルファ・タンタル膜が前記ウエハ上に堆積されるステップと；
を更に備える、請求項１記載の方法。 - 前記ウエハ・バイアスは、約１００Ｗから約５００Ｗである、請求項２記載の方法。
- 前記ウエハ・バイアスは、約３００Ｗから約５００Ｗである、請求項３記載の方法。
- 前記アルファ・タンタル膜は、６００℃未満の温度で堆積される、請求項１記載の方法。
- 前記アルファ・タンタル膜は、室温で堆積される、請求項５記載の方法。
- 半導体ウエハ上にＣｕバリア及びシード層を堆積する方法において：
ウエハ上に窒化タンタル層を堆積するステップと；
ウエハ・バイアスを使用して、前記窒化タンタル層を覆ってタンタル層を堆積するステップであって、前記タンタル層がアルファ相である場合、それにより、前記ウエハ上にアルファ・タンタル・バリア層を堆積する、前記ステップと；
前記アルファ・タンタル・バリア層を覆ってＣｕシード層を堆積し、それにより、Ｃｕバリア及びシード層が前記ウエハ上に堆積されるステップと；
を備える、前記方法。 - 前記タンタル層を堆積するステップは：
ウエハ・バイアスを使用して、前記窒化タンタル層を覆ってタンタル層を堆積するステップであって、前記タンタル膜がアルファ相である、前記ステップと；
前記タンタル層を凝集させ、それにより、アルファ・タンタル膜が前記ウエハ上に堆積されるステップと；
を更に備える、請求項７記載の方法。 - 前記ウエハ・バイアスは、約１００Ｗから約５００Ｗである、請求項８記載の方法。
- 前記ウエハ・バイアスは、約３００Ｗから約５００Ｗである、請求項９記載の方法。
- 前記アルファ・タンタル層は、６００℃未満の温度で堆積される、請求項７記載の方法。
- 前記アルファ・タンタル層は、室温で堆積される、請求項１１記載の方法。
- アルファ・タンタル膜を半導体ウエハ上に堆積する方法において：
第１チャンバ内で、ウエハ上に窒化タンタル膜を堆積するステップと；
前記窒化タンタル膜を用いて堆積された前記ウエハを第２チャンバに移送するステップと；
前記第２チャンバ内で、前記窒化タンタル膜を覆ってタンタル膜を堆積するステップであって、前記タンタル膜はアルファ相である場合、それにより、アルファ・タンタル膜が前記ウエハ上に堆積される、前記ステップと；
を備える、前記方法。 - 前記第１チャンバは、イオン化金属プラズマチャンバであり、前記第２チャンバは、イオン化金属プラズマチャンバと自己イオン化プラズマチャンバから成る群から選択される、請求項１３記載の方法。
- 前記タンタル膜は、ウエハ・バイアスを使用して前記第２チャンバ内で堆積される、請求項１３記載の方法。
- 前記第１チャンバ及び前記第２チャンバは、自己イオン化プラズマチャンバである、請求項１５記載の方法。
- 半導体ウエハ上にＣｕバリア及びシード層を堆積する方法において：
第１チャンバ内で、ウエハ上に窒化タンタル層を堆積するステップと；
前記タンタル層を用いて堆積された前記ウエハを第２チャンバに移送するステップと；
前記第２チャンバ内で、前記窒化タンタル層を覆ってタンタル層を堆積するステップであって、前記タンタル層がアルファ相である場合、それにより、前記ウエハ上にアルファ・タンタル・バリア層を堆積する、前記ステップと；
Ｃｕバリア及びシード層が前記ウエハ上に堆積されるように前記アルファ・タンタル・バリア層を覆ってＣｕシード層を堆積するステップと；
を備える、前記方法。 - 前記第１チャンバは、イオン化金属プラズマチャンバであり、前記第２チャンバは、イオン化金属プラズマチャンバと自己イオン化プラズマチャンバから成る群から選択される、請求項１７記載の方法。
- 前記タンタル膜は、ウエハ・バイアスを使用して前記第２チャンバ内で堆積される、請求項１７記載の方法。
- 前記第１チャンバ及び前記第２チャンバは、自己イオン化プラズマチャンバである、請求項１９記載の方法。
- アルファ・タンタル膜を半導体ウエハ上に堆積する方法において：
ＣＶＤ用チャンバ内で、ウエハ上に第１膜を堆積するステップと；
前記第１膜を用いて堆積された前記ウエハをＰＶＤ用チャンバに移送するステップと；
前記ＰＶＤ用チャンバ内で前記第１膜を覆ってタンタル膜を堆積するステップであって、前記タンタル膜がアルファ相である場合、それにより、アルファ・タンタル膜が前記ウエハ上に堆積される、前記ステップと；
を備える、前記方法。 - 前記第１膜は、ＴｉＮ、ＴｉＳｉＮ、ＴａＮ、Ｗ、ＷｘＮから成る群から選択される、請求項２１記載の方法。
- 前記ＰＶＤ用チャンバは、イオン化金属プラズマチャンバまたは自己イオン化プラズマチャンバである、請求項２１記載の方法。
- 前記第１膜を用いて堆積された前記ウエハは、真空内で前記ＰＶＤ用チャンバに移送される、請求項２１記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/775,356 US20020142589A1 (en) | 2001-01-31 | 2001-01-31 | Method of obtaining low temperature alpha-ta thin films using wafer bias |
| PCT/US2002/002311 WO2002065547A2 (en) | 2001-01-31 | 2002-01-25 | METHOD OF OBTAINING LOW TEMPERATURE ALPHA-Ta THIN FILMS USING WAFER BIAS |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004525257A true JP2004525257A (ja) | 2004-08-19 |
Family
ID=25104146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002564763A Withdrawn JP2004525257A (ja) | 2001-01-31 | 2002-01-25 | ウエハ・バイアスを用いて低温アルファ・タンタル薄膜を得る方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20020142589A1 (ja) |
| JP (1) | JP2004525257A (ja) |
| WO (1) | WO2002065547A2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005298975A (ja) * | 2004-04-15 | 2005-10-27 | Hewlett-Packard Development Co Lp | タンタル層を形成する方法及びタンタル層を用いる装置 |
| JP2011516728A (ja) * | 2008-04-03 | 2011-05-26 | オーシー オリコン バルザース エージー | スパッタリング装置および金属化構造体を製造する方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7253109B2 (en) | 1997-11-26 | 2007-08-07 | Applied Materials, Inc. | Method of depositing a tantalum nitride/tantalum diffusion barrier layer system |
| WO2003009372A2 (en) * | 2001-07-20 | 2003-01-30 | Applied Materials, Inc. | Low resistivity tantalum nitride/tantalum bilayer stack |
| US7294241B2 (en) | 2003-01-03 | 2007-11-13 | Chartered Semiconductor Manufacturing Ltd. | Method to form alpha phase Ta and its application to IC manufacturing |
| US20050037613A1 (en) * | 2003-08-14 | 2005-02-17 | Stephan Grunow | Diffusion barrier for copper lines in integrated circuits |
| US20070280848A1 (en) * | 2004-03-24 | 2007-12-06 | Jagdish Narayan | Methods Of Forming Alpha And Beta Tantalum Films With Controlled And New Microstructures |
| US8039394B2 (en) * | 2009-06-26 | 2011-10-18 | Seagate Technology Llc | Methods of forming layers of alpha-tantalum |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0751566A3 (en) * | 1995-06-30 | 1997-02-26 | Ibm | Metal thin film barrier for electrical connections |
| US6139699A (en) * | 1997-05-27 | 2000-10-31 | Applied Materials, Inc. | Sputtering methods for depositing stress tunable tantalum and tantalum nitride films |
-
2001
- 2001-01-31 US US09/775,356 patent/US20020142589A1/en not_active Abandoned
-
2002
- 2002-01-25 JP JP2002564763A patent/JP2004525257A/ja not_active Withdrawn
- 2002-01-25 WO PCT/US2002/002311 patent/WO2002065547A2/en active Application Filing
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005298975A (ja) * | 2004-04-15 | 2005-10-27 | Hewlett-Packard Development Co Lp | タンタル層を形成する方法及びタンタル層を用いる装置 |
| US7445810B2 (en) | 2004-04-15 | 2008-11-04 | Hewlett-Packard Development Company, L.P. | Method of making a tantalum layer and apparatus using a tantalum layer |
| JP4533221B2 (ja) * | 2004-04-15 | 2010-09-01 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | タンタル層を形成する方法及びタンタル層を用いる装置 |
| JP2011516728A (ja) * | 2008-04-03 | 2011-05-26 | オーシー オリコン バルザース エージー | スパッタリング装置および金属化構造体を製造する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020142589A1 (en) | 2002-10-03 |
| WO2002065547A3 (en) | 2003-06-26 |
| WO2002065547A2 (en) | 2002-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8039394B2 (en) | Methods of forming layers of alpha-tantalum | |
| JPH08274173A (ja) | 集積回路の金属化層の間の反応をできるだけ小さくするための拡散障壁体３重層 | |
| EP0985058A2 (en) | Stress tunable tantalum and tantalum nitride films | |
| US20090227105A1 (en) | Methods of forming a layer for barrier applications in an interconnect structure | |
| TW200935556A (en) | Multi-step cu seed layer formation for improving sidewall coverage | |
| JP5145225B2 (ja) | 半導体装置の製造方法 | |
| TWI787702B (zh) | 使用pvd釕的方法與裝置 | |
| JP2004525257A (ja) | ウエハ・バイアスを用いて低温アルファ・タンタル薄膜を得る方法 | |
| US20040092101A1 (en) | Cu film deposition equipment of semiconductor device | |
| US20240213088A1 (en) | Subtractive metals and subtractive metal semiconductor structures | |
| JP2932255B2 (ja) | 半導体素子のＣｕ薄膜形成方法 | |
| US20020112951A1 (en) | Pre-treatment for salicide process | |
| JPH1074707A (ja) | アルミニウム接触用チタニウム・アルミナイド湿潤層 | |
| KR100365061B1 (ko) | 반도체소자및반도체소자제조방법 | |
| KR20040015670A (ko) | 탄탈륨 필름 침착방법 | |
| KR100439475B1 (ko) | 금속층 적층방법 및 장치 | |
| US6900127B2 (en) | Multilayer integrated circuit copper plateable barriers | |
| JP2021525005A (ja) | 結合層とピンニング層の格子整合を用いた磁気トンネル接合 | |
| US5342793A (en) | Process for obtaining multi-layer metallization of the back of a semiconductor substrate | |
| US20070144892A1 (en) | Method for forming metal film or stacked layer including metal film with reduced surface roughness | |
| CN108022714A (zh) | 一种软磁薄膜及其制备方法 | |
| US9812328B2 (en) | Methods for forming low resistivity interconnects | |
| CN106783800B (zh) | 芯片的阻挡层及其制备方法 | |
| Lim et al. | Suppression of Cu agglomeration in the Cu/Ta/Si structure by capping layer | |
| JPS6136374B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050405 |