JPS6136374B2 - - Google Patents

Info

Publication number
JPS6136374B2
JPS6136374B2 JP2252678A JP2252678A JPS6136374B2 JP S6136374 B2 JPS6136374 B2 JP S6136374B2 JP 2252678 A JP2252678 A JP 2252678A JP 2252678 A JP2252678 A JP 2252678A JP S6136374 B2 JPS6136374 B2 JP S6136374B2
Authority
JP
Japan
Prior art keywords
transition metal
sputtering
silicon
substrate
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2252678A
Other languages
English (en)
Other versions
JPS54115063A (en
Inventor
Toshihiko Fukuyama
Shintaro Yanagisawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Original Assignee
CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHO ERU ESU AI GIJUTSU KENKYU KUMIAI filed Critical CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Priority to JP2252678A priority Critical patent/JPS54115063A/ja
Priority to US06/015,896 priority patent/US4218291A/en
Publication of JPS54115063A publication Critical patent/JPS54115063A/ja
Publication of JPS6136374B2 publication Critical patent/JPS6136374B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は、金属皮膜の形成方法に関し、特に半
導体集積回路等の半導体装置の高集積高速化に伴
ない、電極および配線材料として注目されてい
る。
遷移金属のシリサイド皮膜の形成方法に、一つ
の提案をするものである。
遷移金属のうち特にタングステン、モリブデン
等の高融点金属のシリサイドは、現在絶縁ゲート
型電界効果トランジスタのゲート電極材料として
広く使われている多結晶シリコンよりも抵抗が低
く、しかも高温で安定であり、かつ結晶粒径が小
さいため微細加工に適しているなどの理由によ
り、高集積高速半導体装置を製作する上で重要な
材料となりつつある。
該遷移金属のシリサイドを形成する方法として
従来a 電子銃による合金蒸着法、b 電子銃に
より別々の蒸発源からシリコンおよび遷移金属を
同時に蒸着する方法、c フラツシユ法による合
金蒸着法あるいは、d スパツタリング法等がと
られている。
ところが、前記aおよびcの方法では基板例え
ば半導体基板に被着形成される遷移金属のシリサ
イドの組成の再現性が悪く、またaおよびbの方
法では半導体基板が放射線によつて損傷を受ける
という問題がある。これは半導体装置の製造に際
して、遷移金属のシリサイドの層抵抗のばらつ
き、及び半導体素子の電気特性の悪化、信頼性の
低下の一因となる。
更にdの方法では半導体基板に被着形成する。
遷移金属のシリサイドの組成の再現性は良いと
されているが該遷移金属のシリサイドのターゲツ
トが高価であること、被着形成する遷移金属のシ
リサイド皮膜中のシリコン含有量がターゲツトの
組成により規定されてしまうこと、及び半導体基
板の加熱の有無により該遷移金属のシリサイド中
のシリコン含有量が異つてしまう等の欠点があ
る。
本発明はこれら従来の方法の欠点を除去し、所
望の組成を有する遷移金属のシリサイドを容易に
且つ再現性良く形成することができる方法を提供
しようとするものである。
このため本発明によれば、シリコンの水素化合
物を含有する不活性ガス雰囲気中で遷移金属をス
パツタリング処理し、基板上に遷移金属のシリサ
イド皮膜を被着形成することが提供される。
すなわち、本発明は、アルゴン(Ar)等の不
活性ガスで遷移金属をスパツタリングし、一方シ
リコンの水素化合物、例えばモノシラン
(SiH4)をプラズマ雰囲気中でシリコンおよび水
素ラジカルとし、基板上に遷移金属のシリサイド
皮膜として被着形成するという反応性スパツタリ
ングである。
本発明によれば、不活性ガス中のシリコンの水
素化合物の含有量を制御することにより、基板上
に被着形成される遷移金属のシリサイド皮膜中の
シリコン含有量を制御性良く自由に変えることが
可能となる。
また、シリコンの水素化合物から生成される水
素の存在により、スパツタリングの際プラズマ中
から生ずる放射線による損傷がなくなり、半導体
素子の電気的特性の向上が図られ、半導体集積回
路の信頼性が向上する。
なお、半導体集積回路の電極および配線材料と
して応用が考えられる遷移金属は、タングステ
ン,モリブデンの他ニツケル(Ni)、白金
(Pt)、クロム(Cr)、チタン(Tr)等があげられ
る。
次に本発明を実施例をもつて詳細に説明しよ
う。
実施例 第1図に概略を示したスパツタリング処理装置
を用いて本発明を実施した。
該処理装置の被処理基板支持板11に直径75
〔mm〕のシリコン半導体基板12を装着し、また
ターゲツト13としてモリブデン(Mo)板を装
置した。
まずベルジヤ4内を1.0×10-5〔Torv〕程の真
空にした後、該ベルジヤ14内へ1.0×10-3
〔Torr〕のモノシラン(SiH4)ガスを30〔%〕含
むアルゴン(Ar)ガスをスパツタリング用ガス
導入口15から導入し、更に3.0×10-3〔Torr〕
のアルゴンガスをスパツタリング用ガス導入口1
6から導入して、3.0〔kW〕の電力により10分間
スパツタリング処理を行つたところ、前記半導体
基板12表面に非晶質のモリブデンシリサイド皮
膜が0.3〔μ〕の厚さに被着形成された。
このようにして半導体基板表面に形成されたモ
リブデンシリサイド皮膜は、固有抵抗が5×10-4
〔Ω・cm〕であつて、半導体装置用電極材料とし
て充分に低い抵抗値を有していた。
該シリサイド皮膜に対し、非酸化性雰囲気中で
加熱処理を行えば、その固有抵抗を1×10-4
〔Ω・cm〕以下とすることができ配線用材料とし
ても充分に使用することができる。
このような本発明においては、基板上に被着形
成される遷移金属のシリサイド皮膜中のシリコン
の量は、アルゴンガス中のシリコンの水素化物の
量及びスパツタリング電力によつて制御され得
る。
また、遷移金属として前記実施例におけるモリ
ブデンの他、タングステン、ニツケル、白金、ク
ロムあるいはチタン等を使用する場合には、これ
らの金属をターゲツトとして前記実施例の如くス
パツタリン処理を行えばよい。
なお、第1図に示したスパツタリング処理装置
において、17は排気口、18はシヤツター、1
9は陽極、20は陽極水冷部、21はターゲツト
水冷部、22はマグネツト、23は磁気シール
ド、24は気密シール部である。
総じて本発明によれば、遷移金属をターゲツト
とし、スパツタリングガスを不活性ガス中にシリ
コンの水素化合物を含んだものとして、スパツタ
リング処理を行うことにより、半導体基板等の被
処理基板表面に遷移金属のシリサイド皮膜を容易
に再現性良く形成することができる。
【図面の簡単な説明】
第1図は、本発明の実施に係るスパツタリング
処理装置の一例の概略の構造を示す断面図であ
る。 同図において、11……被処理基板支持板、1
2……被処理基板、13……ターゲツト、14…
…ペルジヤ、15,16……反応ガス導入口、1
7……排気口、18……シヤツター、19……陽
極、20……陽極水冷部、21……ターゲツト水
冷部、22……マグネツト、23……磁気シール
ド、24……気密シール部。

Claims (1)

    【特許請求の範囲】
  1. 1 シリコンの水素化合物を含有する不活性ガス
    雰囲気中で遷移、金属をスパツタリングすること
    により、基板上へ遷移金属のシリサイド皮膜を形
    成することを特徴とする金属皮膜の形成方法。
JP2252678A 1978-02-28 1978-02-28 Method of forming metal film Granted JPS54115063A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2252678A JPS54115063A (en) 1978-02-28 1978-02-28 Method of forming metal film
US06/015,896 US4218291A (en) 1978-02-28 1979-02-28 Process for forming metal and metal silicide films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2252678A JPS54115063A (en) 1978-02-28 1978-02-28 Method of forming metal film

Publications (2)

Publication Number Publication Date
JPS54115063A JPS54115063A (en) 1979-09-07
JPS6136374B2 true JPS6136374B2 (ja) 1986-08-18

Family

ID=12085223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2252678A Granted JPS54115063A (en) 1978-02-28 1978-02-28 Method of forming metal film

Country Status (1)

Country Link
JP (1) JPS54115063A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59121925A (ja) * 1982-12-28 1984-07-14 Fujitsu Ltd 半導体装置の製造方法
JPS6042822A (ja) * 1983-08-19 1985-03-07 Nippon Telegr & Teleph Corp <Ntt> 多層構造の電極形成方法
JPH07307289A (ja) * 1995-03-27 1995-11-21 Hitachi Ltd スパッタリング方法
JP2013074271A (ja) * 2011-09-29 2013-04-22 Ulvac Japan Ltd デバイスの製造方法および製造装置

Also Published As

Publication number Publication date
JPS54115063A (en) 1979-09-07

Similar Documents

Publication Publication Date Title
US5510011A (en) Method for forming a functional deposited film by bias sputtering process at a relatively low substrate temperature
JPS6217026B2 (ja)
JP4296256B2 (ja) 超伝導材料の製造方法
JP3351843B2 (ja) 成膜方法
EP0571632B1 (en) Process for forming a polycrystalline silicon thin film at low temperature
JP2814445B2 (ja) 選択的な金の低温化学蒸着
JPS6136374B2 (ja)
US4698235A (en) Siting a film onto a substrate including electron-beam evaporation
JP3194256B2 (ja) 膜成長方法と膜成長装置
US7022191B2 (en) Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
JP2004525257A (ja) ウエハ・バイアスを用いて低温アルファ・タンタル薄膜を得る方法
Nagano Electrical resistivity of sputtered molybdenum films
JPH05263219A (ja) セレン化銅インジウム薄膜の製造方法
CN115679272A (zh) 一种物理气相沉积制备金属薄膜的方法
JP3273827B2 (ja) 半導体装置およびその製造方法
JPS6226575B2 (ja)
JPS6135270B2 (ja)
JPS6136375B2 (ja)
US20030003694A1 (en) Method for forming silicon films with trace impurities
JPS6316464B2 (ja)
CN112701036B (zh) 一种半导体元件的制造方法
JPS59169129A (ja) 高融点金属あるいは高融点金属シリサイドの成膜方法
JP2000211998A (ja) シリコンの酸化方法及びそれを用いた単結晶シリコン酸化膜の製造方法
JPH0280554A (ja) 高融点金属シリサイド膜の形成方法
Beyers et al. The Effect of Oxygen in Cosputtered (Titanium+ Silicon) Films