CN115679272A - 一种物理气相沉积制备金属薄膜的方法 - Google Patents

一种物理气相沉积制备金属薄膜的方法 Download PDF

Info

Publication number
CN115679272A
CN115679272A CN202110845278.9A CN202110845278A CN115679272A CN 115679272 A CN115679272 A CN 115679272A CN 202110845278 A CN202110845278 A CN 202110845278A CN 115679272 A CN115679272 A CN 115679272A
Authority
CN
China
Prior art keywords
film
mixed gas
metal film
substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110845278.9A
Other languages
English (en)
Inventor
郭宏瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN202110845278.9A priority Critical patent/CN115679272A/zh
Priority to PCT/CN2022/105641 priority patent/WO2023005677A1/zh
Priority to KR1020237044302A priority patent/KR20240013175A/ko
Priority to TW111126508A priority patent/TWI836514B/zh
Publication of CN115679272A publication Critical patent/CN115679272A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C23C14/022—Cleaning or etching treatments by means of bombardment with energetic particles or radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明公开了一种物理气相沉积制备金属薄膜的方法，包括：步骤1：将待沉积薄膜的基底放入反应腔室的基座上；步骤2：向反应腔室内通入包括氮气和氪气的第一混合气体，对靶材施加直流功率，使第一混合气体形成等离子体并轰击靶材，以在基底上形成金属氮化物薄膜；步骤3：停止向反应腔室内通入第一混合气体，向反应腔室内通入包括氩气和氪气的第二混合气体，对靶材施加直流功率，使第二混合气体形成等离子体，以在金属氮化物薄膜上形成金属薄膜；对基座施加偏置射频功率，以对金属薄膜的表面进行轰击，提高金属薄膜的致密度。

Description

一种物理气相沉积制备金属薄膜的方法
技术领域
本发明涉及半导体技术领域，更具体地，涉及一种物理气相沉积制备金属薄膜的方法。
背景技术
近年来，随着内存器件(DRAM)及其关键部件尺寸的不断缩小，部件之间的金属互连及接触等关键尺寸也随之缩减，只有更低电阻率的器件尺寸，才能获得更紧凑、更快速响应的器件结构。DRAM单元按照列(位线，Bit lines)和行(字线，Word lines)的阵列进行运作。位线在一个感应放大器之间传输电荷，从而编辑(写入)或获得(读取)特定单元的数据。数据写入或从DRAM单元读取的速度取决于位线的电阻(即RC中的R)；电阻越低，数据传输速度越快。导体的电阻取决于电子沿线路运动时遇到的散射点。薄膜中的杂质、颗粒边界和器件表面粗糙度会导致电子运动减慢，其对运动速度影响的程度则与薄膜的厚度相关。
在集成电路制造中，常用RC迟滞(resistance-capacitance delay)表示较高阻值带来的影响，器件密度不断增大，金属化互连所带来的RC迟滞会通过各种方式影响器件性能，已经成为阻碍超高密度集成电路效能及速度的关键因素。RC迟滞将降低DRAM结构中位线读取或写入数据的速度，因此，减少RC互连延迟成为近年来半导体行业的主攻方向；随着半导体技术的进步，器件关键尺寸持续不断趋于小型化，尤其在1xnm技术节点的DRAM内存制造中，要求制备更纯净、更光滑、应力可控且高密度的金属薄膜，从而有效解决DRAM尺寸缩小所面临的位线电阻的挑战。
业界通常采用物理气相沉积方法制备低电阻金属钨薄膜，用作DRAM位线或栅极层，降低器件RC迟滞带来的负面效应。但在实际应用中存在以下问题：由于PVD方法制备金属钨薄膜在制程后段退火等高温处理时，易与氮气(Nitride)发生反应生成氮化钨，覆盖W薄膜层，导致W电阻率增大；其次，DRAM Bit lines制程工序复杂，通常采用PVD方法在基底上依次沉积氮化钛薄膜(TiN)\金属钛薄膜(Ti)\硅化钨薄膜或氮化钨薄膜\钨薄膜的顺序，形成叠层复合膜的方式制备位线层，制备工序复杂；后段制程蚀刻工艺容易损伤表层W薄膜，导致表面不平整，粗糙度增大，极大降低器件性能。因此，亟待寻找一种新的金属薄膜及其制备方法，以突破现有技术难题。
发明内容
本发明的目的是提出一种物理气相沉积制备金属薄膜的方法，能够增加膜基结合力，防止金属膜脱落，并且薄膜致密度高、结晶好，电阻率低。
为了实现上述目的，本发明提供了一种物理气相沉积制备金属薄膜的方法，包括：
步骤1：将待沉积薄膜的基底放入反应腔室的基座上；
步骤2：向所述反应腔室内通入包括氮气和氪气的第一混合气体，对靶材施加直流功率，使所述第一混合气体形成等离子体并轰击所述靶材，以在所述基底上形成金属氮化物薄膜；
步骤3：停止向所述反应腔室内通入所述第一混合气体，向所述反应腔室内通入包括氩气和氪气的第二混合气体，对所述靶材施加直流功率，使所述第二混合气体形成等离子体，以在所述金属氮化物薄膜上形成金属薄膜；对所述基座施加偏置射频功率，以对所述金属薄膜的表面进行轰击，提高所述金属薄膜的致密度。
可选方案中，所述步骤2还包括：对所述基座施加第一预设范围的偏置射频功率，并维持第一设定时长，以对所述基底表面进行预处理。
可选方案中，所述步骤2包括：
对所述靶材施加小于第一预设值的直流功率，使所述第一混合气体起辉；
对所述基底表面进行预处理后，增加对所述靶材施加的直流功率，使所述第一混合气体产生等离子体并轰击所述靶材，以在预处理后的所述基底上形成所述金属氮化物薄膜。
可选方案中，所述步骤3包括：
对所述靶材施加小于第二预设值的直流功率，使所述第二混合气体起辉；
对所述基座施加小于第三预设值的射频功率，并维持第二设定时长，以对所述金属氮化物薄膜进行刻蚀处理；在所述第二设定时长后，增加对靶材施加的直流功率，使所述第二混合气体形成等离子体，以在所述金属氮化物薄膜上形成所述金属薄膜，同时对所述基座施加第二预设范围的偏置射频功率，以在形成所述金属薄膜的同时刻蚀所述金属薄膜，提高所述金属薄膜的致密度。
可选方案中，在所述步骤3中，所述氩气的流量小于100sccm，所述氪气的流量小于50sccm。
可选方案中，在所述步骤3中，所述氩气与所述氪气流量的比值不大于0.45。
可选方案中，在所述步骤2中，所述氪气与所述氮气流量的比值大于0.15。
可选方案中，在所述步骤2中，所述氪气的流量小于50sccm，所述氩气的流量小于200sccm。
可选方案中，在所述步骤2和/或所述步骤3中，对所述靶材施加的直流功率小于20000W。
可选方案中，所述步骤1中的工艺条件为：所述反应腔室的真空度小于5E-6Torr；所述基座的温度大于等于250度且小于等于350度。
本发明的有益效果在于：
本发明通过氪气(Kr)和氮气混合，高压形成等离子体，先在基底表面形成金属氮化物薄膜，通过增加金属氮化物薄膜的沉积，增加了膜基结合力，避免直接在基底上沉积金属薄膜引起晶格失配，造成金属薄膜剥落，而且，后续形成的金属薄膜沿[110]晶向择优生长，抑制金属薄膜与基底的扩散，起阻挡层作用。因氪气昂贵，仅使用氪气作溅射气体，局限性较大，资源浪费，而氩气(Ar)和氪气混合进气增加了调配的灵活性，降低了使用成本；Kr按一定比例形成Ar/Kr混合气体，因Kr比较重，动能大，增强了轰击靶材沉积到基底上的金属原子能量，沉积的薄膜致密度提高、结晶质量变好，晶粒不断长大，电子穿越晶界受到的势垒作用大幅下降，进而显著降低金属薄膜的电阻率，导电性提高。另外，对基座施加偏置射频功率，可以对沉积形成的金属薄膜表面进行一定轰击，增强金属薄膜致密度，促进高质量、低电阻率的金属薄膜的沉积。
本发明具有其它的特性和优点，这些特性和优点从并入本文中的附图和随后的具体实施方式中将是显而易见的，或者将在并入本文中的附图和随后的具体实施方式中进行详细陈述，这些附图和具体实施方式共同用于解释本发明的特定原理。
附图说明
通过结合附图对本发明示例性实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显。
图1示出了根据本发明一实施例的物理气相沉积制备金属薄膜的方法的流程图。
图2示出了现有技术的方法与本发明一实施例的方法形成的金属薄膜电阻率的对比。
图3示出了根据本发明一实施例的金属薄膜的方阻及其均匀性分布图。
图4示出了根据本发明一实施例的金属薄膜的结晶XRD图谱。
具体实施方式
下面将更详细地描述本发明。虽然本发明提供了优选的实施例，然而应该理解，可以以各种形式实现本发明而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了使本发明更加透彻和完整，并且能够将本发明的范围完整地传达给本领域的技术人员。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
图1示出了本发明一实施例一种物理气相沉积制备金属薄膜的方法的流程图，请参照图1，该方法包括以下步骤：
步骤1：将待沉积薄膜的基底放入反应腔室的基座上；
步骤2：向反应腔室内通入包括氮气和氪气的第一混合气体，对靶材施加直流功率，使第一混合气体形成等离子体并轰击靶材，以在基底上形成金属氮化物薄膜；
步骤3：停止向反应腔室内通入第一混合气体，向反应腔室内通入包括氩气和氪气的第二混合气体，对靶材施加直流功率，使第二混合气体形成等离子体，以在金属氮化物薄膜上形成金属薄膜；对基座施加偏置射频功率，以对金属薄膜的表面进行轰击，提高金属薄膜的致密度。
具体地，为了便于理解本方案，首先对用于制备薄膜的设备进行简单的介绍。薄膜的制备在半导体设备的反应腔室中进行，反应腔室中设有基座，用于承载待沉积薄膜的基底，基座中带加热或冷却功能。反应腔室连接有真空系统，真空系统可对反应腔体进行抽气，使反应腔室达到较高的真空度，以满足工艺所需的真空条件。工艺所需的气体通过流量计连接到反应腔室，工艺所需要的靶材被密封在反应腔室的上方区域。沉积金属的靶材可以是纯金属，也可以是金属化合物。进行薄膜沉积时，电源会施加功率至靶材，使其相对于接地的反应腔室为负偏压，另外，高压使气体电离放电而产生带正电的等离子体，带正电的等离子体被靶材吸引并轰击靶材。当等离子体的能量足够高时，会使靶材表面的原子逸出并沉积在基底上，以实现对基底表面的薄膜沉积。
本实施例以在基底表面沉积钼(Mo)薄膜为例，对制备方法进行详细说明。
具体地，执行步骤1，根据沉积的薄膜不同，对反应腔室设定适合的工艺条件，将待沉积薄膜的基底放入反应腔室的基座上，将基座温度调至工艺所需的温度。在本实施例中，基底为氧化硅，用于沉积钼薄膜，设定的工艺条件为，反应腔室的真空度小于5E-6Torr；基座的温度大于等于250度且小于等于350度，优选的，基座温度为300度，为形成电阻率更低的钼薄膜，使用了纯度≥99.999wt％的优质金属Mo靶材，其中杂质氧(O)含量≤100wt ppm。
执行步骤2，向反应腔室内通入包括氮气和氪气的第一混合气体，对靶材(Mo)施加直流功率，使第一混合气体形成等离子体并轰击靶材，以在基底上形成氮化钼薄膜。在现有技术中，溅射气体为氩气(Ar)，对靶材施加直流功率后在靶材上形成负电压，促进离化的Ar离子轰击靶材，Mo原子在等离子体区经与Ar离子碰撞、散射，部分散逸到达了基底表面，在基底表面沉积形成Mo薄膜；通常因沉积Mo原子能量低且呈无序状态排布，膜层疏松不够致密，电子穿越晶界时受到的势垒作用较强，导致Mo薄膜电阻率偏高，无法满足先进制程的工艺要求；另外直接在基底上溅射Mo薄膜，因Mo薄膜应力大且膜基结合力差，容易剥落。本实施例中，溅射气体选用氮气和氪气的混合气体，在形成钼薄膜之前，先在基底的表面形成氮化钼薄膜。通过增加氮化钼薄膜的沉积，增加了膜基结合力，避免直接在基底上沉积金属薄膜引起晶格失配，造成金属膜剥落，而且，后续形成的金属薄膜沿[110]晶向择优生长，抑制金属薄膜与基底的扩散，起阻挡层作用。因氪气昂贵，仅使用氪气作溅射气体，局限性较大，资源浪费，而氩气(Ar)和氪气混合进气增加了调配的灵活性，降低了使用成本(氩气和氪气混气比例可依据电阻率需求灵活配比)。
执行步骤3，停止向反应腔室内通入第一混合气体，向反应腔室内通入包括氩气和氪气的第二混合气体，对靶材施加直流功率，使第二混合气体形成等离子体，以在金属氮化物薄膜上形成金属薄膜；对基座施加偏置射频功率，以对金属薄膜的表面进行轰击，提高金属薄膜的致密度。第二混合气体中Kr按一定比例形成Ar/Kr混合气体，因Kr比较重，动能大，增强了轰击靶材沉积到基底上的金属原子能量，沉积的薄膜致密度提高、结晶质量变好，晶粒不断长大，电子穿越晶界受到的势垒作用大幅下降，进而显著降低金属薄膜的电阻率，提高导电性。在本步骤中，对基座施加偏置射频功率，可以对形成的氮化钼薄膜以及形成的金属Mo薄膜表面进行一定的轰击刻蚀，刻蚀速度小于沉积速度。减少薄膜表面缺陷的同时降低粗糙度，促进高质量、高致密性的低电阻率Mo薄膜沉积。
在本实施例中，在步骤2中，反应腔室的工艺压力维持在10～25mTorr，通入Kr流量范围为0～50sccm，优选为0～10sccm；通入氮气量范围为0～200sccm,优选为10～80sccm；可选方案中，氪气与氮气的比例大于等于0.15，氮气比例过低易形成亚稳态MoN薄膜，较难维持工艺稳定性。本实施例中，生成的氮化钼薄膜的厚度为20埃～60埃。MoN缓冲层厚度控制在一定范围内，减少了基底表面缺陷和粗糙度，表面能起主要作用，促进Mo膜柱状大晶粒的成核及长大，利于Mo膜更好的沿[110]晶向方向择优生长。MoN是良好的阻挡层材料，在器件后段高温热处理工艺时，抑制Mo与基底的互扩散现象，保证Mo薄膜低电阻特性，维持器件性能稳定性并保证良率。
本实施例中，步骤2还包括：对基座施加第一预设范围(如500-2500W)的偏置射频功率，并维持第一设定时长(如3秒)，以对基底表面进行预处理。具体地，对靶材施加小于第一预设值(如800W)的直流功率，使第一混合气体起辉；对基底表面进行预处理后，增加对靶材施加的直流功率，使第一混合气体产生等离子体并轰击靶材，以在预处理后的基底上形成金属氮化物薄膜。
具体地，在一个实施例中，在步骤2中，首先，对靶材施加一定的起辉功率，一般小于800W，如500W，使第一混合气体起辉电离，产生等离子体；对基座施加第一预设范围的偏置射频功率，并维持第一设定时长，以对基底表面进行适当蚀刻预处理。通过荷能粒子对基底表面物质的轰击，消除基底表面杂质，同时原子表面迁移率增强，提高平整度，增加膜基结合力，减少接触电阻及应力，避免脱膜现象。第一设定时长后，停止对基座施加偏置射频功率，并增加对靶材施加的直流功率，如增加至3000W。该功率会在靶材上形成负电压，促进离化的第一混合气体轰击靶材，以在预处理后的基底上进行MoN薄膜缓冲层的沉积。
在一个实施例中，在步骤3中，通入Ar流量范围为0～100sccm，优选为0～10sccm；通入Kr流量范围为0～50sccm,优选为5～30sccm；调节Ar/Kr气体流量计，设置合理的配比，本实施例中氩气与氪气流量的比值不大于0.45。经混气室充分混匀后通入反应腔室；反应腔室的工艺压力维持在10～25mTorr。
在一个实施例中，在步骤3中，首先，对靶材施加小于第二预设值的直流功率，使第二混合气体起辉；第二预设值可以为800W，如直流功率为500W。对基座施加小于第三预设值的射频功率，第三预设值可以为1200W，例如射频功率为850W，并维持第二设定时长(如5秒)，以对MoN薄膜进行刻蚀处理；此步骤对底层MoN薄膜进行适当蚀刻处理；该步骤利于降低MoN缓冲层与Mo薄膜层间的欧姆接触，降低界面能并形成较小的附加阻抗，利于低电阻率Mo薄膜的形成。在第二设定时长后，增加对靶材施加的直流功率，使第二混合气体形成等离子体，以在MoN薄膜上形成Mo薄膜，同时对基座施加第二预设范围的偏置射频功率，第二预设范围为100-500W，如240W，并增加对靶材施加的直流功率(如增加至1000W)以在形成Mo薄膜的同时刻蚀Mo薄膜，提高Mo薄膜的致密度，其中刻蚀的速度小于沉积的速度。该步骤将第二混合气体电离，吸引Ar/Kr混合气体正离子轰击靶材，实现薄膜沉积；同时基座的第二偏置电压，对沉积的Mo薄膜表面进行一定轰击，增强薄膜致密度，促进高质量、低电阻率的Mo薄膜沉积。本步骤采用Ar/Kr混合气体的离子轰击靶材过程中，因Kr比较重，动能大，轰击靶材沉积到基底上的Mo原子能量越大，改变了低能Mo原子在基底表面的无序状态排布，Mo原子在薄膜表面的迁移运动和扩散能力提高，沉积的薄膜致密度提高、结晶质量变好，晶粒不断长大，电子穿越晶界受到的势垒作用大幅下降，薄膜的电阻率显著下降，导电性提高。薄膜沉积过程中，同时基座施加偏置射频功率，对等离子体区运动的Mo原子施加朝向基底的牵引力作用，增强了Mo原子在基底的迁移运动，薄膜柱状晶间的间隙进一步被高能量且加速沉积的Mo原子填充，促进了高质量Mo薄膜的形成。本实施例Mo膜层的厚度150埃～350埃。本实施例对薄膜厚度偏薄工艺，更容易获得更致密、更纯净的低电阻率金属Mo薄膜。
参考图2，图2为本实施例获得的Mo薄膜电阻率与现有技术获得的Mo薄膜电阻率的对比图，其中，thickness为Mo薄膜的厚度，单位为埃。Resistivity为Mo薄膜的电阻率。本实施例获得的Mo薄膜电阻率由现有技术13.2uohm*cm@300A下降到10.1uohm*cm@300A的水平，其电阻率比现有技术沉积出的Mo低15-25％，通过该方法获得的钼金属在DRAM位线中的应用范围有望扩展至1xnm技术节点。在17nm节点及以下的DRAM领域，满足位线及栅极层对金属薄膜的低电阻率要求，薄膜性能的稳定性可进一步提高器件良率，为解决现有技术的瓶颈提供更多选择。
参考图3，图3为本实施例低电阻率Mo薄膜的方阻及其均匀性示意图，图示为12寸基底的方块电阻49点量测分布结果。图示方块电阻值＝3.35ohm/sq，方阻均匀性(％，1sig.)＝1.869％，可见通过本方案工艺的实施，达到了半导体制造工艺对位线及栅极工艺均匀性的要求。
参考图4，图4为本实施例的金属Mo薄膜的结晶XRD图谱，XRD晶向峰位在2θ≈40.6°、73.5°附近出现了属于体心立方金属Mo[110]、[211]晶向的衍射峰，说明制备得到金属Mo薄膜呈现多晶相结构，同时呈现[110]择优取向生长，除氧化硅基底在≈70°左右出现大的非晶包外，无其它物相的杂峰，这表明制备得到了高纯度的Mo薄膜。
本发明的方法不仅适用于金属钼(Mo)工艺，也适用于其它欲采用PVD磁控溅射技术获得低电阻率的金属薄膜，如金属钌(Ru)等先进存储器领域的可替代性材料。
以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。

Claims (10)

1.一种物理气相沉积制备金属薄膜的方法，其特征在于，所述方法包括：
步骤1：将待沉积薄膜的基底放入反应腔室的基座上；
步骤2：向所述反应腔室内通入包括氮气和氪气的第一混合气体，对靶材施加直流功率，使所述第一混合气体形成等离子体并轰击所述靶材，以在所述基底上形成金属氮化物薄膜；
步骤3：停止向所述反应腔室内通入所述第一混合气体，向所述反应腔室内通入包括氩气和氪气的第二混合气体，对所述靶材施加直流功率，使所述第二混合气体形成等离子体，以在所述金属氮化物薄膜上形成金属薄膜；对所述基座施加偏置射频功率，以对所述金属薄膜的表面进行轰击，提高所述金属薄膜的致密度。
2.根据权利要求1所述的方法，其特征在于，所述步骤2还包括：对所述基座施加第一预设范围的偏置射频功率，并维持第一设定时长，以对所述基底表面进行预处理。
3.根据权利要求2所述的方法，其特征在于，所述步骤2包括：
对所述靶材施加小于第一预设值的直流功率，使所述第一混合气体起辉；
对所述基底表面进行预处理后，增加对所述靶材施加的直流功率，使所述第一混合气体产生等离子体并轰击所述靶材，以在预处理后的所述基底上形成所述金属氮化物薄膜。
4.根据权利要求1所述的方法，其特征在于，所述步骤3包括：
对所述靶材施加小于第二预设值的直流功率，使所述第二混合气体起辉；
对所述基座施加小于第三预设值的射频功率，并维持第二设定时长，以对所述金属氮化物薄膜进行刻蚀处理；在所述第二设定时长后，增加对靶材施加的直流功率，使所述第二混合气体形成等离子体，以在所述金属氮化物薄膜上形成所述金属薄膜，同时对所述基座施加第二预设范围的偏置射频功率，以在形成所述金属薄膜的同时刻蚀所述金属薄膜，提高所述金属薄膜的致密度。
5.根据权利要求1所述的方法，其特征在于，在所述步骤3中，所述氩气的流量小于100sccm，所述氪气的流量小于50sccm。
6.根据权利要求1所述的方法，其特征在于，在所述步骤3中，所述氩气与所述氪气流量的比值不大于0.45。
7.根据权利要求1所述的方法，其特征在于，在所述步骤2中，所述氪气与所述氮气流量的比值大于0.15。
8.根据权利要求1所述的方法，其特征在于，在所述步骤2中，所述氪气的流量小于50sccm，所述氩气的流量小于200sccm。
9.根据权利要求1所述的方法，其特征在于，在所述步骤2和/或所述步骤3中，对所述靶材施加的直流功率小于20000W。
10.根据权利要求1所述的方法，其特征在于，所述步骤1中的工艺条件为：所述反应腔室的真空度小于5E-6Torr；所述基座的温度大于等于250度且小于等于350度。
CN202110845278.9A 2021-07-26 2021-07-26 一种物理气相沉积制备金属薄膜的方法 Pending CN115679272A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110845278.9A CN115679272A (zh) 2021-07-26 2021-07-26 一种物理气相沉积制备金属薄膜的方法
PCT/CN2022/105641 WO2023005677A1 (zh) 2021-07-26 2022-07-14 制备金属薄膜的物理气相沉积方法
KR1020237044302A KR20240013175A (ko) 2021-07-26 2022-07-14 금속 박막을 제조하는 물리 기상 증착 방법
TW111126508A TWI836514B (zh) 2021-07-26 2022-07-14 製備金屬薄膜的物理氣相沉積方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110845278.9A CN115679272A (zh) 2021-07-26 2021-07-26 一种物理气相沉积制备金属薄膜的方法

Publications (1)

Publication Number Publication Date
CN115679272A true CN115679272A (zh) 2023-02-03

Family

ID=85044394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110845278.9A Pending CN115679272A (zh) 2021-07-26 2021-07-26 一种物理气相沉积制备金属薄膜的方法

Country Status (3)

Country Link
KR (1) KR20240013175A (zh)
CN (1) CN115679272A (zh)
WO (1) WO2023005677A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116695072A (zh) * 2023-05-11 2023-09-05 东华隆（广州）表面改质技术有限公司 一种调配辊体表面电阻涂层电阻率的pvd镀膜方法
CN117987775A (zh) * 2024-04-03 2024-05-07 粤芯半导体技术股份有限公司 一种金属氮化物薄膜的物理气相沉积方法和装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04171825A (ja) * 1990-11-06 1992-06-19 Oki Electric Ind Co Ltd 半導体素子の製造方法
US20040214417A1 (en) * 2003-03-11 2004-10-28 Paul Rich Methods of forming tungsten or tungsten containing films
US7790604B2 (en) * 2007-08-20 2010-09-07 Applied Materials, Inc. Krypton sputtering of thin tungsten layer for integrated circuits
CN104818466A (zh) * 2015-05-05 2015-08-05 深圳南玻伟光导电膜有限公司 钼铝钼金属膜的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116695072A (zh) * 2023-05-11 2023-09-05 东华隆（广州）表面改质技术有限公司 一种调配辊体表面电阻涂层电阻率的pvd镀膜方法
CN117987775A (zh) * 2024-04-03 2024-05-07 粤芯半导体技术股份有限公司 一种金属氮化物薄膜的物理气相沉积方法和装置

Also Published As

Publication number Publication date
TW202306118A (zh) 2023-02-01
KR20240013175A (ko) 2024-01-30
WO2023005677A1 (zh) 2023-02-02

Similar Documents

Publication Publication Date Title
CN110218984B (zh) 薄膜沉积方法
US6139699A (en) Sputtering methods for depositing stress tunable tantalum and tantalum nitride films
US6789499B2 (en) Apparatus to sputter silicon films
WO2023005677A1 (zh) 制备金属薄膜的物理气相沉积方法
CN110709964A (zh) 用于调整硅化镍的电阻率的工艺整合方法
WO2022089288A1 (zh) 氧化物薄膜的制备方法
CN112864240B (zh) 半导体结构的制造方法及两种半导体结构
EP0571632B1 (en) Process for forming a polycrystalline silicon thin film at low temperature
WO2023045835A1 (zh) 金属化合物薄膜的制备方法
CN114667591A (zh) 用于基板的自由基和热处理的系统与方法
US20020112951A1 (en) Pre-treatment for salicide process
TWI836514B (zh) 製備金屬薄膜的物理氣相沉積方法
WO2001024227A2 (en) IMPROVED PECVD AND CVD PROCESSES FOR WNx DEPOSITION
CN112466757A (zh) 薄膜沉积方法及基片
CN110965023A (zh) 氮化钛薄膜沉积方法
Lau et al. Filtered cathodic vacuum arc deposition of thin film copper
US20030003694A1 (en) Method for forming silicon films with trace impurities
JP2945948B2 (ja) 半導体膜作製方法
JP3003610B2 (ja) 半導体装置の製造方法
JP2004270035A (ja) タングステン又はタングステン含有薄膜を形成する方法
JP3123656B2 (ja) 半導体膜作製方法
CN114171452A (zh) 半导体结构的形成方法
JP3120513B2 (ja) ドライエッチング方法
JP2000031094A (ja) 半導体装置のチタニウム膜の形成方法
JPH0888178A (ja) ケイ化物のスパッタリング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination