KR100269302B1 - 반도체장치의금속배선및그형성방법 - Google Patents

반도체장치의금속배선및그형성방법 Download PDF

Info

Publication number
KR100269302B1
KR100269302B1 KR1019970034579A KR19970034579A KR100269302B1 KR 100269302 B1 KR100269302 B1 KR 100269302B1 KR 1019970034579 A KR1019970034579 A KR 1019970034579A KR 19970034579 A KR19970034579 A KR 19970034579A KR 100269302 B1 KR100269302 B1 KR 100269302B1
Authority
KR
South Korea
Prior art keywords
layer
metal wiring
forming
aluminum
seed
Prior art date
Application number
KR1019970034579A
Other languages
English (en)
Other versions
KR19990011475A (ko
Inventor
이기홍
차기호
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970034579A priority Critical patent/KR100269302B1/ko
Priority to US09/016,791 priority patent/US6045892A/en
Priority to JP10088261A priority patent/JPH1154511A/ja
Publication of KR19990011475A publication Critical patent/KR19990011475A/ko
Application granted granted Critical
Publication of KR100269302B1 publication Critical patent/KR100269302B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12486—Laterally noncoextensive components [e.g., embedded, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12576—Boride, carbide or nitride component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12736—Al-base component
    • Y10T428/12743—Next to refractory [Group IVB, VB, or VIB] metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

금속 배선 및 그 형성 방법을 개시한다. 본 발명은 절연층 상에 (111) 배향의 알루미늄(Al)층을 이용한 시드(seed)층을 형성한다. 이후에, 시드층 상에 티타늄(Ti)층, 질화 티타늄(TiN)층 및 그 조합층으로 웨팅(wetting)층을 형성하고, 웨팅층 상에 알루미늄층 또는 알루미늄 합금층으로 금속 배선층을 형성한다. 이때, 시드층, 웨팅층 및 금속 배선층을 형성하는 단계는 진공 단절(vacuum break)없이 인 시튜(in-situ)로 수행된다. 이와 같이 하면, 금속 배선층은 시드층에 의해서 (111) 방향의 일정한 결정학적 방향(crystallographic direction)으로 성장되며 형성되어, 일정한 결정학적 배향(crystallographic orientation)을 우선적으로 강하게 가진다. 또한 그 표면의 몰폴로지(surface morphology)가 개선된다.

Description

반도체 장치의 금속 배선 및 그 형성 방법{Metal wiring for semiconductor device ＆ manufacturing method thereof}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 금속 배선 및 그 형성 방법에 관한 것이다.
반도체 장치가 고집적화됨에 따라, 하부 도전층과 금속 배선층을 서로 연결시키기 위한 콘택홀(contact hole)의 폭이 작아지고 또한 그 깊이는 보다 깊어지는 추세이다. 따라서, 상기 콘택홀의 종횡비(aspect ratio)는 보다 증가하고 있다. 이와 같이 콘택홀의 종횡비가 증가함에 따라, 상기 콘택홀의 내부에 금속 배선층을 완전히 채우는 기술이 중요시되고 있다. 따라서, 이제까지 상기 금속 배선층으로 주로 이용되어 온 알루미늄(Al)층 대신에, 단차 도포성(step coverage)이 우수한 텅스텐(W)층을 상기 금속 배선층으로 이용하는 방안이 제안되고 있다.
그러나, 저비용 및 공정의 단순성(simplicity)의 측면에서는, 상기 텅스텐층을 금속 배선층으로 이용하는 방법에 비해 알루미늄층을 이용하는 방법이 보다 유리한 면이 많다. 따라서, 저온에서 형성된 알루미늄층을 고온에서 리플로우(reflow)하는 방법, 고온 스퍼터링(sputtering) 방법 및 고압 기술(high pressure technology) 등과 같은 방법으로 알루미늄층을 형성하여 금속 배선층으로 이용하고자 하는 방안이 계속 연구되고 있다.
또한, 반도체 장치의 신뢰성은 금속 배선층의 신뢰성과 밀접한 관계를 갖는다. 이러한 금속 배선층의 신뢰성에 영향은 미치는 요소로는 금속 배선층의 그레인 크기(grain size), 결정학적 배향(crystallographic orientation) 및 불순물(impurity)을 들 수 있다. 또한, 전자 충돌에 의한 금속 원자, 예컨대 알루미늄 원자의 이동(migration)이 잘 일어나지 않으면, 즉, 일렉트론 마이그레이션(electromigration) 특성이 개선되면, 금속 배선층의 신뢰성은 높아진다. 따라서, 상기 금속 배선층의 신뢰성은, 금속 배선층의 일렉트론 마이그레이션 특성으로 평가될 수 있다. 이러한 일렉트론 마이그레이션 특성과 관련되는 금속 배선층의 라이프타임(lifetime)은, 금속 배선층의 평균 그레인 크기가 클수록 또한 평균 그레인 크기의 편차(deviation of mean grain size)가 작을수록 길어진다. 또한 금속 배선층이 일정한 결정학적 방향, 예컨대 알루미늄층인 경우에는 (111)방향의 결정학적 방향으로 형성되면, 상기 라이프타임은 또한 길어진다.
따라서, 상기 알루미늄층으로 형성된 금속 배선층의 신뢰성을 향상시키기 위하여, (111) 방향의 알루미늄층을 형성시키는 연구가 진행되고 있다. 또한, 상기 금속 배선층의 신뢰성을 향상시키는 문제와 더불어 이후의 리소그래피(lithography) 공정에 영향을 미치는 금속 배선층의 표면 몰폴로지(surface morphology)를 개선하는 연구도 계속 진행되고 있다.
종래의 금속 배선층의 신뢰성 및 표면 몰폴로지의 개선에 관한 연구는 주로 알루미늄층을 금속 배선층으로 이용하고 상기 알루미늄층의 하부층으로 질화 티타늄(TiN)층을 형성하는 방법을 중점적으로 이루어지고 있다. 히데끼 시바타 등은 알루미늄층의 (111)방향으로의 결정학적 배향은 그 하부층의 결정학적 구조 및 그 형성 공정에 따른다고 주장하였다(Hideki Shibata, "The effect of Al(111) crystal orientation on electromigration in half-micron layered Al interconnects",Jpn. J. Appl. Phys., Vol 32, 1993. p4479). 또한, 알루미늄층의 (111)방향으로의 결정학적 배향 정도가 증가함에 따라 일렉트론 마이그레이션 특성이 개선됨을 주장하였다. 또한, 히로시 오노다 등은, 알루미늄-실리콘(Si) 합금층이 (111)방향의 결정학적 배향이 강하게 형성되면 보다 긴 라이프타임을 가진다고 주장하고 있다(Hiroshi Onoda, "Al-Si crystallographic-orientation transition in Al-Si/TiN layered structures and electromigration performance as interconnects",J. Appl. Phys., 77(2), 1995, p885.). 더욱이, 히로시 오노다 등은, 알루미늄 합금층 및 티타늄(Ti)층에서 알루미늄 합금층의 일렉트론 마이그레이션과 표면 몰폴로지는, 그 하부의 절연층의 표면 거침정도(surface roughness)에 영향을 받는다고 발표하였다(Hiroshi Onoda,"Effect of insulator surface roughness on Al-alloy film properties and electromigration performance in Al-alloy/Ti insulator layered interconnects", J. Vac. Sci. Technol., B14(4), 1996, p2645.).
이와 같이 종래의 배선 형성 방법은, 금속 배선층의 하부층으로 티타늄층 또는 질화 티타늄층을 형성하고 그 상에 알루미늄층을 형성함으로써, 금속 배선층으로 이용되는 알루미늄층의 일렉트론 마이그레이션 특성 또는 표면의 몰폴로지를 개선하고자 한다. 그러나, 종래의 배선 형성 방법에 비해 보다 더 일렉트론 마이그레이션을 억제하여, 금속 배선층의 신뢰성을 보다 더 개선시키려는 요구가 증대되고 있다. 또한, 금속 배선층의 표면 몰폴로지에 있어서도, 보다 우수한 표면의 몰폴로지를 가지는 금속 배선층이 요구되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 금속 배선층의 표면 몰폴로지를 보다 더 개선할 수 있고, 일렉트론 마이그레이션 특성을 개선하여 금속 배선층의 신뢰성을 향상시킬 수 있는 금속 배선을 제공하는 데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 금속 배선층의 표면 몰폴로지를 보다 더 개선할 수 있고, 일렉트론 마이그레이션 특성을 개선하여 금속 배선층의 신뢰성을 향상시킬 수 있는 금속 배선 형성 방법을 제공하는 데 있다.
도 1은 본 발명의 금속 배선을 설명하기 위해서 나타낸 단면도이다.
도 2 내지 도 6은 본 발명의 금속 배선 형성 방법의 제1실시예를 설명하기 위해서 도시한 단면도들이다.
도 7 및 도 8은 본 발명의 금속 배선 형성 방법의 제2실시예를 설명하기 위해서 도시한 단면도들이다.
도 9 및 도 10은 본 발명의 금속 배선 형성 방법의 제3실시예를 설명하기 위해서 도시한 단면도들이다.
도 11 및 도 12는 본 발명의 금속 배선 형성 방법의 제4실시예를 설명하기 위해서 도시한 단면도들이다.
도 13 내지 도 18은 본 발명의 효과를 설명하기 위해서 도시한 도면들이다.
(도면의 주요부분에 대한 부호의 설명)
(100);반도체 기판 (400);오믹층(ohmic layer)
(500);장벽 금속층(barrier metal layer) (550);접착층(glue layer)
(600);시드층(seed layer) (700);웨팅층(wetting layer)
(800);금속 배선층 (950);플러그(plug)
상기한 기술적 과제를 달성하기 위한 본 발명은, 반도체 기판의 절연층 상에 형성된 (111)의 결정학적 배향을 가지는 알루미늄층의 시드층과 상기 시드층 상에 순차적으로 형성된 웨팅층 및 금속 배선층을 포함한다. 이때, 또한, 상기 웨팅층은 티타늄층, 질화 티타늄층 및 그 조합층 등으로 형성되며, 상기 금속 배선층은 알루미늄층 또는 알루미늄 합금층으로 형성된다. 상기 시드층에 의해서 상기 금속 배선층은 (111) 방향의 일정한 결정학적 배향을 가진다.
또한, 상기한 다른 기술적 과제를 달성하기 위한 본 발명은, 도전층 상에 상기 도전층의 소정 영역을 노출시키는 콘택홀을 가지는 절연층 패턴을 형성한다. 이때, 상기 도전층은 불순물이 도핑된 반도체 기판으로 형성된다. 또는 상기 도전층은 알루미늄층, 구리층 및 텅스텐층 등으로 형성된다. 이후에, 상기 절연층 패턴이 형성된 결과물 전면에 상기 노출되는 도전층과 접촉하는 (111)의 결정학적 배향을 가지는 알루미늄층의 시드층을 형성한다. 또한, 상기 시드층을 형성하는 단계 이전에, 상기 도전층이 불순물이 도핑된 반도체 기판으로 형성될 경우에, 상기 절연층 패턴이 형성된 결과물 상에 상기 노출되는 도전층과 접촉하는 오믹층 및 장벽 금속층을 순차적으로 형성한다. 이때, 상기 오믹층은 티타늄층으로 형성되고, 상기 장벽 금속층은 질화 티타늄층으로 형성된다. 이후에, 상기 시드층 상에 웨팅층을 형성한다. 이때, 상기 웨팅층은 티타늄층, 질화 티타늄층 및 그 조합층 등으로 형성된다. 다음에, 상기 웨팅층 상에 금속 배선층을 형성한다. 이때, 상기 금속 배선층은 알루미늄층 또는 알루미늄 합금층으로 형성된다. 더하여, 상기 알루미늄층은 스퍼터링 방법 또는 화학 기상 증착 방법으로 형성된다. 또한, 상기 시드층에 의해서 상기 금속 배선층은 일정한 결정학적 배향을 가진다. 게다가, 상기 시드층, 상기 웨팅층 및 금속 배선층을 형성하는 단계는 진공 단절 없이 인 시튜로 수행된다.
또한 본 발명은, 도전층 상에 상기 도전층의 소정 영역을 노출시키는 콘택홀을 가지는 절연층 패턴을 형성한다. 이때, 상기 도전층은 불순물이 도핑된 반도체 기판으로 형성된다. 또는 상기 도전층은 알루미늄층, 구리층 및 텅스텐층 등으로 형성된다. 이후에, 상기 콘택홀 내부에 상기 노출되는 도전층과 접촉하는 플러그를 형성한다. 이때, 상기 플러그는 텅스텐층으로 형성된다. 이때, 상기 플러그를 형성하는 단계 이전에, 상기 도전층이 불순물이 도핑된 반도체 기판으로 형성될 경우에, 상기 절연층 패턴이 형성된 결과물 상에 상기 노출되는 도전층과 접촉하는 오믹층을 더 형성한다. 이때, 상기 오믹층은 티타늄층으로 형성된다. 또한, 상기 플러그를 형성하는 단계 이전에, 상기 플러그의 하부층으로 접착층을 더 형성한다. 상기 접착층은 티타늄층, 질화 티타늄층 및 그 조합층 등으로 형성된다. 다음에, 상기 플러그가 형성된 결과물 전면에 시드층을 형성한다. 상기 시드층은 (111)의 결정학적 배향을 가지는 알루미늄층으로 형성된다. 이어서, 상기 시드층 상에 웨팅층을 형성한다. 이때, 상기 웨팅층은 티타늄층, 질화 티타늄층 및 그 조합층 등으로 형성된다. 연이어 상기 웨팅층 상에 금속 배선층을 형성한다. 상기 금속 배선층은 알루미늄층 또는 알루미늄 합금층으로 형성된다. 이때, 상기 알루미늄층은 스퍼터링 방법 또는 화학 기상 증착 방법으로 형성된다. 또한, 상기 시드층에 의해서 상기 금속 배선층은 일정한 방향의 결정학적 배향을 가지며 형성된다. 더하여, 상기 시드층, 상기 웨팅층 및 금속 배선층을 형성하는 단계는 진공 단절 없이 인 시튜로 수행된다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1은 본 발명의 금속 배선의 구조를 나타낸다.
구체적으로, 본 발명의 금속 배선은, 반도체 기판(100)의 절연층(210) 상에 형성된 시드층(seed layer;600)과 상기 시드층(600) 상에 순차적으로 형성된 웨팅층(wetting layer;700) 및 금속 배선층(800)을 포함한다. 이때, 상기 시드층(600)은 알루미늄층으로 형성된다. 또한, 상기 웨팅층(700)은 티타늄층, 질화 티타늄층 및 그 조합층 등으로 형성된다. 더하여, 상기 금속 배선층(800)은 알루미늄층 또는 알루미늄 합금층으로 형성된다. 상기 알루미늄 합금층은 알루미늄-구리(Cu) 합금층, 알루미늄-실리콘 합금층 및 알루미늄-구리-실리콘 합금층 등과 같은 합금층이다.
상기 절연층(210)은 콘택홀(도시되지 않음)을 가지므로, 상기 시드층(600), 웨팅층(700) 및 금속 배선층(800)이 상기 콘택홀을 통해 상기 반도체 기판(100)에 전기적으로 연결될 수 있다. 또한, 상기 금속 배선층(800)은 상기 시드층(600)에 의해서 일정한 결정학적 배향을 가진다. 예를 들어, 상기 금속 배선층(800)으로 이용되는 알루미늄층은, 그 성장 시 상기 시드층(600)으로 이용되는 알루미늄층의 결정학적 특성에 의해서 (111)방향의 결정학적 배향을 우선적으로 강하게 가지며 성장한다. 이와 같이 금속 배선층(800)이 (111)방향의 결정학적 배향을 강하게 가지며 형성되므로, 다른 결정학적 배향, 예컨대 (200)방향의 결정학적 배향을 가지며 성장되는 경우에 비해 전자 충돌에 의한 알루미늄 원자의 이동이 잘 일어나지 않는다. 즉, 일렉트론 마이그레이션 특성이 개선된다.
도 2 내지 도 6은 본 발명의 금속 배선 형성 방법의 제1실시예를 설명하기 위해서 도시한 단면도들이다.
도 2는 반도체 기판(100) 상에 절연층 패턴(200)을 형성하는 단계를 나타낸다.
구체적으로, 도전층, 예컨대, 불순물이 도핑(doping)된 반도체 기판(100) 상에 HTO(High Temperature Oxide)층, USG(Undoped Silicate Glass)층, SOG(Spin On Glass)층, BPSG(BoroPhosphoSilicate Glass)층 및 그 조합층 등으로 절연층을 형성한다. 이후에, 상기 절연층을 패터닝하여 상기 반도체 기판(100)의 소정 영역을 노출시키는 콘택홀(300)을 가지는 절연층 패턴(200)을 형성한다.
도 3은 반도체 기판(100) 상에 오믹층(400) 및 장벽 금속층(500)을 형성하는 단계를 나타낸다.
먼저, 상기 콘택홀(300)에 의해 노출되는 반도체 기판(100) 및 절연층 패턴(200)의 전면에 ECR 에치(Electron Cyclotron Resonance etch)를 실시하여 세정한다. 이후에, 상기 콘택홀(300)에 의해 노출되는, 불순물이 도핑된 반도체 기판(100)에 접촉하는 오믹층(ohmic layer;400)을 형성한다. 상기 오믹층(400)은 이후에 형성되는 금속층과 상기 반도체 기판(100) 간에 오믹 콘택(ohmic contact)을 형성한다. 이때, 상기 오믹층(400)으로 티타늄(Ti)층을 대략 300Å 정도의 두께로 형성한다. 상기 티타늄층은 이후에, 열처리되어 티타늄 실리사이드(titanium silicide)층을 형성하게 된다. 이와 같이 형성된 티타늄 실리사이드층에 의해서 상기 반도체 기판(100)과 이후에 형성되는 금속층이 오믹 콘택된다.
이후에, 상기 오믹층(400) 상에 장벽 금속층(barrier metal layer;500)을 형성하여, 이후에 형성되는 금속층을 이루는 물질의 확산(diffusion)을 방지한다. 예컨대, 질화 티타늄(TiN)층 등을 형성하여 상기 장벽 금속층(500)으로 이용한다. 이때, 상기 질화 티타늄층은 대략 500Å 정도의 두께로 형성한다.
또한, 상기 ECR 에치 단계, 오믹층(400) 형성 단계 및 장벽 금속층(500) 형성 단계는 진공 단절(vacuum break)없이 인 시튜(in-situ)로 수행한다. 이와 같이 형성된 상기 오믹층(400) 및 장벽 금속층(500)을 열처리하여 어닐링(annealing)시킨다. 예컨대, 대략 480℃의 온도 조건에서 질소 가스(N2) 분위기에서 열처리하여 어닐링 시킨다.
도 4는 장벽 금속층(500) 상에 시드층(600)을 형성하는 단계를 나타낸다.
먼저, 장벽 금속층(500)이 형성된 불순물이 도핑된 반도체 기판(100)을 디개싱(degassing)한다. 예컨대, 상기 장벽 금속층(500)을 형성하는 단계와 인 시튜로 대략 500℃의 온도 조건에서 디개싱을 실시한다. 이후에, 상기 장벽 금속층(500) 상에 금속층, 예컨대 알루미늄층을 형성하여 시드층(600)으로 이용한다. 이때, 상기 알루미늄층은 대략 50Å 내지 1000Å의 두께로 형성된다. 바람직하게는 대략 300Å 정도의 두께로 형성된다. 또한, 상기 알루미늄층은 대략 10℃ 내지 650℃의 온도 조건에서 형성되는 것이 가능하나, 바람직하게는 대략 상온(room temperature)의 온도 조건에서 대략 5×10-8Torr 이하의 고진공 조건에서 형성된다. 이와 같이 형성된 알루미늄층, 즉, 시드층(600)은 (111)의 결정학적 배향을 가지는 결정학적 특성을 나타낸다.
도 5는 시드층(600) 상에 웨팅층(700)을 형성하는 단계를 나타낸다.
구체적으로, 상기 시드층(600) 상에 티타늄층, 질화 티타늄층 및 그 조합층 등을 형성하여 웨팅층(700)으로 이용한다. 바람직하게는 상기 시드층(600)을 형성하는 단계와 진공 단절 없이 인 시튜로 상기 시드층(600) 상에 질화 티타늄층을 증착하여 웨팅층(700)으로 이용한다. 이때, 대략 300Å 정도의 두께로 상기 질화 티타늄층을 형성한다. 이와 같이 형성된 웨팅층(700)은 그 상에 접촉하여 형성되는 금속층의 웨팅 특성(wettability)을 증가시킨다.
상기 웨팅층(700)의 결정학적 특성은 상기 시드층(600)의 결정학적 구조(crystallographic structure)에 영향을 받는다. 상기 시드층(600), 즉, 알루미늄층은 (111)방향의 결정학적 배향(crystallographic orientation)을 우선적으로 가지고, (111)방향으로 2.338Å의 격자 상수(lattice parameter)를 가진다. 또한, 상기 웨팅층(700)으로 이용되는 질화 티타늄층의 (111)방향의 격자 상수는 2.44Å으로, 상기 시드층(600)의 (111)방향의 격자 상수의 크기에 근접한다. 이에 따라 상기 질화 티타늄층은 상기 시드층(600) 상에서 (111)방향의 결정학적 배향을 우선적으로 가지며 형성된다.
또한, 상기 웨팅층(700)으로 티타늄층을 이용하는 경우에도 상술한 결과를 얻을 수 있다. 즉, 상기 티타늄층의 (200)방향의 격자 상수는 2.342Å으로, 시드층(600)으로 이용되는 상기 알루미늄층의 (111)방향의 격자 상수 2,338Å에 근접한다. 이에 따라 상기 티타늄층은 (200)방향의 결정학적 배향을 우선적으로 가지며 상기 알루미늄층 상에 형성될 수 있다.
도 6은 웨팅층(700) 상에 금속 배선층(800)을 형성하는 단계를 나타낸다.
구체적으로, 상기 웨팅층(700) 상에 알루미늄층 또는 알루미늄 합금층 등과 같은 금속층을 형성하여 금속 배선층(800)을 형성한다. 이때, 상기 알루미늄층은 스퍼터링(sputtering) 방법 또는 화학 기상 증착(CVD;Chemical Vapour Deposition) 방법 등과 같은 방법을 이용하여 형성된다. 예컨대, 대략 400℃ 내지 650℃의 온도 조건에서 스퍼터링 방법을 이용하여 알루미늄층을 형성한다. 이때, 상기 시드층(600) 및 웨팅층(700)을 형성하는 단계와 진공 단절 없이 인 시튜로 상기 금속 배선층(800)을 형성한다. 바람직하게는 대략 550℃의 온도 조건의 고온 스퍼터링 방법을 이용하여 대략 5000Å의 두께로 알루미늄층을 형성하여 금속 배선층(800)으로 이용한다.
상기 금속 배선층(800)의 결정학적 구조는 그 하부의 웨팅층(700)의 결정학적 구조에 영향을 받는다. 도 5에 설명한 바와 같이 상기 웨팅층(700)으로 이용되는 질화 티타늄층은 (111)방향으로 2.44Å의 격자 상수를 가지며, (111)방향의 결정학적 배향을 우선적으로 가지며 성장된다. 따라서 상기 웨팅층(700), 즉, 질화 티타늄층 상에 형성되는 상기 금속 배선층(800), 즉, 알루미늄층은 (111)방향의 결정학적 배향을 우선적으로 강하게 가지며 성장하게 된다. 따라서, 본 실시예의 상기 금속 배선층(800)으로 이용되는 알루미늄층은 그 하부층, 즉, 시드층(600) 및 웨팅층(700)의 결정학적 구조의 영향으로, 종래의 기술에서 보다 (111)방향의 결정학적 배향을 우세하게 가지게 된다. 이와 같이 금속 배선층(800)이 (111)방향의 결정학적 배향을 강하게 가지며 형성되므로, 다른 결정학적 배향, 예컨대 알루미늄의 (200)방향의 결정학적 배향을 가지며 성장되는 경우에 비해 전자 충돌에 의한 알루미늄 원자의 이동이 잘 일어나지 않는다. 즉, 일렉트론 마이그레이션 특성이 개선된다.
상기 웨팅층(700)으로 티타늄층을 이용하는 경우에도, 티타늄층은 2.342Å의 격자 상수를 가지는 (200)방향의 결정학적 배향을 가지며 성장된다. 따라서, 상기 티타늄층 상에 형성되는 알루미늄층은 상술한 바와 마찬가지로 (111)방향의 결정학적 배향을 우선적으로 강하게 가지며 성장한다.
상술한 바와 같이, 상기 웨팅층(700)으로 이용되는 티타늄층 또는 질화 티타늄층이 상기 시드층(600)에 의해서, 우선적인 결정학적 배향 방향, 예컨대, 질화 티타늄층의 (111)방향 또는 티타늄층의 (002)방향으로 성장되므로, 그 상에 형성되는 금속 배선층(800), 즉, 알루미늄층은 (111)방향의 결정학적 배향을 우선적으로 강하게 가진다. 이에 따라, 상기 웨팅층(700) 상에서 상기 알루미늄층은 여러 방향의 결정학적 배향 방향을 가진 티타늄층 또는 질화 티타늄층 상에서 성장하는 경우에 비해 보다 균일하게 성장할 수 있다. 따라서, 알루미늄층, 즉, 금속 배선층(800)의 표면의 몰폴로지는 보다 개선된다.
도 7 및 도 8은 본 발명의 금속 배선 형성 방법의 제2실시예를 설명하기 위해서 도시한 단면도들이다.
상술한 제1실시예에서는 반도체 기판(100)에 연결되는 금속 배선 형성의 경우에 대하여 설명하였으나, 제2실시예에서는 다층 배선 구조에서의 금속 배선 형성의 경우에 대하여 설명한다. 또한, 제2실시예에서 상기 제1 실시예와 동일한 참조번호는 동일한 부재를 나타낸다.
도 7은 도전층(900) 상에 제1절연층 패턴(250)을 뒤덮는 시드층(600)을 형성하는 단계를 나타낸다.
구체적으로, 도 2에서 설명한 절연층(200)을 형성하는 방법과 같은 방법을 이용하여, 반도체 기판(100) 상에 상기 반도체 기판(100)의 소정 영역을 노출시키는 제1콘택홀(도시되지 않음)을 가지는 제1절연층 패턴(250)을 형성한다. 이후에 상기 제1절연층 패턴(250) 상에, 상기 제1콘택홀을 통해서 상기 반도체 기판(100)에 연결되는 도전층(900), 예컨대, 구리층, 텅스텐(W)층 및 알루미늄층 등과 같은 금속층을 형성한다. 바람직하게는 알루미늄층을 형성하여 상기 도전층(900)으로 이용한다. 이때, 상기 알루미늄층은 스퍼터링 방법 또는 화학 기상 증착 방법과 같은 방법으로 형성된다. 바람직하게는 대략 550℃ 정도의 고온에서 수행되는 고온 스퍼터링 방법으로 형성된다.
이후에, 도 2에서 설명한 절연층 패턴(200)을 형성하는 방법과 같은 방법으로, 상기 도전층(900) 상에 상기 도전층(900)의 소정 영역을 노출시키는 제2절연층 패턴(270)을 형성한다. 이후에, 도 4에서 설명한 바와 같은 방법으로 상기 도전층(900)에 접촉하는 시드층(600)을 형성한다. 예컨대, 상온의 온도 조건으로 대략 5×10-8Torr 이하의 고진공의 조건에서 알루미늄층을 형성하여 시드층(600)으로 이용한다. 이와 같이 형성되는 알루미늄층은 (111)방향의 결정학적 배향을 우선적으로 강하게 가진다. 이때, 상기 제1실시예에서와는 달리 오믹층(400) 및 장벽 금속층(500)을 형성하는 단계를 생략할 수 있다.
도 8은 시드층(600) 상에 웨팅층(700) 및 금속 배선층(800)을 형성하는 단계를 나타낸다.
구체적으로, 도 5에 설명한 바와 같이 상기 시드층(600) 상에 티타늄층, 질화 티타늄층 및 그 조합층 등을 형성하여 웨팅층(700)으로 이용한다. 이후에 도 6에 설명한 바와 같은 방법으로 상기 웨팅층(700) 상에 알루미늄층을 형성하여 금속 배선층(800)으로 이용한다.
도 9 및 도 10은 본 발명의 금속 배선 형성 방법의 제3실시예를 설명하기 위해서 도시한 단면도들이다.
제3실시예는 상술한 제1실시예와는 달리 금속 배선층(800)이 절연층 패턴(200)의 콘택홀(300)을 채우지 않고, 금속 배선층(800)을 형성하기 이전에 상기 콘택홀(300)의 내부에 상기 반도체 기판(100)에 접촉되는 플러그(plug)를 형성하는 점이 특징적이다. 또한, 제2실시예와는 달리 도전층(900)이 아닌 반도체 기판(100)에 연결되는 금속 배선층(800)을 형성하는 경우를 설명한다. 또한, 제3실시예에서 상기 제1 실시예 및 제2실시예와 동일한 참조번호는 동일한 부재를 나타낸다.
도 9는 반도체 기판(100)과 접촉하는 플러그(950)를 형성하는 단계를 나타낸다.
먼저, 도 2에 설명한 바와 같이 불순물이 도핑된 반도체 기판(100) 상에 상기 반도체 기판(100)의 소정 영역을 노출시키는 콘택홀(300)을 가지는 절연층 패턴(200)을 형성한다. 이후에 도 3에서 설명한 바와 같은 방법으로, 오믹층(400)을 상기 노출되는 반도체 기판(100) 상에 형성한다. 이때, 제1실시예에서와는 달리 장벽 금속층(500)을 형성하는 단계를 생략할 수 있다.
이후에, 상기 오믹층(400) 상에 접착층(glue layer;550)을 형성한다. 이때, 질화 티타늄층 등을 상기 오믹층(400)에 접촉하도록 형성하여 접착층(550)으로 이용한다. 이와 같이 형성된 접착층(550)은, 이후에 형성되는 플러그와 상기 반도체 기판(100) 또는 상기 절연층 패턴(200)과의 계면 접촉 특성을 개선하여, 상기 플러그의 리프팅(lifting)과 같은 불량 발생을 방지하는 역할을 한다. 이와 같이 접착층(550)을 형성한 이후에, 상기 접착층(550) 상에 도전 물질, 예컨대, 텅스텐(W)을 증착하여, 상기 접착층(550) 상에 접촉하는 텅스텐층을 형성한 후, 상기 텅스텐층을 패터닝하여 상기 콘택홀(300) 내에 한정되는 플러그(950)를 형성한다.
도 10은 플러그(950)가 형성된 결과물 전면에 시드층(600), 웨팅층(700) 및 금속 배선층(800)을 형성하는 단계를 나타낸다.
구체적으로, 상기 플러그(950)가 형성된 결과물 전면에 도 4에서 설명한 바와 같은 방법으로 시드층(600)을 형성한다. 예컨대 알루미늄층을 형성하여 상기 시드층(600)으로 이용한다. 이후에 도 5에서 설명한 바와 같은 방법으로 상기 시드층(600) 상에 웨팅층(700)을 형성한다. 이때, 상기 시드층(700)을 형성하는 단계와 진공 단절 없이 인 시튜로 티타늄층, 질화 티타늄층 및 그 조합층 등을 형성하여 웨팅층(700)으로 이용한다. 다음에, 상기 웨팅층(600) 상에 도 6에서 설명한 바와 같은 방법으로 금속 배선층(800)을 형성한다. 예컨대, 스퍼터링 방법 또는 화학 기상 증착 방법 등과 같은 방법을 이용하여 상기 웨팅층(700)을 형성하는 단계와 진공 단절 없이 인 시튜로 알루미늄층 또는 알루미늄 합금층을 형성한다. 이와 같이 형성된 알루미늄층 또는 알루미늄 합금층을 금속 배선층(800)으로 이용한다.
도 11 및 도 12는 본 발명의 금속 배선 형성 방법의 제4실시예를 설명하기 위해서 도시한 단면도들이다.
제4실시예는 플러그(950)를 도입한다는 점이 제2실시예와 다르고, 다층 배선 구조에서의 금속 배선 형성의 경우인 점이 제3실시예와 다르다. 또한, 제4실시예에서 상기 제1 실시예, 제2실시예 및 제3실시예와 동일한 참조번호는 동일한 부재를 나타낸다.
도 11은 도전층(900) 상에 플러그(950)를 형성하는 단계를 나타낸다.
구체적으로, 도 7 및 도 2에서 설명한 바와 같은 방법을 이용하여 반도체 기판(100) 상에 상기 반도체 기판(100)을 노출시키는 제1콘택홀(도시되지 않음)을 가지는 제1절연층 패턴(250)을 형성한다. 이후에, 도 7에서 설명한 방법과 같은 방법으로, 상기 제1절연층 패턴(250) 상에 상기 반도체 기판(100)과 연결되는 도전층(900), 예컨대 알루미늄층을 형성한다. 다음에, 도 7 및 도 2에서 설명한 바와 같은 방법을 이용하여, 상기 도전층(900) 상에 상기 도전층(900)의 소정 영역을 노출시키는 제2콘택홀(370)을 가지는 제2절연층 패턴(270)을 형성한다.
다음에, 도 9에서 설명한 바와 같은 방법으로 상기 노출되는 도전층(900) 상에 티타늄층, 질화 티타늄층 및 그 조합층 등과 같은 층으로 접착층(550)을 형성한다. 이때, 제3실시예와는 달리 접착층(550)의 하부층으로 오믹층(400)을 형성하는 단계를 생략할 수 있다. 이후에, 도 9에서 설명한 바와 같은 방법으로, 상기 접착층(550)에 접촉하는 텅스텐층을 형성하고 패터닝하여, 상기 제2콘택홀(370) 내에 한정되는 플러그(950)를 형성한다.
도 12는 플러그(950)가 형성된 결과물 전면에 시드층(600), 웨팅층(700) 및 금속 배선층(800)을 형성하는 단계를 나타낸다.
구체적으로, 도 10에 설명한 바와 같은 방법으로, 플러그(950)가 형성된 결과물 전면에 시드층(600), 예컨대 알루미늄층을 형성한다. 이후에 티타늄층, 질화 티타늄층 및 그 조합층 등을, 상기 시드층(600)을 형성하는 단계와 진공 단절 없이 인 시튜로 형성하여 웨팅층(700)으로 이용한다. 연이어, 상기 웨팅층(700) 상에 금속층, 예컨대 알루미늄층을 상기 웨팅층(700)을 형성하는 단계와 진공 단절 없이 인 시튜로 형성하여 금속 배선층(800)으로 이용한다.
도 13 내지 도 18은 본 발명의 효과를 설명하기 위해서 도시한 도면들이다.
도 13은 시드층을 도입하는 경우에 형성되는 웨팅층의 X선 회절 패턴(X ray diffraction pattern)을 나타낸다.
구체적으로, 웨팅층의 결정학적 특성을 X선 회절 장치로 평가하기 위한 시편을 다음과 같은 조건에서 준비한다. 즉, 실리콘 기판 상에 HTO층, USG층 및 BPSG층을 형성하여 절연층으로 이용한다. 이후에, 티타늄층과 질화 티타늄층을 증착한 후 질소 가스(N2) 분위기에서 열처리한다. 다음에, 상기 질화 티타늄층 상에 시드층으로 알루미늄층을 형성한 다음에, 그 상에 웨팅층으로 질화 티타늄층을 대략 1000Å 형성하는 방법으로 시편을 형성한다. 실질적으로 반도체 장치의 제조에서는 상기 웨팅층은 대략 300Å 정도의 두께로 형성되지만, 측정 결과를 보다 명확히 하기 위해서 1000Å으로 상기 질화 티타늄층을 형성한다. 이와 같이 준비된 시편으로, 25。 내지 45。 범위의 X선 회절 각도(diffraction angle;2θ)를 x축으로 하여, 측정되는 회절 피크(diffraction peak)의 강도값(intensity count)를 y축 상에 나타낸다.
도 14는 시드층을 도입하지 않은 경우에 형성되는 웨팅층의 X선 회절 패턴을 나타낸다.
구체적으로, 도 13에 도시한 본 발명의 웨팅층의 결정학적 특성을 비교 평가하기 위하여, 종래의 금속 배선 형성 방법을 참조하여 시편을 준비한다. 즉, 실리콘 기판에 HTO층, USG 층 및 BPSG층을 형성하여 절연층으로 이용한다. 이후에, 상기 도 13에서와 동일하게 티타늄층과 질화 티타늄층을 증착한 후 질소 가스 분위기에서 열처리한다. 이후에 상기 질화 티타늄층 상에 웨팅층으로 질화 티타늄층을 대략 1000Å 형성하는 방법으로 시편을 형성한다. 이와 같이 준비된 시편으로, 25。 내지 45。 범위의 X선 회절 각도를 x축으로 하여, 측정되는 회절 피크의 강도를 y축 상에 나타낸다.
도 13의 질화 티타늄의 (111)방향을 나타내는 피크와 도 14의 질화 티타늄의 (111)방향을 나타내는 피크의 강도를 비교하면, 도 13의 질화 티타늄의 (111)방향을 나타내는 피크의 강도가 3배정도 더 강한 강도값을 가진다. 따라서, 시드층을 도입하는 경우에 질화 티타늄의 (111)방향으로의 결정학적 배향 정도가 강하다고 간주할 수 있다. 또한, 도 14에서 나타나는 질화 티타늄의 (200)방향의 피크가 도 13에서는 나타나지 않는다. 따라서, 시드층을 도입하는 본 발명의 경우가 웨팅층으로 도입되는 질화 티타늄층이 (111)방향의 결정학적 배향을 우선적으로 강하게 가지면 성장됨이 입증된다.
이와 같은 결과와 알루미늄층의 (111)방향으로의 격자 상수가 2.338Å이며, 질화 티타늄층의 (111)방향으로의 격자상수가 2.44Å인 사실은, 시드층으로 도입되는 알루미늄층은, 웨팅층으로 도입되는 질화 티타늄층이 일정한 방향 즉, (111)방향의 결정학적 배향을 보다 강하게 가지며 성장하도록 작용한다는 것을 입증한다.
도 15는 시드층을 도입한 경우에 형성되는 금속 배선층의 X선 회절 패턴을 나타낸다
구체적으로, 금속 배선층의 특성을 X선 회절 장치를 이용하여 평가하기 위한 시편은 다음과 같은 조건에서 준비된다. 즉, 실리콘 기판에 HTO층, USG층 및 BPSG층을 형성하여 절연층으로 이용한다. 이후에, 티타늄층과 질화 티타늄층을 증착한 후 질소 가스 분위기에서 열처리한다. 다음에, 상기 질화 티타늄층 상에 시드층으로 알루미늄층을 형성한 다음에 그 상에 웨팅층으로 질화 티타늄층을 대략 300Å 정도의 두께로 형성하는 방법으로 시편을 형성한다. 이후에 금속 배선층으로 알루미늄층을 대략 5000Å 정도의 두께로 형성한다. 이와 같이 준비된 시편으로, 10。 내지 90。 범위의 X선 회절 각도를 x축으로 하여, 측정되는 회절 피크의 강도를 y축 상에 나타낸다.
도 16은 시드층을 도입하지 않은 경우에 형성되는 금속 배선층의 X선 회절 패턴을 나타낸다.
구체적으로, 시드층을 도입한 경우에 형성되는 금속 배선층의 특성을 평가하기 위하여 종래의 배선 형성 방법에 준하여 시편을 준비한다. 즉, 실리콘 기판에 HTO층 USG 층 및 BPSG층을 형성하여 절연층으로 이용한다. 이후에, 티타늄층과 질화 티타늄층을 증착한 후 질소 가스 분위기에서 열처리한다. 다음에, 상기 질화 티타늄층 상에 웨팅층으로 질화 티타늄층을 대략 300Å 형성하고, 그 상에 금속 배선층으로 알루미늄층을 형성한다. 이와 같이 준비된 시편으로, 10。 내지 90。 범위의 X선 회절 각도를 x축으로 하여, 측정되는 회절 피크의 강도를 y축 상에 도시한다.
도 15와 도 16을 비교하면, 시드층을 도입하는 경우는 시드층을 도입하지 않은 경우에 비해 금속 배선층, 즉, 알루미늄층의 (111)방향을 나타내는 피크가 강하게 나타난다. 즉, 도 15에 나타나듯이 실리콘의 (400)방향을 나타내는 피크의 강도를 기준으로 알루미늄층의 (111)방향을 나타내는 피크의 강도값의 비는 대략 0.3 정도로 나타난다. 이에 비해, 도 16에 나타나듯이 시드층을 도입하지 않은 경우에는 실리콘의 (400)방향을 나타내는 피크를 기준으로 알루미늄층의 (111)방향을 나타내는 피크의 비는 대략 0.008 정도로 나타난다. 따라서, 시드층을 도입한 경우에는 알루미늄층의 (111)방향을 나타내는 X선 회절 피크의 강도가, 시드층을 도입하지 않은 경우의 알루미늄층의 (111)방향을 나타내는 X선 회절 피크의 강도에 비해 대략 4배 이상의 강도값 정도로, 상당히 크다는 것을 나타낸다.
이와 같은 결과는, 시드층을 도입하는 경우에 금속 배선층으로 이용되는 알루미늄층은, 종래의 시드층을 도입하지 않은 경우에 비해, (111)방향의 결정학적 배향을 우선적으로 강하게 가지며 성장한다는 것을 입증한다. 즉, 도 13 및 14를 참조하여 설명한 바와 같이 시드층을 도입함에 따라, 그 상의 웨팅층으로 도입되는 질화 티타늄층은 (111)의 결정학적 우선 배향을 강하게 가지며 성장한다. 따라서, 상기 질화 티타늄층 상에 성장하는 알루미늄층은, 질화 티타늄층의 격자 상수 2,44Å에 근접하는 격자 상수를 가지는 방향으로 우선적으로 성장한다. 즉, 2.338Å의 격자 상수를 가지는 (111)방향으로 결정학적 배향을 우선적으로 강하게 가지며 성장한다.
또한, 상기 웨팅층으로 티타늄층을 도입하는 경우에는, 티타늄층의 결정학적 우선 배향 방향은 (200)방향이지만, 그 격자 상수가 2.343Å으로 상기 시드층으로 도입되는 알루미늄층의 (111)방향의 격자 상수에 가까운 값이다. 따라서 상기 질화 티타늄층을 웨팅층으로 도입한 경우와 같이, 시드층으로 도입되는 상기 알루미늄층 상에 (200)방향으로 강하게 성장할 수 있다. 따라서, 도 15 및 도 16에서 설명한 바와 마찬가지로, 상기 티타늄층 상에 금속 배선층으로 도입되는 알루미늄층은, 상기 티타늄층에 의해서 (111)방향의 결정학적 배향을 우선적으로 강하게 가지며 성장한다.
이와 같이, 시드층을 도입함으로써, 금속 배선층으로 도입되는 알루미늄층이 (111) 방향으로 결정학적 우선 배향을 보다 강하게 가지며 형성된다. 따라서 일렉트론 마이그레이션 특성을 보다 더 개선할 수 있다. 이에 따라 전자 충돌에 의한 알루미늄 원자의 이동이, 다른 방향, 예컨대 알루미늄의 (200)방향으로 성장한 경우에 비해 잘 일어나지 않는다. 따라서, 금속 배선층으로 이용되는 알루미늄층의 신뢰성을 보다 더 향상시킬 수 있다.
도 17은 시드층을 도입한 경우에서의 금속 배선층의 표면 몰폴로지를 나타내고, 도 18은 시드층을 도입하지 않은 경우의 금속 배선층의 표면 몰폴로지를 나타낸다.
구체적으로, 도 15와 도 16에서 설명한 바와 같은 방법으로 시드층을 도입하여 금속 배선층을 형성한 경우와 시드층을 도입하지 않은 경우에서의 시편을 각각 준비하여, 금속 배선층의 표면을 주사 전자 현미경(Scanning Electronic Microscope)을 이용하여 관찰한다. 도 17과 도 18을 비교하면, 시드층을 도입한 경우는 시드층을 도입하지 않은 경우에 비해, 보다 우수한 평탄도를 가지는 표면 몰폴로지를 나타낸다. 이와 같은 결과는, 시드층을 도입하여 금속 배선층을 형성하는 본 발명이 이후의 리소그래피 공정에 보다 더 유익함을 입증한다.
이상, 본 발명을 구체적인 실시예를 통해서 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
상술한 바와 같이, 본 발명의 금속 배선 형성 방법은 시드층, 즉 알루미늄층을 도입하고, 그 상에 웨팅층을 도입한 후 금속 배선층을 형성함으로써, 상기 금속 배선층이 일정한 결정학적 방향으로 성장하여 일정한 결정학적 배향을 강하게 가진다. 즉, 금속 배선층으로 형성되는 알루미늄층이 (111)방향으로 결정학적 배향을 강하게 가지며 형성된다. 이에 따라, 금속 배선층, 즉 알루미늄층의 일렉트론 마이그레이션 특성을 보다 더 개선할 수 있다. 이에 따라 전자 충돌에 의한 알루미늄 원자의 이동이, 다른 방향, 예컨대 알루미늄의 (200)방향으로 성장한 경우에 비해 잘 일어나지 않는다. 따라서, 금속 배선층으로 이용되는 알루미늄층의 신뢰성의 향상을 보다 더 구현할 수 있다. 또한, 금속 배선층, 즉, 알루미늄층이 일정한 결정학적 방향을 강하게 가지며 형성됨에 따라, 보다 균일하게 상기 알루미늄층이 형성될 수 있어, 그 표면 몰폴로지가 보다 평탄하게 개선된다.

Claims (18)

  1. 반도체 기판의 절연층 상에 형성된 (111)의 결정학적 배향을 가지는 알루미늄층의 시드층;
    상기 시드층 상에 형성된 웨팅층; 및
    상기 웨팅층 상에 형성된 알루미늄층 또는 알루니늄 합금층의 금속 배선층을 포함하며, 상기 시드층에 의해서 상기 금속 배선층은 (111)의 결정학적 배향을 가지는 것을 특징으로 하는 반도체 장치의 금속 배선.
  2. 제1항에 있어서, 상기 웨팅층은 티타늄층, 질화 티타늄층 및 그 조합층을 포함하여 이루어지는 일군에서 선택되는 어느 하나의 층인 것을 특징으로 하는 반도체 장치의 금속 배선.
  3. 도전층 상에 상기 도전층의 소정 영역을 노출시키는 콘택홀을 가지는 절연층 패턴을 형성하는 단계;
    상기 절연층 패턴이 형성된 결과물 전면에 상기 노출되는 도전층과 접촉하는 (111)의 결정학적 배향을 가지는 알루미늄층의 시드층을 형성하는 단계;
    상기 시드층 상에 웨팅층을 형성하는 단계; 및
    상기 웨팅층 상에 알루미늄층 또는 알루니늄 합금층의 금속 배선층을 형성하는 단계를 포함하며, 상기 시드층에 의해서 상기 금속 배선층은 (111)의 결정학적 배향을 가지는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  4. 제3항에 있어서, 상기 도전층은 불순물이 도핑된 반도체 기판으로 형성되는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  5. 제4항에 있어서, 시드층을 형성하는 단계 이전에
    상기 절연층 패턴이 형성된 결과물 상에 상기 노출되는 도전층과 접촉하는 오믹층 및 장벽 금속층을 순차적으로 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  6. 제5항에 있어서, 상기 오믹층은 티타늄층으로 형성되는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  7. 제5항에 있어서, 상기 장벽 금속층은 질화 티타늄층으로 형성되는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  8. 제3항에 있어서, 상기 도전층은 알루미늄층, 구리층 및 텅스텐층으로 이루어지는 일군에서 선택된 어느 하나의 층으로 형성되는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  9. 제3항에 있어서, 상기 웨팅층은 티타늄층, 질화 티타늄층 및 그 조합층을 포함하여 이루어지는 일군에서 선택되는 어느 하나의 층으로 형성되는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  10. 제3항에 있어서, 상기 금속 배선층은 스퍼터링 방법 또는 화학 기상 증착 방법으로 형성되는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  11. 제3항에 있어서, 상기 시드층, 상기 웨팅층 및 금속 배선층을 형성하는 단계는 진공 단절 없이 인 시튜로 수행되는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  12. 도전층 상에 상기 도전층의 소정 영역을 노출시키는 콘택홀을 가지는 절연층 패턴을 형성하는 단계;
    상기 콘택홀 내부에 상기 노출되는 도전층과 접촉하는 플러그를 형성하는 단계;
    상기 플러그가 형성된 결과물 전면에 (111)의 결정학적 배향을 가지는 시드층을 형성하는 단계;
    상기 시드층 상에 웨팅층을 형성하는 단계; 및
    상기 웨팅층 상에 알루미늄층 또는 알루니늄 합금층의 금속 배선층을 형성하는 단계를 포함하며, 상기 시드층에 의해서 상기 금속 배선층은 (111)의 결정학적 배향을 가지는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  13. 제12항에 있어서, 상기 플러그는 텅스텐층으로 형성되는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  14. 제12항에 있어서, 상기 플러그를 형성하는 단계 이전에
    상기 플러그의 하부층으로 접착층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  15. 제14항에 있어서, 상기 접착층은 티타늄층, 질화 티타늄층 및 그 조합층을 포함하여 이루어지는 일군에서 선택되는 어느 하나의 층으로 형성되는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  16. 제12항에 있어서, 상기 웨팅층은 티타늄층, 질화 티타늄층 및 그 조합층을 포함하여 이루어지는 일군에서 선택되는 어느 하나의 층으로 형성되는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  17. 제12항에 있어서, 상기 금속 배선층은 스퍼터링 방법 또는 화학 기상 증착 방법으로 형성되는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  18. 제12항에 있어서, 상기 시드층, 상기 웨팅층 및 금속 배선층을 형성하는 단계는 진공 단절 없이 인 시튜로 수행되는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
KR1019970034579A 1997-07-23 1997-07-23 반도체장치의금속배선및그형성방법 KR100269302B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970034579A KR100269302B1 (ko) 1997-07-23 1997-07-23 반도체장치의금속배선및그형성방법
US09/016,791 US6045892A (en) 1997-07-23 1998-01-30 Metal wiring structures for integrated circuits including seed layer
JP10088261A JPH1154511A (ja) 1997-07-23 1998-03-18 半導体装置の金属配線構造及びその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970034579A KR100269302B1 (ko) 1997-07-23 1997-07-23 반도체장치의금속배선및그형성방법

Publications (2)

Publication Number Publication Date
KR19990011475A KR19990011475A (ko) 1999-02-18
KR100269302B1 true KR100269302B1 (ko) 2000-10-16

Family

ID=19515445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970034579A KR100269302B1 (ko) 1997-07-23 1997-07-23 반도체장치의금속배선및그형성방법

Country Status (3)

Country Link
US (1) US6045892A (ko)
JP (1) JPH1154511A (ko)
KR (1) KR100269302B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100559030B1 (ko) * 1998-12-30 2006-06-16 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US7902062B2 (en) * 2002-11-23 2011-03-08 Infineon Technologies Ag Electrodepositing a metal in integrated circuit applications
KR100555514B1 (ko) * 2003-08-22 2006-03-03 삼성전자주식회사 저 저항 텅스텐 배선을 갖는 반도체 메모리 소자 및 그제조방법
JP5130189B2 (ja) * 2008-12-05 2013-01-30 パナソニック株式会社 配線構造
DE102011006899A1 (de) 2011-04-06 2012-10-11 Tyco Electronics Amp Gmbh Verfahren zur Herstellung von Kontaktelementen durch mechanisches Aufbringen von Materialschicht mit hoher Auflösung sowie Kontaktelement
US9468986B2 (en) * 2013-07-30 2016-10-18 GlobalFoundries, Inc. Methods of forming articles including metal structures having maximized bond adhesion and bond reliability

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09115829A (ja) * 1995-10-17 1997-05-02 Nissan Motor Co Ltd アルミニウム配線部を有する半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69625265T2 (de) * 1995-03-28 2003-09-04 Texas Instruments Inc Halbleiterstrukturen
US5776831A (en) * 1995-12-27 1998-07-07 Lsi Logic Corporation Method of forming a high electromigration resistant metallization system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09115829A (ja) * 1995-10-17 1997-05-02 Nissan Motor Co Ltd アルミニウム配線部を有する半導体装置およびその製造方法

Also Published As

Publication number Publication date
US6045892A (en) 2000-04-04
KR19990011475A (ko) 1999-02-18
JPH1154511A (ja) 1999-02-26

Similar Documents

Publication Publication Date Title
US6511910B2 (en) Method for manufacturing semiconductor devices
US5614437A (en) Method for fabricating reliable metallization with Ta-Si-N barrier for semiconductors
KR100187601B1 (ko) 반도체장치 및 그 제조방법
US5963827A (en) Method for producing via contacts in a semiconductor device
US6830820B2 (en) Chemical vapor deposition of titanium
JP3221381B2 (ja) 半導体装置の製造方法
KR100295380B1 (ko) 층간절연물질로서저유전율의비정질탄소불화물막을가질수있는반도체장치및그제조방법
KR100269302B1 (ko) 반도체장치의금속배선및그형성방법
EP0645471A1 (en) Stacked thin film assembly and method of forming same
US5759912A (en) Method of manufacturing a semiconductor device having multi-layered wiring without hillocks at the insulating layers
US6433434B1 (en) Apparatus having a titanium alloy layer
US7875978B2 (en) Metal line having a multi-layered diffusion layer in a semiconductor device and method for forming the same
US6624073B2 (en) Optimized TaCN thin film diffusion barrier for copper metallization
KR20010032532A (ko) Ｃｖｄ 알루미늄 및 ｐｖｄ 알루미늄을 사용하는 새로운홀-충진 방법
JP3998937B2 (ja) 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法
KR0150989B1 (ko) 반도체소자 배선 형성방법
US7901976B1 (en) Method of forming borderless contacts
KR19980015266A (ko) 콜리메이터를 이용한 반도체장치의 콘택 형성방법
KR100234397B1 (ko) 반도체장치의 금속배선 형성방법
KR100215830B1 (ko) 배선형성방법
KR0148293B1 (ko) 반도체 소자의 제조방법
KR100265968B1 (ko) 반도체장치의비아콘택형성방법
JP3417193B2 (ja) 半導体装置の製造方法
JPS59220919A (ja) 半導体装置の製造方法
KR20070045579A (ko) 반도체 소자의 ｍｉｍ 커패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee