JP5130189B2 - 配線構造 - Google Patents

配線構造 Download PDF

Info

Publication number
JP5130189B2
JP5130189B2 JP2008310854A JP2008310854A JP5130189B2 JP 5130189 B2 JP5130189 B2 JP 5130189B2 JP 2008310854 A JP2008310854 A JP 2008310854A JP 2008310854 A JP2008310854 A JP 2008310854A JP 5130189 B2 JP5130189 B2 JP 5130189B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
aluminum
wiring structure
insulating film
titanium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008310854A
Other languages
English (en)
Other versions
JP2010135603A (ja
Inventor
澄夫 赤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008310854A priority Critical patent/JP5130189B2/ja
Publication of JP2010135603A publication Critical patent/JP2010135603A/ja
Application granted granted Critical
Publication of JP5130189B2 publication Critical patent/JP5130189B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体基板の表面上に配置され、半導体基板と段差を形成する絶縁膜の側壁部に形成される半導体基板との電気接続用の配線構造に関する。
従来より、第１半導体基板と、第１半導体基板上に形成された第２半導体基板と、第２半導体基板表面を被覆する絶縁膜とを有する半導体装置が知られている。このような半導体装置の構成では、第１半導体基板と第２半導体基板とを電気的に接続する配線を形成する場合には、第１半導体基板と段差を形成する絶縁膜の側壁部に金属膜を形成する（特許文献１参照）。
特開平５−１２９３０１号公報
従来の配線の形成方法によれば、第１半導体基板と絶縁膜の段差の底部部分において、金属膜が島状に成長することにより、金属膜の被覆率が低下して断線が生じることがある。
本発明は上記課題を解決するためになされたものであり、その目的は断線が発生することを抑制可能な配線構造を提供することにある。
本発明に係る配線構造は、第１半導体基板と、前記第１半導体基板上に形成された絶縁膜に内包された第２半導体基板と、前記絶縁膜を介して前記第２半導体基板から外部に引き出された電極とを有する半導体装置において、前記第１半導体基板の表面上に配置され、前記第１半導体基板と段差を形成する前記絶縁膜の側壁部に形成され、前記第１半導体基板と前記電極とを接続する配線構造であって、アルミニウム又はアルミニウム合金／窒化チタン／アルミニウム又はアルミニウム合金の３層構造を含むように、少なくとも３層以上の金属膜の多層構造により形成され、前記段差の底部において、最下層の前記金属膜が、島状に形成されることにより、前記段差の頂部における前記最下層の金属膜との間に断線を生じていることを特徴とする。なお配線構造は、アルミニウム合金／窒化チタン／銅／窒化チタン／アルミニウム又はアルミニウム合金の５層構造であることが望ましい。
本発明に係る配線構造によれば、半導体基板と絶縁膜の段差の底部部分における金属膜の被覆率を改善できるので、断線が発生することを抑制できる。
以下、図面を参照して、本発明の実施形態となる配線構造の製造方法について説明する。なお本実施形態は、図１（ａ）に示すような、シリコン基板１と、シリコン基板１上に形成された絶縁膜２に内包されたシリコン基板３と、絶縁膜２を介してシリコン基板３から外部に引き出された電極４とを有する半導体装置において、シリコン基板１と電極４とを接続する電気配線を形成する場合における配線構造の製造方法に関する。
〔配線構造の製造方法〕
本発明の実施形態となる配線構造の製造方法では、始めに図１（ａ）に示すような半導体装置を用意した後、図１（ｂ）に示すように半導体装置の表面にアルミニウム金属膜５を形成する。なおこの工程を終了した段階では、シリコン基板１と絶縁膜２との間に形成される段差の底部部分において、アルミニウム金属膜５が島状に成長することにより断線が生じた状態になっている。次に図１（ｃ）に示すように、図１（ｂ）に示す半導体装置の表面に窒化チタン膜６を形成する。この工程を終了した段階では、シリコン基板１と絶縁膜２との間に形成される段差の底部部分がアルミニウム金属膜５と窒化チタン膜６により完全に被覆され、シリコン基板１と電極４は電気的に接続されるようになる。次に図１（ｄ）に示すように、図１（ｃ）に示す半導体装置の表面にアルミニウム金属膜７を形成する。これにより、一連の配線構造の製造工程は完了する。
以上の説明から明らかなように、本発明の実施形態となる配線構造の製造方法では、シリコン基板１と電極４とを接続する電気配線が金属膜の３層構造により段階的に形成されているので、シリコン基板１と絶縁膜２との間に形成される段差の底部部分において金属膜の被覆率が低くなることによって断線が生じることを防止できる。なお本実施形態では、配線構造はアルミニウム／窒化チタン／アルミニウムの３層構造としたが、配線構造は本実施形態に限定されることはなく、例えばアルミニウム／窒化チタン／銅／窒化チタン／アルミニウム等の３層以上の多層構造であってもよい。またアルミニウムはＡｌ−Ｓｉ等のアルミニウム合金であってもよい。
以上、本発明者によってなされた発明を適用した実施の形態について説明したが、この実施の形態による本発明の開示の一部をなす記述及び図面により本発明は限定されることはない。すなわち、上記実施の形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれる。
本発明の実施形態となる配線構造の製造方法を示す断面工程図である。
符号の説明
１，３：シリコン基板
２：絶縁膜
４：電極
５，７：アルミニウム膜
６：窒化チタン膜

Claims (2)

  1. 第１半導体基板と、前記第１半導体基板上に形成された絶縁膜に内包された第２半導体基板と、前記絶縁膜を介して前記第２半導体基板から外部に引き出された電極とを有する半導体装置において、前記第１半導体基板の表面上に配置され、前記第１半導体基板と段差を形成する前記絶縁膜の側壁部に形成され、前記第１半導体基板と前記電極とを接続する配線構造であって、アルミニウム又はアルミニウム合金／窒化チタン／アルミニウム又はアルミニウム合金の３層構造を含むように、少なくとも３層以上の金属膜の多層構造により形成され、前記段差の底部において、最下層の前記金属膜が、島状に形成されることにより、前記段差の頂部における前記最下層の金属膜との間に断線を生じていることを特徴とする配線構造。
  2. 請求項１に記載の配線構造において、前記少なくとも３層以上の金属膜の多層構造は、アルミニウム又はアルミニウム合金／窒化チタン／銅／窒化チタン／アルミニウム又はアルミニウム合金の５層構造により形成されていることを特徴とする配線構造。
JP2008310854A 2008-12-05 2008-12-05 配線構造 Expired - Fee Related JP5130189B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008310854A JP5130189B2 (ja) 2008-12-05 2008-12-05 配線構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008310854A JP5130189B2 (ja) 2008-12-05 2008-12-05 配線構造

Publications (2)

Publication Number Publication Date
JP2010135603A JP2010135603A (ja) 2010-06-17
JP5130189B2 true JP5130189B2 (ja) 2013-01-30

Family

ID=42346588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008310854A Expired - Fee Related JP5130189B2 (ja) 2008-12-05 2008-12-05 配線構造

Country Status (1)

Country Link
JP (1) JP5130189B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6373660A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
JPH03192768A (ja) * 1989-12-21 1991-08-22 Fujitsu Ltd 半導体装置
JPH0487337A (ja) * 1990-07-30 1992-03-19 Hitachi Ltd 半導体集積回路装置及びその形成方法
KR100269302B1 (ko) * 1997-07-23 2000-10-16 윤종용 반도체장치의금속배선및그형성방법

Also Published As

Publication number Publication date
JP2010135603A (ja) 2010-06-17

Similar Documents

Publication Publication Date Title
JP4347637B2 (ja) トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置
TW560002B (en) Semiconductor device and process for the same
JP2006287211A (ja) 半導体装置、積層半導体装置およびそれらの製造方法
JP2007214349A (ja) 半導体装置
JPH10284600A (ja) 半導体装置及びその製造方法
JP4784595B2 (ja) バイポーラ型の半導体装置の製造方法
JP4001115B2 (ja) 半導体装置及びその製造方法
JP5130189B2 (ja) 配線構造
JP2009176833A (ja) 半導体装置とその製造方法
JP2008294211A (ja) 半導体装置及びその製造方法
JP4718962B2 (ja) 半導体装置
JP2008270509A (ja) 半導体装置の製造方法
JP2000332103A (ja) 半導体装置、その製造方法およびその製造装置
JP2011134885A (ja) 半導体装置およびその製造方法
KR100852844B1 (ko) 반도체 장치 및 그 제조 방법
JP5364765B2 (ja) 半導体装置及び半導体装置の製造方法
JP2009088381A (ja) 半導体装置およびその製造方法
JP2006041552A (ja) 半導体装置及びその製造方法
JP2007227970A (ja) 半導体装置及びその製造方法
JP2006196820A (ja) 半導体装置及びその製造方法
TWI559414B (zh) 基底穿孔製程
JP6524730B2 (ja) 半導体装置
JP2004253481A (ja) 半導体装置およびその製造方法
JP2005303186A (ja) 半導体装置およびその製造方法
JP2009033209A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111108

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111115

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20111222

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees