JP2005303186A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005303186A
JP2005303186A JP2004120286A JP2004120286A JP2005303186A JP 2005303186 A JP2005303186 A JP 2005303186A JP 2004120286 A JP2004120286 A JP 2004120286A JP 2004120286 A JP2004120286 A JP 2004120286A JP 2005303186 A JP2005303186 A JP 2005303186A
Authority
JP
Japan
Prior art keywords
film
electrode pad
pad
bonding
interlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004120286A
Other languages
English (en)
Inventor
Noriyuki Nagai
紀行 永井
Yasushi Takemura
康司 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004120286A priority Critical patent/JP2005303186A/ja
Publication of JP2005303186A publication Critical patent/JP2005303186A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ワイヤーボンディング時の半導体素子への電極パッドダメージによるパッド内層間膜クラック、および電極パッド形成膜間の剥離をなくす。
【解決手段】最上層１層目のメタル配線近傍まで層間膜であるｌｏｗ−ｋ膜５を形成し、最上層１層目のメタル配線よりも下方位置にて形成の層間膜上にレジスト２１を形成する。パッド上方より露光２２により、レジスト２１がない部分のみエッチングされ、さらにレジスト２１を除去して、ｌｏｗ−ｋ膜５の表面のみに段差２３を形成する。ＴＥＯＳ材料膜４の層間膜を形成するとｌｏｗ−ｋ膜５とＴＥＯＳ材料膜４の境界面に凹凸部２４を形成できる。最上層メタル配線のＣｕ膜３、電極パッドのＡＬ膜２、電極パッド保護膜のＳｉＮ膜１を形成して電極パッド構造を形成する。この電極パッド構造によりボンディング工法のワイヤーを電極パッドのＡＬ膜２に接着直後の引張り応力の電極パッドダメージによる影響を防ぐ。
【選択図】図１

Description

本発明は、半導体素子の電極パッドの下部に形成される層間絶縁膜に係り、組立工程における接続部形成のボンディング時に生じる半導体素子の電極パッドダメージによって、パッド内の層間膜クラックおよび電極パッド形成膜間の剥離をなくした半導体装置およびその製造方法に関するものである。
図３は従来の半導体素子の電極パッド構造の周辺部分を示す断面図である。電極パッドのうち、メタル配線層の最上層は外部からの電極引き出し用として金線（ワイヤー）との接合が得やすいアルミニウム（以下、ＡＬという）膜２で形成される。また最上層以外の下層の配線層は主にＡＬ、銅（以下、Ｃｕという）が主流であり、配線遅延等の影響の発生しにくい高伝導率材料であるＣｕ膜３にて形成されることが多い（例えば、特許文献１参照）。最上層のＡＬ膜２は一般に耐湿性等の観点から窒化シリコン（以下、ＳｉＮという）膜１にて覆われることが多い。
そして、各メタル配線間を形成する層間膜として、微細プロセスでは高速性を要求されるメタル配線の下層付近に低誘電率材料（以下、ｌｏｗ−ｋという）膜５を形成し、パッド最上層付近にはＴＥＯＳ（テトラエトキシシラン）材料膜４を形成することが多い。ＴＥＯＳ材料膜４を形成する理由としては、パッド最上層付近のワイヤーボンディング等のパッドへのダメージに関する影響を小さくするためである。通常、この電極引き出し用の配線層（Ｃｕ膜）３は電極ビア６を通じて内部回路へと外部信号を供給する。
また、電極引き出し用の配線層（Ｃｕ膜）３と保護回路を形成する配線層７は異電位に保たれている。そのため、電極引き出し用配線に接続されている電極引き出し用配線と同電位の層と保護回路を形成する配線層７の間にクラックが入ると異電位を保てなくなるため、層間膜にクラックはないことを構成の前提としている。また、各配線間において形成される膜境界にて剥離があると、パッド部分にて容量をもってしまい、電極引き出しパッドから内部回路に供給する外部信号の遅延、劣化等の特性変動をもたらすため、膜境界に剥離のないことも前提としている。これらの電極パッド構造内において形成の各層間膜の境界は凹凸のない平坦な面において形成される（図４参照）。このため形成した層間膜の境界面の密着性は小さい。
特開昭６２−１８０６０号公報
従来の電極パッド構造における課題について、図５を参照しながら説明する。課題は電極パッドから外部へ引き出すためのボンディング接続工法時に発生する。まず、ボンディング工法について簡単に説明する。ボンディングは電極パッドから外部へ信号を引き出すためにワイヤー１１の一方を電極パッド最上層のＡＬ膜２に接着させ、ワイヤー１１の他方を外部リード端子に接着する。ワイヤー１１の材料としては主に金線が用いられる。金とＡＬの合金を形成することで金ボール１２とＡＬ膜２を接着する。または、ワイヤー１１を途中で引きちぎり、金バンプ１３を形成するボンディング工法もある。
これらの工法においては、一連のボンディング形成時にワイヤー１１に引張り応力１４が発生する。同時にパッド部にも引張り応力が発生するため、従来の膜形成では膜同士の密着力が充分ではないため、異なる材質で形成した層間膜の境界面において剥離１５が発生、そして剥離１５を起点にクラック１６が発生する課題があった。
本発明は、前記従来技術の課題を解決することに指向するものであり、組立工程における接続部を形成するボンディング時の半導体素子への電極パッドダメージによりパッド内層間膜クラック、および電極パッド形成膜間の剥離をなくした半導体素子の電極パッド構造を有した半導体装置およびその製造方法を提供することを目的とする。
この目的を達成するために、本発明に係る請求項１に記載される半導体装置は、電極パッドの下部に形成される少なくとも２層の層間絶縁膜同士の境界面が凹凸部を含む平面であることを特徴とする。
また、請求項２に記載される半導体装置の製造方法は、電極パッドの下部に形成される第１の層間絶縁膜の表面に凹凸部を形成し、前記第１の層間絶縁膜の上に第２の層間絶縁膜を形成することを特徴とする。
前記の半導体装置およびこの製造方法によれば、半導体素子の電極パッド構造の下部に形成される層間絶縁膜に凹凸部を設けて、接続部を形成するボンディング時の引張り応力による電極パッドダメージのパッド内層間膜クラックや電極パッド形成膜間の剥離をなくすことができる。
以上説明したように、本発明によれば、半導体素子の電極パッド構造の下部に形成される層間絶縁膜に関するものであり、組立工程における接続部を形成するボンディング時の半導体素子への電極パッドダメージによるパッド内層間膜クラックや電極パッド形成膜間の剥離をなくすことができるという効果を奏する。
以下、図面を参照して本発明における実施の形態を詳細に説明する。
図１は本発明の実施の形態における電極パッド構造の周辺を示す半導体装置の断面図であり、図２は本実施の形態における半導体装置の製造方法を示す工程（ａ）〜（ｃ）の断面図である。ここで、前記従来例を示す図３において説明した構成部材に対応し同等の機能のものには同一の符号を付して示す。
まず、図２（ａ）に示すように、パッドの最上層１層目でメタル配線近傍まで層間膜であるｌｏｗ−ｋ膜５を形成しておく。そこで、最上層１層目でメタル配線よりも下方位置において形成された層間膜上にレジスト２１を形成する。次に、パッド上方より露光２２を行う。これにより、図２（ｂ）に示すように、レジスト２１部分はエッチングされず、レジスト２１がない部分のみエッチングされるため、レジスト２１とｌｏｗ−ｋ膜５において段差２３が発生する。そして、レジスト２１を除去することにより、図２（ｃ）に示すように、ｌｏｗ−ｋ膜５の表面のみにおいて段差２３を形成することができる。
その後、図１に示すように、ＴＥＯＳ材料膜４の層間膜を形成する。これによりｌｏｗ−ｋ膜５とＴＥＯＳ材料膜４の境界面において段差となる凹凸部２４を形成することができる。さらに、最上層メタル配線のＣｕ膜３、電極パッドのＡＬ膜２、電極パッド保護膜のＳｉＮ膜１を形成することで電極パッド構造は形成される。
本実施の形態における電極パッド構造に対し、外部との電気的な接続を得るための工法として図５（ａ）に示すようなボンディング工法がある。このボンディング工法はボール状に形成された金（金ボール１２）を電極パッドのＡＬ膜２に接着させ、金ボール１２に超音波、加重を付与することにより接続を得るが、電極パッドのＡＬ膜２に接着した直後に上方に引き上げる（引張り応力１４）。
また、スタッドバンプと呼ばれる工法の場合、金線（ワイヤー１１）を上方に引き上げて、引きちぎることもある（図５（ｂ）参照）。このため、パッド全体に上方へ引き上げる力が働くことになる。本実施の形態の電極パッド構造では構成した層間膜の境界面が凹凸になっているため、構成の層間膜同士の接着面積が従来の平面の場合よりも大きくなること、また、機械的にアンカー効果が働くため接着力が大きくなると考えられる。このため、電極パッド構造を構成する層間膜の境界面における剥離１５およびクラック１６に対して有効である。
本発明に係る半導体装置およびこの製造方法は、半導体素子の電極パッド構造の下部に形成される層間絶縁膜に関し、ボンディング時の半導体素子への電極パッドダメージによるパッド内層間膜クラックや電極パッド形成膜間の剥離をなくすことができ、半導体製品を構成するチップのプロセス微細化に伴う、パッド縮小化および高速性の要求を満たすための電極パッドにおいて、電気的な特性を安定できるため半導体製造に用いて有用である。
本発明の実施の形態における半導体装置の電極パッド構造の周辺を示す断面図 本発明の実施の形態における半導体装置の製造方法を示す工程（ａ）〜（ｃ）の断面図 従来の半導体装置の電極パッド構造の周辺を示す断面図 従来の半導体装置のパッド構造周辺の製造方法を示す工程断面図 半導体装置の電極パッドに対するボンディング例（ａ），（ｂ）を示す断面図
符号の説明
１ ＳｉＮ膜
２ ＡＬ膜（電極パッド）
３ Ｃｕ膜（最上層メタル配線）
４ ＴＥＯＳ材料膜
５ ｌｏｗ−ｋ膜（低誘電率材料）
６ 電極ビア
７ 配線層
１１ ワイヤー
１２ 金ボール
１３ 金バンプ
１４ 引張り応力
１５ 剥離
１６ クラック
２１ レジスト
２２ 露光
２３ 段差
２４ 凹凸部

Claims (2)

  1. 電極パッドの下部に形成される少なくとも２層の層間絶縁膜同士の境界面が凹凸部を含む平面であることを特徴とする半導体装置。
  2. 電極パッドの下部に形成される第１の層間絶縁膜の表面に凹凸部を形成し、前記第１の層間絶縁膜の上に第２の層間絶縁膜を形成することを特徴とする半導体装置の製造方法。
JP2004120286A 2004-04-15 2004-04-15 半導体装置およびその製造方法 Withdrawn JP2005303186A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004120286A JP2005303186A (ja) 2004-04-15 2004-04-15 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004120286A JP2005303186A (ja) 2004-04-15 2004-04-15 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005303186A true JP2005303186A (ja) 2005-10-27

Family

ID=35334295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004120286A Withdrawn JP2005303186A (ja) 2004-04-15 2004-04-15 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2005303186A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714478B1 (ko) 2006-02-10 2007-05-04 삼성전자주식회사 와이어 본딩 신뢰성이 향상된 반도체 소자 및 그 제조 방법
US9741805B2 (en) 2014-12-04 2017-08-22 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US11640950B2 (en) 2020-09-09 2023-05-02 Samsung Electronics Co., Ltd. Semiconductor chip and semiconductor package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714478B1 (ko) 2006-02-10 2007-05-04 삼성전자주식회사 와이어 본딩 신뢰성이 향상된 반도체 소자 및 그 제조 방법
US9741805B2 (en) 2014-12-04 2017-08-22 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US11640950B2 (en) 2020-09-09 2023-05-02 Samsung Electronics Co., Ltd. Semiconductor chip and semiconductor package

Similar Documents

Publication Publication Date Title
JP4850392B2 (ja) 半導体装置の製造方法
JP2009302500A (ja) ウエハレベルパッケージ及びその製造方法
JP2004111792A (ja) 半導体パッケージおよびその製造方法
JP5797873B2 (ja) 熱的および機械的特性が改善されたボンド・パッドを有する集積回路
JP5352534B2 (ja) 半導体装置及びその製造方法
JP2010103433A (ja) 半導体装置および半導体装置の製造方法
JP2006237594A (ja) 半導体装置及びその製造方法
TWI720233B (zh) 半導體裝置及其製造方法
US9446945B2 (en) Isolation structure for MEMS 3D IC integration
JP3459234B2 (ja) 半導体装置およびその製造方法
US8697566B2 (en) Bump structure and manufacturing method thereof
JP2022059085A (ja) 半導体装置
JP2006253330A (ja) 半導体装置およびその製造方法
JP2010093161A (ja) 半導体装置
JP2005303186A (ja) 半導体装置およびその製造方法
JP2004343088A (ja) 半導体装置及びその製造方法
US20150194395A1 (en) Bond pad having a trench and method for forming
JP6577899B2 (ja) 半導体装置の製造方法
US8742575B2 (en) Semiconductor device and fabrication method thereof
JP4021376B2 (ja) パッド構造
JP2005327913A (ja) 半導体装置
JP2003218114A (ja) 半導体装置及びその製造方法
JP2006318989A (ja) 半導体装置
JP4840385B2 (ja) 半導体パッケージ
JP4522213B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090210

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090311