TW392256B - Diffusion barrier trilayer for minimizing reaction between metallization layers of integrated circuits - Google Patents

Diffusion barrier trilayer for minimizing reaction between metallization layers of integrated circuits Download PDF

Info

Publication number
TW392256B
TW392256B TW085105067A TW85105067A TW392256B TW 392256 B TW392256 B TW 392256B TW 085105067 A TW085105067 A TW 085105067A TW 85105067 A TW85105067 A TW 85105067A TW 392256 B TW392256 B TW 392256B
Authority
TW
Taiwan
Prior art keywords
metal layer
crystal structure
layer
seed
seed metal
Prior art date
Application number
TW085105067A
Other languages
English (en)
Inventor
Qi-Zhong Hong
Shin-Puu Jeng
Robert H Havemann
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW392256B publication Critical patent/TW392256B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

A7 B7 五、發明説明（, 專利申請案第85105067號 ROC Patent Appln. No.85105067 修正之中文說4書第.3 f —附件三 Amended page 3 the Specification in Chinese - Enel. Ill ~~年 li 月 iJTtT 迷至） (Submitted on November 11, 1999)
- 1 - - - —II I 1 nn 經濟部智慧財產局員工消費合作社印製 發明領域： 本發明係與半導體裝置的製造有關，尤其與積體電路 的金屬化層有關。 發明背景： 半導體廣泛使用在積體電路中，供電子應用，包含無 線電、電腦、電視及高解析電視。基本上此積體電路使用 製造在單晶矽上的多電晶體。現有多種積體電路包含多層 作為互連結的金屬化結構。 基本上鋁銅(AlCu)合金使用在VLSI(超大型基體電路) 的金屬化上。為增加裝置速度，AlCu需低及穩定的薄層 電阻。然，AlCu會與其他金屬（例如鎢)反應而增加薄層電 阻。導電材料之薄層電阻大小與電阻係數成正比，而與厚 度成反比。已使用TiN作為AlCu及其他金屬之間的擴散 障壁，以壓抑其反應。但是在45〇。(：之AlCu/TiN層結構的 熱處理導致AlCu及TiN之間產生反應，而增加A1Cu的 薄層電阻。 已想出一些方法改進在Al/TiN/Si、Al/TiN/矽化物/Si 及Al/TiN/W結構中TiN的障壁性質。過去，TiN障壁性 質的改進大部份係在TiN沉積期間將參數最適化而達成， 如在沉積期間導入氧氣流、改變基體溫度、或對基體加一 電壓偏屢。其㈣方法包含後沉積處理，如熱_化及暴露 於空氣中。
85084a(9TI) (請先聞讀背面之注意事項再填寫本夏) I-----' <-------1τ------.-11-------^——
A7 B7 五、發明説明（, 專利申請案第85105067號 ROC Patent Appln. No.85105067 修正之中文說4書第.3 f —附件三 Amended page 3 the Specification in Chinese - Enel. Ill ~~年 li 月 iJTtT 迷至） (Submitted on November 11, 1999)
- 1 - - - —II I 1 nn 經濟部智慧財產局員工消費合作社印製 發明領域： 本發明係與半導體裝置的製造有關，尤其與積體電路 的金屬化層有關。 發明背景： 半導體廣泛使用在積體電路中，供電子應用，包含無 線電、電腦、電視及高解析電視。基本上此積體電路使用 製造在單晶矽上的多電晶體。現有多種積體電路包含多層 作為互連結的金屬化結構。 基本上鋁銅(AlCu)合金使用在VLSI(超大型基體電路) 的金屬化上。為增加裝置速度，AlCu需低及穩定的薄層 電阻。然，AlCu會與其他金屬（例如鎢)反應而增加薄層電 阻。導電材料之薄層電阻大小與電阻係數成正比，而與厚 度成反比。已使用TiN作為AlCu及其他金屬之間的擴散 障壁，以壓抑其反應。但是在45〇。(：之AlCu/TiN層結構的 熱處理導致AlCu及TiN之間產生反應，而增加A1Cu的 薄層電阻。 已想出一些方法改進在Al/TiN/Si、Al/TiN/矽化物/Si 及Al/TiN/W結構中TiN的障壁性質。過去，TiN障壁性 質的改進大部份係在TiN沉積期間將參數最適化而達成， 如在沉積期間導入氧氣流、改變基體溫度、或對基體加一 電壓偏屢。其㈣方法包含後沉積處理，如熱_化及暴露 於空氣中。
85084a(9TI) (請先聞讀背面之注意事項再填寫本夏) I-----' <-------1τ------.-11-------^—— 五、發明説明（3 A7 B7
擴散障壁產生反應。 圖6示習知技術中擴散障壁的晶體結構，其含具高角度 粒子邊界的聚矽結構； 圖7爲本發明擴散障壁三層的截面圖； 圖8示擴散障壁三層頂層的晶體結構，其含似單晶體之 外表； 圖9為處理之前及之後，一實驗晶圓的拉瑟福散射览-譜 儀（RBS)，及 圖10為在圖4的結構中所配置的本發明。 較佳實施例之詳細説明 已知過去用以改進ΤίΝΐφ壁性質的方法無法達到良好的 效果。改變沉積溫度可能導致TiN其他性質的改變，如應力 及顆粒大小，而難於使這些參數同時最適化。增加基體偏 壓導致TiN層的離子衝擊，此可使現存裝置為輻射所破壞。 後沉積處理包含其他的處理步驟，而增加處理循環時間。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 而且TiN的熱韌化（密化）只可在AlCu不存在的積體電路 接觸位準上發生。因為氧可污染Ti濺射目標物形成氧化物 粒子且增加TiN的薄層電阻，所以在沉積期間毋需加以氧劑 量。已知連續24小時暴露TiN於空氣中並無法改進TiN的障 壁性質。 .目今之較佳實施例的製造及使用將在下文中詳細討 論。但是，須了解本發明提供多種新觀念其可在廣泛的特 本紙張尺度適用中國画家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（2 ) 發明概述 本發明提供一種用於擴散障壁三層的方法及結構，該 擴散障壁三層包含一沉積在基體上的底層，一沉積在底層 上的種子層，及一沉積在種子層上的頂層，及沉積在頂層 上的金屬化層。金屬化層與頂層的反應（可在熱處理中發 生）可經於擴散障壁三層之頂展的性質改進而達到最小。 此結果並不會降低在熱處理時的金屬化層之薄層電阻，且 積體電路裝置速度也不會減少。 圖形簡述 文中附圖形成本説明書的一部份，且可與説明書一併 研讀，如無特予.説明，在各圖中相同的標示號碼表示相同 的組件。 圖1為半導體晶圓之截面圖之習知圖形，該半導體晶圓 含TiN擴散障壁，其位在金屬化層及基體之間； 圖2為熱處理後，晶圓的習知技術圖，其中金屬化層與 擴散障壁反應； 圖3為熱處理之前及之後，習知技術中晶圓的拉瑟福散 射質譜儀； . 圖4為習知技術圖，顯示一典型穿口柱子，用於連結金 屬化層至上層電路或金屬層； 圖5示熱處理後，圖4之晶圓，其中一部份金屬化層與 _^_— 4 ~ 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐） 1^- m^n i m HI 1^11 i^i nn 1 nn ϋ^— a^iK m 11 \ J. • 0¾ 、T (請先閱讀背面之注意事項再填寫本頁) 五、發明説明（6 )
經濟部中央標準局員工消費合作社印製 40 晶體平面 方向 42 TiN/Ti/TiN 擴散障壁 三層 TiN/AlCu/TiN ；其 他含頂層的金屬 層，該頂層含一似 單晶體結構。 44 400埃之TiN 擴散障壁 三層之底 層 100-2000 埃之 TiW， 其他金屬如'TiN, TiWN^TiAlN^TiS.N, Ta, TaN, TaSiN或其 他金屬或非晶擴散 障壁 46 .500埃之Ti 擴散障壁 三層的種 子層 200-1000埃之Ti ; _ 100-6000 埃之 AlCu 合金含0.5-4%重量 百分比的銅溶液； 一_與擴散障壁三層 之頂層48含相同晶 體結構的材料 48 100埃之TiN 擴散障壁 三層的頂 層 100-2000埃之Ti， 其他金屬如 TiW,TiWN或其他晶 體擴散障壁 (請先閱讀背面之注意事項再填寫本頁) ,Λ . 訂 1 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 五、發明説明（3 A7 B7
擴散障壁產生反應。 圖6示習知技術中擴散障壁的晶體結構，其含具高角度 粒子邊界的聚矽結構； 圖7爲本發明擴散障壁三層的截面圖； 圖8示擴散障壁三層頂層的晶體結構，其含似單晶體之 外表； 圖9為處理之前及之後，一實驗晶圓的拉瑟福散射览-譜 儀（RBS)，及 圖10為在圖4的結構中所配置的本發明。 較佳實施例之詳細説明 已知過去用以改進ΤίΝΐφ壁性質的方法無法達到良好的 效果。改變沉積溫度可能導致TiN其他性質的改變，如應力 及顆粒大小，而難於使這些參數同時最適化。增加基體偏 壓導致TiN層的離子衝擊，此可使現存裝置為輻射所破壞。 後沉積處理包含其他的處理步驟，而增加處理循環時間。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 而且TiN的熱韌化（密化）只可在AlCu不存在的積體電路 接觸位準上發生。因為氧可污染Ti濺射目標物形成氧化物 粒子且增加TiN的薄層電阻，所以在沉積期間毋需加以氧劑 量。已知連續24小時暴露TiN於空氣中並無法改進TiN的障 壁性質。 .目今之較佳實施例的製造及使用將在下文中詳細討 論。但是，須了解本發明提供多種新觀念其可在廣泛的特 本紙張尺度適用中國画家標準（CNS ) A4規格（210X297公釐）
五、發明説明（8 ) 經濟部中央標準局員工消費合作社印製 28包含含高薄層電阻的鋁鈦化物及或鋁氮化物，其可向金 屬化層延伸至500-800埃。金屬化層26的反應部位28增加金 屬化層26的薄層電阻（如15%，或70ιηΩ /平方），其對 VLSI電路的主要特性一裝置速度，產生破壞性的影響。 圖3示為450°C熱處理之前，圖1及2中傳統AlCu/TiN層 結構的拉瑟福散射質譜儀。ΊΠ信號的尾端示在AlCu及下層 TiN間反應已發生。 _ 圖4為習知技術中擴散障壁24之另一應用，其中也-含如 Si02的介質層30已沉積並加以蝕刻，因此與下層基體22導 通。基本上沉積一包含鈦的第一穿口 32，其且次沉積一包 含如TiN的第二穿口襯裡34。穿口插塞36通常形成如鎢之 網，但亦包含其他的金屬或合金。然後，沉積TiN之擴散障 壁24，其後沉積金屬化層26，其亦包·含AlCu。 如同習知技術的例子，當結構暴露在熱環境時，金屬 化層26與擴散障壁24反應，而留下如圖5所示的金屬化層26 之反應部位，所以金屬化層26的薄層電阻增加。 此文中所討論之習知技術中的問題為擴散障壁2 4微結 構。在非晶Si02上沉積的TiN為一如圖6所示的任意定向多 晶結構。該晶體結構可為高角度的邊界38，其中當結構加 熱時，原子可遷移。各晶體的晶體平面方向40具高度的不 規則性，且似一多晶材料，其中晶體平面並沒有完全對齊 (如平行）。因此TiN的晶體結構允許當晶圓加熱時，原子 可遷移。本發明解決此間題的方法爲形成一層與金屬化層 26相鄰的TiN層，該金屬化層26含似單晶性質。”似單晶” -10 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ------訂------rv (請先閲讀背面之注意事項再填寫本頁) 發明説明（4 性應用中實施。所討論的特性實施例僅作為説明之用而非 在於限制本發明。 下文為本發明較佳實施例的説明及其製造方法。如無 特予説明，不同圖形中相同的標示表示相同的组件。下列 表1表示實施例及圖中元件之概述。 (请先閱讀背齑之注意事項存填寫本貰) i装· 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格.（210X297公釐）
’ ί- :·ί 五、 參數及晶體對齊而定。晶體結構與格子參數為所需者，其 與頂層48者相似。結果，頂層48含如圖8所示之似單晶結 構0 已應用實驗證明本發明的優點。圖9示一結構的RBS， 該結構包含AlCu之金屬化層26，TiN的頂層48及AlCu之種 子層46,如圖3所示，該結構在450¾下接受蓽些熱處理。 與圖3比對，在AlCu及TiN之間不產生任何反應。在此宽驗 中，種子層46包含AlCu，且底層44不使用。實驗的RB"§結 果為截面傳輸電子顯微鏡所證實。由基體42所示的X射線 繞射顯示，TiN之頂層48變得更顯現其紋理特性，且與沉積 在非晶Si02上的多晶TiN比較，變得更似單晶結構。在 Si02上丁iN的（111) X射線峰値密度為AlCu上TiN峰値密度 的1/10不到。在AlCu種子層46上TiN頂層48所增加的紋理係 由於濺射的AlCu種子層46含強（111 )紋理，且TiN頂層48 的晶圖鲒構與格子參數與A1相似。 最好，頂層48比底層44薄，因此在AlCu之金屬化層26 間較不易產生反應。使用種子層46可使TiN之頂層48薄得足 以使其與金屬化層26的反應達到最小，而TiN之底層44的厚 度又足以提供電子遷移電阻，且壓抑金屬推疊（金屬化層 26/頂層48/種子層46 )及下層金屬間可能的層間擴散現 象，例如圖10所示的鎢穿口塞子36。因為頂層48之薄度的 性質改進（由於種子層存在），而使頂層48不會與金屬化 層26產生有效反應，且金屬化層的薄層電阻在熱處理時， 仍沒有改變。而且頂層48不會與種子層46反應，此亦可從 --12 - 本紙張尺度適用中國國家森準（CNS ) A4规格（210X297公釐） (請先聞讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（5 ) 表1 圖形編號 較佳或特定例子 所屬項目 其他不同例或説明 20 半導體晶 圓 22 Si02 基體 鎢穿口，其他金屬 層或其他半導體元 件（如，電晶體， 二極體）；化合物 半導體（如GaAs， InP， Si/Ge，Sic ) 可用於取代Si。 24 TiN 擴散障壁 500埃 26 AlCu 金屬化層 鋁合金，含4-5%重 量百分比的銅。 28 鋁欽化合物 金屬化層 26上反應 部位 鋁氮化物，比金屬 化層26含更高薄層 電阻的其他化合物 30 Si02 介質層 其他介質材料 32 Ti 第一穿口 襯裡 其他導體 34 TiN 第二穿口 襯裡 其他導體 36 W 穿口塞子 其他導體；分支 38 粒子邊界 [- ——^--------裝— (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 五、發明説明（6 )
經濟部中央標準局員工消費合作社印製 40 晶體平面 方向 42 TiN/Ti/TiN 擴散障壁 三層 TiN/AlCu/TiN ；其 他含頂層的金屬 層，該頂層含一似 單晶體結構。 44 400埃之TiN 擴散障壁 三層之底 層 100-2000 埃之 TiW， 其他金屬如'TiN, TiWN^TiAlN^TiS.N, Ta, TaN, TaSiN或其 他金屬或非晶擴散 障壁 46 .500埃之Ti 擴散障壁 三層的種 子層 200-1000埃之Ti ; _ 100-6000 埃之 AlCu 合金含0.5-4%重量 百分比的銅溶液； 一_與擴散障壁三層 之頂層48含相同晶 體結構的材料 48 100埃之TiN 擴散障壁 三層的頂 層 100-2000埃之Ti， 其他金屬如 TiW,TiWN或其他晶 體擴散障壁 (請先閱讀背面之注意事項再填寫本頁) ,Λ . 訂 1 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（7) 本發明為一擴散障壁三層，其可使積體電路之下層障 壁層與金屬化層的反應為最小。該三層包含一底層其與過 去所用的單TiN層相似，一種子層，其包含一金屬，其晶體 .結構與頂層相似，最好為單晶微結構，及一在種子層上長 成的頂層，其含似單晶的微結構。擴散障壁三層的頂層與 金屬化層相鄰。在擴散障壁三層之頂層與金屬化層之間的 反應可加以消除或達到最小，維持金屬化層的薄層電阻且 增加積體電路的速度。當裝置的尺寸縮減至1 /4微米大小， 維持用於形成導體之低薄層電阻變得相當重要。 首先，圖1 -6中討論習知技術中所產生的問題。圖1示 半導體晶圓20，一含一沉積在基體22上的擴散障壁24。基 體22包含一 Si02，但亦包含一鶴穿越口，其他金屬廣，或 半導體元件。基本上過去所用的擴散障壁24包含一厚500挨 的TiN。在擴散障壁24上沉積的金屬化層26含約50-60ιηΩ/ 平方的薄層電阻，其中金屬化層26通常包含6000埃的 AlCu 〇 在半導體製造中，通常需要對下一沉積層熱處理。例 如，在400-450°C下固化某些介質層。而且某些半導體製造 方法的最後階段為一維修電晶體破壞的燒結步驟，其中晶 圓亦加熱到450°C左右。對某些積體電路，必須進行鋁積體 電路層的再回流處理。加熱晶圓20使得金屬化層26及擴散 障壁24變得更具遷移性，而使兩者之間產生反應。如圖2所 示，此化學反應產生金屬化層26的反應部位28。反應部份 -· 9 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I.-------*---裝------訂 (請先閔讀背面之注意事項再填寫本頁)
五、發明説明（8 ) 經濟部中央標準局員工消費合作社印製 28包含含高薄層電阻的鋁鈦化物及或鋁氮化物，其可向金 屬化層延伸至500-800埃。金屬化層26的反應部位28增加金 屬化層26的薄層電阻（如15%，或70ιηΩ /平方），其對 VLSI電路的主要特性一裝置速度，產生破壞性的影響。 圖3示為450°C熱處理之前，圖1及2中傳統AlCu/TiN層 結構的拉瑟福散射質譜儀。ΊΠ信號的尾端示在AlCu及下層 TiN間反應已發生。 _ 圖4為習知技術中擴散障壁24之另一應用，其中也-含如 Si02的介質層30已沉積並加以蝕刻，因此與下層基體22導 通。基本上沉積一包含鈦的第一穿口 32，其且次沉積一包 含如TiN的第二穿口襯裡34。穿口插塞36通常形成如鎢之 網，但亦包含其他的金屬或合金。然後，沉積TiN之擴散障 壁24，其後沉積金屬化層26，其亦包·含AlCu。 如同習知技術的例子，當結構暴露在熱環境時，金屬 化層26與擴散障壁24反應，而留下如圖5所示的金屬化層26 之反應部位，所以金屬化層26的薄層電阻增加。 此文中所討論之習知技術中的問題為擴散障壁2 4微結 構。在非晶Si02上沉積的TiN為一如圖6所示的任意定向多 晶結構。該晶體結構可為高角度的邊界38，其中當結構加 熱時，原子可遷移。各晶體的晶體平面方向40具高度的不 規則性，且似一多晶材料，其中晶體平面並沒有完全對齊 (如平行）。因此TiN的晶體結構允許當晶圓加熱時，原子 可遷移。本發明解決此間題的方法爲形成一層與金屬化層 26相鄰的TiN層，該金屬化層26含似單晶性質。”似單晶” -10 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ------訂------rv (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A 7 B7 五、發明説明（9 ) 或”織紋”定義為含與單晶相似的分子晶體結構，其中晶 體平面的方向實質上在相同方向上對齊。 圖7示本發明的截面圖。在基體22上沉積的擴散障壁三 層42,其上在沉積一金屬化層26。擴散障壁三層42包含底 層44，一種子層46，及一頂層48。層44，46，48基本上由 濺射.沉積，但亦可使用如化學蒸汽，或電子束沉積。最好 在約400°C下沉積底層44及頂層48之TiN。最好種子層為在 約300°C下濺射的Ti，其厚度約為500埃。最好底層44包含 100-6000埃的TiN ( 400埃的TiN更好），且用於將種子層 46，頂層48及金屬化層26與下層金屬.隔離（如W穿口塞子 或分支）。種子層46亦可包含100至6000埃的AlCu，其中 銅佔0.5-4%的重量百分比，或其他金屬。種子層46作為一 種子，可改變頂層48的晶體結構及性質。種子層46亦作為 犧牲層，以從頂層48中隔離底層44，其以在兩TiN層間很少 有擴散現象。最好頂層48為100至1000埃的TiN ( 100埃的 TiN更好），其以一外.延形式在種子層46的頂部上長成。頂 層48隔離金屬化層26與種子層46。由於頂層晶體結構之改 進性質（由種子層46存在所致），TiN不會與金屬化層26產 生有效的反應，且在熱處理中金屬化層26的薄層電阻仍未 改變。而且，頂層48不與種子層46反應。 在半導體技術中，當矽成長時，使用種子（seed )以 將晶體結構定於所需要的方向。同樣地，三層42的種子層 46對隨後沉積之頂層48的晶體結構定向。擴散障壁三層42 的種子層46之材料如Ti或AlCu，其選用視晶體結構/格子 一 1彳一 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐）
In· mymmt— mM m m« tm n ml t\\ nn i nn m i I—·* 、 、ve (諳先閱讀背面之注意事項再填寫本頁)
’ ί- :·ί 五、 參數及晶體對齊而定。晶體結構與格子參數為所需者，其 與頂層48者相似。結果，頂層48含如圖8所示之似單晶結 構0 已應用實驗證明本發明的優點。圖9示一結構的RBS， 該結構包含AlCu之金屬化層26，TiN的頂層48及AlCu之種 子層46,如圖3所示，該結構在450¾下接受蓽些熱處理。 與圖3比對，在AlCu及TiN之間不產生任何反應。在此宽驗 中，種子層46包含AlCu，且底層44不使用。實驗的RB"§結 果為截面傳輸電子顯微鏡所證實。由基體42所示的X射線 繞射顯示，TiN之頂層48變得更顯現其紋理特性，且與沉積 在非晶Si02上的多晶TiN比較，變得更似單晶結構。在 Si02上丁iN的（111) X射線峰値密度為AlCu上TiN峰値密度 的1/10不到。在AlCu種子層46上TiN頂層48所增加的紋理係 由於濺射的AlCu種子層46含強（111 )紋理，且TiN頂層48 的晶圖鲒構與格子參數與A1相似。 最好，頂層48比底層44薄，因此在AlCu之金屬化層26 間較不易產生反應。使用種子層46可使TiN之頂層48薄得足 以使其與金屬化層26的反應達到最小，而TiN之底層44的厚 度又足以提供電子遷移電阻，且壓抑金屬推疊（金屬化層 26/頂層48/種子層46 )及下層金屬間可能的層間擴散現 象，例如圖10所示的鎢穿口塞子36。因為頂層48之薄度的 性質改進（由於種子層存在），而使頂層48不會與金屬化 層26產生有效反應，且金屬化層的薄層電阻在熱處理時， 仍沒有改變。而且頂層48不會與種子層46反應，此亦可從 --12 - 本紙張尺度適用中國國家森準（CNS ) A4规格（210X297公釐） (請先聞讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（1 1) 圖9之RBS中看到。 對於嫻熟於技術者可使用不同的處理及元件材料。例 如，頂層48可包含其他晶體擴散障壁材料，如TiW， TiWN，TiAIN，TiSiN，Ta或TaN。底層44可包含其他晶體 或非晶擴散障壁非晶擴散障壁材料，如TiW，、TiWN， TiAIN，TiSiN，Ta，TaN或 TaSiN。基體可為介質（如 Si02，PETEOS，BPSG )，金屬（如 W，A1 )，或一半導 體（.如Si，GaAs )。種子層46可包含其他金屬，其他適於 對齊頂層48之晶體結構的晶體結構。金屬化層26可包含 鋁，銅，兩者之合金，或其他金屬。擴散障壁三層42可為 整個基體22上的連續膜，或在沉積之後打樣，可能的話其 尺寸可為次微米大小内者。 本發明提供一擴散障壁三層，與傳統的擴散障壁比 較，當熱處理時，金屬化層與下層擴散障壁的反應可達到 最小或消除，因此不會增加金屬化層的薄層電阻，.而不會 對裝置速度產生有害的效應。 本發明已應用例證實施例加以説明，此説明並非用於 限制實施例。對於嫻熟於本技術者可參考説明而對例證之 實施例及本發明的其他實施例進行不同的修改及結合。因 此，在下文中的申請專利範園用於涵蓋諸如此類的修改及 實施例。 13- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 一 - I.裝 訂 (#先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申，專村範圍 // P參-v p· 1 ^HfP t：'j 專利申請案第85105067號 ROC Patent Appln. No.85105067 中文申請專利範圍修正本—附件（一） Amended Claims in Chinese - Enel. (I) (民國88年11月11日送呈）— (Submitted on November 11，1999) 1. 一種用於半導體晶圓的擴散障壁三層，包含： 一底部金屬層； 一與該底部金屬層相鄰且具有晶體結構的種子 (seed)金屬層；以及 一與該種子金屬層相鄰且具有晶體結構的頂部金屬 層； 其中該頂部金屬層與該種子金屬層之晶體結構係似 單晶體’且其中該頂部金屬層之晶體結構與該種子金屬 層之晶體結構對齊， 其中該底部金屬層包含TiN，該種子金屬層包含 Ti，且該頂部金屬層包含TiN。 2. —種用於半導體晶圓的擴散障壁三層，包含： 一底部金屬層； 一與該底部金屬層相鄰且具有晶體結構的種子金屬 層；以及 一與該種子金屬層相鄰且具有晶體結構的頂部金屬 層； 其中該頂部金屬層與該種子金屬層之晶體結構係似 單晶體’且其中該頂部金屬層之晶體結構與該種子金屬 -14 - 85084b(9Tayer) 本紙張尺度適用中國國家標準（CNS〉A4規格（210 X 297公楚） ---------- ^----------------^ (請先間讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申，專村範圍 // P參-v p· 1 ^HfP t：'j 專利申請案第85105067號 ROC Patent Appln. No.85105067 中文申請專利範圍修正本—附件（一） Amended Claims in Chinese - Enel. (I) (民國88年11月11日送呈）— (Submitted on November 11，1999) 1. 一種用於半導體晶圓的擴散障壁三層，包含： 一底部金屬層； 一與該底部金屬層相鄰且具有晶體結構的種子 (seed)金屬層；以及 一與該種子金屬層相鄰且具有晶體結構的頂部金屬 層； 其中該頂部金屬層與該種子金屬層之晶體結構係似 單晶體’且其中該頂部金屬層之晶體結構與該種子金屬 層之晶體結構對齊， 其中該底部金屬層包含TiN，該種子金屬層包含 Ti，且該頂部金屬層包含TiN。 2. —種用於半導體晶圓的擴散障壁三層，包含： 一底部金屬層； 一與該底部金屬層相鄰且具有晶體結構的種子金屬 層；以及 一與該種子金屬層相鄰且具有晶體結構的頂部金屬 層； 其中該頂部金屬層與該種子金屬層之晶體結構係似 單晶體’且其中該頂部金屬層之晶體結構與該種子金屬 -14 - 85084b(9Tayer) 本紙張尺度適用中國國家標準（CNS〉A4規格（210 X 297公楚） ---------- ^----------------^ (請先間讀背面之注意事項再填寫本頁) A8 B8 C8 D8 六、申請專利範圍 層之晶體結構對齊， ΐ 其中該底部金屬層包含TiN，該種子金嚴層包含鋁 銅合金，且該頂部金屬層包含TiN。 3· —種半導體晶圓金屬化結構，包含： ： —基體； 一與該基體相鄰的底層； \ 一與該底層相鄰且具有晶體結構的種子金屬層； 一與該種子金屬層相鄰且具有晶體結構的頂部金屬 層；以及 一與該頂部金屬層相鄰的金屬化層； 其中該頂部金屬層與難子金屬層之晶體結構係似 單晶體，且其中該頂部金屬層之晶體結構與該種子金屬 層之晶體結構對齊， 其中該種子金屬層包含铭。 ^如”專利範圍第3項之結構，其中該種子金屬 層亦包含銅溶液，其組成範圍佔〇· 5至4重量百分比。 5· 一種半導體晶圓金屬化結構，包含： 一基體； 一與該基體相鄰的底層； 一與該底層相鄰且具有晶體結構的種子金屬芦. -與該種子金屬層相鄰且具有晶體結構的頂^金屬 層；以及 一與該頂部金屬層相鄰的金屬化層； 其中該頂部金屬層與該種子金屬層之晶體結構係似 (請先間讀背面之注意事項再填寫本頁) 裝 -----訂！- 經濟部智慧財產局員工消費合作社印製 -15 -
    申清專利範圍 A8 B8 C8 D8 單曰B體，且其中該頂部金屬層之晶體結構與該種子金屬 層之晶體結構對齊， 其中該種子金屬層包含銅。6·—種半導體晶圓金屬化結構，包含： —基體； 一與該基體相鄰的底層； 與該底層相鄰且具有晶體結構的種子金屬層；—與該種子金屬層相鄰且具有晶體結構的頂部金屬 層；以及 一與該頂部金屬層相鄰的金屬化層； 。。曰其中該頂部金屬層與該種子金屬層之晶體結構係似 單阳體，且其中該頂部金屬層之晶體結構與該種子金屬 層之晶體結構對齊，其中該金屬化層包含鋁，且其中該金屬化層亦包含 鋼溶液，其組成範圍佔0.5至4重量百分比。7· 一種半導體晶圓金屬化結構，包含： 一基體；
    (請先闓讀背面之注意事項再填寫本頁) 裝 訂· 1
    —與該基體相鄰的底層； —與該底層相鄰且具有晶體結構的種子金屬層； ::該種子金屬層相鄰且具有晶體結構的頂；金屬 一與該頂部金屬層相鄰的金屬化層； 其尹該頂部金屬層與該種子金制 置曰躺 σ 丄 W峨、"口偁係似 早曰曰體’且其t該頂部金制之晶體結構與該種子金屬 層 16 - (CNS)ATm^m χ 297公釐）
    A8 B8 C8 D8 六 經濟部智慧財產局員工消費合作社印製 申請專利範圍 層之晶體結構對齊， (請先聞讀背面之注意事碩再填寫本頁) 其中該頂部金屬層為從TiN、TiW、TiWN、TiAlN、 TiSiN、Ta及TaN組成之群中選擇之晶體金屬。 8. —種用於半導體晶圓的擴散障壁三層，包含： 一底部金屬層； 一與該底部金屬層相鄰且具有晶體結構的種子金屬 層；以及 一與該種子金屬層相鄰且具有晶體結構的頂部金屬 層； 其中該頂部金屬層與該種子金屬層之晶體結構係似 單晶體，且其中該頂部金屬層之晶體結構與該種子金屬 層之晶體結構對齊， 其中該底部金屬層之厚度厚於該頂部金屬層。 9. 一種用於半導體晶圓的擴散障壁三層，包含： 一底部金屬層； 一與該底部金屬層相鄰且具有晶體結構的種子金屬 層；以及 一與該種子金屬層相鄰且具有晶體結構的頂部金屬 層； 其中該頂部金屬層與該種子金屬層之晶體結構係似 單晶體，且其中該頂部金屬層之晶體結構與該種子金屬 層之晶體結構對齊， 其中該種子金屬層包含I呂。 10. 如申請專利範圍第9項之擴散障壁三層，其中 -17 -本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A8 B8 C8 D8 六、申請專利範圍 該種子金屬層亦包含銅溶液，其組成範圍佔0. 5至4重 量百分比。 (請先閱讀背面之注意事項再填寫本頁) 11. 一種用於半導體晶圓的擴散障壁三層，包含： 一底部金屬層； 一與該底部金屬層相鄰且具有晶體結構的種子金屬 層；以及 一與該種子金屬層相鄰且具有晶體結構的頂部金屬 層； 其中該頂部金屬層與該種子金屬層之晶體結構係似 單晶體，且其中該頂部金屬層之晶體結構與該種子金屬 層之晶體結構對齊， 其中該種子金屬層包含銅。 12. —種用於半導體晶圓的擴散障壁三層，包含： 一底部金屬層； 一與該底部金屬層相鄰且具有晶體結構的種子金屬 層；以及 一與該種子金屬層相鄰且具有晶體結構的頂部金屬 層； 經濟部智慧財產局員工消費合作社印製 其中該頂部金屬層與該種子金屬層之晶體結構係似 單晶體，且其中該頂部金屬層之晶體結構與該種子金屬 層之晶體結構對齊， 其中該頂部金屬層為從TiN、TiW、TiWN、TiAIN、 TiSiN、Ta及TaN組成之群中選擇之晶體金屬。 13. —種半導體晶圓金屬化結構，包含： -18 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） S9225G 經濟部智慧財產局員工消費合作社印製 g__ 六、申請專利範圍 一基體； 一與該基體相鄰的底層； 一與該底層相鄰且具i晶體結構的種子金屬層； -與該種子金屬層相社具有晶體結構的頂部金屬 層；以及-與該頂部金屬層相鄰的金屬化層； _曰其中該頂部金屬層與該種子金屬層之晶體結構係似 單晶體’且其中該頂部金屬層之晶體結構與該種子金屬 層之晶體結構對齊， 其中該底層之厚度厚於該頂部金屬層。 14. 一種半導體晶圓金屬化結構，包含： 一基體； 一與該基體相鄰的底層； 一與該底層相鄰且具有晶體結構的種子金屬層； 一與該種子金屬層相鄰且具有晶體結構的頂部金屬 層；以及 一與該頂部金屬層相鄰的金屬化層； 其中該頂部金屬層與該種子金屬層之晶體結構係似 單晶體’且其中該頂部金屬層之晶體結構與該種子金屬 層之晶體結構對齊， 其中該底層包含TiN，該種子金屬層包含Ti，且該 頂部金屬層包含TiN。 15. —種半導體晶圓金屬化結構，包含： 一基體； -19 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閉讀背面之注意事項再填寫本頁) -L · 裝·!丨丨II訂---- 392256 § 六、申請專利範圍 一與該基體相鄰的底層； 一與該底層相鄰且具有晶體結構的種子金屬層； 一與該種子金屬層相鄰且具有晶體結構的頂部金屬 層；以及 一與該頂部金屬層相鄰的金屬化層； 其中該頂部金屬層與該種子金屬層之晶體結構係似 單晶體，且其中該頂部金屬層之晶體結構與該種子金屬 層之晶體結構對齊， 其中該底層包含TiN，該種子金屬層包含銘銅合 金，且該頂部金屬層包含TiN。 (請先闓讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW085105067A 1995-03-28 1996-04-29 Diffusion barrier trilayer for minimizing reaction between metallization layers of integrated circuits TW392256B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US41247395A 1995-03-28 1995-03-28

Publications (1)

Publication Number Publication Date
TW392256B true TW392256B (en) 2000-06-01

Family

ID=23633141

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085105067A TW392256B (en) 1995-03-28 1996-04-29 Diffusion barrier trilayer for minimizing reaction between metallization layers of integrated circuits

Country Status (6)

Country Link
US (1) US5668411A (zh)
EP (1) EP0735586B1 (zh)
JP (1) JPH08274173A (zh)
KR (1) KR100425655B1 (zh)
DE (1) DE69625265T2 (zh)
TW (1) TW392256B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3407516B2 (ja) * 1995-12-20 2003-05-19 ソニー株式会社 半導体装置及びその製造方法
US5641710A (en) * 1996-06-10 1997-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Post tungsten etch back anneal, to improve aluminum step coverage
JPH1079481A (ja) * 1996-09-05 1998-03-24 Mitsubishi Electric Corp 導電層接続構造およびその製造方法
US5770520A (en) * 1996-12-05 1998-06-23 Lsi Logic Corporation Method of making a barrier layer for via or contact opening of integrated circuit structure
US6110828A (en) * 1996-12-30 2000-08-29 Applied Materials, Inc. In-situ capped aluminum plug (CAP) process using selective CVD AL for integrated plug/interconnect metallization
EP0854505A3 (en) * 1997-01-21 1998-11-11 Texas Instruments Incorporated Process of depositing a TiN based film during the fabrication of a semiconductor device
KR100243286B1 (ko) * 1997-03-05 2000-03-02 윤종용 반도체 장치의 제조방법
EP0867940A3 (en) 1997-03-27 1999-10-13 Applied Materials, Inc. An underlayer for an aluminum interconnect
US6395629B1 (en) * 1997-04-16 2002-05-28 Stmicroelectronics, Inc. Interconnect method and structure for semiconductor devices
US6104525A (en) * 1997-04-29 2000-08-15 Daewoo Electronics Co., Ltd. Array of thin film actuated mirrors and method for the manufacture thereof
KR100445409B1 (ko) * 1997-06-30 2004-11-06 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
KR100269302B1 (ko) * 1997-07-23 2000-10-16 윤종용 반도체장치의금속배선및그형성방법
JP3304836B2 (ja) * 1997-08-07 2002-07-22 シャープ株式会社 透過型電子顕微鏡による反応プロセス観察方法
JP3277855B2 (ja) * 1997-08-27 2002-04-22 ヤマハ株式会社 半導体装置の配線形成方法
JPH11150084A (ja) 1997-09-12 1999-06-02 Canon Inc 半導体装置および基板上への非晶質窒化硅素チタンの形成方法
US6136682A (en) * 1997-10-20 2000-10-24 Motorola Inc. Method for forming a conductive structure having a composite or amorphous barrier layer
US6120842A (en) * 1997-10-21 2000-09-19 Texas Instruments Incorporated TiN+Al films and processes
US6117793A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Using silicide cap as an etch stop for multilayer metal process and structures so formed
US6410986B1 (en) * 1998-12-22 2002-06-25 Agere Systems Guardian Corp. Multi-layered titanium nitride barrier structure
JP3495955B2 (ja) * 1999-03-26 2004-02-09 シャープ株式会社 半導体メモリ装置及びその製造方法
US6436839B1 (en) * 1999-06-01 2002-08-20 Taiwan Semiconductor Manufacturing Company Increasing programming silicide process window by forming native oxide film on amourphous Si after metal etching
US6365511B1 (en) * 1999-06-03 2002-04-02 Agere Systems Guardian Corp. Tungsten silicide nitride as a barrier for high temperature anneals to improve hot carrier reliability
JP3562628B2 (ja) * 1999-06-24 2004-09-08 日本電気株式会社 拡散バリア膜、多層配線構造、およびそれらの製造方法
US6339258B1 (en) 1999-07-02 2002-01-15 International Business Machines Corporation Low resistivity tantalum
US6413858B1 (en) 1999-08-27 2002-07-02 Micron Technology, Inc. Barrier and electroplating seed layer
US6350667B1 (en) 1999-11-01 2002-02-26 Taiwan Semiconductor Manufacturing Company Method of improving pad metal adhesion
US6191023B1 (en) 1999-11-18 2001-02-20 Taiwan Semiconductor Manufacturing Company Method of improving copper pad adhesion
DE19958200B4 (de) * 1999-12-02 2006-07-06 Infineon Technologies Ag Mikroelektronische Struktur und Verfahren zu deren Herstellung
KR100515076B1 (ko) * 1999-12-17 2005-09-16 주식회사 하이닉스반도체 반도체 소자의 확산방지막 형성 방법
US6916398B2 (en) * 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
AU2005203476B2 (en) * 2001-11-30 2005-11-03 Silverbrook Research Pty Ltd Formation of a crystalline thin film structure
AUPR919701A0 (en) * 2001-11-30 2001-12-20 Silverbrook Research Pty. Ltd. Method and apparatus (mems18)
AU2002247566B2 (en) * 2001-11-30 2005-05-05 Silverbrook Research Pty Ltd Differential stress reduction in thin films
US7067424B2 (en) * 2001-12-19 2006-06-27 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device
KR20030058043A (ko) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
DE10219115A1 (de) * 2002-04-29 2003-11-13 Infineon Technologies Ag Verfahren zum Füllen eines Kontaktlochs und integrierte Schaltungsanordnung mit Kontaktloch
KR20030089756A (ko) * 2002-05-18 2003-11-28 주식회사 하이닉스반도체 삼원계 확산배리어막의 형성 방법 및 그를 이용한구리배선의 형성 방법
KR100555514B1 (ko) * 2003-08-22 2006-03-03 삼성전자주식회사 저 저항 텅스텐 배선을 갖는 반도체 메모리 소자 및 그제조방법
US20050087788A1 (en) * 2003-10-22 2005-04-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP4718962B2 (ja) 2005-10-07 2011-07-06 ルネサスエレクトロニクス株式会社 半導体装置
KR100726091B1 (ko) * 2006-08-28 2007-06-08 동부일렉트로닉스 주식회사 금속 배선 및 이의 제조 방법
KR100807065B1 (ko) * 2006-12-27 2008-02-25 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
JP5725073B2 (ja) 2012-10-30 2015-05-27 三菱電機株式会社 半導体素子の製造方法、半導体素子
JP2015046454A (ja) * 2013-08-28 2015-03-12 キヤノン株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4998157A (en) * 1988-08-06 1991-03-05 Seiko Epson Corporation Ohmic contact to silicon substrate
US5008216A (en) * 1988-10-03 1991-04-16 International Business Machines Corporation Process for improved contact stud structure for semiconductor devices
US5093710A (en) * 1989-07-07 1992-03-03 Seiko Epson Corporation Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same
US5231053A (en) * 1990-12-27 1993-07-27 Intel Corporation Process of forming a tri-layer titanium coating for an aluminum layer of a semiconductor device
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
US5345108A (en) * 1991-02-26 1994-09-06 Nec Corporation Semiconductor device having multi-layer electrode wiring
JPH04280425A (ja) * 1991-03-07 1992-10-06 Sony Corp 配線形成方法
US5270254A (en) * 1991-03-27 1993-12-14 Sgs-Thomson Microelectronics, Inc. Integrated circuit metallization with zero contact enclosure requirements and method of making the same
JP2811131B2 (ja) * 1991-04-26 1998-10-15 三菱電機株式会社 半導体装置の配線接続構造およびその製造方法
US5118385A (en) * 1991-05-28 1992-06-02 Microelectronics And Computer Technology Corporation Multilayer electrical interconnect fabrication with few process steps
US5242860A (en) * 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
US5240880A (en) * 1992-05-05 1993-08-31 Zilog, Inc. Ti/TiN/Ti contact metallization
US5275973A (en) * 1993-03-01 1994-01-04 Motorola, Inc. Method for forming metallization in an integrated circuit
JPH06268083A (ja) * 1993-03-11 1994-09-22 Sony Corp 半導体装置の配線
US5420072A (en) * 1994-02-04 1995-05-30 Motorola, Inc. Method for forming a conductive interconnect in an integrated circuit
US5523259A (en) * 1994-12-05 1996-06-04 At&T Corp. Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer

Also Published As

Publication number Publication date
KR960035840A (ko) 1996-10-28
DE69625265D1 (de) 2003-01-23
US5668411A (en) 1997-09-16
DE69625265T2 (de) 2003-09-04
EP0735586B1 (en) 2002-12-11
JPH08274173A (ja) 1996-10-18
EP0735586A3 (en) 1997-03-05
EP0735586A2 (en) 1996-10-02
KR100425655B1 (ko) 2004-06-26

Similar Documents

Publication Publication Date Title
TW392256B (en) Diffusion barrier trilayer for minimizing reaction between metallization layers of integrated circuits
TW392201B (en) A method for preventing electroplating of copper on an exposed surface at the edge exclusion of a semiconductor wafer
US7679193B2 (en) Use of AIN as cooper passivation layer and thermal conductor
US6228759B1 (en) Method of forming an alloy precipitate to surround interconnect to minimize electromigration
US9679810B1 (en) Integrated circuit having improved electromigration performance and method of forming same
CN101308810B (zh) 集成电路结构及其制作方法
US6150270A (en) Method for forming barrier layer for copper metallization
TW243535B (zh)
CN107836034A (zh) 用于互连的钌金属特征部填充
US20210183651A1 (en) Methods of forming tungsten structures
CN108122849A (zh) 用于在开口中形成金属层的方法及其形成装置
JPS58500680A (ja) 低抵抗合成金属導体を具えた半導体デバイスおよびその製造方法
TW518709B (en) Barrier layer for copper metallization in integrated circuit fabrication
TW472350B (en) Si-rich surface layer capped diffusion barriers
TW202044581A (zh) 形成單晶六方氮化硼層以及電晶體的方法
US6239492B1 (en) Semiconductor structure with a titanium aluminum nitride layer and method for fabricating same
JP3816091B1 (ja) 半導体装置及びその製造方法
JPH10209156A (ja) 半導体装置及びその形成方法
KR102423663B1 (ko) 반도체 장치 및 그 제조 방법
US6365514B1 (en) Two chamber metal reflow process
TW463354B (en) Method for reducing resistance value of metal conducting wire
Hubner Advanced Ta-based diffusion barriers for Cu interconnects
KR100454629B1 (ko) 반도체소자의도전배선형성방법
JPH053254A (ja) 積層配線形成方法
TWI300255B (en) Composite material as barrier layer in cu diffusion

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent