JP3183341B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3183341B2
JP3183341B2 JP35013198A JP35013198A JP3183341B2 JP 3183341 B2 JP3183341 B2 JP 3183341B2 JP 35013198 A JP35013198 A JP 35013198A JP 35013198 A JP35013198 A JP 35013198A JP 3183341 B2 JP3183341 B2 JP 3183341B2
Authority
JP
Japan
Prior art keywords
film
metal layer
barrier metal
forming
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35013198A
Other languages
English (en)
Other versions
JP2000174124A (ja
Inventor
晶 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP35013198A priority Critical patent/JP3183341B2/ja
Publication of JP2000174124A publication Critical patent/JP2000174124A/ja
Application granted granted Critical
Publication of JP3183341B2 publication Critical patent/JP3183341B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置におい
てコンタクトホールまたはスルーホールに導体を埋め込
んで電気的に層間接続する導通孔の形成方法に関し、特
に導通孔のプラグロスを低減し、この導通孔に接して形
成される金属配線の信頼性を向上を目的とした導通孔の
形成方法に関する。
【0002】
【従来の技術】半導体装置の製造工程において、多層配
線を形成する場合、シリコン基板と上層配線間あるいは
各層の配線間を電気的に接続するための導体膜形成にス
パッタ法が一般に用いられている。しかし近年では、半
導体装置の微細化が進み、必然的に上層配線とシリコン
基板の不純物拡散層をつなぐコンタクトホール、上層配
線と下層配線をつなぐスルーホールの径も縮小化されて
きている。
【0003】このような微細ホールへの導体膜形成とし
て被覆カバレッジに優れたCVD法によるタングステン
(W)の埋め込みが主流となっている。
【0004】図3に、タングステンの埋め込みを用いた
導通プロセス例の工程概略図を示す。図3(a)で示す
ように、絶縁膜1に下層電極につながるホールを形成
し、CVDによるW膜成長時のバリアメタル層2をスパ
ッタ法で成膜する。バリアメタル層は、絶縁膜と接触す
る密着層Tiおよびこの密着層を介してバリアメタルT
iNが形成される。その後、バリアメタル層2の表面に
CVD法でW膜3を形成しホール内を埋め込む。
【0005】次に、図3(b)で示すように、絶縁膜1
表面のW膜3とバリアメタル層2を一般的に使われている
SF6等の反応ガスを用いたドライエッチングで除去し
てWプラグ3を形成する。しかし、SF6を用いたエッチ
ングでは、バリアメタル層2に対してW膜3のエッチング
レートが高いため、絶縁膜1上に形成されたバリアメタ
ル層を完全に除去するまで、SF6を用いてエッチング
を行うと、その部分のバリアメタル層2が除去された時
点では、大きなプラグロス10が形成されてしまう。
【0006】この表面にアルミ配線6をスパッタ法で形
成すると、図3(c)で示すように、ボイド5が形成さ
れてしまう。このようにアルミ配線6中にボイド5がある
とエレクトロマイグレーションやストレスマイグレーシ
ョン耐性が劣化し、配線の信頼性が著しく低下する。
【0007】図4は、別の一例である。図4(a)は前
述の図3(a)と同じように、ホール内にバリアメタル
層2とW膜3が形成された状態である。
【0008】次に、図4(b)で示すように、表面のW
膜2を一般的に使われているSF6等の反応ガスを用いた
ドライエッチングで除去してWプラグ3を形成する。こ
の際に、バリアメタル層とW膜に対する反応性ガスの選
択比の違いを利用して、図4(b)で示すようにバリア
メタル層2が残すことができる。さらに、Wプラグロス1
0を図3(b)に示したように極端に大きくすることな
く、適度にオーバーエッチング量を制御することは可能
である。
【0009】次に図4(c)で示すように、バリアメタ
ル層2を、一般にTiN/Tiのドライエッチングで使
われているCl2系の反応ガスにより全面エッチバック
を行う。通常エッチングでは、膜残りが無いようにオー
バーエッチングを行うので、スリット11がホール上部側
壁に形成されてしまう。また、Wプラグ3の表面には塩
化W9が形成される。
【0010】この表面にアルミ配線6を形成したのが図
4(d)である。スリット11は通常のスパッタ法による
アルミ膜6形成だと埋まらずに残ってしまう。このスリ
ットにはガスが溜まりやすく、後工程で破裂を起こす要
因となる。
【0011】またアルミ配線6の塩化W9と接する部分に
は、塩素によるアルミ腐食12が起こる。
【0012】このように従来工法を用いて導通孔を形成
した場合、埋め込み不良、アルミ配線の腐食が発生しや
すく、配線の信頼性低下の大きな要因となっていた。
【0013】
【発明が解決しようとする課題】本発明は、導通孔と金
属配線の接合部に発生する空隙、充填の欠損及び腐食の
要因を取り除き、高信頼性を有する層間接合プロセスを
提供することにある。
【0014】
【課題を解決するための手段】本発明は、少なくとも、
(1)半導体基板上に形成された絶縁膜に開口を形成す
る工程と、(2)前記開口の内面及び前記絶縁膜上に開
口構造を残しながらバリアメタル層を形成する工程と、
(3)前記開口構造の上縁部分のバリアメタル層をテー
パー形状に加工する工程と、(4)前記開口構造を埋め
込むようにして、前記バリアメタル層上に金属膜を形成
する工程と、(5)前記金属膜をエッチバックし、開口
の内部に金属プラグを形成する工程と、(6)前記金属
プラグ上及び前記バリアメタル層上にレジスト膜を形成
する工程と、(7)Cl2系の反応ガスにより、前記レ
ジスト膜及び前記バリアメタル層をエッチバックし、前
記レジスト膜については、金属プラグ上にのみ残し、そ
れ以外は全面除去し、前記バリアメタル層については、
前記金属プラグのホールトップにおいて前記絶縁膜の表
面より下方に後退しないように残し、それ以外は全面除
去する工程と、(8)前記金属プラグ上に残ったレジス
トをウエットエッチングにより除去する工程と、(9)
前記金属プラグ上にアルミ配線を形成する工程と、を含
むことを特徴とする半導体装置の製造方法に関する。
【0015】さらに本発明は、少なくとも、(1)半導
体基板上に形成された絶縁膜に開口を形成する工程と、
(2)前記開口の内面及び前記絶縁膜上に開口構造を残
しながらバリアメタル層を形成する工程と、(3)前記
開口構造を埋め込むようにして、前記バリアメタル層上
に金属膜を形成する工程と、(4)前記金属膜をエッチ
バックし、開口の内部に金属プラグを形成する工程と、
(5)前記金属プラグが埋め込まれた開口構造の上縁部
分のバリアメタル層をテーパー形状に加工する工程と、
(6)前記金属プラグ上及び前記バリアメタル層上にレ
ジスト膜を形成する工程と、(7)Cl2系の反応ガス
により、前記レジスト膜及び前記バリアメタル層をエッ
チバックし、前記レジスト膜については、金属プラグ上
にのみ残し、それ以外は全面除去し、前記バリアメタル
層については、前記金属プラグのホールトップにおいて
前記絶縁膜の表面より下方に後退しないように残し、そ
れ以外は全面除去する工程と、(8)前記金属プラグ上
に残ったレジストをウエットエッチングにより除去する
工程と、(9)前記金属プラグ上にアルミ配線を形成す
る工程と、を含むことを特徴とする半導体装置の製造方
法に関する。
【0016】さらに本発明は、少なくとも、(1)半導
体基板上に形成された絶縁膜に開口を形成する工程と、
(2)前記開口の内面及び前記絶縁膜上に開口構造を残
しながらバリアメタル層を形成する工程と、(3)前記
開口構造の上縁部分のバリアメタル層をテーパー形状に
加工する工程と、(4)前記開口構造を埋め込むように
して、前記バリアメタル層上に金属膜を形成する工程
と、(5)前記金属膜をエッチバックし、開口の内部に
金属プラグを形成する工程と、(6)前記金属プラグ上
及び前記バリアメタル層上にSOG膜を形成し、さらに
窒素雰囲気にて焼鈍することにより、該SOG膜をSi
2膜に変える工程と、(7)Cl2系の反応ガスによ
り、前記SiO2膜及び前記バリアメタル層をエッチバ
ックし、前記SiO2膜については、金属プラグ上にの
み残し、それ以外は全面除去し、前記バリアメタル層に
ついては、前記金属プラグのホールトップにおいて前記
絶縁膜の表面より下方に後退しないように残し、それ以
外は全面除去する工程と、(8)前記金属プラグ上に残
ったSiO2膜をドライエッチングにより除去する工程
と、(9)前記金属プラグ上にアルミ配線を形成する工
程と、を含むことを特徴とする半導体装置の製造方法に
関する。
【0017】さらに本発明は、少なくとも、(1)半導
体基板上に形成された絶縁膜に開口を形成する工程と、
(2)前記開口の内面及び前記絶縁膜上に開口構造を残
しながらバリアメタル層を形成する工程と、(3)前記
開口構造を埋め込むようにして、前記バリアメタル層上
に金属膜を形成する工程と、(4)前記金属膜をエッチ
バックし、開口の内部に金属プラグを形成する工程と、
(5)前記金属プラグが埋め込まれた開口構造の上縁部
分のバリアメタル層をテーパー形状に加工する工程と、
(6)前記金属プラグ上及び前記バリアメタル層上にS
OG膜を形成し、さらに窒素雰囲気にて焼鈍することに
より、該SOG膜をSiO2膜に変える工程と、(7)
Cl2系の反応ガスにより、前記SiO2膜及び前記バリ
アメタル層をエッチバックし、前記SiO2膜について
は、金属プラグ上にのみ残し、それ以外は全面除去し、
前記バリアメタル層については、前記金属プラグのホー
ルトップにおいて前記絶縁膜の表面より下方に後退しな
いように残し、それ以外は全面除去する工程と、(8)
前記金属プラグ上に残ったSiO2膜をドライエッチン
グにより除去する工程と、(9)前記金属プラグ上にア
ルミ配線を形成する工程と、を含むことを特徴とする半
導体装置の製造方法に関する。
【0018】
【発明の実施の形態】以下に実施形態を示しながら、本
発明をさらに詳細に説明する。
【0019】(実施形態1)本発明の実施形態につい
て、図1を用いて説明する。図1は、半導体基板上に形
成された絶縁膜を貫通し、下部層と上部層を電気的に接
続するための金属接続孔の製造工程の工程断面図であ
る。
【0020】図1(a)は、半導体基板上に、絶縁膜1
を形成し、下部層につながる開口を形成した後、バリア
メタル層2を形成した段階における開口構造の断面図で
ある。バリアメタル層は、後工程のCVD法によるタン
グステン膜成膜時の密着層Ti500Å、及びバリアメ
タルTiN1000Åからなり、開口にスパッタ法等に
より、順次成膜する。
【0021】絶縁膜については、通常用いられるSiO
2膜、BPSG膜またはPSG膜等が挙げられる。
【0022】この図において、開口の底面と接続する下
部層は、半導体基板に形成された不純物拡散層でもよ
く、また半導体基板上の任意の層であってもよい。
【0023】このバリアメタル層の形成時に、バリアメ
タル層2成膜後にArプラズマによるスパッタエッチン
グ等を行うことにより、開口構造の上縁部Aにおけるバ
リアメタル層2をテーパー形状に加工する。
【0024】このテーパー形状の形成については、バリ
アメタル層2の形成時に、バイアスをかけて成膜するこ
とにより、成膜とテーパー形状の形成を同時に行うこと
ができる。
【0025】また、このテーパー形状を決める寸法X、
Yはそれぞれ、ホール側壁部の膜厚X'として、X'≦
X、絶縁膜1上部の膜厚Y'として、0.7×Y'≦Y≦
Y'の範囲にあることが好ましい。
【0026】その後、図1(b)で示すように、バリア
メタル層2表面にCVD法でW膜3を形成しホール内を埋
め込む。
【0027】次いで、図1(c)で示すように、表面の
W膜3を一般的に使われているSF6等の反応ガスを用い
たドライエッチングで除去してWプラグ3を形成する。
【0028】本実施形態では、金属プラグとしてタング
ステンを用いたが、タングステンの他にも例えば銅等を
金属プラグとして用いることもできる。但し、銅を金属
プラグとして用いた場合、バリアメタル層としては、T
iN/Ti膜のかわりに、Ta、TaNまたはWN等が
用いられる。
【0029】このエッチングでは、バリアメタル層2で
あるTiN/Tiとの選択比を容易に高くできるので、
図1(c)で示すようにバリアメタル層2が残し、適度
なオーバーエッチング量に調整することで、Wプラグロ
ス10を極端に大きくさせることなく高さ調整ができる。
【0030】以上は、開口構造の上縁部Aにおけるバリ
アメタル層2のテーパー形状の加工を行ってからタング
ステンプラグを形成する工程について述べたが、タング
ステンプラグを形成してからArプラズマによるスパッ
タエッチング等を行い、テーパー形状に加工することが
可能である。この場合も、テーパー形状を決める寸法に
ついては、上述の場合と全く同様である。
【0031】次に、図1(d)で示すように、残ったバ
リアメタル層2表面にレジスト4を塗布する。レジスト4
の塗布量は、Wプラグロス10内が埋まりかつ、バリアメ
タル層2表面上で1000Å以下になる量が好ましい。
1000Å以上でも本発明における効果を得ることがで
きるが、エッチバック時間が長くなる上に、レジスト4
使用量の増加する等の経済的な理由による。
【0032】このレジスト4塗布後に、一般にTiN/
Tiのドライエッチングで使われているCl2系の反応
ガスによるバリアメタル層2の全面エッチバックを行
う。Cl 2系の反応ガスとしては、例えば、Cl2、BC
3等を挙げることができる。
【0033】このエッチング条件としては、レジスト4
のバリアメタル層2に対する選択比が1を越えるよう
に、バイアスパワーやRFパワーを低く設定する必要が
ある。また、このエッチング前に、レジスト4との選択
比を高めるため、紫外線照射などでレジスト4を硬化さ
せることが有効である。
【0034】このエッチング途中経過が図1(e)であ
る。ホールトップBに示すようにバリアメタル層2は、
テーパー形状により絶縁膜1上のバリアメタル層2より厚
いレジスト4で覆われているため、相対的にエッチング
が遅れる。
【0035】一般にエッチングでは、膜残りが無いよう
にオーバーエッチングを行うものであるが、本発明で
は、Wプラグ3上のレジスト4が残る程度に行う。
【0036】これにより絶縁膜1表面のバリアメタル層2
が全て除去された状態が図1(f)である。前述のよう
に、ホールトップのバリアメタル層2は、絶縁膜1の表面
上のバリアメタル層に比べてエッチング速度が遅いため
に、このホールトップの部分において、バリアメタル層
が、下方に後退しないように残しつつ、絶縁膜1上のバ
リアメタル層のみを適度にオーバーエッチングし、完全
に除去することができる。
【0037】次いで、残ったレジスト4をウエットエッ
チングで除去し(図1(g))、その表面にアルミ配線
6を形成したのが、図1(h)である。
【0038】本実施形態に示した製造方法により金属接
続孔を形成することにより、第一にW膜3のエッチバッ
クとバリアメタル層2のエッチバックをそれぞれ別々に
選択比の高いエッチングで行うため、バリアメタル層2
のエッチング後では、W膜3のプラグロス10が殆どでき
ない。
【0039】第二に、バリアメタル層2の全面エッチバ
ック時に、Wプラグ3表面がレジスト4に覆われているの
でCl2系のガスにさらされることがなく、図4(c)
または(d)に示したWの塩化物9ができない。
【0040】第三に、ホール上部側壁のバリアメタル層
2が後退しないため、そこにスリット11(図4(c),
(d))ができない。
【0041】以上第一から第三までの効果により、金属
配線の信頼性が向上する。
【0042】(実施形態2)本発明の実施形態につい
て、図2を用いて説明する。図2も図1と同様、金属接
続孔の製造工程の工程断面図である。
【0043】図2(a)から図2(c)までは、半導体
基板上の絶縁膜の構成が異なる以外は、実施形態1の場
合と全く同様である。
【0044】本実施形態2では、絶縁膜として、絶縁膜
1が実施形態1に例示した絶縁膜で例えばSiO2であ
り、絶縁膜7は、後工程で用いるスピンオングラス(以
下SOG)膜にに対してエッチング選択比がとれる材料
からなる絶縁膜の組み合わせであることを特徴とし、例
えばSiNが例示できる。
【0045】次に、図2(d)で示すように、残ったバ
リアメタル層2表面にSOGを塗布する。これを、N2
囲気中で400℃/15分の焼鈍をするとSiO28にな
る。
【0046】SOGの塗布量は、Wプラグロス10内が埋
まりかつ、バリアメタル層2表面上で1000Å以下に
なる量が望ましい。この理由は実施形態1と同様に経済
的な理由による。
【0047】SiO28を形成後、一般にTiN/Tiの
ドライエッチングで使われているCl2系の反応ガスに
よるバリアメタル層2の全面エッチバックを行う。Cl2
系の反応ガスは、実施形態1と全く同一の反応ガスを用
いることができる。
【0048】このエッチング条件としては、SiO28の
バリアメタル層2に対する選択比が1を越えるように、
バイアスパワーやRFパワーを低く設定する必要があ
る。
【0049】このエッチング途中経過が図2(e)であ
る。この図中のサークルで示すように、ホールトップの
バリアメタル層2は、テーパー形状により絶縁膜7上のバ
リアメタル層2より厚いSiO28で覆われているため、
相対的にエッチングが遅れる。
【0050】一般にエッチングでは、膜残りが無いよう
にオーバーエッチングを行うものであるが、本発明で
は、Wプラグ3上のSiO28が残る程度に行う。
【0051】これにより絶縁膜7表面のバリアメタル7が
全て除去された状態が図2(f)である。前述のよう
に、ホールトップのバリアメタル層2は、絶縁膜7表面上
のバリアメタル層2に比べてエッチングが遅いため、適
切なオーバーエッチングを行えば絶縁膜7の表面より後
退することはない。
【0052】この後、残ったSiO28をドライエッチン
グで除去し(図2(g))、その表面にアルミ配線6を
形成したのが、図2(h)である。尚、SiNなどによ
る絶縁膜7とSiO2では、一般に選択比の高いエッチン
グが可能なので、図2(g)における残ったSiO28の
エッチバックでは、絶縁膜7がほとんど後退しないとい
う利点がある。
【0053】本実施形態に示した製造方法により金属接
続孔を形成することにより、第一にW膜3のエッチバッ
クとバリアメタル層2のエッチバックをそれぞれ別々に
選択比の高いエッチングで行うため、バリアメタル層2
のエッチング後では、W膜3のプラグロス10が殆どでき
ない。
【0054】第二に、バリアメタル層2の全面エッチバ
ック時に、Wプラグ3表面がSOG膜8に覆われているの
でCl2系のガスに晒されることがなく、図4(c)ま
たは(d)に示したWの塩化物9ができない。
【0055】第三に、ホール上部側壁のバリアメタル層
2が後退しないため、そこにスリット11(図4(c),
(d))ができない。
【0056】以上第一から第三までの効果により、金属
配線の信頼性が向上する。
【0057】
【発明の効果】本発明の特徴は、開口に形成した金属プ
ラグの上部のバリアメタル層をテーパー形状に加工し、
その上にバリアメタル層に対して、ドライエッチングの
選択比の高い塗布膜で覆ってから、バリアメタル膜をエ
ッチバックすることを特徴として、このような製造工程
をとることにより、金属プラグのプラグロスがほとんど
生じなく、また、金属プラグがエッチングガスによって
例えば塩化物等に変性してしまうこともない。したがっ
て、このような金属孔の上に形成するアルミ配線の信頼
性の向上を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施形態1にかかる金属接続孔の製造
工程の工程断面図である。
【図2】本発明の実施形態2にかかる金属接続孔の製造
工程の工程断面図である。
【図3】従来工法による金属接続孔の製造工程を示す工
程断面図である。
【図4】従来工法による金属接続孔の製造工程を示す工
程断面図である。
【符号の説明】
1 絶縁膜(SiO2) 2 バリアメタル層(TiN/Ti) 3 CVD−W膜 4 レジスト 5 アルミ配線中のボイド 6 アルミ配線 7 絶縁膜(SiN) 8 SOGを焼鈍し形成したSiO2 9 塩化タングステン 10 プラグロス 11 バリアメタル層の後退により生じたスリット 12塩化タングステンと接触したことにより腐食したア
ルミ配線 A 開口構造の上縁部 B ホールトップ X テーパー形状の水平方向の幅 X' 開口構造の上縁部におけるホール側壁部分のバリ
アメタル層の厚み Y テーパー形状の垂直方向の幅 Y' 開口構造の上縁部における絶縁膜上でのバリアメ
タル層の厚み

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】 少なくとも、(1)半導体基板上に形成
    された絶縁膜に開口を形成する工程と、(2)前記開口
    の内面及び前記絶縁膜上に開口構造を残しながらバリア
    メタル層を形成する工程と、(3)前記開口構造の上縁
    部分のバリアメタル層をテーパー形状に加工する工程
    と、(4)前記開口構造を埋め込むようにして、前記バ
    リアメタル層上に金属膜を形成する工程と、(5)前記
    金属膜をエッチバックし、開口の内部に金属プラグを形
    成する工程と、(6)前記金属プラグ上及び前記バリア
    メタル層上にレジスト膜を形成する工程と、(7)Cl
    2系の反応ガスにより、前記レジスト膜及び前記バリア
    メタル層をエッチバックし、前記レジスト膜について
    は、金属プラグ上にのみ残し、それ以外は全面除去し、
    前記バリアメタル層については、前記金属プラグのホー
    ルトップにおいて前記絶縁膜の表面より下方に後退しな
    いように残し、それ以外は全面除去する工程と、(8)
    前記金属プラグ上に残ったレジストをウエットエッチン
    グにより除去する工程と、(9)前記金属プラグ上にア
    ルミ配線を形成する工程と、を含むことを特徴とする半
    導体装置の製造方法。
  2. 【請求項2】 前記(2)及び前記(3)の工程を同時
    に行うことを特徴とする請求項1記載の半導体装置の製
    造方法。
  3. 【請求項3】 少なくとも、(1)半導体基板上に形成
    された絶縁膜に開口を形成する工程と、(2)前記開口
    の内面及び前記絶縁膜上に開口構造を残しながらバリア
    メタル層を形成する工程と、(3)前記開口構造を埋め
    込むようにして、前記バリアメタル層上に金属膜を形成
    する工程と、(4)前記金属膜をエッチバックし、開口
    の内部に金属プラグを形成する工程と、(5)前記金属
    プラグが埋め込まれた開口構造の上縁部分のバリアメタ
    ル層をテーパー形状に加工する工程と、(6)前記金属
    プラグ上及び前記バリアメタル層上にレジスト膜を形成
    する工程と、(7)Cl2系の反応ガスにより、前記レ
    ジスト膜及び前記バリアメタル層をエッチバックし、前
    記レジスト膜については、金属プラグ上にのみ残し、そ
    れ以外は全面除去し、前記バリアメタル層については、
    前記金属プラグのホールトップにおいて前記絶縁膜の表
    面より下方に後退しないように残し、それ以外は全面除
    去する工程と、(8)前記金属プラグ上に残ったレジス
    トをウエットエッチングにより除去する工程と、(9)
    前記金属プラグ上にアルミ配線を形成する工程と、を含
    むことを特徴とする半導体装置の製造方法。
  4. 【請求項4】 少なくとも、(1)半導体基板上に形成
    された絶縁膜に開口を形成する工程と、(2)前記開口
    の内面及び前記絶縁膜上に開口構造を残しながらバリア
    メタル層を形成する工程と、(3)前記開口構造の上縁
    部分のバリアメタル層をテーパー形状に加工する工程
    と、(4)前記開口構造を埋め込むようにして、前記バ
    リアメタル層上に金属膜を形成する工程と、(5)前記
    金属膜をエッチバックし、開口の内部に金属プラグを形
    成する工程と、(6)前記金属プラグ上及び前記バリア
    メタル層上にSOG膜を形成し、さらに窒素雰囲気にて
    焼鈍することにより、該SOG膜をSiO2膜に変える
    工程と、(7)Cl2系の反応ガスにより、前記SiO2
    膜及び前記バリアメタル層をエッチバックし、前記Si
    2膜については、金属プラグ上にのみ残し、それ以外
    は全面除去し、前記バリアメタル層については、前記金
    属プラグのホールトップにおいて前記絶縁膜の表面より
    下方に後退しないように残し、それ以外は全面除去する
    工程と、(8)前記金属プラグ上に残ったSiO2膜を
    ドライエッチングにより除去する工程と、(9)前記金
    属プラグ上にアルミ配線を形成する工程と、を含むこと
    を特徴とする半導体装置の製造方法。
  5. 【請求項5】 前記(2)及び前記(3)の工程を同時
    に行うことを特徴とする請求項4記載の半導体装置の製
    造方法。
  6. 【請求項6】 少なくとも、(1)半導体基板上に形成
    された絶縁膜に開口を形成する工程と、(2)前記開口
    の内面及び前記絶縁膜上に開口構造を残しながらバリア
    メタル層を形成する工程と、(3)前記開口構造を埋め
    込むようにして、前記バリアメタル層上に金属膜を形成
    する工程と、(4)前記金属膜をエッチバックし、開口
    の内部に金属プラグを形成する工程と、(5)前記金属
    プラグが埋め込まれた開口構造の上縁部分のバリアメタ
    ル層をテーパー形状に加工する工程と、(6)前記金属
    プラグ上及び前記バリアメタル層上にSOG膜を形成
    し、さらに窒素雰囲気にて焼鈍することにより、該SO
    G膜をSiO2膜に変える工程と、(7)Cl2系の反応
    ガスにより、前記SiO2膜及び前記バリアメタル層を
    エッチバックし、前記SiO2膜については、金属プラ
    グ上にのみ残し、それ以外は全面除去し、前記バリアメ
    タル層については、前記金属プラグのホールトップにお
    いて前記絶縁膜の表面より下方に後退しないように残
    し、それ以外は全面除去する工程と、(8)前記金属プ
    ラグ上に残ったSiO2膜をドライエッチングにより除
    去する工程と、(9)前記金属プラグ上にアルミ配線を
    形成する工程と、を含むことを特徴とする半導体装置の
    製造方法。
  7. 【請求項7】 前記絶縁膜が、SiO2膜、BPSG膜
    またはPSG膜であることを特徴とする請求項1〜3の
    いずれかに記載の半導体装置の製造方法。
  8. 【請求項8】 前記絶縁膜が、SiO2膜、BPSG膜
    またはPSG膜のいずれかの上にSiN膜が積層された
    構造となっていることを特徴とする請求項4〜6のいず
    れかに記載の半導体装置の製造方法。
  9. 【請求項9】 前記金属プラグが、タングステンからな
    ることを特徴とする請求項1〜8のいずれかに記載の半
    導体装置の製造方法。
  10. 【請求項10】 前記バリアメタル層が、TiN/Ti
    膜であることを特徴とする請求項9記載の半導体装置の
    製造方法。
JP35013198A 1998-12-09 1998-12-09 半導体装置の製造方法 Expired - Fee Related JP3183341B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35013198A JP3183341B2 (ja) 1998-12-09 1998-12-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35013198A JP3183341B2 (ja) 1998-12-09 1998-12-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000174124A JP2000174124A (ja) 2000-06-23
JP3183341B2 true JP3183341B2 (ja) 2001-07-09

Family

ID=18408445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35013198A Expired - Fee Related JP3183341B2 (ja) 1998-12-09 1998-12-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3183341B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390042B1 (ko) * 2001-06-27 2003-07-04 주식회사 하이닉스반도체 반도체 소자의 비트라인 형성 방법
KR100649352B1 (ko) * 2005-04-30 2006-11-27 주식회사 하이닉스반도체 반도체소자의 제조 방법

Also Published As

Publication number Publication date
JP2000174124A (ja) 2000-06-23

Similar Documents

Publication Publication Date Title
US6465888B2 (en) Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
US6878615B2 (en) Method to solve via poisoning for porous low-k dielectric
US6787911B1 (en) Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
US5756396A (en) Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect
US6177329B1 (en) Integrated circuit structures having gas pockets and method for forming integrated circuit structures having gas pockets
US6297554B1 (en) Dual damascene interconnect structure with reduced parasitic capacitance
US5266525A (en) Microelectronic interlayer dielectric structure and methods of manufacturing same
US5985765A (en) Method for reducing bonding pad loss using a capping layer when etching bonding pad passivation openings
US7655547B2 (en) Metal spacer in single and dual damascene processing
US8368220B2 (en) Anchored damascene structures
US7056823B2 (en) Backend metallization method and device obtained therefrom
EP0387098B1 (en) Process for making a multilevel interconnection structure
JPH10189733A (ja) 多孔性誘電体の金属被覆法
JPH08236476A (ja) 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法
JPH07211776A (ja) 半導体基板に導体路を形成する方法
US6051880A (en) Base layer structure covering a hole of decreasing diameter in an insulation layer in a semiconductor device
JPH07115074A (ja) 配線形成方法
US5874357A (en) Method of forming wiring structure of semiconductor device
US6355554B1 (en) Methods of forming filled interconnections in microelectronic devices
JP3183341B2 (ja) 半導体装置の製造方法
US6218291B1 (en) Method for forming contact plugs and simultaneously planarizing a substrate surface in integrated circuits
JP2000243836A (ja) 半導体素子の配線形成方法
JPH08274101A (ja) 半導体装置の配線構造の形成方法
JPH08139190A (ja) 半導体装置の製造方法
JP3407516B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees