JP3183341B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3183341B2 JP3183341B2 JP35013198A JP35013198A JP3183341B2 JP 3183341 B2 JP3183341 B2 JP 3183341B2 JP 35013198 A JP35013198 A JP 35013198A JP 35013198 A JP35013198 A JP 35013198A JP 3183341 B2 JP3183341 B2 JP 3183341B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal layer
- barrier metal
- forming
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置におい
てコンタクトホールまたはスルーホールに導体を埋め込
んで電気的に層間接続する導通孔の形成方法に関し、特
に導通孔のプラグロスを低減し、この導通孔に接して形
成される金属配線の信頼性を向上を目的とした導通孔の
形成方法に関する。
てコンタクトホールまたはスルーホールに導体を埋め込
んで電気的に層間接続する導通孔の形成方法に関し、特
に導通孔のプラグロスを低減し、この導通孔に接して形
成される金属配線の信頼性を向上を目的とした導通孔の
形成方法に関する。
【０００２】
【従来の技術】半導体装置の製造工程において、多層配
線を形成する場合、シリコン基板と上層配線間あるいは
各層の配線間を電気的に接続するための導体膜形成にス
パッタ法が一般に用いられている。しかし近年では、半
導体装置の微細化が進み、必然的に上層配線とシリコン
基板の不純物拡散層をつなぐコンタクトホール、上層配
線と下層配線をつなぐスルーホールの径も縮小化されて
きている。
線を形成する場合、シリコン基板と上層配線間あるいは
各層の配線間を電気的に接続するための導体膜形成にス
パッタ法が一般に用いられている。しかし近年では、半
導体装置の微細化が進み、必然的に上層配線とシリコン
基板の不純物拡散層をつなぐコンタクトホール、上層配
線と下層配線をつなぐスルーホールの径も縮小化されて
きている。
【０００３】このような微細ホールへの導体膜形成とし
て被覆カバレッジに優れたＣＶＤ法によるタングステン
（Ｗ）の埋め込みが主流となっている。
て被覆カバレッジに優れたＣＶＤ法によるタングステン
（Ｗ）の埋め込みが主流となっている。
【０００４】図３に、タングステンの埋め込みを用いた
導通プロセス例の工程概略図を示す。図３（ａ）で示す
ように、絶縁膜1に下層電極につながるホールを形成
し、ＣＶＤによるＷ膜成長時のバリアメタル層２をスパ
ッタ法で成膜する。バリアメタル層は、絶縁膜と接触す
る密着層Ｔｉおよびこの密着層を介してバリアメタルＴ
ｉＮが形成される。その後、バリアメタル層2の表面に
ＣＶＤ法でＷ膜3を形成しホール内を埋め込む。
導通プロセス例の工程概略図を示す。図３（ａ）で示す
ように、絶縁膜1に下層電極につながるホールを形成
し、ＣＶＤによるＷ膜成長時のバリアメタル層２をスパ
ッタ法で成膜する。バリアメタル層は、絶縁膜と接触す
る密着層Ｔｉおよびこの密着層を介してバリアメタルＴ
ｉＮが形成される。その後、バリアメタル層2の表面に
ＣＶＤ法でＷ膜3を形成しホール内を埋め込む。
【０００５】次に、図３（ｂ）で示すように、絶縁膜1
表面のＷ膜3とバリアメタル層2を一般的に使われている
ＳＦ6等の反応ガスを用いたドライエッチングで除去し
てＷプラグ3を形成する。しかし、ＳＦ6を用いたエッチ
ングでは、バリアメタル層2に対してＷ膜3のエッチング
レートが高いため、絶縁膜1上に形成されたバリアメタ
ル層を完全に除去するまで、ＳＦ6を用いてエッチング
を行うと、その部分のバリアメタル層2が除去された時
点では、大きなプラグロス10が形成されてしまう。
表面のＷ膜3とバリアメタル層2を一般的に使われている
ＳＦ6等の反応ガスを用いたドライエッチングで除去し
てＷプラグ3を形成する。しかし、ＳＦ6を用いたエッチ
ングでは、バリアメタル層2に対してＷ膜3のエッチング
レートが高いため、絶縁膜1上に形成されたバリアメタ
ル層を完全に除去するまで、ＳＦ6を用いてエッチング
を行うと、その部分のバリアメタル層2が除去された時
点では、大きなプラグロス10が形成されてしまう。
【０００６】この表面にアルミ配線6をスパッタ法で形
成すると、図３（ｃ）で示すように、ボイド5が形成さ
れてしまう。このようにアルミ配線6中にボイド5がある
とエレクトロマイグレーションやストレスマイグレーシ
ョン耐性が劣化し、配線の信頼性が著しく低下する。
成すると、図３（ｃ）で示すように、ボイド5が形成さ
れてしまう。このようにアルミ配線6中にボイド5がある
とエレクトロマイグレーションやストレスマイグレーシ
ョン耐性が劣化し、配線の信頼性が著しく低下する。
【０００７】図４は、別の一例である。図４（ａ）は前
述の図３（ａ）と同じように、ホール内にバリアメタル
層2とＷ膜3が形成された状態である。
述の図３（ａ）と同じように、ホール内にバリアメタル
層2とＷ膜3が形成された状態である。
【０００８】次に、図４（ｂ）で示すように、表面のＷ
膜2を一般的に使われているＳＦ6等の反応ガスを用いた
ドライエッチングで除去してＷプラグ3を形成する。こ
の際に、バリアメタル層とＷ膜に対する反応性ガスの選
択比の違いを利用して、図４（ｂ）で示すようにバリア
メタル層2が残すことができる。さらに、Ｗプラグロス1
0を図３（ｂ）に示したように極端に大きくすることな
く、適度にオーバーエッチング量を制御することは可能
である。
膜2を一般的に使われているＳＦ6等の反応ガスを用いた
ドライエッチングで除去してＷプラグ3を形成する。こ
の際に、バリアメタル層とＷ膜に対する反応性ガスの選
択比の違いを利用して、図４（ｂ）で示すようにバリア
メタル層2が残すことができる。さらに、Ｗプラグロス1
0を図３（ｂ）に示したように極端に大きくすることな
く、適度にオーバーエッチング量を制御することは可能
である。
【０００９】次に図４（ｃ）で示すように、バリアメタ
ル層2を、一般にＴｉＮ／Ｔｉのドライエッチングで使
われているＣｌ2系の反応ガスにより全面エッチバック
を行う。通常エッチングでは、膜残りが無いようにオー
バーエッチングを行うので、スリット11がホール上部側
壁に形成されてしまう。また、Ｗプラグ3の表面には塩
化Ｗ9が形成される。
ル層2を、一般にＴｉＮ／Ｔｉのドライエッチングで使
われているＣｌ2系の反応ガスにより全面エッチバック
を行う。通常エッチングでは、膜残りが無いようにオー
バーエッチングを行うので、スリット11がホール上部側
壁に形成されてしまう。また、Ｗプラグ3の表面には塩
化Ｗ9が形成される。
【００１０】この表面にアルミ配線6を形成したのが図
４（ｄ）である。スリット11は通常のスパッタ法による
アルミ膜6形成だと埋まらずに残ってしまう。このスリ
ットにはガスが溜まりやすく、後工程で破裂を起こす要
因となる。
４（ｄ）である。スリット11は通常のスパッタ法による
アルミ膜6形成だと埋まらずに残ってしまう。このスリ
ットにはガスが溜まりやすく、後工程で破裂を起こす要
因となる。
【００１１】またアルミ配線6の塩化Ｗ9と接する部分に
は、塩素によるアルミ腐食12が起こる。
は、塩素によるアルミ腐食12が起こる。
【００１２】このように従来工法を用いて導通孔を形成
した場合、埋め込み不良、アルミ配線の腐食が発生しや
すく、配線の信頼性低下の大きな要因となっていた。
した場合、埋め込み不良、アルミ配線の腐食が発生しや
すく、配線の信頼性低下の大きな要因となっていた。
【００１３】
【発明が解決しようとする課題】本発明は、導通孔と金
属配線の接合部に発生する空隙、充填の欠損及び腐食の
要因を取り除き、高信頼性を有する層間接合プロセスを
提供することにある。
属配線の接合部に発生する空隙、充填の欠損及び腐食の
要因を取り除き、高信頼性を有する層間接合プロセスを
提供することにある。
【００１４】
【課題を解決するための手段】本発明は、少なくとも、
（１）半導体基板上に形成された絶縁膜に開口を形成す
る工程と、（２）前記開口の内面及び前記絶縁膜上に開
口構造を残しながらバリアメタル層を形成する工程と、
（３）前記開口構造の上縁部分のバリアメタル層をテー
パー形状に加工する工程と、（４）前記開口構造を埋め
込むようにして、前記バリアメタル層上に金属膜を形成
する工程と、（５）前記金属膜をエッチバックし、開口
の内部に金属プラグを形成する工程と、（６）前記金属
プラグ上及び前記バリアメタル層上にレジスト膜を形成
する工程と、（７）Ｃｌ2系の反応ガスにより、前記レ
ジスト膜及び前記バリアメタル層をエッチバックし、前
記レジスト膜については、金属プラグ上にのみ残し、そ
れ以外は全面除去し、前記バリアメタル層については、
前記金属プラグのホールトップにおいて前記絶縁膜の表
面より下方に後退しないように残し、それ以外は全面除
去する工程と、（８）前記金属プラグ上に残ったレジス
トをウエットエッチングにより除去する工程と、（９）
前記金属プラグ上にアルミ配線を形成する工程と、を含
むことを特徴とする半導体装置の製造方法に関する。
（１）半導体基板上に形成された絶縁膜に開口を形成す
る工程と、（２）前記開口の内面及び前記絶縁膜上に開
口構造を残しながらバリアメタル層を形成する工程と、
（３）前記開口構造の上縁部分のバリアメタル層をテー
パー形状に加工する工程と、（４）前記開口構造を埋め
込むようにして、前記バリアメタル層上に金属膜を形成
する工程と、（５）前記金属膜をエッチバックし、開口
の内部に金属プラグを形成する工程と、（６）前記金属
プラグ上及び前記バリアメタル層上にレジスト膜を形成
する工程と、（７）Ｃｌ2系の反応ガスにより、前記レ
ジスト膜及び前記バリアメタル層をエッチバックし、前
記レジスト膜については、金属プラグ上にのみ残し、そ
れ以外は全面除去し、前記バリアメタル層については、
前記金属プラグのホールトップにおいて前記絶縁膜の表
面より下方に後退しないように残し、それ以外は全面除
去する工程と、（８）前記金属プラグ上に残ったレジス
トをウエットエッチングにより除去する工程と、（９）
前記金属プラグ上にアルミ配線を形成する工程と、を含
むことを特徴とする半導体装置の製造方法に関する。
【００１５】さらに本発明は、少なくとも、（１）半導
体基板上に形成された絶縁膜に開口を形成する工程と、
（２）前記開口の内面及び前記絶縁膜上に開口構造を残
しながらバリアメタル層を形成する工程と、（３）前記
開口構造を埋め込むようにして、前記バリアメタル層上
に金属膜を形成する工程と、（４）前記金属膜をエッチ
バックし、開口の内部に金属プラグを形成する工程と、
（５）前記金属プラグが埋め込まれた開口構造の上縁部
分のバリアメタル層をテーパー形状に加工する工程と、
（６）前記金属プラグ上及び前記バリアメタル層上にレ
ジスト膜を形成する工程と、（７）Ｃｌ2系の反応ガス
により、前記レジスト膜及び前記バリアメタル層をエッ
チバックし、前記レジスト膜については、金属プラグ上
にのみ残し、それ以外は全面除去し、前記バリアメタル
層については、前記金属プラグのホールトップにおいて
前記絶縁膜の表面より下方に後退しないように残し、そ
れ以外は全面除去する工程と、（８）前記金属プラグ上
に残ったレジストをウエットエッチングにより除去する
工程と、（９）前記金属プラグ上にアルミ配線を形成す
る工程と、を含むことを特徴とする半導体装置の製造方
法に関する。
体基板上に形成された絶縁膜に開口を形成する工程と、
（２）前記開口の内面及び前記絶縁膜上に開口構造を残
しながらバリアメタル層を形成する工程と、（３）前記
開口構造を埋め込むようにして、前記バリアメタル層上
に金属膜を形成する工程と、（４）前記金属膜をエッチ
バックし、開口の内部に金属プラグを形成する工程と、
（５）前記金属プラグが埋め込まれた開口構造の上縁部
分のバリアメタル層をテーパー形状に加工する工程と、
（６）前記金属プラグ上及び前記バリアメタル層上にレ
ジスト膜を形成する工程と、（７）Ｃｌ2系の反応ガス
により、前記レジスト膜及び前記バリアメタル層をエッ
チバックし、前記レジスト膜については、金属プラグ上
にのみ残し、それ以外は全面除去し、前記バリアメタル
層については、前記金属プラグのホールトップにおいて
前記絶縁膜の表面より下方に後退しないように残し、そ
れ以外は全面除去する工程と、（８）前記金属プラグ上
に残ったレジストをウエットエッチングにより除去する
工程と、（９）前記金属プラグ上にアルミ配線を形成す
る工程と、を含むことを特徴とする半導体装置の製造方
法に関する。
【００１６】さらに本発明は、少なくとも、（１）半導
体基板上に形成された絶縁膜に開口を形成する工程と、
（２）前記開口の内面及び前記絶縁膜上に開口構造を残
しながらバリアメタル層を形成する工程と、（３）前記
開口構造の上縁部分のバリアメタル層をテーパー形状に
加工する工程と、（４）前記開口構造を埋め込むように
して、前記バリアメタル層上に金属膜を形成する工程
と、（５）前記金属膜をエッチバックし、開口の内部に
金属プラグを形成する工程と、（６）前記金属プラグ上
及び前記バリアメタル層上にＳＯＧ膜を形成し、さらに
窒素雰囲気にて焼鈍することにより、該ＳＯＧ膜をＳｉ
Ｏ2膜に変える工程と、（７）Ｃｌ2系の反応ガスによ
り、前記ＳｉＯ2膜及び前記バリアメタル層をエッチバ
ックし、前記ＳｉＯ2膜については、金属プラグ上にの
み残し、それ以外は全面除去し、前記バリアメタル層に
ついては、前記金属プラグのホールトップにおいて前記
絶縁膜の表面より下方に後退しないように残し、それ以
外は全面除去する工程と、（８）前記金属プラグ上に残
ったＳｉＯ2膜をドライエッチングにより除去する工程
と、（９）前記金属プラグ上にアルミ配線を形成する工
程と、を含むことを特徴とする半導体装置の製造方法に
関する。
体基板上に形成された絶縁膜に開口を形成する工程と、
（２）前記開口の内面及び前記絶縁膜上に開口構造を残
しながらバリアメタル層を形成する工程と、（３）前記
開口構造の上縁部分のバリアメタル層をテーパー形状に
加工する工程と、（４）前記開口構造を埋め込むように
して、前記バリアメタル層上に金属膜を形成する工程
と、（５）前記金属膜をエッチバックし、開口の内部に
金属プラグを形成する工程と、（６）前記金属プラグ上
及び前記バリアメタル層上にＳＯＧ膜を形成し、さらに
窒素雰囲気にて焼鈍することにより、該ＳＯＧ膜をＳｉ
Ｏ2膜に変える工程と、（７）Ｃｌ2系の反応ガスによ
り、前記ＳｉＯ2膜及び前記バリアメタル層をエッチバ
ックし、前記ＳｉＯ2膜については、金属プラグ上にの
み残し、それ以外は全面除去し、前記バリアメタル層に
ついては、前記金属プラグのホールトップにおいて前記
絶縁膜の表面より下方に後退しないように残し、それ以
外は全面除去する工程と、（８）前記金属プラグ上に残
ったＳｉＯ2膜をドライエッチングにより除去する工程
と、（９）前記金属プラグ上にアルミ配線を形成する工
程と、を含むことを特徴とする半導体装置の製造方法に
関する。
【００１７】さらに本発明は、少なくとも、（１）半導
体基板上に形成された絶縁膜に開口を形成する工程と、
（２）前記開口の内面及び前記絶縁膜上に開口構造を残
しながらバリアメタル層を形成する工程と、（３）前記
開口構造を埋め込むようにして、前記バリアメタル層上
に金属膜を形成する工程と、（４）前記金属膜をエッチ
バックし、開口の内部に金属プラグを形成する工程と、
（５）前記金属プラグが埋め込まれた開口構造の上縁部
分のバリアメタル層をテーパー形状に加工する工程と、
（６）前記金属プラグ上及び前記バリアメタル層上にＳ
ＯＧ膜を形成し、さらに窒素雰囲気にて焼鈍することに
より、該ＳＯＧ膜をＳｉＯ2膜に変える工程と、（７）
Ｃｌ2系の反応ガスにより、前記ＳｉＯ2膜及び前記バリ
アメタル層をエッチバックし、前記ＳｉＯ2膜について
は、金属プラグ上にのみ残し、それ以外は全面除去し、
前記バリアメタル層については、前記金属プラグのホー
ルトップにおいて前記絶縁膜の表面より下方に後退しな
いように残し、それ以外は全面除去する工程と、（８）
前記金属プラグ上に残ったＳｉＯ2膜をドライエッチン
グにより除去する工程と、（９）前記金属プラグ上にア
ルミ配線を形成する工程と、を含むことを特徴とする半
導体装置の製造方法に関する。
体基板上に形成された絶縁膜に開口を形成する工程と、
（２）前記開口の内面及び前記絶縁膜上に開口構造を残
しながらバリアメタル層を形成する工程と、（３）前記
開口構造を埋め込むようにして、前記バリアメタル層上
に金属膜を形成する工程と、（４）前記金属膜をエッチ
バックし、開口の内部に金属プラグを形成する工程と、
（５）前記金属プラグが埋め込まれた開口構造の上縁部
分のバリアメタル層をテーパー形状に加工する工程と、
（６）前記金属プラグ上及び前記バリアメタル層上にＳ
ＯＧ膜を形成し、さらに窒素雰囲気にて焼鈍することに
より、該ＳＯＧ膜をＳｉＯ2膜に変える工程と、（７）
Ｃｌ2系の反応ガスにより、前記ＳｉＯ2膜及び前記バリ
アメタル層をエッチバックし、前記ＳｉＯ2膜について
は、金属プラグ上にのみ残し、それ以外は全面除去し、
前記バリアメタル層については、前記金属プラグのホー
ルトップにおいて前記絶縁膜の表面より下方に後退しな
いように残し、それ以外は全面除去する工程と、（８）
前記金属プラグ上に残ったＳｉＯ2膜をドライエッチン
グにより除去する工程と、（９）前記金属プラグ上にア
ルミ配線を形成する工程と、を含むことを特徴とする半
導体装置の製造方法に関する。
【００１８】
【発明の実施の形態】以下に実施形態を示しながら、本
発明をさらに詳細に説明する。
発明をさらに詳細に説明する。
【００１９】（実施形態１）本発明の実施形態につい
て、図１を用いて説明する。図１は、半導体基板上に形
成された絶縁膜を貫通し、下部層と上部層を電気的に接
続するための金属接続孔の製造工程の工程断面図であ
る。
て、図１を用いて説明する。図１は、半導体基板上に形
成された絶縁膜を貫通し、下部層と上部層を電気的に接
続するための金属接続孔の製造工程の工程断面図であ
る。
【００２０】図１（ａ）は、半導体基板上に、絶縁膜１
を形成し、下部層につながる開口を形成した後、バリア
メタル層2を形成した段階における開口構造の断面図で
ある。バリアメタル層は、後工程のＣＶＤ法によるタン
グステン膜成膜時の密着層Ｔｉ５００Å、及びバリアメ
タルＴｉＮ１０００Åからなり、開口にスパッタ法等に
より、順次成膜する。
を形成し、下部層につながる開口を形成した後、バリア
メタル層2を形成した段階における開口構造の断面図で
ある。バリアメタル層は、後工程のＣＶＤ法によるタン
グステン膜成膜時の密着層Ｔｉ５００Å、及びバリアメ
タルＴｉＮ１０００Åからなり、開口にスパッタ法等に
より、順次成膜する。
【００２１】絶縁膜については、通常用いられるＳｉＯ
2膜、ＢＰＳＧ膜またはＰＳＧ膜等が挙げられる。
2膜、ＢＰＳＧ膜またはＰＳＧ膜等が挙げられる。
【００２２】この図において、開口の底面と接続する下
部層は、半導体基板に形成された不純物拡散層でもよ
く、また半導体基板上の任意の層であってもよい。
部層は、半導体基板に形成された不純物拡散層でもよ
く、また半導体基板上の任意の層であってもよい。
【００２３】このバリアメタル層の形成時に、バリアメ
タル層2成膜後にＡｒプラズマによるスパッタエッチン
グ等を行うことにより、開口構造の上縁部Ａにおけるバ
リアメタル層2をテーパー形状に加工する。
タル層2成膜後にＡｒプラズマによるスパッタエッチン
グ等を行うことにより、開口構造の上縁部Ａにおけるバ
リアメタル層2をテーパー形状に加工する。
【００２４】このテーパー形状の形成については、バリ
アメタル層2の形成時に、バイアスをかけて成膜するこ
とにより、成膜とテーパー形状の形成を同時に行うこと
ができる。
アメタル層2の形成時に、バイアスをかけて成膜するこ
とにより、成膜とテーパー形状の形成を同時に行うこと
ができる。
【００２５】また、このテーパー形状を決める寸法Ｘ、
Ｙはそれぞれ、ホール側壁部の膜厚Ｘ'として、Ｘ'≦
Ｘ、絶縁膜1上部の膜厚Ｙ'として、０．７×Ｙ'≦Ｙ≦
Ｙ'の範囲にあることが好ましい。
Ｙはそれぞれ、ホール側壁部の膜厚Ｘ'として、Ｘ'≦
Ｘ、絶縁膜1上部の膜厚Ｙ'として、０．７×Ｙ'≦Ｙ≦
Ｙ'の範囲にあることが好ましい。
【００２６】その後、図１（ｂ）で示すように、バリア
メタル層2表面にＣＶＤ法でＷ膜3を形成しホール内を埋
め込む。
メタル層2表面にＣＶＤ法でＷ膜3を形成しホール内を埋
め込む。
【００２７】次いで、図１（ｃ）で示すように、表面の
Ｗ膜3を一般的に使われているＳＦ6等の反応ガスを用い
たドライエッチングで除去してＷプラグ3を形成する。
Ｗ膜3を一般的に使われているＳＦ6等の反応ガスを用い
たドライエッチングで除去してＷプラグ3を形成する。
【００２８】本実施形態では、金属プラグとしてタング
ステンを用いたが、タングステンの他にも例えば銅等を
金属プラグとして用いることもできる。但し、銅を金属
プラグとして用いた場合、バリアメタル層としては、Ｔ
ｉＮ／Ｔｉ膜のかわりに、Ｔａ、ＴａＮまたはＷＮ等が
用いられる。
ステンを用いたが、タングステンの他にも例えば銅等を
金属プラグとして用いることもできる。但し、銅を金属
プラグとして用いた場合、バリアメタル層としては、Ｔ
ｉＮ／Ｔｉ膜のかわりに、Ｔａ、ＴａＮまたはＷＮ等が
用いられる。
【００２９】このエッチングでは、バリアメタル層2で
あるＴｉＮ／Ｔｉとの選択比を容易に高くできるので、
図１（ｃ）で示すようにバリアメタル層2が残し、適度
なオーバーエッチング量に調整することで、Ｗプラグロ
ス10を極端に大きくさせることなく高さ調整ができる。
あるＴｉＮ／Ｔｉとの選択比を容易に高くできるので、
図１（ｃ）で示すようにバリアメタル層2が残し、適度
なオーバーエッチング量に調整することで、Ｗプラグロ
ス10を極端に大きくさせることなく高さ調整ができる。
【００３０】以上は、開口構造の上縁部Ａにおけるバリ
アメタル層2のテーパー形状の加工を行ってからタング
ステンプラグを形成する工程について述べたが、タング
ステンプラグを形成してからＡｒプラズマによるスパッ
タエッチング等を行い、テーパー形状に加工することが
可能である。この場合も、テーパー形状を決める寸法に
ついては、上述の場合と全く同様である。
アメタル層2のテーパー形状の加工を行ってからタング
ステンプラグを形成する工程について述べたが、タング
ステンプラグを形成してからＡｒプラズマによるスパッ
タエッチング等を行い、テーパー形状に加工することが
可能である。この場合も、テーパー形状を決める寸法に
ついては、上述の場合と全く同様である。
【００３１】次に、図１（ｄ）で示すように、残ったバ
リアメタル層2表面にレジスト4を塗布する。レジスト4
の塗布量は、Ｗプラグロス10内が埋まりかつ、バリアメ
タル層2表面上で１０００Å以下になる量が好ましい。
１０００Å以上でも本発明における効果を得ることがで
きるが、エッチバック時間が長くなる上に、レジスト4
使用量の増加する等の経済的な理由による。
リアメタル層2表面にレジスト4を塗布する。レジスト4
の塗布量は、Ｗプラグロス10内が埋まりかつ、バリアメ
タル層2表面上で１０００Å以下になる量が好ましい。
１０００Å以上でも本発明における効果を得ることがで
きるが、エッチバック時間が長くなる上に、レジスト4
使用量の増加する等の経済的な理由による。
【００３２】このレジスト4塗布後に、一般にＴｉＮ／
Ｔｉのドライエッチングで使われているＣｌ2系の反応
ガスによるバリアメタル層2の全面エッチバックを行
う。Ｃｌ 2系の反応ガスとしては、例えば、Ｃｌ2、ＢＣ
ｌ3等を挙げることができる。
Ｔｉのドライエッチングで使われているＣｌ2系の反応
ガスによるバリアメタル層2の全面エッチバックを行
う。Ｃｌ 2系の反応ガスとしては、例えば、Ｃｌ2、ＢＣ
ｌ3等を挙げることができる。
【００３３】このエッチング条件としては、レジスト4
のバリアメタル層2に対する選択比が１を越えるよう
に、バイアスパワーやＲＦパワーを低く設定する必要が
ある。また、このエッチング前に、レジスト4との選択
比を高めるため、紫外線照射などでレジスト4を硬化さ
せることが有効である。
のバリアメタル層2に対する選択比が１を越えるよう
に、バイアスパワーやＲＦパワーを低く設定する必要が
ある。また、このエッチング前に、レジスト4との選択
比を高めるため、紫外線照射などでレジスト4を硬化さ
せることが有効である。
【００３４】このエッチング途中経過が図１（ｅ）であ
る。ホールトップＢに示すようにバリアメタル層2は、
テーパー形状により絶縁膜1上のバリアメタル層2より厚
いレジスト4で覆われているため、相対的にエッチング
が遅れる。
る。ホールトップＢに示すようにバリアメタル層2は、
テーパー形状により絶縁膜1上のバリアメタル層2より厚
いレジスト4で覆われているため、相対的にエッチング
が遅れる。
【００３５】一般にエッチングでは、膜残りが無いよう
にオーバーエッチングを行うものであるが、本発明で
は、Ｗプラグ3上のレジスト4が残る程度に行う。
にオーバーエッチングを行うものであるが、本発明で
は、Ｗプラグ3上のレジスト4が残る程度に行う。
【００３６】これにより絶縁膜1表面のバリアメタル層2
が全て除去された状態が図１（ｆ）である。前述のよう
に、ホールトップのバリアメタル層2は、絶縁膜1の表面
上のバリアメタル層に比べてエッチング速度が遅いため
に、このホールトップの部分において、バリアメタル層
が、下方に後退しないように残しつつ、絶縁膜1上のバ
リアメタル層のみを適度にオーバーエッチングし、完全
に除去することができる。
が全て除去された状態が図１（ｆ）である。前述のよう
に、ホールトップのバリアメタル層2は、絶縁膜1の表面
上のバリアメタル層に比べてエッチング速度が遅いため
に、このホールトップの部分において、バリアメタル層
が、下方に後退しないように残しつつ、絶縁膜1上のバ
リアメタル層のみを適度にオーバーエッチングし、完全
に除去することができる。
【００３７】次いで、残ったレジスト4をウエットエッ
チングで除去し（図１（ｇ））、その表面にアルミ配線
6を形成したのが、図１（ｈ）である。
チングで除去し（図１（ｇ））、その表面にアルミ配線
6を形成したのが、図１（ｈ）である。
【００３８】本実施形態に示した製造方法により金属接
続孔を形成することにより、第一にＷ膜3のエッチバッ
クとバリアメタル層2のエッチバックをそれぞれ別々に
選択比の高いエッチングで行うため、バリアメタル層2
のエッチング後では、Ｗ膜3のプラグロス10が殆どでき
ない。
続孔を形成することにより、第一にＷ膜3のエッチバッ
クとバリアメタル層2のエッチバックをそれぞれ別々に
選択比の高いエッチングで行うため、バリアメタル層2
のエッチング後では、Ｗ膜3のプラグロス10が殆どでき
ない。
【００３９】第二に、バリアメタル層2の全面エッチバ
ック時に、Ｗプラグ3表面がレジスト4に覆われているの
でＣｌ2系のガスにさらされることがなく、図４（ｃ）
または（ｄ）に示したＷの塩化物9ができない。
ック時に、Ｗプラグ3表面がレジスト4に覆われているの
でＣｌ2系のガスにさらされることがなく、図４（ｃ）
または（ｄ）に示したＷの塩化物9ができない。
【００４０】第三に、ホール上部側壁のバリアメタル層
2が後退しないため、そこにスリット11（図４（ｃ）,
（ｄ））ができない。
2が後退しないため、そこにスリット11（図４（ｃ）,
（ｄ））ができない。
【００４１】以上第一から第三までの効果により、金属
配線の信頼性が向上する。
配線の信頼性が向上する。
【００４２】（実施形態２）本発明の実施形態につい
て、図２を用いて説明する。図２も図１と同様、金属接
続孔の製造工程の工程断面図である。
て、図２を用いて説明する。図２も図１と同様、金属接
続孔の製造工程の工程断面図である。
【００４３】図２（ａ）から図２（ｃ）までは、半導体
基板上の絶縁膜の構成が異なる以外は、実施形態１の場
合と全く同様である。
基板上の絶縁膜の構成が異なる以外は、実施形態１の場
合と全く同様である。
【００４４】本実施形態２では、絶縁膜として、絶縁膜
1が実施形態１に例示した絶縁膜で例えばＳｉＯ2であ
り、絶縁膜7は、後工程で用いるスピンオングラス（以
下ＳＯＧ）膜にに対してエッチング選択比がとれる材料
からなる絶縁膜の組み合わせであることを特徴とし、例
えばＳｉＮが例示できる。
1が実施形態１に例示した絶縁膜で例えばＳｉＯ2であ
り、絶縁膜7は、後工程で用いるスピンオングラス（以
下ＳＯＧ）膜にに対してエッチング選択比がとれる材料
からなる絶縁膜の組み合わせであることを特徴とし、例
えばＳｉＮが例示できる。
【００４５】次に、図２（ｄ）で示すように、残ったバ
リアメタル層2表面にＳＯＧを塗布する。これを、Ｎ2雰
囲気中で４００℃／１５分の焼鈍をするとＳｉＯ28にな
る。
リアメタル層2表面にＳＯＧを塗布する。これを、Ｎ2雰
囲気中で４００℃／１５分の焼鈍をするとＳｉＯ28にな
る。
【００４６】ＳＯＧの塗布量は、Ｗプラグロス10内が埋
まりかつ、バリアメタル層2表面上で１０００Å以下に
なる量が望ましい。この理由は実施形態１と同様に経済
的な理由による。
まりかつ、バリアメタル層2表面上で１０００Å以下に
なる量が望ましい。この理由は実施形態１と同様に経済
的な理由による。
【００４７】ＳｉＯ28を形成後、一般にＴｉＮ／Ｔｉの
ドライエッチングで使われているＣｌ2系の反応ガスに
よるバリアメタル層2の全面エッチバックを行う。Ｃｌ2
系の反応ガスは、実施形態１と全く同一の反応ガスを用
いることができる。
ドライエッチングで使われているＣｌ2系の反応ガスに
よるバリアメタル層2の全面エッチバックを行う。Ｃｌ2
系の反応ガスは、実施形態１と全く同一の反応ガスを用
いることができる。
【００４８】このエッチング条件としては、ＳｉＯ28の
バリアメタル層2に対する選択比が１を越えるように、
バイアスパワーやＲＦパワーを低く設定する必要があ
る。
バリアメタル層2に対する選択比が１を越えるように、
バイアスパワーやＲＦパワーを低く設定する必要があ
る。
【００４９】このエッチング途中経過が図２（ｅ）であ
る。この図中のサークルで示すように、ホールトップの
バリアメタル層2は、テーパー形状により絶縁膜7上のバ
リアメタル層2より厚いＳｉＯ28で覆われているため、
相対的にエッチングが遅れる。
る。この図中のサークルで示すように、ホールトップの
バリアメタル層2は、テーパー形状により絶縁膜7上のバ
リアメタル層2より厚いＳｉＯ28で覆われているため、
相対的にエッチングが遅れる。
【００５０】一般にエッチングでは、膜残りが無いよう
にオーバーエッチングを行うものであるが、本発明で
は、Ｗプラグ3上のＳｉＯ28が残る程度に行う。
にオーバーエッチングを行うものであるが、本発明で
は、Ｗプラグ3上のＳｉＯ28が残る程度に行う。
【００５１】これにより絶縁膜7表面のバリアメタル7が
全て除去された状態が図２（ｆ）である。前述のよう
に、ホールトップのバリアメタル層2は、絶縁膜7表面上
のバリアメタル層2に比べてエッチングが遅いため、適
切なオーバーエッチングを行えば絶縁膜7の表面より後
退することはない。
全て除去された状態が図２（ｆ）である。前述のよう
に、ホールトップのバリアメタル層2は、絶縁膜7表面上
のバリアメタル層2に比べてエッチングが遅いため、適
切なオーバーエッチングを行えば絶縁膜7の表面より後
退することはない。
【００５２】この後、残ったＳｉＯ28をドライエッチン
グで除去し（図２（ｇ））、その表面にアルミ配線6を
形成したのが、図２（ｈ）である。尚、ＳｉＮなどによ
る絶縁膜7とＳｉＯ2では、一般に選択比の高いエッチン
グが可能なので、図２（ｇ）における残ったＳｉＯ28の
エッチバックでは、絶縁膜7がほとんど後退しないとい
う利点がある。
グで除去し（図２（ｇ））、その表面にアルミ配線6を
形成したのが、図２（ｈ）である。尚、ＳｉＮなどによ
る絶縁膜7とＳｉＯ2では、一般に選択比の高いエッチン
グが可能なので、図２（ｇ）における残ったＳｉＯ28の
エッチバックでは、絶縁膜7がほとんど後退しないとい
う利点がある。
【００５３】本実施形態に示した製造方法により金属接
続孔を形成することにより、第一にＷ膜3のエッチバッ
クとバリアメタル層2のエッチバックをそれぞれ別々に
選択比の高いエッチングで行うため、バリアメタル層2
のエッチング後では、Ｗ膜3のプラグロス10が殆どでき
ない。
続孔を形成することにより、第一にＷ膜3のエッチバッ
クとバリアメタル層2のエッチバックをそれぞれ別々に
選択比の高いエッチングで行うため、バリアメタル層2
のエッチング後では、Ｗ膜3のプラグロス10が殆どでき
ない。
【００５４】第二に、バリアメタル層2の全面エッチバ
ック時に、Ｗプラグ3表面がＳＯＧ膜8に覆われているの
でＣｌ2系のガスに晒されることがなく、図４（ｃ）ま
たは（ｄ）に示したＷの塩化物9ができない。
ック時に、Ｗプラグ3表面がＳＯＧ膜8に覆われているの
でＣｌ2系のガスに晒されることがなく、図４（ｃ）ま
たは（ｄ）に示したＷの塩化物9ができない。
【００５５】第三に、ホール上部側壁のバリアメタル層
2が後退しないため、そこにスリット11（図４（ｃ）,
（ｄ））ができない。
2が後退しないため、そこにスリット11（図４（ｃ）,
（ｄ））ができない。
【００５６】以上第一から第三までの効果により、金属
配線の信頼性が向上する。
配線の信頼性が向上する。
【００５７】
【発明の効果】本発明の特徴は、開口に形成した金属プ
ラグの上部のバリアメタル層をテーパー形状に加工し、
その上にバリアメタル層に対して、ドライエッチングの
選択比の高い塗布膜で覆ってから、バリアメタル膜をエ
ッチバックすることを特徴として、このような製造工程
をとることにより、金属プラグのプラグロスがほとんど
生じなく、また、金属プラグがエッチングガスによって
例えば塩化物等に変性してしまうこともない。したがっ
て、このような金属孔の上に形成するアルミ配線の信頼
性の向上を図ることができる。
ラグの上部のバリアメタル層をテーパー形状に加工し、
その上にバリアメタル層に対して、ドライエッチングの
選択比の高い塗布膜で覆ってから、バリアメタル膜をエ
ッチバックすることを特徴として、このような製造工程
をとることにより、金属プラグのプラグロスがほとんど
生じなく、また、金属プラグがエッチングガスによって
例えば塩化物等に変性してしまうこともない。したがっ
て、このような金属孔の上に形成するアルミ配線の信頼
性の向上を図ることができる。
【図１】本発明の実施形態１にかかる金属接続孔の製造
工程の工程断面図である。
工程の工程断面図である。
【図２】本発明の実施形態２にかかる金属接続孔の製造
工程の工程断面図である。
工程の工程断面図である。
【図３】従来工法による金属接続孔の製造工程を示す工
程断面図である。
程断面図である。
【図４】従来工法による金属接続孔の製造工程を示す工
程断面図である。
程断面図である。
１ 絶縁膜（ＳｉＯ2） ２ バリアメタル層（ＴｉＮ／Ｔｉ） ３ ＣＶＤ−Ｗ膜 ４ レジスト ５ アルミ配線中のボイド ６ アルミ配線 ７ 絶縁膜（ＳｉＮ） ８ ＳＯＧを焼鈍し形成したＳｉＯ2 ９ 塩化タングステン １０ プラグロス １１ バリアメタル層の後退により生じたスリット １２塩化タングステンと接触したことにより腐食したア
ルミ配線 Ａ 開口構造の上縁部 Ｂ ホールトップ Ｘ テーパー形状の水平方向の幅 Ｘ' 開口構造の上縁部におけるホール側壁部分のバリ
アメタル層の厚み Ｙ テーパー形状の垂直方向の幅 Ｙ' 開口構造の上縁部における絶縁膜上でのバリアメ
タル層の厚み
ルミ配線 Ａ 開口構造の上縁部 Ｂ ホールトップ Ｘ テーパー形状の水平方向の幅 Ｘ' 開口構造の上縁部におけるホール側壁部分のバリ
アメタル層の厚み Ｙ テーパー形状の垂直方向の幅 Ｙ' 開口構造の上縁部における絶縁膜上でのバリアメ
タル層の厚み
Claims (10)
- 【請求項１】 少なくとも、（１）半導体基板上に形成
された絶縁膜に開口を形成する工程と、（２）前記開口
の内面及び前記絶縁膜上に開口構造を残しながらバリア
メタル層を形成する工程と、（３）前記開口構造の上縁
部分のバリアメタル層をテーパー形状に加工する工程
と、（４）前記開口構造を埋め込むようにして、前記バ
リアメタル層上に金属膜を形成する工程と、（５）前記
金属膜をエッチバックし、開口の内部に金属プラグを形
成する工程と、（６）前記金属プラグ上及び前記バリア
メタル層上にレジスト膜を形成する工程と、（７）Ｃｌ
2系の反応ガスにより、前記レジスト膜及び前記バリア
メタル層をエッチバックし、前記レジスト膜について
は、金属プラグ上にのみ残し、それ以外は全面除去し、
前記バリアメタル層については、前記金属プラグのホー
ルトップにおいて前記絶縁膜の表面より下方に後退しな
いように残し、それ以外は全面除去する工程と、（８）
前記金属プラグ上に残ったレジストをウエットエッチン
グにより除去する工程と、（９）前記金属プラグ上にア
ルミ配線を形成する工程と、を含むことを特徴とする半
導体装置の製造方法。 - 【請求項２】 前記（２）及び前記（３）の工程を同時
に行うことを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項３】 少なくとも、（１）半導体基板上に形成
された絶縁膜に開口を形成する工程と、（２）前記開口
の内面及び前記絶縁膜上に開口構造を残しながらバリア
メタル層を形成する工程と、（３）前記開口構造を埋め
込むようにして、前記バリアメタル層上に金属膜を形成
する工程と、（４）前記金属膜をエッチバックし、開口
の内部に金属プラグを形成する工程と、（５）前記金属
プラグが埋め込まれた開口構造の上縁部分のバリアメタ
ル層をテーパー形状に加工する工程と、（６）前記金属
プラグ上及び前記バリアメタル層上にレジスト膜を形成
する工程と、（７）Ｃｌ2系の反応ガスにより、前記レ
ジスト膜及び前記バリアメタル層をエッチバックし、前
記レジスト膜については、金属プラグ上にのみ残し、そ
れ以外は全面除去し、前記バリアメタル層については、
前記金属プラグのホールトップにおいて前記絶縁膜の表
面より下方に後退しないように残し、それ以外は全面除
去する工程と、（８）前記金属プラグ上に残ったレジス
トをウエットエッチングにより除去する工程と、（９）
前記金属プラグ上にアルミ配線を形成する工程と、を含
むことを特徴とする半導体装置の製造方法。 - 【請求項４】 少なくとも、（１）半導体基板上に形成
された絶縁膜に開口を形成する工程と、（２）前記開口
の内面及び前記絶縁膜上に開口構造を残しながらバリア
メタル層を形成する工程と、（３）前記開口構造の上縁
部分のバリアメタル層をテーパー形状に加工する工程
と、（４）前記開口構造を埋め込むようにして、前記バ
リアメタル層上に金属膜を形成する工程と、（５）前記
金属膜をエッチバックし、開口の内部に金属プラグを形
成する工程と、（６）前記金属プラグ上及び前記バリア
メタル層上にＳＯＧ膜を形成し、さらに窒素雰囲気にて
焼鈍することにより、該ＳＯＧ膜をＳｉＯ2膜に変える
工程と、（７）Ｃｌ2系の反応ガスにより、前記ＳｉＯ2
膜及び前記バリアメタル層をエッチバックし、前記Ｓｉ
Ｏ2膜については、金属プラグ上にのみ残し、それ以外
は全面除去し、前記バリアメタル層については、前記金
属プラグのホールトップにおいて前記絶縁膜の表面より
下方に後退しないように残し、それ以外は全面除去する
工程と、（８）前記金属プラグ上に残ったＳｉＯ2膜を
ドライエッチングにより除去する工程と、（９）前記金
属プラグ上にアルミ配線を形成する工程と、を含むこと
を特徴とする半導体装置の製造方法。 - 【請求項５】 前記（２）及び前記（３）の工程を同時
に行うことを特徴とする請求項４記載の半導体装置の製
造方法。 - 【請求項６】 少なくとも、（１）半導体基板上に形成
された絶縁膜に開口を形成する工程と、（２）前記開口
の内面及び前記絶縁膜上に開口構造を残しながらバリア
メタル層を形成する工程と、（３）前記開口構造を埋め
込むようにして、前記バリアメタル層上に金属膜を形成
する工程と、（４）前記金属膜をエッチバックし、開口
の内部に金属プラグを形成する工程と、（５）前記金属
プラグが埋め込まれた開口構造の上縁部分のバリアメタ
ル層をテーパー形状に加工する工程と、（６）前記金属
プラグ上及び前記バリアメタル層上にＳＯＧ膜を形成
し、さらに窒素雰囲気にて焼鈍することにより、該ＳＯ
Ｇ膜をＳｉＯ2膜に変える工程と、（７）Ｃｌ2系の反応
ガスにより、前記ＳｉＯ2膜及び前記バリアメタル層を
エッチバックし、前記ＳｉＯ2膜については、金属プラ
グ上にのみ残し、それ以外は全面除去し、前記バリアメ
タル層については、前記金属プラグのホールトップにお
いて前記絶縁膜の表面より下方に後退しないように残
し、それ以外は全面除去する工程と、（８）前記金属プ
ラグ上に残ったＳｉＯ2膜をドライエッチングにより除
去する工程と、（９）前記金属プラグ上にアルミ配線を
形成する工程と、を含むことを特徴とする半導体装置の
製造方法。 - 【請求項７】 前記絶縁膜が、ＳｉＯ2膜、ＢＰＳＧ膜
またはＰＳＧ膜であることを特徴とする請求項１〜３の
いずれかに記載の半導体装置の製造方法。 - 【請求項８】 前記絶縁膜が、ＳｉＯ2膜、ＢＰＳＧ膜
またはＰＳＧ膜のいずれかの上にＳｉＮ膜が積層された
構造となっていることを特徴とする請求項４〜６のいず
れかに記載の半導体装置の製造方法。 - 【請求項９】 前記金属プラグが、タングステンからな
ることを特徴とする請求項１〜８のいずれかに記載の半
導体装置の製造方法。 - 【請求項１０】 前記バリアメタル層が、ＴｉＮ／Ｔｉ
膜であることを特徴とする請求項９記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35013198A JP3183341B2 (ja) | 1998-12-09 | 1998-12-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35013198A JP3183341B2 (ja) | 1998-12-09 | 1998-12-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000174124A JP2000174124A (ja) | 2000-06-23 |
| JP3183341B2 true JP3183341B2 (ja) | 2001-07-09 |
Family
ID=18408445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35013198A Expired - Fee Related JP3183341B2 (ja) | 1998-12-09 | 1998-12-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3183341B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390042B1 (ko) * | 2001-06-27 | 2003-07-04 | 주식회사 하이닉스반도체 | 반도체 소자의 비트라인 형성 방법 |
| KR100649352B1 (ko) * | 2005-04-30 | 2006-11-27 | 주식회사 하이닉스반도체 | 반도체소자의 제조 방법 |
-
1998
- 1998-12-09 JP JP35013198A patent/JP3183341B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000174124A (ja) | 2000-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6465888B2 (en) | Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene | |
| US6878615B2 (en) | Method to solve via poisoning for porous low-k dielectric | |
| US6787911B1 (en) | Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing | |
| US5756396A (en) | Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect | |
| US6177329B1 (en) | Integrated circuit structures having gas pockets and method for forming integrated circuit structures having gas pockets | |
| US6297554B1 (en) | Dual damascene interconnect structure with reduced parasitic capacitance | |
| US5266525A (en) | Microelectronic interlayer dielectric structure and methods of manufacturing same | |
| US5985765A (en) | Method for reducing bonding pad loss using a capping layer when etching bonding pad passivation openings | |
| US7655547B2 (en) | Metal spacer in single and dual damascene processing | |
| US8368220B2 (en) | Anchored damascene structures | |
| US7056823B2 (en) | Backend metallization method and device obtained therefrom | |
| EP0387098B1 (en) | Process for making a multilevel interconnection structure | |
| JPH10189733A (ja) | 多孔性誘電体の金属被覆法 | |
| JPH08236476A (ja) | 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法 | |
| JPH07211776A (ja) | 半導体基板に導体路を形成する方法 | |
| US6051880A (en) | Base layer structure covering a hole of decreasing diameter in an insulation layer in a semiconductor device | |
| JPH07115074A (ja) | 配線形成方法 | |
| US5874357A (en) | Method of forming wiring structure of semiconductor device | |
| US6355554B1 (en) | Methods of forming filled interconnections in microelectronic devices | |
| JP3183341B2 (ja) | 半導体装置の製造方法 | |
| US6218291B1 (en) | Method for forming contact plugs and simultaneously planarizing a substrate surface in integrated circuits | |
| JP2000243836A (ja) | 半導体素子の配線形成方法 | |
| JPH08274101A (ja) | 半導体装置の配線構造の形成方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |