JPH08236476A - 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法 - Google Patents

包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法

Info

Publication number
JPH08236476A
JPH08236476A JP7337222A JP33722295A JPH08236476A JP H08236476 A JPH08236476 A JP H08236476A JP 7337222 A JP7337222 A JP 7337222A JP 33722295 A JP33722295 A JP 33722295A JP H08236476 A JPH08236476 A JP H08236476A
Authority
JP
Japan
Prior art keywords
layer
conductive material
insulating layer
opening
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7337222A
Other languages
English (en)
Other versions
JP4113263B2 (ja
Inventor
Gregory C Smith
シー． スミス グレゴリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH08236476A publication Critical patent/JPH08236476A/ja
Application granted granted Critical
Publication of JP4113263B2 publication Critical patent/JP4113263B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/97—Specified etch stop material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】 【課題】 相互接続層を形成する場合に侵食されること
のないコンタクト開口を形成する技術を提供する。 【解決手段】 絶縁層（３４）を貫通するコンタクト開
口が真直な側壁部分（４２）とお椀形状側壁部分（４
０）とを有するように形成される。お椀形状側壁部分は
絶縁層の上部近くであり底部と比較して上部においてコ
ンタクト開口の拡大直径部分を与えている。導電性物質
（４６）をコンタクト開口内に形成し下部の導電層（３
２）と電気的接触を形成する。この導電性物質は拡大頭
部（５２）を有するプラグ（４７）を形成する。この拡
大頭部は、存在する場合に、コンタクト開口内のバリア
層（４５）が爾後の異方性エッチングによってエッチン
グされることを防止する。従って、例えばアルミニウム
等の電気的相互接続層（４８）がコンタクトプラグの上
側に形成される場合に、そのプラグはエッチストップと
して作用しコンタクト開口内のバリア層がエッチングさ
れることを防止する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、大略、半導体装置
技術に関するものであって、更に詳細には、半導体装置
のレベル間の電気的接続を形成する構成体及び方法に関
するものである。
【０００２】
【従来の技術】集積回路の製造において、高度に導電性
であり且つ集積回路の異なる要素を互いに接続させるた
めに付着形成し且つエッチングすることが比較的容易で
あるアルミニウムの相互接続層を使用することが一般的
である。この層は、通常、絶縁層上に設けられており、
この絶縁層は導電層の上側に位置されている。絶縁層
は、アルミニウムを付着形成する前に開口が設けられ、
金属相互接続を確立する導電層表面を露出させる。これ
らの導電性表面は単結晶シリコン表面（トランジスタの
ソース、ドレイン、コレクタ、ベース及びエミッタ）、
多結晶シリコン要素（電界効果トランジスタのゲート）
又は別の相互接続層の金属表面とすることが可能であ
る。コンタクト開口は、最初は、アルミニウムやタング
ステン等の金属層で充填即ち「プラグ」させて下側に存
在する導電層と上側に存在する相互接続アルミウム層と
の間に確実なる電気的接続部を形成する。
【０００３】然しながら、後の処理ステップでアルミニ
ウムがシリコン内に拡散したりシリコン内にスパイクを
発生させる場合があるので、シリコンに対してのアルミ
ニウムコンタクトを形成する場合には問題が発生する場
合がある。アルミニウム相互接続金属とシリコン表面と
の間でのスパイクの発生及び合金化を防止するために、
開口をアルミニウムで充填させる前にコンタクト開口の
露出されたシリコン表面上に薄い「バリア」又は核形成
層を付着形成する。最も有用であり且つ実際的なバリア
金属はチタン、又はチタンの上に窒化チタンを設けた
（ＴｉＮ／Ｔｉ）二重膜であって、それはシリコン表面
上に良好に付着形成することが可能であり且つシリコン
表面上のタングステンの金属プラグに対し接着剤として
作用する。然しながら、ＴｉＮ／Ｔｉ技術は１つの主要
な欠点を有している。何故ならば、開口の側壁に対する
付着形成が良好ではないからである。アルミニウムの付
着形成温度が高いためにスパイクの発生のより大きな傾
向に対する耐久性を与え且つコンタクト開口内へのアル
ミニウム原子の表面拡散を容易とさせるために「ホット
アルミニウムプラグ」処理において底部及び側壁の被覆
は特に重要である。このようなアルミニウムプラグに対
しコンタクト開口の底部及び側壁上へのバリア膜の適切
なる付着形成を確保するために、米国特許第４，５９
２，８０２号に示されるように、以前においてはコンタ
クト開口をステップダウンすることが必要であった。然
しながら、このようなコンタクト開口のステップはシリ
コン構成体の貴重なレイアウト空間を使用することとな
る。
【０００４】この問題は、米国特許第４，５９２，８０
２号に記載されているように当該技術において公知のプ
ロセスであるＣＶＤタングステンエッチバックプラグを
使用することによって部分的に解決される。このプロセ
スにおいては、コンタクト開口を絶縁層より上側のレベ
ルにタングステンで充填させて開口が完全に充填される
ことを確保する。次いで、その付着形成したタングステ
ンを絶縁層が露出されるまでマスクなしでエッチバック
する。タングステンのＣＶＤはコンフォーマルであるか
ら、即ち垂直表面上の付着速度が水平表面上の付着速度
と同一であるので、この方法は開口内に完全なプラグを
発生させる。この方法を使用することによって、アルミ
ニウムプラグとシリコンとの間のスパイクの発生問題を
防止するためにもはやバリア金属層は必要ではない。
【０００５】然しながら、タングステンプラグを使用し
てスパイクの発生防止の成功が達成されるにも拘らず、
コンタクト開口内にバリア金属層を設けることが望まし
い。コンタクト開口が設けられた絶縁層上にタングステ
ンを一様に付着形成させるためには、全表面上での一様
な付着形成を確保するために、通常はバリア金属物質か
又はその他の接着物質からなる核形成層を設けることが
望ましい。更に、バリア金属層は、「タングステンエン
クローチメント」又は「ウォームフォーリング（虫の孔
開け）」として公知な現象を防止することが望ましい。
タングステン及びシリコンは５００℃以下の典型的なメ
タリゼーション温度において容易に反応することはな
い。然しながら、タングステンのＣＶＤはＷＦ6 を使用
して行なわれ、ＷＦ6 における弗素は触媒として作用す
るタングステンの存在下においてシリコンと反応する。
このタングステンエンクローチ問題は当該技術において
公知であり且つ文献において広く報告されている。例え
ばＴｉＮ等のバリア金属層は弗素がシリコン表面と接触
することを防止することによってこの問題を解決する。
【０００６】タングステンエンクローチ問題を防止する
ためにはコンタクト開口の底部においてのみバリア金属
を設けることが必要であるに過ぎないが、コンタクト開
口の側壁上にもバリア金属を付着形成させることが必要
な場合があり、又少なくとも望ましい場合がある。何故
ならば、タングステンはＳｉＯ2 等の絶縁層上に容易に
付着形成しないからである。コンタクト開口側壁が絶縁
層の一部であるので、側壁上の連続的なバリア金属層
は、コンタクト開口内に完全なプラグを形成するために
必要とされるタングステンのコンフォーマル付着を確保
することに貢献する。
【０００７】従って、接続用のプラグとしてどの金属
（アルミニウム又はタングステン）を使用するかに拘ら
ず、側壁上に連続的なバリア金属層を設けることの必要
性、特に現在のところ約３．５：１から高度の集積回路
の場合には高々５：１程度の大きなアスペクト比のコン
タクト開口においての側壁上にそのようなバリア金属層
を設けることの必要性がいまだに存在している。従っ
て、業界ではコンタクト開口内にバリア金属をコンフォ
ーマル付着させるための多大な努力がなされている。そ
のために、集積回路製造業界においては、最近、コンタ
クト開口の良好な側壁被覆を与えるＴｉＮプロセスのＣ
ＶＤを開発しており、殆どの製造業者はＴｉＮのＣＶＤ
へ移行している。
【０００８】然しながら、全ての表面に対し良好なる付
着乃至は接着を与え且つコンタクト開口の底部において
のエンクローチメント即ち侵入を防止するコンタクト開
口における良好な一貫性のあるバリア膜は新たな困難性
に遭遇している。ある場合においては、マスク不整合及
びその他の処理変動のために、コンタクト開口内の金属
タングステンプラグ上の金属相互接続層のパターンがそ
の開口の全ての部分を完全に被覆しない場合がある。そ
のような場合には、金属相互接続層をエッチングする間
に、エッチング用の化学物質に露呈されたバリア金属も
エッチングされ、その結果、ボイドを形成したり又はコ
ンタクト開口の側壁に沿ってのバリア金属をエッチング
してしまう場合がある。
【０００９】アルミニウム又はチタンと相対的にタング
ステンを選択的にエッチングすることは容易である。例
えば、タングステンはチタン、窒化チタン、及びアルミ
ニウムと比較し、弗素イオンで選択的にエッチングされ
る。更に、チタン、窒化チタン、アルミニウムは、タン
グステンと比較して塩素イオンで選択的にエッチングさ
れる。このエッチング選択性のために、コンタクト開口
内のタングステンプラグは、エッチンストップとしてバ
リア金属である窒化チタンを使用することにより非常に
一様に且つ完全にエッチバックさせることが可能であ
る。次いで、アルミニウム相互接続層を形成する期間中
に、例えば、タングステンプラグをアルミニウムに対す
るエッチストップとして使用する。このアルミニウムエ
ッチングプロセスはコンタクト開口近くの窒化チタン及
び残留アルミニウムを除去することの必要性のために比
較的長いものである。
【００１０】然しながら、アルミニウムをエッチングす
るのに好適な塩素エッチングはチタン又は窒化チタン等
のバリア金属もエッチングする。その結果、側壁とタン
グステンプラグとの間のバリア金属も、アルミニウムも
エッチングする場合にエッチングされる。アルミニウム
金属に対するエッチング期間及びオーバーエッチ期間は
比較的長いので、側壁上のバリア金属はコンタクト開口
の底部に向かってさえも部分的に侵食される場合がある
（図１参照）。このことは、タングステンプラグの下側
に位置されているトランジスタのソース又はドレイン等
の下側に存在する導電性領域を破壊する場合がある。
【００１１】この問題を防止する１つの方法は、アルミ
ニウムの相互接続層をプラグの上において充分に大きく
しそれがタングステンプラグを完全に被覆し且つ包囲さ
せることである。最小のエンクロジャ（包囲）は、マス
クの不整合及びその他の処理変動を補償するために相互
接続層に対して付加されねばならないエキストラな表面
積である。プラグ上で幅広とされる部分は、典型的に、
小型の幾何学的形状の装置に対する相互接続層の幅の約
２倍である場合がある。このように拡大された区域は相
互接続層の上において中心位置決めされるべく設計され
るが、それが片側に偏る場合があり、従ってマスク不整
合及びその他の処理変動を補償するために充分に大きな
ものとされねばならない。例えば、相互接続層が１ミク
ロンの幅を有する場合に、コンタクト開口の上側に存在
する領域の幅はタングステンプラグ及びチタン側壁の完
全なる被覆及び包囲を確保するために２ミクロンとする
場合がある（図２及び３参照）。コンタクトの上側にお
いて幅広の相互接続層又は拡大した領域を設けることは
不利益であり、特に、回路要素及び相互接続層が以前よ
りも密集されている今日の集積回路装置においては特に
そうである。例えば、今日の０．３５ミクロン技術装置
においては、相互接続層は０．４乃至０．５ミクロン幅
に過ぎず、且つ３層乃至５層に積層されている場合があ
る。
【００１２】
【発明が解決しようとする課題】従って、相互接続層を
形成する期間中に侵食されることのないコンタクト開口
を提供することが望ましい。更に、開口内の金属プラグ
の付着をコンフォーマルなものであるように側壁上に付
着形成されるバリア金属の殆どを維持するような態様で
このことを行なうことが望ましい。
【００１３】
【課題を解決するための手段】本発明原理によれば、絶
縁層内のコンタクト開口はお椀形状をした側壁部分と真
直な側壁部分とを有している。チタン又は窒化チタン等
のバリア金属からなる薄い層を、絶縁層の下側の導電層
と接触させて開口内に付着形成させる。バリア金属から
なる薄い層は、お椀形状をした側壁部分と真直な側壁部
分の両方において側壁を被覆する。更に、このバリア金
属はコンタクト開口の底部において導体の上表面を被覆
する。次いで、コンフォーマル導電性物質をバリア金属
の上側に存在させ且つコンタクト開口をほぼ頂部まで充
填させてコンタクト開口内に形成し、従ってコンフォー
マル導電性物質の頂部は絶縁層の上表面とほぼ同一面状
となる。コンタクト開口は底部部分におけるよりも上部
部分においてその直径がより大きくなっている。従っ
て、コンフォーマル導電性物質はコンタクト開口の上部
においてより大きな直径を有しており且つコンタクト開
口の真直な側壁部分に設けられた薄いバリア層を垂直方
向に整合して被覆すべく延在している。
【００１４】コンフォーマル導電性物質はバリア金属を
エッチングするエッチングプロセスに対するエッチスト
ップとして作用する。バリア層及びコンフォーマル導電
性物質は、各々が異なる物質によってエッチングされ且
つ選択したエッチングプロセスにおいて一方が他方のエ
ッチストップであるように選択されている。例えば、チ
タン物質がバリア層として使用されている場合には、コ
ンフォーマル導電性物質としてタングステンが大切であ
る。何故ならば、タングステンはタングステンによって
被覆されているチタンからなるバリア金属を選択的にエ
ッチングすることを可能とするエッチストップとして作
用することが可能だからである。異なるエッチング化学
物質によってエッチングすることの可能なその他の物質
をバリア層及びコンフォーマル導電性物質に対して選択
することが可能である。
【００１５】第二導電層をコンフォーマル導電性物質の
上に設けて、第二導電性物質から絶縁層下側の導電層に
対しての電気的相互接続を与える。コンフォーマル導電
性物質は第二導電性物質をエッチングするプロセスに対
するエッチストップである。通常、第二導電性物質は集
積回路上の種々の回路要素の間にオーミック接触を与え
る導電性タングステンプラグを被覆するアルミニウム相
互接続層である。タングステンはアルミニウムに対する
エッチストップである。
【００１６】本発明方法によれば、集積回路の一部とし
て導電層を形成する。導電層の上側に絶縁層も形成す
る。導電層の上側にマスクを形成し且つマスク内に開口
を形成する。マスクを所定位置に維持したまま等方性エ
ッチングを行なって絶縁層を等方性エッチングして開口
を形成する。このエッチングは等方性エッチングである
から絶縁層内のマスクした開口よりもより大きな拡大さ
れた領域を形成する。短い期間の間等方性エッチングを
行なった後に、そのエッチングを終了させる。次いで、
同一のマスク開口を使用して異方性エッチングを行な
う。この異方性エッチングは開口とほぼ同一の寸法であ
りコンタクト開口の真直な側壁部分を形成する。この異
方性エッチングは、マスク開口内から絶縁性物質を完全
に除去し且つ下側の導電層を露出させるまで継続して行
なう。
【００１７】お椀形状の側壁部分及び真直な側壁部分の
両方のコンタクト開口の側壁の上側にバリア金属の薄い
層を形成する。このバリア金属層は導電性物質の上側に
も設けられる。次いで、コンタクト開口を充填するのに
充分な厚さにバリア物質の薄い層の上側にコンフォーマ
ル導電性物質を付着形成させる。次いで、絶縁層の上側
及びコンフォーマル導電性物質の上側に第二導電性物質
を付着形成させる。この第二導電性物質を異方性エッチ
ングして所望の相互接続パターンを形成する。この第二
導電性物質の異方性エッチング期間中に、コンフォーマ
ル導電性物質はエッチストップとして作用しその垂直下
側に位置されたバリア金属がエッチングされることを防
止する。
【００１８】本発明は、それが完全にコンタクト開口の
全ての部分の上側に存在することを確保することの必要
性なしに、第二導電性物質をエッチングして相互接続層
を形成することが可能であるという利点を提供してい
る。コンフォーマル導電性物質は第二導電性物質及び薄
いバリア金属の両方に対するエッチストップとして選択
される。エッチングされた相互接続層はコンタクト開口
上で充分に薄いものとさせることが可能であり、それは
コンタクト開口を完全に包囲することの必要性なしに良
好なる電気的接触を与える。相互接続線を形成する密度
を増加させることが可能である。
【００１９】
【発明の実施の形態】図１は本発明者によって認識され
た問題を示している。相互接続層６をパターン形成する
ために使用するホトレジスト２６が下側に存在する接続
区域と不整合状態となる場合がある。アルミニウム等の
相互接続層６をエッチングする期間中に、例えばタング
ステン等の付着形成した金属プラグ４をエッチストップ
として使用する。ホトレジスト２６が金属プラグ４に対
して不整合状態にあるので、露出されたバリア金属２が
アルミニウム６と共にエッチングされる。バリア金属層
２は図示したようにコンタクト開口の側壁に沿って侵食
される。その結果、相互接続層６とその下側に存在する
導電層領域１０との間に得られる電気的コンタクト（接
触）はそれほど堅実なものではなくなる。
【００２０】コンタクト開口近くの残留アルミニウム及
びバリア金属を除去するための必要性のためにアルミニ
ウムエッチングプロセス期間中にオーバーエッチ即ち過
剰なエッチングを行なうことが一般的である。従って、
最悪の場合において、バリア金属２の侵食は、側壁にま
で到達し且つ導電層１０の一部にまで到達し関連する電
気回路を破壊する場合がある。今日の集積回路チップに
おいては１００万個を超える数の電気回路が存在してい
るので、当業者にとって明らかな如く、単に１つの回路
が欠陥性であっても集積回路チップ全体を使用不能のも
のにさせる場合がある。そのエッチングが層１０に対し
てチタンを除去するものではない場合であっても、側壁
から充分にエッチングが行なわれてプラグ４を孔の中に
移動させ電気的な問題を発生させる場合がある。
【００２１】図２は上述したエンクロジャ（包囲）基準
を使用することによって側部侵食問題を防止するため
に、コンタクト開口３０の上に形成した従来の相互接続
層６を示した概略平面図である。相互接続層６の幅広と
させた部分はコンタクト開口３０に対して中心位置決め
されている。第二相互接続層１２が第一相互接続層６に
沿って走行している。相互接続層の幅はｗであるに過ぎ
ないが、コンタクト開口３０の両側に対して最大の不整
合の量であるｅを補償するために層６の両側にエキスト
ラな幅ｅを付加せねばならない。このことは相互接続層
６，１２の間のピッチｐ（相互接続層ｉの幅＋間隔ｓ）
をコンタクト開口のレベルへ増加させ、貴重なレイアウ
ト空間を浪費させることとなる。
【００２２】図３は図２の線３−３に沿ってとった従来
の相互接続層６の概略断面図を示している。理解される
如く、エンクロジャ（包囲）条件は、絶縁層８の上に形
成可能な相互接続層６，１２の密度を減少させる。何故
ならば、各層はコンタクト開口の上側において幅広とさ
れた区域を具備する部分を有しているからである。
【００２３】図４は導電層３２を示している。導電層３
２は集積回路における任意の導電層であって、例えば、
基板自身、基板内において高度にドープした領域、基板
の上側に存在するポリシリコン層、又は基板の上側に存
在する金属層等である。
【００２４】導電層３２の上に絶縁層３４を形成する。
絶縁層３４及び導電層３２は縮尺通りには示しておら
ず、各層は実際の装置においては互いに幾分厚目又は薄
目にすることが可能である。絶縁層３４は、導電層３２
とその上に形成されるべき上側に存在する導電性相互接
続層との間に絶縁を与えるタイプのものである。例えば
二酸化シリコン、窒化シリコン等の任意の適宜の絶縁層
を使用することが可能である。
【００２５】絶縁層３４の上側にホトレジスト３６を形
成する。例えばホトレジスト３６等の種々の層の寸法は
縮尺通りには示していない。図６に示した如く、当該技
術において公知なホトリソグラフィ技術を使用してホト
レジスト３６に開口３８を形成する。
【００２６】図７に示した如く、ホトレジスト３６を所
定箇所に位置させたまま、開口３８を介して等方性エッ
チングを実施する。この等方性エッチングは、開口３８
を介して全ての方向においてほぼ一様にエッチングを行
ない、ホトレジスト３６の下側にお椀形状の側壁部分４
０を形成する。多くの等方性エッチングが当該技術分野
において公知である。ドライ等方性エッチングは、図７
に示した如く、大略、湾曲した領域を具備するお椀形状
の端部４０を発生させる。一方、ウエット等方性エッチ
ングは、通常、直線的な領域をもったお椀形状の端部４
０を発生させる（図１０参照）。
【００２７】等方性エッチングは、等方性エッチング用
のマスクである開口３８よりもより大きな開口を絶縁層
３４に形成する所望の効果を有している。拡大されたエ
ッチ開口は、本明細書で説明するようにコンタクト開口
上に拡大した頭部を形成するのに有利である。本明細書
において「お椀形状」という用語は勾配を有する表面と
いう広い意味において使用されている。勾配は開口の直
径を次第に大きな直径からより小さな直径へ変化させ
る。お椀形状は一様な直線的勾配、湾曲した勾配、可変
の勾配又はその他の形状であって、お椀形状領域の上部
部分からお椀形状領域の底部部分へ開口の直径が減少す
る任意の形状を有することが可能である。図８に示した
如く、図７の等方性エッチングを完了した後に、絶縁層
３４を同一のマスク開口３８を介して異方性エッチング
に露呈させる。絶縁層３４を異方性エッチングを行なう
ことによって、開口３８とほぼ同一の直径を有する真直
な側壁部分４２が形成される。絶縁層３４は、導電層３
２が開口に対して露呈されるまで異方性エッチングが行
なわれる。
【００２８】図９はお椀形状の側壁部分４０と真直な側
壁部分４２とを具備する絶縁層３４内に形成したコンタ
クト開口４４を示している。コンタクト開口４４は開口
の底部におけるよりも開口の上部においてより大きな断
面積を有している。この拡大された断面積はコンタクト
開口の上部における部分４０において次第に減少され
る。真直な壁部分４２は導電層４２に到達するまで部分
４０の終りからほぼ一様な断面積で延在している。コン
タクト開口４４の断面形状は集積回路の設計基準に基づ
く任意の所望の形状とすることが可能である。通常、コ
ンタクト開口４４は断面が円形状（上から見た場合）で
あるが、それは矩形、正方形、２つの側部において正方
形で、他の側部において傾斜している形状、又は集積回
路のレイアウトによって必要とされることに従い当業者
によって理解されるようなその他の任意の許容可能な開
口形状とすることが可能である。
【００２９】図１０及び１１は可変勾配ではなく一様勾
配であるお椀形状の側壁４０を形成する場合を示してい
る。同一の絶縁層３４及びマスク開口３８が貫通したホ
トレジスト３６が使用されている。ドライ等方性エッチ
ングではなくウエット等方性エッチングが開口３８を介
して実施され、図７乃至９及び１６の勾配をもったお椀
形状部分ではなく、ほぼ直線的なお椀形状部分４０が形
成される。図１１は導電層３２を露出させる真直な側壁
部分４２を形成するために同一のマスク開口３８を介し
て異方性エッチングを行なった場合を示している。
【００３０】図１２に示した如く、ホトレジスト３６を
除去し且つバリア物質の薄い層４６を絶縁層３４の上に
形成する。バリア物質４５は、好適には、チタン、窒化
チタン、又は窒化物の上にチタンを設けた二重膜であ
る。一方、所望のバリア物質を与えるその他の合金又は
化合物を使用することも可能である。多くの実施例にお
いては、このバリア物質はチタン又はコンタクト開口の
側壁上に形成することの可能なその他の許容可能な金属
又は半金属を含有するバリア金属である。
【００３１】バリア物質層４５は任意の適宜のプロセス
によって形成する。その形成方法は、バリア金属４５の
スパッタリングによる付着とするか又はバリア金属ＣＶ
Ｄ付着の比較的新しいプロセスを使用することも可能で
ある。通常、ＣＶＤ方法はバリア金属の選択を今日の処
理技術では窒化チタンへ制限するものであるが、将来の
処理技術ではその他の種々のタイプの物質からなるバリ
ア層４５を使用することを可能とするものと考えられ
る。
【００３２】バリア層４５は、通常、設計条件に依存し
て、１００Åから高々２０００Åの範囲内の厚さを有し
ている。好適実施例においては、層４５は５００乃至６
００Åの厚さである。拡大直径部分を以下に詳細に説明
するように可及的に小さなものに維持することが可能で
あるようにするために、本発明原理に基づいてより薄い
バリア層４５とすることが好適である。バリア層４５
は、好適には、お椀形状部分４０、真直な壁部分４２、
導電層３２に対して良好なカバレッジ即ち被覆を与える
技術を使用して形成する。
【００３３】図１３に示した如く、次いで、絶縁層３４
上にコンフォーマル導電物質４６を付着形成し且つ一様
なエッチングを行なう。コンフォーマル導電物質４６
は、好適には、当該技術分野において公知な技術を使用
するＣＶＤ付着によって付着させるタングステン層であ
る。次いで、付着形成したタングステン層を、絶縁層３
４の上表面とほぼ同一面状の上表面をもったコンタクト
開口４４を充填する部分４６を残存させるまで、マスク
なしでエッチバックを行なう。好適実施例によれば、コ
ンフォーマル導電層４６はバリア層４６に関して選択的
にエッチングすることが可能である。従って、バリア層
４５は導電物質４５のエッチングに対してエッチストッ
プとして作用し、マスクなしでエッチングを行なうこと
を可能とする。コンフォーマル導電物質４６が絶縁層３
４の上表面から完全に除去すると、バリア層４５はエッ
チストップとして作用する。バリア層４５が露出された
後に、このエッチングを選択した期間の間継続して行な
うことが可能である。このプロセスは、導電層３４と電
気的に接触しており且つ絶縁層３４の上表面とほぼ同一
面状である拡大した頭部部分５２をもった導電性のプラ
グ４７を形成する。拡大したプラグ直径５２は、以下に
説明するように、後のエッチングステップ期間中におい
て特に有効である。
【００３４】図１４に示した如く、次いで、マスクなし
でバリア物質４５を異方性エッチングする。第二導電性
物質を絶縁層３４の上に一様に付着形成させる。次い
で、第二導電層４８をホトレジストでマスクし且つエッ
チングしてその上に所望の相互接続パターンを形成す
る。好適には、薄いバリア層４５を、コンフォーマル導
電性物質４６に関して選択的に異方性エッチングさせる
ことが可能である。従って、ブランケット即ち一様な異
方性エッチングを行なってバリア層４５を除去し、且つ
コンフォーマル導電層４６はエッチストップとして作用
してコンフォーマル導電性物質４６によって被覆されて
いる物質４５がエッチングされることを防止する。
【００３５】バリア層４５の異方性エッチング期間中
に、プラグ４７の拡大部分５２はマスクとして作用しコ
ンフォーマル導電性物質４６の垂直下方向に位置されて
いるバリア層４５がエッチングされることを防止する。
従って、コンタクト開口４４の上部におけるバリア物質
４５の小さな部分がエッチング可能であり、これは非常
に小さな量にのみ制限される。お椀形状の側壁部分４０
においてプラグの直径は次第に減少するので、拡大した
直径部分５２はバリア層４５がエッチングされることか
ら保護している。従って、コンタクト開口４４内のバリ
ア層４５の大部分は不変のまま維持され爾後のエッチン
グ期間中に除去されることはない。
【００３６】相互接続層４８のブランケット即ち一様な
付着に続いて、ホトレジストを付着形成し、パターン形
成を行ない、層４８を異方性エッチングする。層４８の
異方性エッチングは、層４８の全ての縁部及び不所望な
部分が完全に除去されるまで継続して行なわれる。この
ことは、通常、選択した期間にわたってのオーバーエッ
チを必要とする。コンフォーマル導電性物質４６は、相
互接続層４８の異方性エッチングに対するエッチストッ
プである。従って、オーバーエッチ期間中に、通常タン
グステンであるコンフォーマル導電層４６は通常アルミ
ニウムである第二導電性物質をエッチングする同一の化
学物質によってエッチングされることはない。アルミニ
ウム相互接続層は、任意の許容可能なアルミニウム物
質、合金、又はその混合物から構成することが可能であ
り、多くのものが相互接続層として使用するのに適して
いる。これらはアルミニウム／銅又はアルミニウム／銅
／シリコン又はその他の適宜の混合物とすることが可能
である。
【００３７】通常、相互接続層４８に対する好適なエッ
チングはバリア層４５に対する選択的エッチングではな
い。従って、層４８をエッチングするのと同一のエッチ
ング物質がバリア層４５をエッチングする。図１乃至４
を参照して前述したように、このことは、従来技術にお
いては、通常アルミニウム又はアルミニウム合金である
相互接続層４８のオーバーエッチがバリア層４５の重要
な部分をエッチングし且つ集積回路において欠陥を発生
させるという問題を発生させる。コンフォーマル導電性
物質４６からなる導電性プラグの拡大部分５２は拡大し
た頭部部分５２下側のバリア層４５を保護する。従っ
て、アルミニウムをオーバーエッチしたとしても、コン
タクト開口４４内のバリア層４５の一体性及び信頼性は
コンタクトプラグ４７の拡大頭部部分５２によって保護
される。
【００３８】図１５は別の実施例を示しており、その場
合には、バリア層４５は、層４８のブランケット（一
様）付着及び第二導電層４８のその後のエッチングの前
にエッチングされることはない。この別の実施例におい
ては、導電層４８がバリア層４５の上に一様に付着形成
される。次いで、ホトレジストを形成し、露光し、現像
し、且つ第二導電層４８をエッチングするためのマスク
として使用する。第二導電層４８はホトレジストによっ
て被覆されていない全ての部分を除去するために異方性
エッチングが行なわれる。アルミニウムの塩素エッチン
グを使用する現在好適な実施例における層４８の異方性
エッチングは、チタン又は窒化チタンから構成されるバ
リア物質４５もエッチングする。従って、アルミニウム
４５をオーバーエッチするとチタン層をもエッチングし
それを基板から除去する。この異方性エッチング期間中
に、拡大した直径部分５２を有するタングステン物質４
６はバリア金属４６がエッチングされることを保護す
る。勿論、ホトレジストによって保護されている導電層
４８によって被覆されているバリア層４５の部分はエッ
チングされない。従って、残存するバリア層４５が層４
８の下側に残存され、導電層３２から他の集積回路要素
への電気的相互接続において形成されたアルミニウムチ
タンタングステンのサンドイッチ層を提供する。
【００３９】図１６及び１７はお椀形状側壁部分４０に
対する種々の形状の利点及び性質を示している。これら
２つの図面に示されるように、コンタクト開口４４は真
直な壁部分４４において第一断面直径ｃを有しており且
つ上部部分において第二のより大きな断面直径ｄを有し
ている。尚、本明細書において「直径」という用語は、
厳密には、開口４４は円形状ではなく楕円形状を有する
場合であっても、開口の横方向寸法を意味するものとし
て広い意味において使用されている。ホトマスクにおい
ては、開口とは、矩形、正方形、５つ又は６つの側部を
有する図又はその他の形状とすることが可能であるが、
これらは、通常、絶縁層内に形成された場合に大略円形
状又は楕円形状のコンタクト開口となる。相互接続層３
２とのコンタクトの断面直径ｃは、可及的に幅狭であり
且つ集積回路に対して選択された設計基準にしたがって
良好な電気的接続を与えるものに選択されている。拡大
された頭部は下側の部分と比較しδだけ増加された部分
を有している。従って、コンタクト孔４４は全ての側に
おいて寸法δだけ拡大されており、従って全体的な直径
ｄは直径ｃ＋２δに等しい。この差δはプラグの拡大部
分５２が異方性エッチング期間中に真直な壁部分４２内
のバリア物質４５を適切に保護することを確保するのに
充分なように選択される。
【００４０】図１７は真直なお椀形状部分４０を仮定し
た直径ｄを選択した場合を示している。コンタクト３２
の底部に対してバリア層４５のエッチングを防止するた
めに必要とされるプラグ４７の直径の増加分はδ＝Ｔ／
ｓｉｎθの式によって与えられ、尚θはお椀形状部分４
０の直線的勾配の角度である。例えば、０．３５ミクロ
ンのコンタクト開口ｃ、６００Åのバリア層４５、角度
θが４５°である場合には、頂部におけるコンタクト直
径ｄは好適には０．５２ミクロンである。勿論、厚さが
より大きいか又はより小さいか、又は角度θが異なる場
合には、この寸法は幾分異なるものとなる。例えば、角
度θが例えば６０°などのより高いものである場合には
最小δに対する条件は幾分小さいものとなる。勿論、爾
後のステップ期間中にコンタクト開口４４内においてバ
リア金属４５が過剰にエッチングされることがないこと
を確保するためにδは最小の許容寸法よりも幾分大き目
とすることが可能である。
【００４１】コンフォーマル導電性物質４６をオーバー
エッチすると、拡大頭部部分５２の直径ｄは減少する。
何故ならば、それは開口４０のお椀形状部分の下に向か
って次第に引っ込んでいるからである。δを選択する場
合に、プラグ自身のエッチバックによってプラグが凹設
することを可能とすることが望ましい。その場合に、直
線的なお椀形状が使用される場合には、物質４６の頭部
５２の拡大直径がわずかに減少する。勾配４０又は比較
的シャープな曲がりをもった湾曲お椀形状部分４０はオ
ーバーエッチによるプラグの引っ込みによって影響を受
けることは少なく、従って真直な側壁部分４２を形成す
るために使用されるコンタクト開口３８を介してマスク
３８を所定位置に位置させたエッチング期間中にこのよ
うなお椀形状をした側壁部分を形成することの容易性に
依存して、これらの特徴をもったお椀形状とすることが
望ましい。
【００４２】お椀形状の側壁部分４０が図１６に示した
如く湾曲した側壁である場合には、バリア物質４５の厚
さＴに等しいδとすることが可能である。全ての側にお
いて少なくともバリア層４５の厚さに等しい拡大部分５
２をもったプラグは、爾後の異方性エッチングステップ
期間中にバリア層４５の直線的な壁部分を適切に保護す
る。通常、厚さＴは１００Å乃至２０００Åの範囲内の
厚さであるが、拡大直径部分ｄが可及的に小さなもので
あることを維持するために本発明の原理に基づいてより
薄い層とすることが望ましい。従って、厚さＴが３００
Åであると仮定すると、直径ｄは通常直径ｃよりも６０
０Å大きい。６００Åの拡大直径はコンタクト孔４４全
体を取囲み且つプラグの上部を形成する約３００Åの拡
大部分５２を与える。湾曲端４２の曲線の形状及び勾配
に依存して、拡大直径部分ｄはバリア物質４５の厚さＤ
の２倍よりも幾分大きいか又は幾分小さいものとするこ
とが可能である。理解されるように、薄いバリア層４５
の場合には、拡大直径部分ｄは可及的に直径ｃに近いも
のに維持され且つ爾後の異方性エッチングに対してバリ
ア４５に対する適切な保護を与える。バリア層４５の厚
さは当業者にとって理解されるように導電層３２に対す
る良好な電気的接続を与えるために種々の設計基準にし
たがって選択することが可能である。
【００４３】従って、前述したようにコンタクト開口４
４の上部において拡大頭部部分５２を画定するために等
方性ドライエッチを使用した場合には、バリア層４５に
関するエッチングを防止するために必要とされるコンタ
クト寸法の増加は減少される。この場合には、最小δは
ほぼバリア層４５との厚さに等しく且つ前のステップ期
間中の物質４６のオーバーエッチに基づくプラグの引っ
込みによって影響を受けることはない。図１６に示した
湾曲した側壁４０をもったプラグ４７の僅かなオーバー
エッチはプラグの直径を減少させることはない。
【００４４】理解されるように、絶縁層３４の上部にお
けるコンタクト寸法は、コンタクトプラグの全長にわた
り真直な側壁部分である場合のものよりも幾分大き目で
ある。然しながら、２δの直径における増加はタングス
テンプラグの上側に存在するアルミニウム層４８に対す
るエンクロジャ（包囲）基準によって必要とされるもの
よりも著しく小さい。従って、アルミニウム層４８はコ
ンタクトプラグの全ての部分に対するエンクロジャ即ち
包囲を確保することの懸念なしにその全長にわたって極
めて幅狭であり且つ一様な幅とさせることが可能であ
る。アルミニウム層４８はプラグ４７を形成したものと
異なるマスクでエッチングされるので、コンタクトプラ
グの完全なるエンクロジャ（包囲）及び被覆が存在する
ことを確保するために１つのマスクと次のマスクとの整
合公差に等しい拡大部分ｅを必要とする。一方、本発明
は、コンタクト開口の２つの部分の自己整合を与えてい
る。両方の開口に対して単一のマスキングステップを使
用しているので、コンタクト開口の拡大部分は幅狭の開
口と自己整合されている。両方のエッチングが単一のマ
スク開口３８を介して行なわれ、且つ公差はコンタクト
開口４４を形成する場合に実施される等方性及び異方性
の種々のエッチングプロセスによって許容される最小と
ものとすることが可能である。このプラグ４７の相互接
続層に対する自己整合プロセスは、タングステンプラグ
上にアルミニウムコンタクトを設ける従来のエンクロジ
ャ（包囲）基準によって許容されるものよりも一層高密
度のコンタクトプラグを相互接続層４８内に設けること
を可能とする。
【００４５】従って、プラグ４６を単に部分的にのみ被
覆する相互接続層４８を使用することが可能であり、且
つオーミック接続のために適切な表面積が接触状態にあ
る限り、回路の良好な電気的動作を与えるためにオーバ
ーラップさせるだけで充分である。
【００４６】理解されるように、側壁部分４２は全ての
実施例において絶対的に垂直なものである必要はない。
別の実施例においては、真直な側壁部分４２も僅かに減
少した直径に向かって僅かに内側にテーパが付けられて
いる。僅かな内側へのテーパをもった真直な側壁部分４
２を形成することは、本発明原理に基づいてコンタクト
開口４４を形成するために許容可能なものである。今日
の技術において、真直な側壁部分４２を僅かにテーパを
付けることを許容するエッチング技術が存在しており、
真直な側壁部分４２を形成するためにそれらの技術を使
用することが可能である。本発明の原理によれば、コン
タクト開口４４は互いに異なった勾配を有する少なくと
も２つの部分を有している。第一部分４０は選択した勾
配を有しており且つ第二の勾配部分４２は第二の著しく
急峻な勾配を有している。第一部分４０の勾配は所望に
より僅かに湾曲したものとさせることが可能であり、ほ
ぼ水平方向の勾配で終端する。一方、その部分全体にわ
たり一様な真直な勾配とすることが可能であるが、部分
４２よりも急峻なものではない。導電性物質４６がコン
タクト開口４４を充填する場合に、勾配における変化が
プラグの拡大した頭部部分５２を与え、それはエッチス
トップとして作用して導電層３２及びバリア層４５のエ
ッチングを防止する。
【００４７】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 相互接続層によって被覆されておらずバリア
金属の侵食の危険性を示したコンタクト開口の概略断面
図。
【図２】 コンタクト開口の上に形成した相互接続層を
示した概略平面図。
【図３】 図２の線３−３に沿ってとった従来装置の概
略断面図。
【図４】 本発明の一実施例に基づいてコンタクト開口
を形成する一段階における状態を示した概略断面図。
【図５】 本発明の一実施例に基づいてコンタクト開口
を形成する一段階における状態を示した概略断面図。
【図６】 本発明の一実施例に基づいてコンタクト開口
を形成する一段階における状態を示した概略断面図。
【図７】 本発明の一実施例に基づいてコンタクト開口
を形成する一段階における状態を示した概略断面図。
【図８】 本発明の一実施例に基づいてコンタクト開口
を形成する一段階における状態を示した概略断面図。
【図９】 本発明の一実施例に基づいてコンタクト開口
を形成する一段階における状態を示した概略断面図。
【図１０】 本発明の一実施例に基づいてコンタクト開
口を形成する一段階における状態を示した概略断面図。
【図１１】 本発明の一実施例に基づいてコンタクト開
口を形成する一段階における状態を示した概略断面図。
【図１２】 本発明の一実施例に基づいてコンタクト開
口を形成する一段階における状態を示した概略断面図。
【図１３】 本発明の一実施例に基づいてコンタクト開
口を形成する一段階における状態を示した概略断面図。
【図１４】 本発明の一実施例に基づいてコンタクト開
口を形成する一段階における状態を示した概略断面図。
【図１５】 本発明の一実施例に基づいてコンタクト開
口を形成する一段階における状態を示した概略断面図。
【図１６】 湾曲したお椀形状の側壁部分を有する別の
実施例を示した概略断面図。
【図１７】 お椀形状側壁部分を有するコンタクト開口
を形成する場合の重要なパラメータを示した説明図。
【符号の説明】
３２ 導電層 ３４ 絶縁層 ３８ 開口 ４０ お椀形状部分 ４２ 真直な側壁部分 ４４ コンタクト開口 ４５ バリア層 ４６ コンフォーマル導電性物質 ４７ 導電性プラグ ４８ 相互接続層 ５２ 拡大頭部部分

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】 集積回路装置における電気的接続構成体
    において、 導電層、 前記導電層の上側に設けられており上表面を具備する絶
    縁層、 前記絶縁層を貫通しており前記導電性の１領域を露出さ
    せる開口であって、大略真直な側壁部分と上部領域にお
    いてお椀形状とした側壁部分とを具備する開口、 前記露出された導電性領域、真直な側壁部分及びお椀形
    状の側壁部分のうちの少なくとも一部を被覆して設けら
    れた薄いバリア金属層、 前記薄いバリア金属層の上側に設けられており且つ前記
    開口を充填しており前記絶縁層の上表面とほぼ同一面状
    の上表面を具備するコンフォーマル導電性物質からなる
    層、 前記コンフォーマル導電性物質からなる少なくとも一部
    の上側に設けられた第二導電性物質からなる層、を有す
    ることを特徴とする構成体。
  2. 【請求項２】 請求項１において、前記お椀形状の側壁
    部分が前記絶縁層の上表面から前記真直な側壁部分の上
    部領域へ湾曲して内側に延在していることを特徴とする
    構成体。
  3. 【請求項３】 請求項１において、前記お椀形状の側壁
    部分が大略直線状であることを特徴とする構成体。
  4. 【請求項４】 請求項１において、更に、前記第一導電
    性物質の層と前記第二導電性物質の層との間に薄いキャ
    ップ層が配置されていることを特徴とする構成体。
  5. 【請求項５】 請求項１において、前記薄いバリア金属
    層がチタン、又は窒化チタン、又は窒化チタンの上にチ
    タンを設けた二重膜であることを特徴とする構成体。
  6. 【請求項６】 請求項１において、前記導電層が集積回
    路要素であることを特徴とする構成体。
  7. 【請求項７】 請求項１において、前記導電層が他の集
    積回路要素への相互接続層であることを特徴とする構成
    体。
  8. 【請求項８】 請求項１において、真直な側壁部分が１
    ミクロンの横方向寸法に対して、前記絶縁層の厚さが１
    乃至４ミクロンの範囲内であることを特徴とする構成
    体。
  9. 【請求項９】 請求項１において、前記第一導電性物質
    がタングステンであることを特徴とする構成体。
  10. 【請求項１０】 集積回路装置における電気的接続構成
    体において、 導電層、 前記導電層の上側に設けられており上表面を具備する絶
    縁層、 前記絶縁層を貫通しており且つ前記導電層の１領域を露
    出させている開口であって、前記導電層において第一直
    径を具備すると共に前記絶縁層の上表面に隣接した上部
    部分においてより大きな第二直径を具備している開口、 前記開口内の絶縁層の側壁及び前記開口内に露出された
    前記導電層領域を被覆して設けられた薄いバリア層、 前記バリア層の上側に設けられたコンフォーマル導電性
    物質からなる層であって、前記コンフォーマル導電性物
    質が前記絶縁層における開口を充填してその中にプラグ
    を形成しており、前記プラグが前記導電層に隣接して第
    一直径を具備すると共に前記絶縁層の上表面に隣接して
    拡大された第二直径を具備しており、下側の直径部分と
    上側の直径部分との間の差は前記プラグの上部部分がマ
    スクとして作用して爾後の異方性エッチング期間中にコ
    ンタクト開口の底部部分に隣接したバリア層のエッチン
    グを防止することを確保すべく選択されており、前記コ
    ンフォーマル導電性物質が前記バリア層に対してエッチ
    ストップとして作用するものであるコンフォーマル導電
    性物質からなる層、 前記コンフォーマル導電性物質に対して形成したプラグ
    の少なくとも一部の上側に設けられた第二導電性物質か
    らなる層、を有することを特徴とする構成体。
  11. 【請求項１１】 集積回路装置における電気的接続構成
    体において、 導電層、 前記導電層の上側に設けられており上表面を具備する絶
    縁層、 前記絶縁層を貫通して設けられており前記導電層の１領
    域を露出させる開口であって、２つの異なる傾斜をもっ
    た側壁を具備しており、即ち第一傾斜をもった上部側壁
    部分と第二傾斜をもった下部側壁部分とを具備しており
    且つ前記第二傾斜は前記第一傾斜よりもより急峻である
    コンタクト開口、 前記第二傾斜部分及び前記コンタクト開口を介して露出
    された導電層の少なくとも一部を被覆するバリア層、 前記バリア層の上側に設けられており且つほぼ前記絶縁
    層の上表面まで前記開口を充填するコンフォーマル導電
    性物質からなる層、 前記コンフォーマル導電性物質の一部のみの上に設けら
    れた第二導電性物質の層であって、前記コンフォーマル
    導電性物質の一部を前記第二導電性物質によって被覆さ
    れないままとする第二導電性物質からなる層、を有する
    ことを特徴とする構成体。
  12. 【請求項１２】 請求項１１において、前記第一傾斜部
    分が角度θをもった直線的な傾斜を有しており、且つ第
    二側壁部分が前記第一傾斜部分よりも傾斜がより垂直的
    である直線的な表面を有することを特徴とする構成体。
  13. 【請求項１３】 請求項１１において、前記下部側壁部
    分の傾斜がほぼ垂直であることを特徴とする構成体。
  14. 【請求項１４】 請求項１１において、前記上部側壁部
    分の傾斜が湾曲した傾斜であって、それは湾曲した部分
    全体にわたって次第に傾斜が変化するものであることを
    特徴とする構成体。
  15. 【請求項１５】 集積回路装置において電気的接続部を
    形成する方法において、 導電層を形成し、 前記導電層の上側に絶縁層を形成し、 前記絶縁層を貫通して側壁をもった開口をエッチング形
    成し且つ前記導電層の１領域を露出させ、 前記開口の上部領域にお椀形状の側壁部分を形成し、 真直な側壁部分、お椀形状の側壁部分及び露出させた導
    電層領域の上側にバリア物質からなる薄い層を付着形成
    し、 前記開口を充填するのに充分な厚さに前記バリア物質の
    薄い層の上側に前記絶縁層の上表面とほぼ同一面状の上
    表面を有するコンフォーマル導電性物質を付着形成し、 前記絶縁層の上に第二導電物質を付着形成し、 前記絶縁層の選択した領域の上側に存在する前記第二導
    電性物質を異方性エッチングし、一方前記開口内のバリ
    ア物質の薄い層を前記開口のお椀形状の側壁部分の上の
    バリア物質の薄い層の上側に存在するコンフォーマル導
    電性物質の一部によってエッチングから保護している、
    上記各ステップを有することを特徴とする方法。
  16. 【請求項１６】 請求項１５において、前記絶縁層を貫
    通して開口をエッチング形成し且つ前記お椀形状の側壁
    部分を形成する場合に、 前記絶縁層の上側にマスクを形成し、 前記マスクを貫通して開口を形成し且つ前記絶縁層の１
    領域を露出させ、 前記マスク開口を介して前記絶縁層を等方性エッチング
    して前記お椀形状の側壁部分を形成し、 前記等方性エッチングを終了させ、 前記絶縁層を異方性エッチングして前記等方性エッチン
    グに使用したのと同一のマスク開口を使用して前記開口
    の真直な側壁部分を形成する、ことを特徴とする方法。
  17. 【請求項１７】 請求項１６において、ほぼ直線的なお
    椀形状の側壁部分を形成するためにウエット等方性エッ
    チングプロセスを使用することを特徴とする方法。
  18. 【請求項１８】 請求項１６において、湾曲したお椀形
    状の側壁部分を形成するためにドライ等方性エッチング
    プロセスを使用することを特徴とする方法。
  19. 【請求項１９】 請求項１６において、前記絶縁層上表
    面におけるお椀形状の側壁部分の直径が前記マスク開口
    の直径よりも大きいことを特徴とする方法。
  20. 【請求項２０】 請求項１５において、前記第二導電性
    物質を付着形成するステップの前に、前記絶縁層の上側
    に存在する前記バリア金属の薄い層が露出されるまで前
    記コンフォーマル導電性物質をエッチングすることを特
    徴とする方法。
  21. 【請求項２１】 請求項１５において、前記第二導電性
    物質の付着形成ステップの前に、前記絶縁層が露出され
    るまで前記絶縁層の上側に存在するバリア金属の薄い層
    をエッチングすることを特徴とする方法。
  22. 【請求項２２】 請求項１５において、前記絶縁層の上
    側に存在する第二導電性物質を付着形成するステップの
    前に、更に、前記第一導電性物質と第二導電性物質との
    間に良好な界面化学を与えるために前記コンフォーマル
    導電性物質の上側に薄いキャップ層を付着形成すること
    を特徴とする方法。
  23. 【請求項２３】 請求項１５において、前記薄いバリア
    金属がチタン又は窒化チタン又は窒化チタン二重膜であ
    ることを特徴とする方法。
  24. 【請求項２４】 請求項１５において、前記導電性物質
    が集積回路要素であることを特徴とする方法。
  25. 【請求項２５】 請求項１５において、前記導電層が他
    の集積回路要素への相互接続層であることを特徴とする
    方法。
  26. 【請求項２６】 請求項１５において、側壁の横方向寸
    法が１ミクロンであるのに対して、前記絶縁層の厚さが
    １乃至４ミクロンの範囲内であることを特徴とする方
    法。
  27. 【請求項２７】 請求項１５において、前記コンフォー
    マル導電性物質がタングステンであることを特徴とする
    方法。
  28. 【請求項２８】 請求項１５において、更に、前記コン
    フォーマル導電性物質の上側に存在する第二導電性物質
    の一部をエッチングして前記コンフォーマル導電性物質
    を露出させ、従って前記コンフォーマル導電性物質は前
    記第二導電性物質のエッチングに対してエッチストップ
    として作用し且つ前記導電性物質は前記コンフォーマル
    導電性物質の全てを被覆するのに充分に幅広である必要
    がないことを特徴とする方法。
JP33722295A 1994-12-29 1995-12-25 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法 Expired - Lifetime JP4113263B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US36618094A 1994-12-29 1994-12-29
US366180 1994-12-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007061878A Division JP4970989B2 (ja) 1994-12-29 2007-03-12 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法

Publications (2)

Publication Number Publication Date
JPH08236476A true JPH08236476A (ja) 1996-09-13
JP4113263B2 JP4113263B2 (ja) 2008-07-09

Family

ID=23441974

Family Applications (2)

Application Number Title Priority Date Filing Date
JP33722295A Expired - Lifetime JP4113263B2 (ja) 1994-12-29 1995-12-25 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法
JP2007061878A Expired - Lifetime JP4970989B2 (ja) 1994-12-29 2007-03-12 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2007061878A Expired - Lifetime JP4970989B2 (ja) 1994-12-29 2007-03-12 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法

Country Status (4)

Country Link
US (3) US5872053A (ja)
EP (1) EP0720227B1 (ja)
JP (2) JP4113263B2 (ja)
DE (1) DE69533823D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040627A (en) * 1997-04-17 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing semiconductor device
JP2007519222A (ja) * 2003-07-11 2007-07-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイスを製造する方法およびその方法で使用するための装置
US8212300B2 (en) 2007-02-21 2012-07-03 Fujitsu Semiconductor Limited Semiconductor device

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0720227B1 (en) * 1994-12-29 2004-12-01 STMicroelectronics, Inc. Electrical connection structure on an integrated circuit device comprising a plug with an enlarged head
US5658829A (en) * 1995-02-21 1997-08-19 Micron Technology, Inc. Semiconductor processing method of forming an electrically conductive contact plug
US5872952A (en) * 1995-04-17 1999-02-16 Synopsys, Inc. Integrated circuit power net analysis through simulation
US5994220A (en) * 1996-02-02 1999-11-30 Micron Technology, Inc. Method for forming a semiconductor connection with a top surface having an enlarged recess
US5783282A (en) 1996-10-07 1998-07-21 Micron Technology, Inc. Resputtering to achieve better step coverage of contact holes
FR2754391B1 (fr) * 1996-10-08 1999-04-16 Sgs Thomson Microelectronics Structure de contact a facteur de forme eleve pour circuits integres
JP3667493B2 (ja) * 1997-05-06 2005-07-06 ヤマハ株式会社 半導体装置の製造方法
WO1999000840A1 (en) * 1997-06-26 1999-01-07 Advanced Micro Devices, Inc. Interconnect spacer structures
US5989623A (en) * 1997-08-19 1999-11-23 Applied Materials, Inc. Dual damascene metallization
TW365700B (en) * 1997-10-17 1999-08-01 Taiwan Semiconductor Mfg Co Ltd Method of manufacture of plugs
KR100275728B1 (ko) * 1998-02-24 2001-01-15 윤종용 반도체장치의 장벽 금속막의 제조방법 및 이를 이용한 반도체장치의 금속배선막의 제조방법
US6660650B1 (en) * 1998-12-18 2003-12-09 Texas Instruments Incorporated Selective aluminum plug formation and etchback process
JP2000294640A (ja) * 1999-04-09 2000-10-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
US6633083B2 (en) * 2000-02-28 2003-10-14 Advanced Micro Devices Inc. Barrier layer integrity test
JP2002009149A (ja) * 2000-06-20 2002-01-11 Toshiba Corp 半導体装置およびその製造方法
KR100382738B1 (ko) * 2001-04-09 2003-05-09 삼성전자주식회사 반도체 소자의 메탈 컨택 형성 방법
JP2003023070A (ja) * 2001-07-05 2003-01-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6583055B1 (en) * 2002-01-25 2003-06-24 Powerchip Semiconductor Corp. Method of forming stepped contact trench for semiconductor devices
US7238650B2 (en) * 2002-06-27 2007-07-03 The Lubrizol Corporation Low-chlorine, polyolefin-substituted, with amine reacted, alpha-beta unsaturated carboxylic compounds
US7005388B1 (en) * 2003-12-04 2006-02-28 National Semiconductor Corporation Method of forming through-the-wafer metal interconnect structures
KR100599050B1 (ko) * 2004-04-02 2006-07-12 삼성전자주식회사 반도체 장치 및 그 제조 방법
US7456097B1 (en) * 2004-11-30 2008-11-25 National Semiconductor Corporation System and method for faceting via top corners to improve metal fill
JP4965443B2 (ja) 2005-06-30 2012-07-04 スパンション エルエルシー 半導体装置の製造方法
US8264086B2 (en) * 2005-12-05 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Via structure with improved reliability
US7709367B2 (en) * 2006-06-30 2010-05-04 Hynix Semiconductor Inc. Method for fabricating storage node contact in semiconductor device
US7816216B2 (en) * 2007-07-09 2010-10-19 Micron Technology, Inc. Semiconductor device comprising transistor structures and methods for forming same
JP2010232408A (ja) * 2009-03-27 2010-10-14 Elpida Memory Inc 半導体装置及びその製造方法
JP2012209441A (ja) * 2011-03-30 2012-10-25 Oki Electric Ind Co Ltd 高密度配線構造及びその製造方法
US9536826B1 (en) 2015-06-15 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (finFET) device structure with interconnect structure
US10332790B2 (en) 2015-06-15 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with interconnect structure
CN114725014B (zh) * 2022-04-12 2023-05-05 业成科技（成都）有限公司 导电结构及其制造方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4242698A (en) * 1977-11-02 1980-12-30 Texas Instruments Incorporated Maximum density interconnections for large scale integrated circuits
US4495220A (en) * 1983-10-07 1985-01-22 Trw Inc. Polyimide inter-metal dielectric process
FR2563048B1 (fr) 1984-04-13 1986-05-30 Efcis Procede de realisation de contacts d'aluminium a travers une couche isolante epaisse dans un circuit integre
JPS63107141A (ja) * 1986-10-24 1988-05-12 Fujitsu Ltd 半導体装置の製造方法
US4994410A (en) * 1988-04-04 1991-02-19 Motorola, Inc. Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process
JPH0234957A (ja) * 1988-07-25 1990-02-05 Matsushita Electron Corp 半導体装置の製造方法
JPH0239469A (ja) * 1988-07-28 1990-02-08 Nec Corp 半導体装置
JP2779186B2 (ja) * 1988-11-22 1998-07-23 株式会社日立製作所 半導体装置の製造方法
JPH0727879B2 (ja) * 1989-03-14 1995-03-29 株式会社東芝 半導体装置の製造方法
US5254872A (en) * 1989-03-14 1993-10-19 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2585140B2 (ja) * 1989-11-14 1997-02-26 三菱電機株式会社 半導体装置の配線接触構造
US5070391A (en) * 1989-11-30 1991-12-03 Sgs-Thomson Microelectronics, Inc. Semiconductor contact via structure and method
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
JPH04298030A (ja) * 1991-03-27 1992-10-21 Sony Corp メタルプラグの形成方法
US5270254A (en) * 1991-03-27 1993-12-14 Sgs-Thomson Microelectronics, Inc. Integrated circuit metallization with zero contact enclosure requirements and method of making the same
US5235205A (en) * 1991-04-23 1993-08-10 Harris Corporation Laser trimmed integrated circuit
US5124780A (en) * 1991-06-10 1992-06-23 Micron Technology, Inc. Conductive contact plug and a method of forming a conductive contact plug in an integrated circuit using laser planarization
JPH0555164A (ja) * 1991-08-29 1993-03-05 Nec Corp 半導体装置の製造方法
US5180689A (en) * 1991-09-10 1993-01-19 Taiwan Semiconductor Manufacturing Company Tapered opening sidewall with multi-step etching process
KR950012918B1 (ko) * 1991-10-21 1995-10-23 현대전자산업주식회사 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법
JPH05129452A (ja) * 1991-11-07 1993-05-25 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5510294A (en) 1991-12-31 1996-04-23 Sgs-Thomson Microelectronics, Inc. Method of forming vias for multilevel metallization
US5240880A (en) * 1992-05-05 1993-08-31 Zilog, Inc. Ti/TiN/Ti contact metallization
JPH0621055A (ja) * 1992-07-06 1994-01-28 Seiko Epson Corp 半導体装置及びその製造方法
JPH06125011A (ja) * 1992-10-09 1994-05-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5783471A (en) * 1992-10-30 1998-07-21 Catalyst Semiconductor, Inc. Structure and method for improved memory arrays and improved electrical contacts in semiconductor devices
JPH06216062A (ja) * 1992-11-26 1994-08-05 Sony Corp 半導体装置の製造方法
KR960001176B1 (ko) * 1992-12-02 1996-01-19 현대전자산업주식회사 반도체 접속장치 및 그 제조방법
JP3029749B2 (ja) * 1992-12-28 2000-04-04 三菱電機株式会社 半導体装置およびその製造方法
JP2776457B2 (ja) * 1992-12-29 1998-07-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体デバイスのクラックストップ形成方法及び半導体デバイス
JPH06204173A (ja) * 1993-01-08 1994-07-22 Nec Corp 半導体装置の製造方法
JPH06326055A (ja) * 1993-05-17 1994-11-25 Fujitsu Ltd 半導体装置の製造方法
US5502006A (en) * 1993-11-02 1996-03-26 Nippon Steel Corporation Method for forming electrical contacts in a semiconductor device
US5510924A (en) * 1994-01-13 1996-04-23 Olympus Optical Co., Ltd. Voice information transfer system capable of easily performing voice information transfer using optical signal
US5364817A (en) * 1994-05-05 1994-11-15 United Microelectronics Corporation Tungsten-plug process
US5430328A (en) * 1994-05-31 1995-07-04 United Microelectronics Corporation Process for self-align contact
US5453403A (en) * 1994-10-24 1995-09-26 Chartered Semiconductor Manufacturing Pte, Ltd. Method of beveled contact opening formation
EP0720227B1 (en) 1994-12-29 2004-12-01 STMicroelectronics, Inc. Electrical connection structure on an integrated circuit device comprising a plug with an enlarged head
US5580821A (en) * 1995-02-21 1996-12-03 Micron Technology, Inc. Semiconductor processing method of forming an electrically conductive contact plug

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040627A (en) * 1997-04-17 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing semiconductor device
JP2007519222A (ja) * 2003-07-11 2007-07-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイスを製造する方法およびその方法で使用するための装置
US8212300B2 (en) 2007-02-21 2012-07-03 Fujitsu Semiconductor Limited Semiconductor device
US8796043B2 (en) 2007-02-21 2014-08-05 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same
US9305996B2 (en) 2007-02-21 2016-04-05 Fujitsu Semiconductor Limited Semiconductor device

Also Published As

Publication number Publication date
US20050098899A1 (en) 2005-05-12
JP2007150367A (ja) 2007-06-14
EP0720227A3 (en) 1998-02-04
US7301238B2 (en) 2007-11-27
DE69533823D1 (de) 2005-01-05
US5872053A (en) 1999-02-16
EP0720227A2 (en) 1996-07-03
JP4970989B2 (ja) 2012-07-11
US6794757B1 (en) 2004-09-21
EP0720227B1 (en) 2004-12-01
JP4113263B2 (ja) 2008-07-09

Similar Documents

Publication Publication Date Title
JP4113263B2 (ja) 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法
JP3955644B2 (ja) 半導体接続構成体及び方法
US4960732A (en) Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US4884123A (en) Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US5364817A (en) Tungsten-plug process
US5227335A (en) Tungsten metallization
KR100215847B1 (ko) 반도체 장치의 금속 배선 및 그의 형성 방법
US6051880A (en) Base layer structure covering a hole of decreasing diameter in an insulation layer in a semiconductor device
JP3481965B2 (ja) 集積回路のサブミクロンコンタクトを形成する方法及び半導体装置の一部を構成する構成体
JP2720796B2 (ja) 半導体装置の製造方法
US6064119A (en) Wiring structure and formation method thereof for semiconductor device
US5571752A (en) Method of forming a planar contact with a void
JPH04307934A (ja) タングステンプラグの形成方法
JPH0645465A (ja) 集積回路においてコンタクト構成体を製造する方法
JP2000243836A (ja) 半導体素子の配線形成方法
JP3534589B2 (ja) 多層配線装置及びその製造方法
JP3183341B2 (ja) 半導体装置の製造方法
JP3552526B2 (ja) 半導体装置の導電体の製造方法
KR100357181B1 (ko) 반도체 소자의 금속 배선 및 그의 형성 방법
JP2779186B2 (ja) 半導体装置の製造方法
KR100591717B1 (ko) 반도체 장치의 금속층 형성 방법
JPH0831940A (ja) 半導体装置およびその製造方法
KR100464267B1 (ko) 반도체 소자의 구리 배선 형성 방법
JP2001284353A (ja) 半導体装置の製造方法
US20040166657A1 (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061212

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070719

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071217

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080411

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term