JP4970989B2 - 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法 - Google Patents
包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法 Download PDFInfo
- Publication number
- JP4970989B2 JP4970989B2 JP2007061878A JP2007061878A JP4970989B2 JP 4970989 B2 JP4970989 B2 JP 4970989B2 JP 2007061878 A JP2007061878 A JP 2007061878A JP 2007061878 A JP2007061878 A JP 2007061878A JP 4970989 B2 JP4970989 B2 JP 4970989B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive
- opening
- conductive layer
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/97—Specified etch stop material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Description
34 絶縁層
38 開口
40 お椀形状部分
42 真直な側壁部分
44 コンタクト開口
45 バリア層
46 コンフォーマル導電性物質
47 導電性プラグ
48 相互接続層
52 拡大頭部部分
Claims (36)
- 集積回路装置における電気的接続構成体において、
第1導電層、
該第1導電層の上側に存在しており上部表面を持っている絶縁層、
該絶縁層を貫通しており該第1導電層の一領域を露出させている開口であって、該第1導電層から上方へ延在しているほぼ真っ直ぐな下部側壁部分と該下部側壁部分から該絶縁層の該上部表面へ上方へ且つ外側へ延在しているお椀型上部側壁部分とをもっており、該下側側壁部分と該上側側壁部分とが互いに自己整合しており従って互いに対称的であることが確保されている開口、
該第1導電層、該下部側壁部分、及び該絶縁層の該上部表面に隣接した露出領域を除く該上部側壁部分を被覆している薄いバリア金属層、
該バリア金属層の上側に存在しており且つ該開口内に位置されている第2導電層であって、該絶縁層の上部表面とほぼ同一面状の上部表面を持っており且つ該薄いバリア金属層に関して選択的にエッチング可能な物質からなる第2導電層、
該第2導電層の少なくとも一部の上側に存在しており該第2導電層に関して選択的にエッチング可能な物質からなる第3導電層、
を有しており、該露出領域においては、該バリア金属層が該第2導電層の縁から該露出領域の下端へ垂直下方向へ延在する端面を形成しており且つ該第2導電層の該上部表面を画定している拡大部分が全周において少なくとも該バリア金属層の厚さに等しいことを特徴とする電気的接続構成体。 - 請求項1において、該上部側壁部分は、該下部側壁部分から該絶縁層の該上部表面へ湾曲していることを特徴とする電気的接続構成体。
- 請求項1において、該上部側壁部分がほぼ真っ直ぐであることを特徴とする電気的接続構成体。
- 請求項1において、更に、
該第2導電層と該第3導電層との間に両者間のより良い界面化学的特性のために配置させた薄いキャップ層、
を有していることを特徴とする電気的接続構成体。 - 請求項1において、該バリア金属層が、該第3導電層の物質が選択したエッチャントによってエッチング可能なレートと実質的に同様なレートで該選択したエッチャントによってエッチング可能な物質からなり、且つ該第2導電層の物質は、該バリア金属層又は該第3導電層のいずれかが該選択したエッチャントによってエッチング可能なレートと実質的に同様なレートで該選択したエッチャントによってエッチング可能なものではないことを特徴とする電気的接続構成体。
- 請求項5において、該バリア金属層が、チタン、窒化チタン、又は窒化チタン上にチタンを具備する二重層からなり、該第2導電層がタングステンからなり、且つ該第3導電層がアルミニウムからなることを特徴とする電気的接続構成体。
- 請求項1において、該第1導電層が他の集積回路要素への相互接続層であることを特徴とする電気的接続構成体。
- 請求項1において、該第1導電層が他の複数の集積回路要素への相互接続層であることを特徴とする電気的接続構成体。
- 請求項1において、該バリア金属層が該下部側壁部分を被覆する第1側部を包含しており、且つ該開口が、該第2導電層の最も上側の表面が該バリア金属層の該第1側部の完全に上側に存在するように、該第2導電層の最も上側の表面における対応する横断面積よりも小さい該下部側壁部分における横断面積を有していることを特徴とする電気的接続構成体。
- 請求項1において、該第3導電層が、該バリア金属層の少なくも一部が露出されるように該第3導電層に隣接する該開口の直径よりも小さい横幅を有していることを特徴とする電気的接続構成体。
- 集積回路装置用の電気的接続構成体において、
第1導電層、
該第1導電層の上側に存在しており、上部表面と、該第1導電層の一領域を露出する開口とを持っている絶縁層であって、該開口は該絶縁層の側壁によって画定されており且つ該第1導電層に隣接した下部直径と該絶縁層の該上部表面に隣接したその上部部分におけるより大きな上部直径とを持っており、該下部及び上部直径部分は同一のマスクを使用して形成されており且つ互いに自己整合されて互いに整合された夫々の中心を持つことが確保されている絶縁層、
該絶縁層の該上部表面に隣接した露出領域を除く該開口内の該絶縁層の側壁と該開口内に露出されている該第1導電層領域とを被覆している薄いバリア層、
該バリア層の上側に存在しており且つ該絶縁層内の該開口を充填している導電性プラグであって、該第1導電層に隣接した下部直径と該絶縁層の上部表面に隣接したより大きな上部直径とを持っており、該プラグの該上部直径が該開口の該下部直径よりも大きく且つ該バリア層は該プラグの該上部部分が爾後の異方性エッチ期間中に該コンタクト開口の底部部分に隣接する該バリア層のエッチングを阻止するエッチストップであるように該プラグに関して選択的にエッチング可能な物質からなる導電性プラグ、
該プラグの少なくとも一部の上側に存在しており且つ該プラグに関して選択的にエッチング可能な物質からなる第2導電層、
を有しており、該露出領域においては、該バリア層が該第2導電層の縁から該露出領域の下端へ垂直下方向へ延在する端面を形成しており且つ該第導電性プラグの該上部直径を画定している拡大部分が全周において少なくとも該バリア層の厚さに等しいことを特徴とする電気的接続構成体。 - 請求項11において、該絶縁層側壁が、該第1導電層から上方へ延在する下部部分と、該下部部分から該絶縁層の該上部表面へ湾曲した態様で外側且つ上方へ延在する上部部分とを包含していることを特徴とする電気的接続構成体。
- 請求項11において、該バリア層が、選択したエッチャントによって該第2導電層の物質がエッチング可能なレートと実質的に同様なレートで該選択したエッチャントによってエッチング可能な物質からなり、且つ該プラグの物質は該バリア層又は該第2導電層のいずれかが該選択したエッチャントによってエッチング可能なレートと実質的に同様なレートで該選択したエッチャントによってエッチング可能ではないことを特徴とする電気的接続構成体。
- 請求項13において、該バリア層がチタン、窒化チタン、又は窒化チタンの上にチタンを有する二重層からなり、該プラグがタングステンからなり、且つ該第2導電層がアルミニウムからなることを特徴とする電気的接続構成体。
- 請求項11において、該第2導電層が、該バリア層の少なくとも一部が露出されるように、該第2導電層に隣接した該開口の直径より小さな横幅を有していることを特徴とする電気的接続構成体。
- 集積回路装置用の電気的接続構成体において、
第1導電層、
該導電層の上側に存在しており、上部表面を持っている絶縁層、
該導電層の一領域を露出させる該絶縁層を貫通しているコンタクト開口であって、該開口は該絶縁層の上部及び下部側壁部分によって画定されており、該上部側壁部分は第1勾配を持っており且つ該下部側壁部分は該第1勾配よりも急峻な第2勾配を持っており、該下部側壁部分は両方の部分の形成のために同一の単一のマスクを使用することによって該上部側壁部分と自己整合しているコンタクト開口、
該開口を介して露出されている該第1導電層の該領域の上側に存在している底部を持っており、該開口の該下部側壁部分及び該絶縁層の該上部表面に隣接した露出領域を除く該上部側壁部分に隣接している側壁を包含しているバリア層、
該バリア層の底部の上側に存在している底部と、該バリア層側壁に直ぐ隣接している下部側壁と、該下部側壁から該絶縁層の上部表面へ該バリア層側壁にわたって延在している上部側壁とを持っている第2導電層であって、該第2導電層の上部表面は該下部側壁部分においての該開口の最大直径よりも大きな直径を持っており、該バリア層は該第2導電層が該バリア層に対するマスクとして作用することを可能とさせるために該第2導電層に関して選択的にエッチング可能な物質からなる第2導電層、
該第2導電層と接触し且つその上側に存在しており、該第2導電層に関して選択的にエッチング可能な物質からなる第3導電層、
を有しており、該露出領域においては、該バリア層が該第2導電層の縁から該露出領域の下端へ垂直下方向へ延在する端面を形成しており且つ該第2導電層の該上部表面を画定している拡大部分が全周において少なくとも該バリア層の厚さに等しいことを特徴とする電気的接続構成体。 - 請求項16において、該絶縁層の該下部及び上部側壁部分が真っ直ぐな表面であり、且つ該上部側壁部分が該下部側壁部分に対してθの角度で角度が付けられていることを特徴とする電気的接続構成体。
- 請求項16において、該下部側壁部分の第1勾配がほぼ垂直であることを特徴とする電気的接続構成体。
- 請求項16において、該絶縁層の該上部側壁部分が、該上部側壁部分全体にわたり次第に勾配が変化するような態様で湾曲していることを特徴とする電気的接続構成体。
- 集積回路装置における電気的接続構成体を形成する方法において、
導電層を形成し、
該導電層の上側に絶縁層を形成し、
該絶縁層を貫通し真っ直ぐな側壁部分を有する開口をエッチングし且つ該導電層の一領域を露出させ、
該開口の上部領域にお椀型側壁部分を形成し、
該真っ直ぐな側壁部分、該お椀型側壁部分、及び該露出されている導電層領域の上にバリア物質の薄い層を付着させ、
該開口を充填すると共に該バリア物質の薄い層の上にコンフォーマル導電性物質を付着させ、
該バリア物質の薄い層をエッチストップとして使用して、該開口内の該コンフォーマル導電性物質の上部表面が該絶縁層の上部表面とほぼ同一面状となるまで該コンフォーマル導電性物質をエッチングし、
該バリア物質の薄い層をマスク無しでエッチングして該絶縁層を露出させると共に該コンフォーマル導電性物質の縁から垂直下方向へ延在する該バリア物質の薄い層の端面を形成させ、
該絶縁層及び該コンフォーマル導電性物質の上に第2導電層を付着させ、
該開口内の該バリア物質の薄い層を該開口の該お椀型側壁部分上の該バリア物質の薄い層の上側に存在する該コンフォーマル導電性物質の一部によりエッチングから保護しながら該絶縁層の選択した領域の上側に存在する該第2導電性物質を異方性エッチングする、
上記各ステップを有しており、該コンフォーマル導電性物質の該上部表面を画定している拡大部分が全周において少なくとも該バリア物質の薄い層の厚さに等しい、ことを特徴とする方法。 - 請求項20において、該絶縁層を介して開口をエッチングする場合及び該お椀型側壁部分を形成する場合に、
該絶縁層の上側にマスクを形成し、
該マスクを貫通して開口を形成し且つ該絶縁層の一領域を露出させ、
該マスク開口を介して該絶縁層を等方性エッチングして該お椀型側壁部分を形成し、
該等方性エッチングを終了させ、
該等方性エッチングに使用したのと同一のマスク開口を使用して該絶縁層を異方性エッチングして該開口の該真っ直ぐな側壁部分を形成する、
ことを特徴とする方法。 - 請求項21において、ほぼ真っ直ぐなお椀型側壁部分を形成するためにウエット等方性エッチングプロセスを使用することを特徴とする方法。
- 請求項21において、湾曲したお椀型側壁部分を形成するためにドライ等方性エッチングプロセスを使用することを特徴とする方法。
- 請求項21において、該絶縁層の上部表面における該お椀型側壁部分の直径が該マスク開口の直径よりも大きいことを特徴とする方法。
- 請求項20において、該第2導電性物質を付着させるステップの前に、
該第1導電性物質と該第2導電性物質との間のより良い界面化学特性のために該コンフォーマル導電性物質の上側に薄いキャップ層を付着させる、ことを特徴とする方法。 - 請求項20において、該薄いバリア物質がチタン、又は窒化チタン、又は窒化チタン二重層であることを特徴とする方法。
- 請求項20において、該導電性物質が集積回路要素であることを特徴とする方法。
- 請求項20において、該導電性物質が他の集積回路要素への相互接続層であることを特徴とする方法。
- 請求項20において、該側壁の厚さが1ミクロンである場合に、該絶縁層の厚さが1乃至4ミクロンの範囲にあることを特徴とする方法。
- 請求項20において、該コンフォーマル導電性物質がタングステンであることを特徴とする方法。
- 請求項20において、更に、
該コンフォーマル導電性物質の上側に存在する該第2導電性物質の一部をエッチングして該コンフォーマル導電性物質を露出させ、その場合に該露出されたコンフォーマル導電性物質が該第2導電性物質のエッチングに対するエッチストップとして作用し且つ該第2導電性物質が該コンフォーマル導電性物質の全てを被覆するのに十分に広いものである必要がないことを特徴とする方法。 - 導電層を具備する半導体装置における電気的接続構成体を形成する方法において、
該導電層の上側に絶縁層を形成し、
側壁を具備しており且つ第1勾配を有する上部側壁部分と該第1勾配よりも急峻な第2勾配を有する下部側壁部分とを含む開口を該絶縁層を貫通して作成して該導電層の一領域を露出させ、
該上部及び下部側壁部分及び該露出されている導電層領域の上にバリア層を形成し、
該開口を充填すると共に該バリア層上に第1導電性物質を付着させ、
該バリア層をエッチストップとして使用して、該開口内の該第1導電性物質の上部表面が該絶縁層の上部表面とほぼ同一面状となるまで該第1導電性物質をエッチングし、
該バリア層をマスク無しでエッチングして該絶縁層を露出させると共に該第1導電性物質の縁から垂直下方向へ延在する該バリア層の端面を形成させ、
該第1導電性物質及び該絶縁層の上に第2導電性物質を形成し、
該開口内の該バリア層が該開口の該上部側壁部分上の該バリア層の上側に存在する該第1導電性物質の一部によりエッチングから保護されるように該充填されている第1導電性物質に関して該第2導電性物質を選択的にエッチングする、
上記各ステップを有しており、該第1導電性物質の該上部表面を画定している拡大部分が全周において少なくとも該バリア層の厚さに等しい、ことを特徴とする方法。 - 請求項32において、該開口を作成する場合に、
該開口の上部部分をウエット等方性エッチングしてお椀形状をした該上部側壁部分を作成し、
該開口を異方性エッチングして該下部側壁部分を作成する、
ことを特徴とする方法。 - 請求項32において、該開口を作成する場合に、
該開口の上部部分をドライ等方性エッチングしてほぼ真っ直ぐな勾配を有する該上部側壁部分を作成し、
該開口を異方性エッチングして該下部側壁部分を作成する、
ことを特徴とする方法。 - 請求項32において、該絶縁層上部表面における該開口の直径が該導電層に隣接した該開口の直径よりも大きいことを特徴とする方法。
- 請求項32において、該第2導電性物質を付着させるステップの前に、
該絶縁層の上側に存在する該バリア層が露出される迄該第1導電性物質をエッチバックする、ことを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US36618094A | 1994-12-29 | 1994-12-29 | |
US366180 | 1994-12-29 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33722295A Division JP4113263B2 (ja) | 1994-12-29 | 1995-12-25 | 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007150367A JP2007150367A (ja) | 2007-06-14 |
JP4970989B2 true JP4970989B2 (ja) | 2012-07-11 |
Family
ID=23441974
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33722295A Expired - Lifetime JP4113263B2 (ja) | 1994-12-29 | 1995-12-25 | 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法 |
JP2007061878A Expired - Lifetime JP4970989B2 (ja) | 1994-12-29 | 2007-03-12 | 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33722295A Expired - Lifetime JP4113263B2 (ja) | 1994-12-29 | 1995-12-25 | 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US5872053A (ja) |
EP (1) | EP0720227B1 (ja) |
JP (2) | JP4113263B2 (ja) |
DE (1) | DE69533823D1 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69533823D1 (de) * | 1994-12-29 | 2005-01-05 | St Microelectronics Inc | Elektrische Verbindungsstruktur auf einer integrierten Schaltungsanordnung mit einem Zapfen mit vergrössertem Kopf |
US5658829A (en) * | 1995-02-21 | 1997-08-19 | Micron Technology, Inc. | Semiconductor processing method of forming an electrically conductive contact plug |
US5872952A (en) * | 1995-04-17 | 1999-02-16 | Synopsys, Inc. | Integrated circuit power net analysis through simulation |
US5994220A (en) * | 1996-02-02 | 1999-11-30 | Micron Technology, Inc. | Method for forming a semiconductor connection with a top surface having an enlarged recess |
US5783282A (en) | 1996-10-07 | 1998-07-21 | Micron Technology, Inc. | Resputtering to achieve better step coverage of contact holes |
FR2754391B1 (fr) * | 1996-10-08 | 1999-04-16 | Sgs Thomson Microelectronics | Structure de contact a facteur de forme eleve pour circuits integres |
JP3725964B2 (ja) * | 1997-04-17 | 2005-12-14 | 株式会社ルネサステクノロジ | 半導体装置及び半導体装置の製造方法 |
JP3667493B2 (ja) * | 1997-05-06 | 2005-07-06 | ヤマハ株式会社 | 半導体装置の製造方法 |
WO1999000840A1 (en) * | 1997-06-26 | 1999-01-07 | Advanced Micro Devices, Inc. | Interconnect spacer structures |
US5989623A (en) * | 1997-08-19 | 1999-11-23 | Applied Materials, Inc. | Dual damascene metallization |
TW365700B (en) * | 1997-10-17 | 1999-08-01 | Taiwan Semiconductor Mfg Co Ltd | Method of manufacture of plugs |
KR100275728B1 (ko) * | 1998-02-24 | 2001-01-15 | 윤종용 | 반도체장치의 장벽 금속막의 제조방법 및 이를 이용한 반도체장치의 금속배선막의 제조방법 |
US6660650B1 (en) * | 1998-12-18 | 2003-12-09 | Texas Instruments Incorporated | Selective aluminum plug formation and etchback process |
JP2000294640A (ja) * | 1999-04-09 | 2000-10-20 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
US6633083B2 (en) * | 2000-02-28 | 2003-10-14 | Advanced Micro Devices Inc. | Barrier layer integrity test |
JP2002009149A (ja) * | 2000-06-20 | 2002-01-11 | Toshiba Corp | 半導体装置およびその製造方法 |
KR100382738B1 (ko) * | 2001-04-09 | 2003-05-09 | 삼성전자주식회사 | 반도체 소자의 메탈 컨택 형성 방법 |
JP2003023070A (ja) * | 2001-07-05 | 2003-01-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6583055B1 (en) * | 2002-01-25 | 2003-06-24 | Powerchip Semiconductor Corp. | Method of forming stepped contact trench for semiconductor devices |
US7238650B2 (en) * | 2002-06-27 | 2007-07-03 | The Lubrizol Corporation | Low-chlorine, polyolefin-substituted, with amine reacted, alpha-beta unsaturated carboxylic compounds |
KR20060030111A (ko) * | 2003-07-11 | 2006-04-07 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 반도체 장치 제조 방법 및 장치 |
US7005388B1 (en) * | 2003-12-04 | 2006-02-28 | National Semiconductor Corporation | Method of forming through-the-wafer metal interconnect structures |
KR100599050B1 (ko) * | 2004-04-02 | 2006-07-12 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US7456097B1 (en) * | 2004-11-30 | 2008-11-25 | National Semiconductor Corporation | System and method for faceting via top corners to improve metal fill |
JP4965443B2 (ja) | 2005-06-30 | 2012-07-04 | スパンション エルエルシー | 半導体装置の製造方法 |
US8264086B2 (en) * | 2005-12-05 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Via structure with improved reliability |
US7709367B2 (en) * | 2006-06-30 | 2010-05-04 | Hynix Semiconductor Inc. | Method for fabricating storage node contact in semiconductor device |
WO2008102438A1 (ja) | 2007-02-21 | 2008-08-28 | Fujitsu Microelectronics Limited | 半導体装置及びその製造方法 |
US7816216B2 (en) * | 2007-07-09 | 2010-10-19 | Micron Technology, Inc. | Semiconductor device comprising transistor structures and methods for forming same |
JP2010232408A (ja) * | 2009-03-27 | 2010-10-14 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2012209441A (ja) * | 2011-03-30 | 2012-10-25 | Oki Electric Ind Co Ltd | 高密度配線構造及びその製造方法 |
US10332790B2 (en) | 2015-06-15 | 2019-06-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (FinFET) device structure with interconnect structure |
US9536826B1 (en) * | 2015-06-15 | 2017-01-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (finFET) device structure with interconnect structure |
CN114725014B (zh) * | 2022-04-12 | 2023-05-05 | 业成科技(成都)有限公司 | 导电结构及其制造方法 |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4242698A (en) * | 1977-11-02 | 1980-12-30 | Texas Instruments Incorporated | Maximum density interconnections for large scale integrated circuits |
US4495220A (en) * | 1983-10-07 | 1985-01-22 | Trw Inc. | Polyimide inter-metal dielectric process |
FR2563048B1 (fr) | 1984-04-13 | 1986-05-30 | Efcis | Procede de realisation de contacts d'aluminium a travers une couche isolante epaisse dans un circuit integre |
JPS63107141A (ja) * | 1986-10-24 | 1988-05-12 | Fujitsu Ltd | 半導体装置の製造方法 |
US4994410A (en) * | 1988-04-04 | 1991-02-19 | Motorola, Inc. | Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process |
JPH0234957A (ja) * | 1988-07-25 | 1990-02-05 | Matsushita Electron Corp | 半導体装置の製造方法 |
JPH0239469A (ja) * | 1988-07-28 | 1990-02-08 | Nec Corp | 半導体装置 |
JP2779186B2 (ja) * | 1988-11-22 | 1998-07-23 | 株式会社日立製作所 | 半導体装置の製造方法 |
JPH0727879B2 (ja) * | 1989-03-14 | 1995-03-29 | 株式会社東芝 | 半導体装置の製造方法 |
US5254872A (en) * | 1989-03-14 | 1993-10-19 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
JP2585140B2 (ja) * | 1989-11-14 | 1997-02-26 | 三菱電機株式会社 | 半導体装置の配線接触構造 |
US5070391A (en) * | 1989-11-30 | 1991-12-03 | Sgs-Thomson Microelectronics, Inc. | Semiconductor contact via structure and method |
JP2660359B2 (ja) * | 1991-01-30 | 1997-10-08 | 三菱電機株式会社 | 半導体装置 |
US5270254A (en) * | 1991-03-27 | 1993-12-14 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit metallization with zero contact enclosure requirements and method of making the same |
JPH04298030A (ja) * | 1991-03-27 | 1992-10-21 | Sony Corp | メタルプラグの形成方法 |
US5235205A (en) * | 1991-04-23 | 1993-08-10 | Harris Corporation | Laser trimmed integrated circuit |
US5124780A (en) * | 1991-06-10 | 1992-06-23 | Micron Technology, Inc. | Conductive contact plug and a method of forming a conductive contact plug in an integrated circuit using laser planarization |
JPH0555164A (ja) * | 1991-08-29 | 1993-03-05 | Nec Corp | 半導体装置の製造方法 |
US5180689A (en) * | 1991-09-10 | 1993-01-19 | Taiwan Semiconductor Manufacturing Company | Tapered opening sidewall with multi-step etching process |
KR950012918B1 (ko) * | 1991-10-21 | 1995-10-23 | 현대전자산업주식회사 | 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법 |
JPH05129452A (ja) * | 1991-11-07 | 1993-05-25 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US5510294A (en) * | 1991-12-31 | 1996-04-23 | Sgs-Thomson Microelectronics, Inc. | Method of forming vias for multilevel metallization |
US5240880A (en) * | 1992-05-05 | 1993-08-31 | Zilog, Inc. | Ti/TiN/Ti contact metallization |
JPH0621055A (ja) * | 1992-07-06 | 1994-01-28 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JPH06125011A (ja) * | 1992-10-09 | 1994-05-06 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US5783471A (en) * | 1992-10-30 | 1998-07-21 | Catalyst Semiconductor, Inc. | Structure and method for improved memory arrays and improved electrical contacts in semiconductor devices |
JPH06216062A (ja) * | 1992-11-26 | 1994-08-05 | Sony Corp | 半導体装置の製造方法 |
KR960001176B1 (ko) * | 1992-12-02 | 1996-01-19 | 현대전자산업주식회사 | 반도체 접속장치 및 그 제조방법 |
JP3029749B2 (ja) * | 1992-12-28 | 2000-04-04 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2776457B2 (ja) * | 1992-12-29 | 1998-07-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体デバイスのクラックストップ形成方法及び半導体デバイス |
JPH06204173A (ja) * | 1993-01-08 | 1994-07-22 | Nec Corp | 半導体装置の製造方法 |
JPH06326055A (ja) * | 1993-05-17 | 1994-11-25 | Fujitsu Ltd | 半導体装置の製造方法 |
US5502006A (en) * | 1993-11-02 | 1996-03-26 | Nippon Steel Corporation | Method for forming electrical contacts in a semiconductor device |
US5510924A (en) * | 1994-01-13 | 1996-04-23 | Olympus Optical Co., Ltd. | Voice information transfer system capable of easily performing voice information transfer using optical signal |
US5364817A (en) * | 1994-05-05 | 1994-11-15 | United Microelectronics Corporation | Tungsten-plug process |
US5430328A (en) * | 1994-05-31 | 1995-07-04 | United Microelectronics Corporation | Process for self-align contact |
US5453403A (en) * | 1994-10-24 | 1995-09-26 | Chartered Semiconductor Manufacturing Pte, Ltd. | Method of beveled contact opening formation |
DE69533823D1 (de) * | 1994-12-29 | 2005-01-05 | St Microelectronics Inc | Elektrische Verbindungsstruktur auf einer integrierten Schaltungsanordnung mit einem Zapfen mit vergrössertem Kopf |
US5580821A (en) * | 1995-02-21 | 1996-12-03 | Micron Technology, Inc. | Semiconductor processing method of forming an electrically conductive contact plug |
-
1995
- 1995-12-05 DE DE69533823T patent/DE69533823D1/de not_active Expired - Lifetime
- 1995-12-05 EP EP95308800A patent/EP0720227B1/en not_active Expired - Lifetime
- 1995-12-25 JP JP33722295A patent/JP4113263B2/ja not_active Expired - Lifetime
-
1996
- 1996-12-30 US US08/758,723 patent/US5872053A/en not_active Expired - Lifetime
-
1997
- 1997-05-30 US US08/866,456 patent/US6794757B1/en not_active Expired - Fee Related
-
2004
- 2004-07-22 US US10/897,222 patent/US7301238B2/en not_active Expired - Fee Related
-
2007
- 2007-03-12 JP JP2007061878A patent/JP4970989B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0720227A2 (en) | 1996-07-03 |
JPH08236476A (ja) | 1996-09-13 |
DE69533823D1 (de) | 2005-01-05 |
JP2007150367A (ja) | 2007-06-14 |
EP0720227A3 (en) | 1998-02-04 |
US20050098899A1 (en) | 2005-05-12 |
US5872053A (en) | 1999-02-16 |
US7301238B2 (en) | 2007-11-27 |
US6794757B1 (en) | 2004-09-21 |
JP4113263B2 (ja) | 2008-07-09 |
EP0720227B1 (en) | 2004-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4970989B2 (ja) | 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法 | |
US5714804A (en) | Semiconductor contact structure in integrated semiconductor devices | |
KR930005949B1 (ko) | 반도체 디바이스 제조공정 | |
JP4074014B2 (ja) | 半導体装置及びその製造方法 | |
JPH09153545A (ja) | 半導体装置及びその製造方法 | |
US6051880A (en) | Base layer structure covering a hole of decreasing diameter in an insulation layer in a semiconductor device | |
JP3057882B2 (ja) | 半導体装置の製造方法 | |
JP2720796B2 (ja) | 半導体装置の製造方法 | |
JP2930025B2 (ja) | 半導体装置及びその製造方法 | |
EP0216017A2 (en) | Method of manufacturing a semiconductor device including forming a multi-level interconnection layer | |
US5874357A (en) | Method of forming wiring structure of semiconductor device | |
JPH098039A (ja) | 埋め込み配線の形成方法及び埋め込み配線 | |
US6458680B2 (en) | Method of fabricating contact pads of a semiconductor device | |
US6323126B1 (en) | Tungsten formation process | |
JP3534589B2 (ja) | 多層配線装置及びその製造方法 | |
JPH05299397A (ja) | 金属プラグの形成方法 | |
KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
JP2891195B2 (ja) | 半導体装置の製造方法 | |
KR960011250B1 (ko) | 반도체 접속장치 제조방법 | |
US20040166657A1 (en) | Semiconductor device and its manufacturing method | |
KR100249321B1 (ko) | 반도체 소자의 플러그 형성방법 | |
JPH05206294A (ja) | 集積回路用相互接続 | |
JPH0831940A (ja) | 半導体装置およびその製造方法 | |
JP2003179062A (ja) | 半導体装置の製造方法 | |
KR19990004653A (ko) | 반도체소자의 콘택 플러그 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101222 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110318 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110324 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110420 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120118 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120405 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |