JP2007519222A - 半導体デバイスを製造する方法およびその方法で使用するための装置 - Google Patents

半導体デバイスを製造する方法およびその方法で使用するための装置 Download PDF

Info

Publication number
JP2007519222A
JP2007519222A JP2006520073A JP2006520073A JP2007519222A JP 2007519222 A JP2007519222 A JP 2007519222A JP 2006520073 A JP2006520073 A JP 2006520073A JP 2006520073 A JP2006520073 A JP 2006520073A JP 2007519222 A JP2007519222 A JP 2007519222A
Authority
JP
Japan
Prior art keywords
sulfuric acid
range
cleaning
layer
acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006520073A
Other languages
English (en)
Inventor
イングリット、アー.リンク
レイノルドゥス、ベー.エム.フルーム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2007519222A publication Critical patent/JP2007519222A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • CCHEMISTRY; METALLURGY
    • C11ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11DDETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/02Inorganic compounds
    • C11D7/04Water-soluble compounds
    • C11D7/08Acids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • CCHEMISTRY; METALLURGY
    • C11ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11DDETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D2111/00Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
    • C11D2111/10Objects to be cleaned
    • C11D2111/14Hard surfaces
    • C11D2111/22Electronic devices, e.g. PCBs or semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

本発明は、基板(1)および少なくとも1つの半導体要素を含んだ半導体本体(11)を有した半導体デバイス(10)の製造方法に関する。その方法では、要素の形成後、少なくとも1つの電気的絶縁層(2)または電気的導体層(3)を含んだ層構造が形成され、開口部が、パターン形成されたフォトレジスト層(4)およびエッチング・プロセスの助けによって層構造中に形成され、残渣が、エッチング・プロセス中に半導体本体(11)の表面上に形成され、エッチング・プロセス後に、フォトレジスト層(4)が、酸素含有化合物を使用する処理によって灰にされ、その後、表面が、酸を水で希釈した溶液を含んだ洗浄剤を、室温より高い温度に加熱して使用する洗浄作業を受け、それによって形成された残渣が除去される。本発明によれば、硫酸が、洗浄剤用の酸として選択される。

Description

本発明は、基板、および少なくとも1つの活性半導体要素を含んだ半導体本体を有した半導体デバイスを製造する方法に関する。この方法では、半導体要素が形成された後、少なくとも1つの電気的絶縁層、または1つの電気的伝導性層を含んだ階層化された構造が設けられ、パターン形成されたフォトレジスト層およびエッチング・プロセスによって、開口部が階層化構造中に形成され、エッチング・プロセス中に残渣が半導体本体の表面で形成され、エッチング・プロセス後に、酸素含有化合物を使用する処理によってフォトレジスト層は灰化され、その後、表面は、酸を水で希釈した溶液を含んだ洗浄剤を、室温より高い温度に加熱して使用することによって洗浄され、その結果、形成された残渣は表面から除去される。開口部は、たとえばいわゆるバイアとして、またはボンド・パッドへの開口部として絶縁層中に形成することができる。開口部の形成には、金属層など加えられた伝導性層の一部分の除去を含むこともでき、そのケースでは、伝導性層の残された部分が、たとえば接続用導体を形成する。そのような方法は、使用される洗浄剤が、比較的安価で、使用するのに安全であり、それを処分するとき、環境に対する負担が少ないという利点を有する。
本発明は、さらに、そのような方法で使用するための装置に関する。
導入部で言及したタイプの方法は、公開番号が米国特許第6,136,767号で2000年10月24日公開された米国特許明細書から知ることができる。前記の文書では、方法についての説明がされており、そこでは、金属が充填されたバイアなどの電気的接続領域の形成後、エッチング・プロセス中に使用されたフォトレジスト層が、たとえば酸素処理を使用する灰化する手段によって除去される。しかし、この処理の後、不要な有機性または無機性の残渣が、半導体本体の表面上に取り残される。前記特許明細書では、酢酸および燐酸の水で希釈した溶液を含有した洗浄剤を使用することによって表面を洗浄することが、提案されている。前記明細書によれば、燐酸は、無機性残渣を除去するのに優れて適しており、酢酸は、特に有機性残渣を除去するのに適している。通常、適切な濃度は、両方の酸について約5容量%である。洗浄作業中の適切な作業温度は、約30〜45℃である。この方法は、特に製造プロセスのいわゆるBEOL(ラインの最終段階)フェーズに適し、そこでは、半導体要素は、いわゆるICのために実際には通常多数のトランジスタの形を取り、半導体要素が1つまたは複数の電気的絶縁用の無機性層、および一般には金属の1つまたは複数の伝導性層の階層化構造によって、半導体本体中に形成された後、いわゆるボンド・パッドなどの接続用導体または接続用領域が、形成される。
この知られた方法の欠点は、特に大規模な量産のケースでは、依然として比較的高価であり環境に対してある負担を課することにある。
したがって、本発明の目的は、残渣除去に特に効果的であり、安価であることに加えて、環境に殆どどのような負担も課さない方法を提供することである。
これを達成するために、導入部で言及したタイプの方法は、本発明によって、硫酸が洗浄剤中の酸として選ばれたことを特徴とする。
驚くべきことに、水で硫酸を希釈した溶液は、温度を高めると、一方では、エッチング中に形成され、レジスト層を灰化した後、表面に残っている残渣を極めて効果的に除去し、他方では、アルミニウム、アルミニウム合金やチタン(窒化物)など、接続用領域中の導体として使用される大部分の金属が、このプロセス中で実質的に影響を受けないままであることが分っている。これは、1997年12月31日公開の国際公開第97/50019号のPCT特許明細書(1ページ参照)に、反対に、硫酸などの濃縮された酸は、水分濃度が低い場合、金属に対して腐食性でないので、硫酸またはその混合液は、濃縮された形でBEOLフェーズのために適しているということが主張されている点で、とりわけ驚くべきことである。しかし、本発明による方法では、使用される溶液は、水で極めて希釈された硫酸の溶液である。適切であると判明した濃度は、0.01重量%から10重量%の範囲内にある。良好な結果が、0.5〜5重量%の範囲内で、たとえば2.5重量%の濃度で得られる。硫酸の単位堆積当り重量が、約2g/cmなので、これは、約1%容量濃度に対応する。このことは、本発明による方法が、極めて少ない量の硫酸だけを使用して十分に良好な結果が得られるので、特に安価であり、環境にやさしいことを意味する。本方法の結果として生成された廃棄物は、好ましくは同じ量のカルシウム・イオンを加えることによって容易に不純物を除去することができる。というのは、硫酸カルシウムが、実質的に不溶性であり、その後沈殿するからである。次いで、簡単な濾過プロセスが、形成された硫酸カルシウムと水分とを分離するのに十分である。酢酸を使用する知られた方法では、これは、可能でない。というのは、酢酸の無機塩だけがよく水に溶けるからである。水酸化カルシウムが、カルシウム・イオン源として使用された場合、簡単な方法で同時に酸価をほぼ中性の値にさせることが、さらに可能である。
本発明は、シリコン酸化物、窒化ケイ素、シリコンオキシナイトライドなどの無機性誘電体が、HFを例外として鉱酸に優れて耐性があるという認識にもさらに基づく。しかし、有機性誘電体が製造される半導体デバイス中に存在する場合も、本発明による方法は、有利に適用することができる。
したがって、本発明による方法の好ましい実施形態では、硫酸および(脱塩された)水だけを使用する洗浄剤が使用される。硫酸および脱塩水に加えて過酸化水素を含む洗浄剤に関して、そのような洗浄剤は、いわゆるライナおよび反射防止膜の少なくとも一方として使用されることがしばしばあるTiおよびTiNの少なくとも一方の層を実質的に腐食しない利点を有する。これらの目的のために、TiおよびTiNの少なくとも一方の層は、相互接続層として働くアルミニウムまたはアルミニウム合金の層の下およびその上の少なくとも一方に、配置することができる。あるいは、またはそれに加えて、TiおよびTiNの少なくとも一方の層は、バイアまたはプラグとして働くアルミニウムまたはアルミニウム合金の層の周りに、配置することができる。TiおよびTiNの少なくとも一方のこれらの層の何れかの層が腐食されると、電気デバイスが機能不全になり、したがって歩留まりを低下させることになり得る。
硫酸および脱塩水に加えて過酸化水素を含む洗浄剤に対して、硫酸および脱塩水に加えて過酸化水素を含まない洗浄剤についての他の利点は、後者が比較的厚い残渣の層を除去することが可能であることである。
他の好都合な実施形態では、硫酸および水の濃度が低いことに加えて、好ましくはさらに比較的低い重量濃度で燐酸も含んだ洗浄剤が使用される。状況に応じて、これは、費用価格ならびに環境への負担が低いままで、結局、上記のカルシウム・イオンによる処理で、燐酸イオンも、硫酸カルシウムのように(実質的に)水に溶けない燐酸カルシウムの形で沈殿し、より良好な結果を得ることが可能になる。適切であると明らかにされた燐酸濃度は、0.01〜5重量%の範囲内にあり、好ましいのは0.1〜1重量%の範囲内にあることである。燐酸の単位堆積当り重量も約2g/cmなので、これは、容積濃度が極めて低いことを意味する。
本発明による方法では、洗浄プロセスが、室温、すなわち、20℃〜60℃の範囲内の温度で実施されることが好ましい。極めて良好な結果が、30〜45℃の範囲の温度を使用して得られている。適切な処理時間は、2〜30分の範囲内にあり、形成された接続用領域の性質に依存する。すなわち、処理時間は、金属トラックには2〜5分の範囲が好ましく、バイアには10〜30分の範囲、いわゆるボンド・パッドには2〜15分の範囲である。
他の都合のよい実施形態では、硫酸ベースの、または硫酸および燐酸ベースの洗浄剤を使用する洗浄ステップの後、洗浄剤が、熱い脱塩水を使用して処理される。レジスト層が灰化された後に残された残渣も、脱塩水によってその水が十分熱ければ、大部分は除去することができることが分っている。いくつかのケースでは、硫酸を除くことができる。この目的に適すると明らかにされた温度は、60〜90℃の範囲内、好ましくは70〜75℃の範囲内にある。前記方法の組み合わせによって、必要な全洗浄時間は、幾分短縮することができる。脱塩水を使用するすすぎ洗いは、それ自体知られており、通常適用されるが、使用される脱塩水は、室温である。硫酸、あるいは硫酸および燐酸を使用する処理も、温度を上げて行わなければならないので、前記熱い脱塩水によるすすぎ洗いは、エネルギーの観点から容易に実施することができる。さらに、前記すすぎ洗い作業は、追加のステップを意味しない。というのは、洗浄作業後の冷たい脱塩水によるすすぎ洗いが、すでに習慣になっているからである。
本発明による方法の特に魅力的な変更形態では、洗浄剤を使用する前記洗浄ステップの後に、脱塩水を使用するすすぎ洗いステップが続き、このシーケンスは、洗浄ステップおよびすすぎ洗いステップを含み、何回か繰り返される。すすぎ洗いステップには、周囲温度の脱塩水を使用することが好ましい。洗浄・すすぎ洗いのシーケンスが繰り返される回数は、2〜4の範囲で選ぶことが好ましい。驚くべきことに、そのような方法が、一方では優れた洗浄結果をもたらし、他方ではそれがかかる全時間を極めて短くすることができることが分っている。たとえば、45℃に加熱された希硫酸を使用する洗浄ステップは、30〜60秒間、好ましくは30秒間実施され、その後に、室温の脱塩水を使用する20秒間のすすぎ洗いステップが続き、前記洗浄・すすぎ洗いのサイクルが2〜4回、いくつかのケースでは5回またはそれ以上、たとえば7回まで繰り返された場合、前記の点で極めて適切であると証明されている。4回後の結果が満足できない場合、希硫酸を使用する洗浄ステップの持続時間を長くする、および洗浄剤の温度を高める、少なくともその一方を行うことが有利になり得る。他のケースは、45℃に加熱された希硫酸を使用する清浄ステップが、60秒から240秒間、120秒間などで実施される。
エッチング・プロセス中に形成される灰残渣の生成と、洗浄剤を使用する洗浄との間の時間が、48時間より短く、24時間またはそれより短い時間などであることが好ましい。灰残渣になった後は、剥離性、すなわち除去の容易さが変わり得るという洞察を、本発明者等は得ている。後の灰残渣が比較的湿った大気に曝されるとき、この変化があると特に断言することができる。
本発明による方法は、電気的接続部がタングステン充填のバイアとして形成された半導体デバイスを洗浄するのに極めて適することが分っている。そのバイアは、アルミニウム含有導体トラックと、上側で接触し、タングステンの一部分は、覆われずに残される。驚くべきことに、タングステンも洗浄剤に曝されるそのようなケースでは、前記タングステンは、実質的に腐食されないことが分っている。言い換えると、タングステン腐食として知られた現象が、防止される。これは、特に重要な利点である。というのは、寸法がますます小さくなりつつある今日のIC(集積回路)プロセスでは、タングステン充填バイア上に導体トラックを、導体トラックが完全に前記タングステンを覆うように配置することが、実質的に不可能になっているからである。
本発明のこれらおよび他の態様は、本明細書に述べる実施形態から明らかになり、それを参照して説明する。
図面は、尺度通りには製図されておらず、厚さ方向の寸法などいくつかの寸法は、明確さのため誇張されている。異なる図面では、対応する領域または部分が、可能な場合はいつでも同じ参照番号で示される。
図1〜3は、本発明による方法を使用する製造の連続した段階中の、ICなどの半導体デバイスの厚さ方向に直角である概略断面図である。デバイス10(図1参照)は、基板1および半導体本体11を含み、それらは、別々に図示していないが、たとえばシリコンから製造される。半導体本体11では、たとえば1つまたは複数のエピタキシャル・シリコン層中に、トランジスタなどの多数の半導体要素が、普通の方法で形成されることが好ましい。次いで、半導体本体11の表面上に、たとえば二酸化ケイ素の絶縁層2が、たとえば熱酸化またはCVD(化学気相堆積)プロセスによって設けられる。その後、前記絶縁層には、Ti、TiN、TiW、またはその組み合わせの薄い層によって覆われてもよく、そうでなくともよいアルミニウム(またはアルミニウム銅合金)の層3が、たとえば気相堆積またはスパッタリングによって設けられる。前記層3には、フォトリソグラフィによってパターン形成されたフォトレジスト層4を使用して、所望のパターンが設けられる。パターンの外側では(図2参照)、アルミニウム層3が、たとえばプラズマ・エッチングによって除去される。その結果、残渣6が、半導体本体11の表面において形成される。その後、フォトレジスト層4が、たとえば酸素プラズマによって灰にされる。前記プロセスでは、フォトレジスト層は、大部分が除去されるが、エッチング中に形成された有機性および無機性の残渣6の少なくとも一方が、半導体本体11の表面上に取り残される。形成された残渣6は、アルミニウム層3の側面部のみならず前記層3の上側(の一部分)も覆うことがある。
本発明によれば、これらの残渣6が、この実施例では、脱塩水中に2.5重量%の硫酸を含んだ洗浄剤を使用して、除去される。洗浄ステップは、静的なバスを有したいわゆるウェット・ベンチ装置中で、45℃で2分間実施される。SEM(2次電子放出)記録によって、洗浄ステップ後、殆どどんな残渣も、半導体本体11の表面上に取り残されていないことが示されている(図3参照)。これらの結果は、比較のために、カテコール・ベースまたはヒドロキシルアミン・ベースの市販の洗浄剤を使用して実施された洗浄ステップの結果に匹敵するか、またはそれよりも良好でさえある。他の実施形態では、5重量%の硫酸および0.5重量%の燐酸を含んだ洗浄剤が、使用された。このケースでも、温度が45℃であり、一方処理時間が2分であった。図1に示したパターン形成されたアルミニウムは、たとえば導体トラックとすることができる。言及した結果は、導体トラックに関するものである。匹敵する結果が、ボンド・パッドの処理中で得られる。そのケースでは、パターン形成されたアルミニウム(銅)3には、いわゆる傷防止物が、図示していないが窒化シリコン層の形で設けられる。前記窒化シリコン層には、開口部が、レジスト・パターンを使用して、やはり図示していないが設けられ、その後、すなわちレジストが灰化された後、不純物除去ステップが、上記に述べたように実施される。処理時間は、希硫酸溶液にはウェット・ベンチ中で約5から15分であり、いわゆるスプレイ・ツール中で約8分であり、硫酸および燐酸の希釈混合液には、処理時間は、約5分であった。全てのケースでは、存在するアルミニウムまたはアルミニウム銅が、洗浄ステップの後、腐食されない、または少なくとも殆ど腐食されず、それは、限界寸法が損なわれないままであったことを意味する。
図4〜6は、本発明による方法の変更形態を使用する製造の連続した段階中のICなどの半導体デバイス10の厚さ方向に直角である概略断面図である。図4に、ICの製造中に使用されるいわゆるバイアが、いわゆるマルチレベル相互接続技術を使用して形成されるICを示す。この変更形態では、たとえば第1の絶縁層2が、半導体本体11上に形成され、たとえばAl、Al(Cu)やWの第1の金属層3が、前記絶縁層上に形成される。たとえばTiの第2の金属層3Aが、前記第1の金属層上に設けられる。第2の絶縁層2Aが、前記第2の金属層上に設けられる。次に、レジスト層4が、フォトリソグラフィによってパターン形成され、前記レジスト層4は、形成されるバイアの位置において、開口部を有する。その後(図5参照)、絶縁層2Aが局部的に除去され、レジスト層4がマスクとして働くエッチング・プロセスによって、開口部5が形成される。その結果、開口部5の側面部を覆う残渣6が、形成される。その後、レジスト層4が灰にされ、以前に形成された残渣6が、絶縁層2Aの一部分をここでやはり覆うこともある。次に、第1の実施例に関して上記に述べたような洗浄ステップが実施される。処理時間は、希硫酸溶液、ならびに希釈された硫酸および燐酸の溶液には、約15分であった。スプレイ・ツールでは、処理時間は、たとえば5分まで短縮することができる。処理温度は、このケースでも、両方の溶液について45℃であった。このケースでも(図6参照)、残渣が完全に除去されていることが分かる。次に、図示していないが金属プラグでバイア5を充填することによって、製造が継続され、それは、やはり図示していないが他の導体層との電気的接続部を生成することが可能であり、それは、後の段階で設けられる。
図7〜9は、本発明による方法の他の変更形態を使用する製造の連続した段階中のICなどの半導体デバイスの厚さ方向に直角である概略断面図である。実際、この変更形態は、図4〜6に関して議論したような製造中の他の段階を構成する。開口部5が形成された後(図7参照)、その壁が、たとえばチタンまたは窒化チタンの層3Aのバリアで覆われ、開口部5は、タングステン3Bで充填され、バイアが形成される。次に、アルミニウムまたはアルミニウム銅の層3Cが、加えられてレジスト・パターン4で覆われる。その後(図8参照)、アルミニウム層3Cは、プラズマ・エッチング・プロセスによって局部的に除去される。その結果、残渣6が形成され、それは、その後にレジスト層4が灰化された後、やはりアルミニウム層3上に部分的に存在することがある。この実施例のIC10の最小寸法が、約0.35μmであるので、パターン形成されたアルミニウム3Cでタングステン・プラグ3Bを完全に覆うことは、実際上容易には可能でない。
レジスト・パターン4が灰化された後、アルミニウム導体トラックの形成後の洗浄について上記の洗浄ステップに類似した洗浄ステップが、再び実施される。このケースでも(図9参照)、レジスト4が灰化された後に取り残された残渣6の除去に関し、アルミニウムまたはアルミニウム銅が腐食されないことに関しても、優れた結果が得られる。驚くべきことに、この実施例では、洗浄ステップに曝されたタングステン・プラグ3Bも、実質的に腐食されないままであることが判明しており、そのことは、市販の洗浄剤を使用した場合、そうならない。言い換えると、タングステン腐食が、防止される。
上記に述べた全ての状況において、洗浄ステップは、熱い、すなわち60〜90℃の脱塩水による洗浄・すすぎ洗いステップと有利に組み合わせることができる。その場合、酸洗浄作業の処理時間は、上記に述べた時間より短縮できることが実際上しばしばである。たとえば70〜75℃の脱塩水を使用することによって、良好な結果が得られる。与えた実施例では、ICの製造がもちろん普通の方法で継続される。ボンド・パッドの形成は、本明細書の上記に述べたように、最後の段階に対応することがしばしばある。個々の半導体本体10は、一般に同時に多数が製造され、その場合のこぎり切断などの分離技術を使用して得られ、その後それらは、最終アセンブリに適する。
上記で述べた全ての状況では、洗浄ステップ、その後に、好ましくは周囲温度の脱塩水を使用するすすぎ洗いステップが続き、それを何回か繰り返すことができるのも有利であることに留意されたい。たとえば、45℃に加熱された希硫酸を使用する洗浄ステップが、30〜60秒間、好ましくは30秒間実施され、その後に室温の脱塩水を20秒間使用するすすぎ洗いステップが続くサイクルを2から4回繰り返した場合、極めて適していると分っている。これは、比較的短い全処理時間で極めて良好に、洗浄することができることになる。
本発明は、本明細書に述べられた実施例に限定されず、本発明の範囲内で多数の変更形態および変更形態が、当業者に可能である。たとえば、本方法は、いわゆるスプレイ・ツールに特に有利に適用することができることに留意されたい。前記スプレイ・ツールでは、洗浄ステップが、比較的迅速に実施される。そのような装置は、「酸」洗浄ステップが、熱い脱塩水を使用する洗浄ステップと組み合わされる変更形態にも特に適している。
実施例中で使用された材料以外の材料を本発明の範囲内で適用することができることに、さらに留意されたい。上記に述べたまたは他の材料に、配向成長、CVD(化学気相堆積)、スパッタリング、および蒸気堆積などの様々な堆積技術を適用することも可能である。ドライ・エッチング法の代わりに、ウェット化学エッチング技術を使用してもよく、その反対でもよい。本発明による方法が、ICの製造に特に適するが、それは、個別半導体デバイスの製造中に適用することも有利である。
図10に、本発明による方法で使用される装置100を示し、その装置は、たとえば硫酸の98%水溶液などの濃縮された硫酸を有したリザーバ101と、脱塩水の給水器102とを含む。たとえば低流量ピックアップ計量器などの混合ユニット103が、リザーバ101および給水器102に接続され、リザーバ101から供給される硫酸と給水器102から供給される脱塩水との混合を可能にする。それによって得られる洗浄剤は、ウェット・ベンチ・ツールまたはスプレイ・ツールでもよい洗浄ステーション104へ送られる。作業の際、洗浄ステーション104は、半導体本体11および混合ユニット103から供給される洗浄剤を受け取る。洗浄ステーション104は、半導体本体11を洗浄剤と接触させ、それによって半導体本体11が洗浄されるように、構成される。
実施例では、混合ユニット103は、硫酸と脱塩水を排他的に混合するように構成される。混合ユニット103は、脱塩水と硫酸を0.01〜10重量%の範囲で、好ましくは0.5〜5重量%の範囲で混合することが好ましい。
本発明による方法を使用する製造の連続した段階中のICなどの半導体デバイスの厚さ方向に直角である概略断面図である。 本発明による方法を使用する製造の連続した段階中のICなどの半導体デバイスの厚さ方向に直角である概略断面図である。 本発明による方法を使用する製造の連続した段階中のICなどの半導体デバイスの厚さ方向に直角である概略断面図である。 本発明による方法の変更形態を使用する製造の連続した段階中のICなどの半導体デバイスの厚さ方向に直角である概略断面図である。 本発明による方法の変更形態を使用する製造の連続した段階中のICなどの半導体デバイスの厚さ方向に直角である概略断面図である。 本発明による方法の変更形態を使用する製造の連続した段階中のICなどの半導体デバイスの厚さ方向に直角である概略断面図である。 本発明による方法の他の変更形態を使用する製造の連続した段階中のICなどの半導体デバイスの厚さ方向に直角である概略断面図である。 本発明による方法の他の変更形態を使用する製造の連続した段階中のICなどの半導体デバイスの厚さ方向に直角である概略断面図である。 本発明による方法の他の変更形態を使用する製造の連続した段階中のICなどの半導体デバイスの厚さ方向に直角である概略断面図である。 本発明による装置の概略図である。

Claims (15)

  1. 基板、および少なくとも1つの活性半導体要素を含んだ半導体本体を有した半導体デバイスを製造する方法において、
    前記半導体要素が形成された後、少なくとも1つの電気的絶縁層、または1つの電気的伝導性層を含んだ階層化された構造が設けられ、
    開口部が、パターン形成されたフォトレジスト層およびエッチング・プロセスによって、前記階層化された構造中に形成され、
    残渣が、前記エッチング・プロセス中に前記半導体本体の表面で形成され、
    前記エッチング・プロセスの後、前記フォトレジスト層が、酸素含有化合物を使用する処理によって、灰にされ、
    その後、前記半導体本体の表面が、水で酸を希釈した溶液を含んだ洗浄剤を、室温より高い温度に加熱して使用することによって、洗浄され、
    その結果、形成された前記残渣が、前記表面から除去される、方法であって、
    硫酸が、前記洗浄剤中の前記酸として選択されることを特徴とする
    方法。
  2. 排他的に硫酸および脱塩水の溶液が、前記酸の前記希釈溶液として選択されることを特徴とする、請求項1に記載の方法。
  3. 硫酸および燐酸の脱塩水溶液が、前記酸の前記希釈溶液として選択されることを特徴とする、請求項1に記載の方法。
  4. 前記燐酸濃度が、0.01から5重量%の範囲、好ましくは0.1から1重量%の範囲に選択されることを特徴とする、請求項3に記載の方法。
  5. 前記硫酸濃度が、0.01から10重量%の範囲、好ましくは0.5から5重量%の範囲に選択されることを特徴とする、前記請求項の何れかに記載の方法。
  6. 前記温度が、20から60℃の範囲内、好ましくは30から45℃の範囲内で選択されることを特徴とする、前記請求項の何れかに記載の方法。
  7. 前記洗浄作業が、2から30分間実施されることを特徴とする、前記請求項の何れかに記載の方法。
  8. 前記洗浄剤を使用する前記洗浄するステップの後、脱塩水を使用するすすぎ洗いするステップが実施され、
    洗浄した後すすぎ洗いするそのようなサイクルが、その後何回か繰り返されることを特徴とする、前記請求項の何れかに記載の方法。
  9. 洗浄するステップの後すすぎ洗いするステップが実施される前記サイクルが、2から4回繰り返されることを特徴とする、請求項8に記載の方法。
  10. 前記洗浄プロセスが、熱い、すなわち60から90℃、好ましくは70から75℃の脱塩水を使用して前記半導体本体をすすぎ洗いすることによって終了されることを特徴とする、前記請求項の何れかに記載の方法。
  11. 前記洗浄するステップが、スプレイ・ツール中で実施されることを特徴とする、前記請求項の何れかに記載の方法。
  12. 前記階層化された構造が、少なくとも1つの電気的絶縁層および少なくとも1つの金属層から構成され、
    前記半導体要素の電気的接続部が、前記金属層によって形成されることを特徴とする、前記請求項の何れかに記載の方法。
  13. アルミニウム含有またはアルミニウム銅含有の導体トラックに、その上部が接触するタングステン充填バイアとして、前記タングステンの一部分が前記導体トラックによって覆われずに、前記電気的接続部が形成されることを特徴とする、請求項12に記載の方法。
  14. 前記請求項の何れかに記載の方法で使用するための装置であって、
    濃縮硫酸を有したリザーバと、
    脱塩水の給水器と、
    前記リザーバから供給される硫酸と前記給水器から供給される脱塩水とを混合し、それによって前記洗浄剤を得るための混合ユニットと、
    前記半導体本体および前記洗浄剤を受け取り、前記半導体本体を前記洗浄剤に接触させるように構成された洗浄ステーションと
    を含む装置。
  15. 前記混合ユニットが、脱塩水と硫酸を0.01から10重量%の範囲、好ましくは0.5から5重量%の範囲で混合するように構成される、請求項14に記載の装置。
JP2006520073A 2003-07-11 2004-07-08 半導体デバイスを製造する方法およびその方法で使用するための装置 Pending JP2007519222A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP03102115 2003-07-11
EP03103918 2003-10-23
PCT/IB2004/051166 WO2005006410A1 (en) 2003-07-11 2004-07-08 Method of manufacturing a semiconductor device and an apparatus for use in such a method

Publications (1)

Publication Number Publication Date
JP2007519222A true JP2007519222A (ja) 2007-07-12

Family

ID=34066514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006520073A Pending JP2007519222A (ja) 2003-07-11 2004-07-08 半導体デバイスを製造する方法およびその方法で使用するための装置

Country Status (8)

Country Link
US (1) US7625826B2 (ja)
EP (1) EP1647045B1 (ja)
JP (1) JP2007519222A (ja)
KR (1) KR20060030111A (ja)
AT (1) ATE448564T1 (ja)
DE (1) DE602004024071D1 (ja)
TW (1) TW200507082A (ja)
WO (1) WO2005006410A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123721A (ja) * 2005-10-31 2007-05-17 Rohm Co Ltd 光電変換装置の製造方法および光電変換装置
US9704719B2 (en) * 2013-07-16 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods to mitigate nitride precipitates
TWI629720B (zh) 2015-09-30 2018-07-11 東京威力科創股份有限公司 用於濕蝕刻製程之溫度的動態控制之方法及設備

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0434923A (ja) * 1990-05-31 1992-02-05 Canon Inc 半導体装置およびその製造方法
JPH08236476A (ja) * 1994-12-29 1996-09-13 Sgs Thomson Microelectron Inc 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法
JPH0945654A (ja) * 1995-07-28 1997-02-14 Dainippon Screen Mfg Co Ltd 基板洗浄装置
JPH0969509A (ja) * 1995-09-01 1997-03-11 Matsushita Electron Corp 半導体ウェーハの洗浄・エッチング・乾燥装置及びその使用方法
US6136767A (en) * 1997-03-03 2000-10-24 Micron Technology, Inc. Dilute composition cleaning method
JP2000331978A (ja) * 1999-03-15 2000-11-30 Matsushita Electronics Industry Corp 電子デバイスの洗浄方法及びその製造方法
JP2001210787A (ja) * 2000-01-26 2001-08-03 Nec Corp 回路製造方法、mim容量回路
US20030116534A1 (en) * 2001-12-21 2003-06-26 Nanya Technology Corporation Method of metal etching post cleaning

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4116714A (en) * 1977-08-15 1978-09-26 International Business Machines Corporation Post-polishing semiconductor surface cleaning process
JPH028034A (ja) * 1988-03-08 1990-01-11 Hercules Inc 光重合性組成物を注型材料として用いるタイヤ接地面の型取り方法
JP3135185B2 (ja) * 1993-03-19 2001-02-13 三菱電機株式会社 半導体エッチング液,半導体エッチング方法,及びGaAs面の判定方法
US5772784A (en) * 1994-11-14 1998-06-30 Yieldup International Ultra-low particle semiconductor cleaner
JP2836562B2 (ja) * 1996-02-08 1998-12-14 日本電気株式会社 半導体ウェハのウェット処理方法
WO1997050019A1 (en) 1996-06-25 1997-12-31 Cfm Technologies, Inc. Improved method for sulfuric acid resist stripping
US6240933B1 (en) * 1997-05-09 2001-06-05 Semitool, Inc. Methods for cleaning semiconductor surfaces
KR100287173B1 (ko) * 1998-03-13 2001-06-01 윤종용 포토레지스트제거방법및이들을이용한반도체장치의제조방법
US6126806A (en) * 1998-12-02 2000-10-03 International Business Machines Corporation Enhancing copper electromigration resistance with indium and oxygen lamination
US20030045098A1 (en) * 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
US6964929B1 (en) * 2002-05-02 2005-11-15 Cypress Semiconductor Corporation Method of forming a narrow gate, and product produced thereby
US6541321B1 (en) * 2002-05-14 2003-04-01 Advanced Micro Devices, Inc. Method of making transistors with gate insulation layers of differing thickness
US7078351B2 (en) * 2003-02-10 2006-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Photoresist intensive patterning and processing

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0434923A (ja) * 1990-05-31 1992-02-05 Canon Inc 半導体装置およびその製造方法
JPH08236476A (ja) * 1994-12-29 1996-09-13 Sgs Thomson Microelectron Inc 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法
JPH0945654A (ja) * 1995-07-28 1997-02-14 Dainippon Screen Mfg Co Ltd 基板洗浄装置
JPH0969509A (ja) * 1995-09-01 1997-03-11 Matsushita Electron Corp 半導体ウェーハの洗浄・エッチング・乾燥装置及びその使用方法
US6136767A (en) * 1997-03-03 2000-10-24 Micron Technology, Inc. Dilute composition cleaning method
JP2000331978A (ja) * 1999-03-15 2000-11-30 Matsushita Electronics Industry Corp 電子デバイスの洗浄方法及びその製造方法
JP2001210787A (ja) * 2000-01-26 2001-08-03 Nec Corp 回路製造方法、mim容量回路
US20030116534A1 (en) * 2001-12-21 2003-06-26 Nanya Technology Corporation Method of metal etching post cleaning

Also Published As

Publication number Publication date
TW200507082A (en) 2005-02-16
DE602004024071D1 (de) 2009-12-24
ATE448564T1 (de) 2009-11-15
US7625826B2 (en) 2009-12-01
EP1647045A1 (en) 2006-04-19
WO2005006410A1 (en) 2005-01-20
US20060153331A1 (en) 2006-07-13
EP1647045B1 (en) 2009-11-11
KR20060030111A (ko) 2006-04-07

Similar Documents

Publication Publication Date Title
KR101082993B1 (ko) 레지스트용 박리제조성물 및 반도체장치의 제조방법
US20060287208A1 (en) Methods of Forming Corrosion-Inhibiting Cleaning Compositions for Metal Layers and Patterns on Semiconductor Substrates
US6664197B2 (en) Process for etching thin-film layers of a workpiece used to form microelectronic circuits or components
JP2002353308A (ja) 半導体装置及びその製造方法
JP2005347587A (ja) ドライエッチング後の洗浄液組成物および半導体装置の製造方法
JP2020507207A (ja) 保護キャップ層を用いるプラチナ含有薄膜のエッチング
CN104900481B (zh) 清洗焊盘的方法
US20030224958A1 (en) Solutions for cleaning polished aluminum-containing layers
JPH0263295B2 (ja)
CN106683996A (zh) 金属硅化物及金属硅化物上接触孔的制造方法
JP2007519222A (ja) 半導体デバイスを製造する方法およびその方法で使用するための装置
US8277674B2 (en) Method of removing post-etch residues
JP4963815B2 (ja) 洗浄方法および半導体装置の製造方法
US20070181532A1 (en) Cmp clean process for high performance copper/low-k devices
JP4086567B2 (ja) 半導体装置の製造方法
CN100521071C (zh) 一种半导体器件的制造方法及在这种方法中使用的装置
JP2002515645A (ja) 被加工片に1つ以上の金属化レベルを形成するのに使用するための方法及び製造ツール構造体
TWI479549B (zh) 去除蝕刻殘留物之方法
WO2003079429A1 (en) Production method for semiconductor integrated circuit device
TW447043B (en) Method of fabricating semiconductor device
KR20000046075A (ko) 반도체 소자의 구리 금속 배선 형성 방법
JP2006286802A (ja) 埋込配線の形成方法
KR100900227B1 (ko) 반도체 소자의 금속배선 형성방법
KR0171735B1 (ko) 반도체 소자의 금속배선 부식 방지 방법
TWI229382B (en) Method for preventing tungsten-plug corrosion

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070706

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101015