KR102308032B1 - 드라이 에칭 방법 및 에칭 장치 - Google Patents

드라이 에칭 방법 및 에칭 장치 Download PDF

Info

Publication number
KR102308032B1
KR102308032B1 KR1020197022860A KR20197022860A KR102308032B1 KR 102308032 B1 KR102308032 B1 KR 102308032B1 KR 1020197022860 A KR1020197022860 A KR 1020197022860A KR 20197022860 A KR20197022860 A KR 20197022860A KR 102308032 B1 KR102308032 B1 KR 102308032B1
Authority
KR
South Korea
Prior art keywords
gas
etching
volume
diketone
additive
Prior art date
Application number
KR1020197022860A
Other languages
English (en)
Other versions
KR20190101450A (ko
Inventor
구니히로 야마우치
다카시 마스다
아키후미 야오
Original Assignee
샌트랄 글래스 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌트랄 글래스 컴퍼니 리미티드 filed Critical 샌트랄 글래스 컴퍼니 리미티드
Publication of KR20190101450A publication Critical patent/KR20190101450A/ko
Application granted granted Critical
Publication of KR102308032B1 publication Critical patent/KR102308032B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

기판 상의 금속막을, 에칭 가스를 이용하여 에칭하는 드라이 에칭 방법에 있어서, 상기 에칭 가스가, β-디케톤과 제 1 첨가 가스와 제 2 첨가 가스를 포함하고, 상기 금속막이, 상기 β-디케톤과 착체를 형성 가능한 금속 원소를 포함하고, 상기 제 1 첨가 가스가, NO, N2O, O2 및 O3로 이루어지는 군에서 선택되는 적어도 1종의 가스이며, 상기 제 2 첨가 가스가, H2O 및 H2O2로 이루어지는 군에서 선택되는 적어도 1종의 가스이며, 상기 에칭 가스에 포함되는 상기 β-디케톤의 양이, 상기 에칭 가스에 대하여 10체적% 이상 90체적% 이하이며, 상기 에칭 가스에 포함되는 상기 제 2 첨가 가스의 양이, 상기 에칭 가스에 대하여 0.1체적% 이상 15체적% 이하인 것을 특징으로 한다. 이 방법에 의해, 금속막의 에칭 속도를 향상시킬 수 있다.

Description

드라이 에칭 방법 및 에칭 장치
본 발명은, β-디케톤을 포함하는 에칭 가스를 이용하여 금속막을 에칭하는 기술에 관한 것이다.
반도체 디바이스의 제조과정에 있어서, 배선 재료, 메탈 게이트 재료, 전극 재료, 또는 자성(磁性) 재료로서, 기판 상에 성막(成膜)된 금속막을 에칭하는 경우가 있다.
반도체 디바이스의 미세화에 수반하여, 금속막을 에칭하여 미세한 구조를 형성하기 위하여, 금속막의 에칭을 고도로 제어하는 것이 요구되도록 되어 오고 있다. 구체적으로는, 웨이퍼의 면 내에 있어서 에칭량의 편차가 1㎚ 이하로 억제되도록 금속막을 에칭하는 것, 에칭 후의 금속막 표면의 러프니스를 제어하는 것, 금속막을 선택적으로 에칭하는 것 등에 대하여 검토되고 있다. 이러한 고도의 에칭 제어를 행하기 위해서는, 약액에 의해 금속막을 에칭하는 웨트 에칭으로는 곤란하여, 가스에 의해 금속막을 에칭하는 드라이 에칭이 검토되고 있다.
예를 들면, 특허문헌 1에는, 물 및 알코올의 적어도 어느 일방을 포함하고 있는 β-디케톤을 포함하는 에칭 가스에 의해 기판 상에 형성된 박막을 기판 온도 300℃ 이상, 바람직하게는 450℃ 이상에서 에칭하여, 상기 기판의 표면을 노출시키는 에칭 공정을 구비하는 에칭 방법이 기재되어 있다. 또한, 특허문헌 2에는, β-디케톤을 포함하며, 물 또는 과산화수소를 1~20체적% 포함하는 에칭 가스를 이용하고, 100℃ 이상 350℃ 이하의 온도 영역에서 β-디케톤과 금속의 착체를 형성함으로써 금속막을 에칭하는 방법이 기재되어 있다. 특허문헌 2에는, 금속막을 구성하는 금속의 예로서, 아연, 코발트, 하프늄, 철, 망간, 바나듐 등이 거론되고 있다. 특허문헌 2에 의하면, 물 또는 과산화수소를 첨가함으로써, 산소를 이용하는 경우보다도 금속막을 에칭하는 속도가 빨라진다고 되어 있다.
또한, 기판 상의 금속막을 미세하게 에칭하는 방법은 아니지만, 반도체 디바이스의 제조 공정에 사용되는 성막 장치 내에 부착된 금속막을 드라이클리닝하는 방법으로서, β-디케톤을 이용하는 방법이 제안되어 있다.
예를 들면, 특허문헌 3에는, β-디케톤과 NOx(NO, N2O 중 어느 것)를 포함하는 클리닝 가스를, 200~400℃, 바람직하게는 250~370℃의 온도 범위 내에 있는 금속막과 반응시킴으로써, 성막 장치에 부착된 금속막을 제거하는 드라이클리닝 방법이 기재되어 있다. 특허문헌 3에는, 금속막을 구성하는 금속의 예로서, 니켈, 망간, 철, 코발트 등이 거론되어 있다. 특허문헌 3에 의하면, NOx를 이용함으로써, 산소를 이용하는 경우보다도 금속막을 에칭 제거할 수 있는 온도 범위가 넓어진다고 되어 있다.
일본국 공개특허 특개2004-91829호 공보 일본국 공개특허 특개2014-236096호 공보 일본국 공개특허 특개2013-194307호 공보
특허문헌 3에 기재되어 있는 β-디케톤과 NOx(NO, N2O 중 어느 것)를 포함하는 클리닝 가스를, 금속막의 에칭 가스로서 사용하는 것이 생각된다. 그러나, 본 발명자가 검토를 행한 결과, β-디케톤 가스를 기판에 공급하여 금속막을 에칭 처리하는 경우, 금속이 가지는 촉매 효과에 의해 β-디케톤이 분해되어, 처리 후의 기판에 탄소를 주성분으로 하는 막(이하, 카본막이라고 기재한다)이 잔류하는 경우나, 피처리체인 반도체 디바이스의 구조에 데미지를 주는 경우가 있었다. 본 발명자들은, NOx가스를 첨가 가스로서 이용하는 경우, 에칭 시의 기판의 온도를 낮게 함으로써, 카본막의 형성이나 피처리체에의 데미지를 억제할 수 있는 것을 발견하였지만, 동시에 금속막의 에칭 속도도 저하되어 버린다고 하는 문제점이 있었다.
본 발명은, 상기 과제를 감안하여 이루어진 것으로서, 금속막을 에칭하는 속도를 향상시키는 것이 가능한 방법을 제공하는 것을 목적으로 한다.
본 발명자들은, β-디케톤을 이용하여 금속막을 에칭할 때에, NO 등의 산화성의 가스뿐만 아니라, 물 등도 첨가함으로써, 에칭 속도가 향상되는 것을 발견하여, 본 발명에 이르렀다.
본 발명의 에칭 방법은, 기판 상의 금속막에, 에칭 가스를, 100℃ 이상 350℃ 이하의 온도 영역에서 접촉시켜서 에칭하는 드라이 에칭 방법에 있어서, 상기 에칭 가스는 β-디케톤과 제 1 첨가 가스와 제 2 첨가 가스를 포함하고, 상기 금속막이, 상기 β-디케톤과 착체를 형성 가능한 금속 원소를 포함하고, 상기 제 1 첨가 가스가, NO, N2O, O2 및 O3로 이루어지는 군에서 선택되는 적어도 1종의 가스이며, 상기 제 2 첨가 가스가, H2O 및 H2O2로 이루어지는 군에서 선택되는 적어도 1종의 가스이며, 상기 에칭 가스에 포함되는 상기 β-디케톤의 양이 상기 에칭 가스에 대하여 10체적% 이상 90체적% 이하이며, 상기 에칭 가스에 포함되는 상기 제 2 첨가 가스의 양이 상기 에칭 가스에 대하여 0.1체적% 이상 15체적% 이하인 것을 특징으로 한다.
본 발명에 의하면, 금속막을 에칭하는 속도를 향상시키는 것이 가능한 방법을 제공할 수 있다.
도 1은 본 발명의 일실시형태와 관련되는 에칭 장치의 개략도.
도 2는 본 발명의 일실시형태와 관련되는 충전 완료 용기의 단면 개략도.
도 3은 실시예·비교예에 있어서의, 에칭 가스 중의 물 함유량과 에칭 속도의 관계를 나타내는 그래프.
이하, 본 발명의 실시형태에 대하여 구체적으로 설명한다. 그러나, 본 발명은, 이하의 실시형태에 한정되는 것이 아닌, 본 발명의 요지를 변경하지 않는 범위에 있어서 적절히 변경하여 적용할 수 있다.
(금속막의 에칭 방법)
본 발명은, 기판 상의 금속막을 에칭 가스를 이용하여 에칭하는 드라이 에칭 방법에 있어서, 에칭 가스가, β-디케톤과 제 1 첨가 가스와 제 2 첨가 가스를 포함하며, 금속막이, β-디케톤과 착체를 형성 가능한 금속 원소를 포함하는 것을 특징으로 하는 드라이 에칭 방법이다.
본 발명에 있어서, 금속막을 포함하는 처리 대상물을 배치한 에칭 장치 내에 에칭 가스를 도입하고, 가열한 상태의 처리 대상물의 금속막에 에칭 가스를 접촉시키면, β-디케톤과 금속 원자가 금속 착체를 생성한다. 이 금속 착체는 증기압이 높기 때문에, 금속 착체가 기화함으로써 금속막을 제거할 수 있다. 본 발명은, 에칭 가스 중에 제 1 첨가 가스와 제 2 첨가 가스를 포함함으로써, 금속막의 에칭 속도를 고속화하는 것을 특징으로 하고 있다.
본 발명에서는, 산화성을 가지는 제 1 첨가 가스가 금속막을 산화하고, 또한, β-디케톤과 금속막을 구성하는 금속 원자와 결합하여 금속 착체를 형성 가능한 제 2 첨가 가스를 추가함으로써, 에칭 속도가 고속화된다고 생각된다.
또한, 본 발명에 있어서 에칭 속도의 측정에는, 에칭 후의 피처리체의 무게와 처리 전의 피처리체의 무게의 차(중량 변화)와, 금속막의 비중으로부터, 단위 시간당의 막두께의 감소량(㎚/min)을 구하는 방법을 이용하였다.
본 발명의 드라이 에칭 방법의 대상이 되는 금속막은, β-디케톤과 착체를 형성 가능한 금속 원소로 성막된다. 구체적으로는, Co, Fe, Ni, Zn, Hf, V 및 Cu로 이루어지는 군에서 선택되는 적어도 1종의 원소를 들 수 있다. 금속막은 상기의 원소의 어느 1종류로 이루어지는 막 뿐만 아니라 복수의 원소로 구성된 금속막이어도 된다. 예를 들면, NiSi, CoSi, HfSi, NiCo, FeCo, CoPt, MnZn, NiZn, CuZn, FeNi 등의 금속, 및 그들의 산화물막을 들 수 있다. 그 중에서도, Co가 포함되는 금속막에 대하여, 본 발명은 유효하다. 또한, 본 발명에 있어서, 기재는, 공지의 반도체 기판이나 글라스 기판 등을 이용할 수 있다.
제 1 첨가 가스로서는, NO, N2O, O2 및 O3로 이루어지는 군에서 선택되는 적어도 1종의 가스이다. 또한, 제 2 첨가 가스로서는, H2O 및 H2O2로 이루어지는 군에서 선택되는 적어도 1종의 가스이다.
본 발명에 이용하는 β-디케톤으로서는, 예를 들면, 헥사플루오로아세틸아세톤, 트리플루오로아세틸아세톤, 아세틸아세톤 등을 들 수 있으며, 1종류 뿐만 아니라 2종류 이상의 복수의 종류를 이용할 수 있다. 특히, 고속으로 에칭 가능한 점에서, 헥사플루오로아세틸아세톤, 트리플루오로아세틸아세톤이 바람직하다. 금속막의 에칭 속도는 에칭 가스 중에 포함되는 β-디케톤의 농도 상승과 함께 상승한다. 단, β-디케톤의 증기압이 낮아, 성막 장치 내에서 액화가 생길 가능성이 우려되는 경우에는, 희석 가스에 의해 적절히 농도를 조정하는 것이 바람직하다.
에칭 가스 중에 포함되는 β-디케톤의 함유율은, 충분한 에칭 속도를 얻는 관점에서, 에칭 가스 조성 중에 있어서, 10체적% 이상 90체적% 이하로 하는 것이 바람직하고, 30체적% 이상 60체적% 이하인 것이 보다 바람직하다.
에칭 가스 중에 포함되는 제 1 첨가 가스의 함유율은, 충분한 에칭 속도를 얻는 관점에서, 에칭 가스 조성 중에 있어서, 0.01체적% 이상 10체적% 이하로 하는 것이 바람직하고, 0.05체적% 이상 8체적% 이하인 것이 보다 바람직하고, 0.1체적% 이상 5체적% 이하인 것이 더 바람직하다.
에칭 가스 중에 포함되는 제 2 첨가 가스의 함유율은, 에칭 가스 조성 중에 있어서, 0.1체적% 이상 15체적% 이하이며, 0.5체적% 이상 10체적% 이하인 것이 바람직하고, 2체적% 이상 8체적% 이하인 것이 보다 바람직하다. 또한, 에칭 가스 중에 포함되는 제 2 첨가 가스의 β-디케톤에 대한 비율은, 0.5체적% 이상 50체적% 이하인 것이 바람직하고, 1체적% 이상 20체적% 이하인 것이 보다 바람직하다.
또한, 에칭 가스 중에는, β-디케톤, 제 1 첨가 가스, 제 2 첨가 가스에 추가하여, N2, He, Ar, Ne, Kr 등의 불활성 가스를 첨가하는 것도 가능하다. 불활성 가스를 첨가하는 경우, 적당한 농도로 희석하여 사용하면 농도는 한정되는 것은 아니지만, 에칭 가스 조성 중에 있어서, 통상, 1체적% 이상 90체적% 이하, 바람직하게는 10체적% 이상 80체적% 이하, 보다 바람직하게는 30체적% 이상 50체적% 이하의 함유율로 사용된다.
(에칭 장치)
본 발명의 드라이 에칭 방법은, 예를 들면, 도 1에 나타나 있는 바와 같은 반도체 제조 공정에 사용되는 일반적인 에칭 장치를 사용함으로써 실현할 수 있다. 일실시형태에 있어서, 본 발명에 관련되는 에칭 장치(100)는, 예를 들면, β-디케톤과 착체를 형성 가능한 금속 원소를 포함하는 금속막이 형성된 기재(피처리체(112))를 배치하는 처리 용기(110)와, 처리 용기(110)에 접속하여 β-디케톤을 공급하는 β-디케톤 공급부(130)와, 제 1 첨가 가스를 공급하는 제 1 첨가 가스 공급부(140)와, 제 2 첨가 가스를 공급하는 제 2 첨가 가스 공급부(150)와, 불활성 가스를 공급하는 불활성 가스 공급부(160)와, 처리 용기(110)를 가열하는 가열 수단(170)을 구비한다. 가스 유량의 제어부(도시 생략)는 β-디케톤 공급부(130), 제 1 첨가 가스 공급부(140), 제 2 첨가 가스 공급부(150) 등과 접속하여, β-디케톤 등을 피처리체(112)에 공급하도록 밸브(135,145,155와 165)의 제어 신호를 출력한다.
처리 용기(110)는, 피처리체(112)를 배치하기 위하여, 재치(載置)부(111)를 구비한다. 처리 용기(110)는, 사용하는 β-디케톤에 대한 내성이 있으며, 소정의 압력으로 감압할 수 있는 것이면 특별히 한정되는 것은 아니지만, 통상, 반도체의 에칭 장치에 구비된 일반적인 처리 용기 등이 적용된다. 또한, 에칭 가스를 공급하는 배관(121,131,141,151과 161)이나 그 외의 배관(171a와 171b) 등도 β-디케톤에 대한 내성이 있는 것이면 특별하게 한정되는 것이 아니며 일반적인 것을 사용할 수 있다.
처리 용기(110)에는, β-디케톤 공급부(130)가 접속된다. β-디케톤 공급부(130)는, 배관(121)을 개재하여, β-디케톤을 처리 용기(110)에 공급한다. 도 1에 있어서, 밸브(135)와 유량 조정 수단(133)에 의해, β-디케톤의 공급량이 조정되어, 배관(131)으로부터 배관(121)에 공급된다. 또한, 희석 가스로서 불활성 가스가, 불활성 가스 공급부(160)로부터, 밸브(165)와 유량 조정 수단(163)에 의해, 공급량이 조정되어, 배관(161)으로부터 배관(121)에 공급된다. 또한, 제 1 첨가 가스 공급부(140)는, 밸브(145)와 유량 조정 수단(143)으로 공급량을 조정하여, 제 1 첨가 가스를 배관(141)으로부터 배관(121)에 공급한다. 또한, 제 2 첨가 가스 공급부(150)는, 밸브(155)와 유량 조정 수단(153)으로 공급량을 조정하고, 제 2 첨가 가스를 배관(151)으로부터 배관(121)에 공급한다.
에칭 장치(100)에 있어서, β-디케톤은, 불활성 가스 공급부(160)로부터 공급되는 불활성 가스에 의해 소정의 농도로 희석되고, 제 1 첨가 가스 공급부(140)로부터 공급되는 제 1 첨가 가스, 제 2 첨가 가스 공급부(150)로부터 공급되는 제 2 첨가 가스와 소정의 농도로 혼합된 상태로, 처리 용기(110)에 공급되는 것이 바람직하다. 단, β-디케톤은 불활성 가스에 의해 희석되지 않아도 된다.
처리 용기(110)의 외부에는, 처리 용기(110)를 가열하는 가열 수단(170)이 배설(配設)된다. 또한, 재치부(111)의 내부에는, 제 2 가열 수단으로서, 히터(도시 생략)를 구비하여도 된다. 또한, 복수의 재치부를 처리 용기(110)에 배치하는 경우에는, 재치부마다에 히터를 구비하는 것에 의해, 각각의 재치부를 개별적으로 소정의 온도로 설정할 수 있다.
처리 용기(110)의 일방에는, 반응 후의 가스를 배출하기 위한 가스 배출 수단이 배설된다. 가스 배출 수단인 진공 펌프(173)에 의해, 배관(171a)을 개재하여 처리 용기(110)로부터 반응 후의 가스가 배출된다. 반응 후의 가스는, 배관(171a와 17lb)의 사이에 배설된 액체 질소 트랩(175)에 의해 회수된다. 배관(171a와 17lb)에는, 밸브(177a)와 밸브(177b)를 배설하여, 압력을 조정할 수 있다. 또한, 도 1 중, PI(123 및 125)는, 압력계이며, 그 지시값을 기초로 제어부가 각 유량 조정 수단 및 각 밸브를 제어할 수 있다.
에칭 장치(100)를 예로서, 구체적으로 에칭 방법을 설명한다. β-디케톤과 착체를 형성 가능한 금속 원소를 포함하는 금속막이 형성된 기재(피처리체(112))를 배치한다. 진공 펌프(173)에 의해, 처리 용기(110), 배관(121), 배관(131), 배관(141), 배관(151), 배관(161), 액체 질소 트랩(175), 배관(171a 및 17lb)의 내부를 소정의 압력까지 진공 치환 후, 가열 수단(170)에 의해, 피처리체(112)를 가열한다. 소정의 온도에 도달하면, β-디케톤 공급부(130)와 제 1 첨가 가스 공급부(140)와 제 2 첨가 가스 공급부(150)와 불활성 가스 공급부(160)로부터 β-디케톤과 제 1 첨가 가스와 제 2 첨가 가스와 희석 가스를 소정의 유량으로 배관(121)에 공급한다.
희석된 β-디케톤과 첨가제는 소정의 조성으로 혼합되어, 처리 용기(110)에 공급된다. 혼합된 에칭 가스를 처리 용기(110) 내에 도입하면서, 처리 용기(110) 내부를 소정의 압력으로 제어한다. 소정의 시간 에칭 가스와 금속막을 반응시킴으로써, 금속막의 에칭을 행한다. 본 발명에서는 플라즈마리스로 에칭 가능하며, 에칭 시, 플라즈마 등에서의 에칭 가스의 여기는 불필요하다.
에칭 종료 후, 가열 수단(170)에 의한 가열을 정지하여 강온(降溫)하는 것과 함께, 진공 펌프(173)를 정지하여, 진공을 해방한다. 이상에 의해, 본 발명에 관련되는 금속막의 에칭을 행할 수 있다.
(에칭 조건)
다음으로, 본 발명의 에칭 방법에 있어서, 에칭 시의 온도에 대해서는, 착체가 기화 가능한 온도이면 되며, 특히, 제거 대상의 금속막의 온도가, 100℃ 이상 350℃ 이하인 것이 바람직하고, 150℃ 이상 250℃ 미만의 온도 범위인 것이 보다 바람직하다. 또한, 에칭 중의 처리 용기 내의 압력은, 특별히 제한되는 일은 없지만, 통상, 0.1㎪ 이상 101.3㎪ 이하의 압력 범위이다.
또한, 제거 대상의 금속막이 코발트를 포함하고, β-디케톤이 헥사플루오로아세틸아세톤이며, 첨가 가스가 일산화질소인 경우, 300~400℃ 정도의 고온에서 에칭하면, 헥사플루오로아세틸아세톤이 분해되어 카본막이 형성되는 경우나, 소자의 구조에 데미지를 주는 경우가 있기 때문에, 피처리체가 150℃ 이상 250℃ 미만으로 가열되는 것이 바람직하고, 200℃ 이상 250℃ 미만으로 가열되는 것이 보다 바람직하고, 220℃ 이상 250℃ 미만으로 가열되는 것이 더 바람직하다. 상기의 온도 범위이면, 충분한 에칭 속도를 얻는 관점으로부터, 처리 용기 내의 압력은, 20Torr 이상 300Torr 이하(2.67㎪ 이상 39.9㎪ 이하)인 것이 바람직하고, 50Torr 이상 250Torr 이하(6.67㎪ 이상 33.3㎪ 이하)인 것이 보다 바람직하고, 100Torr 이상 200Torr 이하(13.3㎪ 이상 26.7㎪ 이하)인 것이 더 바람직하다.
에칭 시간은 특별히 제한되는 것은 아니지만, 반도체 디바이스 제조 프로세스의 효율을 고려하면, 60분 이내인 것이 바람직하다. 여기에서, 에칭 시간이란, 에칭 처리가 행해지는 내부에 기판이 설치되어 있는 처리 용기의 내부에 에칭 가스를 도입하고, 그 후, 에칭 처리를 끝내기 위하여 처리 용기 내의 에칭 가스를 진공 펌프 등에 의해 배기할 때까지의 시간을 가리킨다.
(피처리체의 전처리)
필요에 따라, 피처리체의 전처리를 행하여도 된다. 예를 들면, 제거 대상의 금속막이 코발트를 포함하는 경우, 코발트 자연 산화막을 환원함으로써, 자연 산화막의 두께에 의한 에칭 속도의 편차를 개선할 수 있다.
환원성 가스 공급부(도시 생략)로부터, 환원성 가스를 피처리체(112)에 공급함으로써 전처리를 행할 수 있다.
환원성 가스 공급 공정에 있어서, 환원성 가스는, 수소 가스로 한정되지 않으며, 예를 들면, 일산화탄소(CO), 포름알데히드(HCHO) 등의 가스를 이용할 수도 있다.
환원성 가스 공급 공정에 있어서는, 수소 가스 등의 환원성 가스만이 공급되어도 되지만, 질소 가스 등의 희석 가스에 의해 환원성 가스가 희석되는 것이 바람직하다.
또한, 환원성 가스 공급 공정에 있어서는, β-디케톤 및 일산화질소 가스는 공급되지 않는 것이 바람직하다. 구체적으로는, 환원성 가스 공급 공정에 있어서 공급되는 가스의 전량(全量)에 대한 β-디케톤 및 일산화질소 가스의 양의 비율은, 각각, 0.01체적% 미만인 것이 바람직하고, 0.001체적% 미만인 것이 보다 바람직하고, 0체적%인 것이 특히 바람직하다.
환원성 가스 공급 공정의 처리 온도는, 자연 산화막을 환원 가능한 온도이면 특별하게 한정되지 않지만, 환원성 가스 공급 공정의 처리 온도가 낮으면, 환원 반응이 거의 진행되지 않는다. 또한, 환원성 가스 공급 공정의 처리 온도는 높아도 되지만, 에칭 장치의 운용상, 제 1 혼합 가스 공급 공정의 처리 온도와 같은 것이 바람직하다. 이상으로부터, 환원성 가스 공급 공정에서는, 피처리체가 100℃ 이상 350℃ 이하로 가열되는 것이 바람직하고, 150℃ 이상 250℃ 이하로 가열되는 것이 보다 바람직하고, 200℃ 이상 250℃ 이하로 가열되는 것이 더 바람직하다.
환원성 가스 공급 공정에 있어서, 환원성 가스의 유량은, 처리 용기의 용적에 의존한다. 환원성 가스 공급 공정에 있어서, 처리 용기 내의 압력은 특별하게 한정되지 않지만, 예를 들면 10~500Torr(1.33~66.5㎪)의 범위에서 장치에 맞춰서 적절히 설정하면 된다.
환원성 가스 공급 공정의 처리 시간은, 기판에 형성한 금속막의 성막 방법 등에 따라 적절히 조정하면 된다.
(충전 완료 용기)
본 발명의 β-디케톤 공급부(130)에는, 도 2에 나타나 있는 바와 같은 밀폐 용기(201) 중에 β-디케톤을 충전한 β-디케톤 충전 완료 용기(200)를 사용할 수 있다. β-디케톤 충전 완료 용기(200)는, 액체 상태의 β-디케톤을 밀폐 용기(201)에 충전하여 얻어지며, 밀폐 용기(201) 중에서는 β-디케톤은 액상(液相)(213)과 기상(氣相)(211)으로 나뉘어져 있다. 밀폐 용기(201)에는, β-디케톤의 충전과 취출이 가능한 취출구(203)가 부착되어 있으며, 기상(211)의 β-디케톤을 가스 상태로 공급할 수 있다. 또한, β-디케톤 충전 완료 용기(200)로부터 가스 상태의 β-디케톤을 공급하는 경우, β-디케톤 충전 완료 용기(200)를 가열하여, 액상(213)의 β-디케톤의 휘발열을 보충할 필요가 있다.
또한, 밀폐 용기(201)에 충전하는 액체 상태의 β-디케톤 중의 β-디케톤 함유량(순도)은, 99질량% 이상이 바람직하고, 99.5질량% 이상이 보다 바람직하고, 99.9질량% 이상이 더 바람직하다. 액체 상태의 β-디케톤 중의 β-디케톤 함유량(순도)을 가스 크로마토그래피로 측정할 수 있다.
(반도체 디바이스)
본 발명에 관련되는 에칭 방법은, 종래의 반도체 디바이스의 금속막에 소정의 패턴을 형성하기 위한 에칭 방법으로서 사용 가능하다. 본 발명에 관련되는 반도체 디바이스는, 본 발명에 관련되는 에칭 방법에 의해 에칭한 금속막을 이용함으로써, 저렴하게 제조할 수 있다. 이러한 반도체 디바이스로서, 예를 들면, 태양 전지, 하드디스크 드라이브, 다이나믹·랜덤·액세스·메모리, 상(相)변화형 메모리, 강(强)유전체 메모리, 자기 저항 메모리, 저항 변화형 메모리, MEMS 등을 들 수 있다.
[실시예]
이하, 실시예에 의해 본 발명을 상세하게 설명하지만, 본 발명은 관련되는 실시예로 한정되는 것은 아니다. 금속막의 에칭 시험에 있어서, 에칭 가스 중의 물 함유량과 에칭 속도의 관계에 대하여 검토하였다.
우선, 순도 99.9질량% 이상의 액체 상태의 헥사플루오로아세틸아세톤(HFAc)을, 밀폐 용기에 충전하여, β-디케톤 충전 완료 용기를 얻었다.
에칭 장치는, 도 1에 나타낸 에칭 장치(100)에 준하여, 피처리체(112)로서 코발트박(형상 2㎝×2㎝, 두께 0.1㎜)을 이용하였다. 또한, 상기 서술의 β-디케톤 충전 완료 용기를, β-디케톤 공급 장치로 사용하였다.
처리 용기(110) 및 배관(121), 배관(131), 배관(141), 배관(151), 배관(161), 액체 질소 트랩(175), 배관(171a 및 17lb)의 내부를 10Pa 미만까지 진공 치환 후, 가열 수단(170) 및 재치부(111)의 내부에 배설한 히터에 의해 재치부(111)에 놓여 있는, 무게를 측정한 피처리체를 가열하였다. 가열 수단(170) 및 재치부(111)의 내부에 배설한 히터가 220℃에 도달한 것을 확인 후, 도시하지 않은 수소 가스 공급부로부터 수소 가스 10sccm을 압력 50Torr로 5분간 공급하고, 전처리인 환원 가스 공급 공정을 행하였다. 전처리 종료 후 다시 10Pa 미만까지 진공 치환한 후, β-디케톤과 제 1 첨가 가스와 제 2 첨가 가스와 불활성 가스를 소정의 유량으로 배관(121)에 공급함으로써, 에칭 가스를 처리 용기(110) 내에 도입하면서, 처리 용기(110) 내부를 소정의 압력으로 제어하였다. 도입 개시 후, 소정 시간 경과한 후, 에칭 가스의 도입을 정지하고, 처리 용기(110) 내부를 진공 해방 후, 피처리체를 취출하여 무게를 측정하고, 시험 전후의 피처리체의 중량 변화에 의거하는 두께의 감소량과 에칭 시간으로부터 에칭 속도를 산출하였다.
본 실시예의 에칭 시험에 있어서, 피처리체의 온도는 220℃, 도입하는 에칭 가스의 총량은 100sccm, 제 1 첨가 가스는 NO, 제 2 첨가 가스는 H2O, 희석 가스는 N2, 압력은 100Torr, 에칭 시간은 2.5분으로 하였다.
표 1에, 실시예 및 비교예에 있어서의 각 에칭 조건의 에칭 속도에 대하여 나타냈다. 또한, 도 3에, 에칭 가스 중의 물 함유량과, 에칭 속도의 관계를 나타냈다.
Figure 112019079534710-pct00001
도 3으로부터, 에칭 가스에 제 2 첨가 가스를 추가한 실시예 1~6에 있어서는, 추가하지 않은 비교예 1의 에칭 속도에 비하여, 에칭 속도가 21㎚/min 이상이며, 2배 정도 이상으로 높아졌다. 특히, 물 함유량이 2~8체적%인 실시예 3~5에 있어서, 에칭 속도가 특히 높아졌다. 또한, 각 실시예 및 비교예에 있어서, 피처리체의 온도가 220℃로 낮은 것에 의해, 카본막의 생성은 확인되지 않았다.
100 : 에칭 장치
110 : 처리 용기
111 : 재치부
112 : 피처리체
121 : 배관
130 : β-디케톤 공급부
131 : 배관
133 : 유량 조정 수단
135 : 밸브
140 : 제 1 첨가 가스 공급부
141 : 배관
143 : 유량 조정 수단
145 : 밸브
150 : 제 2 첨가 가스 공급부
151 : 배관
153 : 유량 조정 수단
155 : 밸브
160 : 불활성 가스 공급부
161 : 배관
163 : 유량 조정 수단
165 : 밸브
170 : 가열 수단
171a,b : 배관
173 : 진공 펌프
175 : 액체 질소 트랩
177a,b : 밸브
200 : β-디케톤 충전 완료 용기
201 : 밀폐 용기
203 : 취출구
211 : 기상
213 : 액상

Claims (14)

  1. 기판 상의 금속막에, 에칭 가스를, 100℃ 이상 350℃ 이하의 온도 영역에서 접촉시켜서 에칭하는 드라이 에칭 방법에 있어서,
    상기 에칭 가스가, β-디케톤과 제 1 첨가 가스와 제 2 첨가 가스를 포함하고,
    상기 금속막이, 상기 β-디케톤과 착체를 형성 가능한 금속 원소를 포함하고,
    상기 제 1 첨가 가스가, NO, N2O, O2 및 O3로 이루어지는 군에서 선택되는 적어도 1종의 가스이며,
    상기 제 2 첨가 가스가, H2O 및 H2O2로 이루어지는 군에서 선택되는 적어도 1종의 가스이며,
    상기 에칭 가스에 포함되는 상기 β-디케톤의 양이, 상기 에칭 가스에 대하여 10체적% 이상 90체적% 이하이며,
    상기 에칭 가스에 포함되는 상기 제 2 첨가 가스의 양이, 상기 에칭 가스에 대하여 0.1체적% 이상 15체적% 이하이며,
    상기 에칭 전에, 기판 상의 금속막에, 환원성 가스를 공급하는 전처리공정을 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  2. 제 1 항에 있어서,
    상기 에칭 가스를, 150℃ 이상 250℃ 미만의 온도 영역에서, 상기 금속막과 접촉시키는 것을 특징으로 하는 드라이 에칭 방법.
  3. 제 1 항에 있어서,
    상기 에칭 가스에 포함되는 상기 제 2 첨가 가스의 양이, 상기 에칭 가스에 대하여 0.5체적% 이상 10체적% 이하인 것을 특징으로 하는 드라이 에칭 방법.
  4. 제 3 항에 있어서,
    상기 에칭 가스에 포함되는 상기 제 2 첨가 가스의 양이, 상기 에칭 가스에 대하여 2체적% 이상 8체적% 이하인 것을 특징으로 하는 드라이 에칭 방법.
  5. 제 1 항에 있어서,
    상기 에칭 가스에 포함되는 상기 제 2 첨가 가스의 양이, 상기 에칭 가스에 포함되는 상기 β-디케톤에 대하여 0.5체적% 이상 50체적% 이하인 것을 특징으로 하는 드라이 에칭 방법.
  6. 제 1 항에 있어서,
    상기 에칭 가스에 포함되는 상기 제 1 첨가 가스의 양이, 상기 에칭 가스에 대하여 0.01체적% 이상 10체적% 이하인 것을 특징으로 하는 드라이 에칭 방법.
  7. 제 1 항에 있어서,
    상기 금속 원소가, Co, Fe, Ni, Zn, Hf, V 및 Cu로 이루어지는 군에서 선택되는 적어도 1종의 금속 원소인 것을 특징으로 하는 드라이 에칭 방법.
  8. 제 1 항에 있어서,
    상기 β-디케톤이, 헥사플루오로아세틸아세톤, 트리플루오로아세틸아세톤 및 아세틸아세톤으로 이루어지는 군에서 선택되는 적어도 1종의 화합물인 것을 특징으로 하는 드라이 에칭 방법.
  9. 제 1 항에 있어서,
    상기 금속막은 코발트를 포함하고,
    상기 에칭 가스는 β-디케톤으로서 헥사플루오로아세틸아세톤과, 제 1 첨가 가스로서 NO와, 제 2 첨가 가스로서 H2O를 포함하며,
    상기 에칭 가스에 포함되는 H2O가스의 양이, 상기 에칭 가스에 대하여 0.5체적% 이상 10체적% 이하이며,
    상기 에칭 가스를, 150℃ 이상 250℃ 미만의 온도 영역에서, 상기 금속막과 접촉시키는 것을 특징으로 하는 드라이 에칭 방법.
  10. 제 1 항에 있어서,
    추가로, 상기 에칭 가스가, N2, Ar, He, Ne 및 Kr로 이루어지는 군에서 선택되는 적어도 1종의 불활성 가스를 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  11. 제 1 항에 있어서,
    상기 환원성 가스는, 수소 가스, 일산화탄소 가스, 또는 포름알데히드 가스를 포함하고,
    상기 환원성 가스의 유량은, 전처리 공정에 있어서의 처리 용기 내의 압력이 1.33~66.5㎪의 범위가 되도록 제어되는 드라이 에칭 방법.
  12. 기판 상의 금속막을 제 1 항에 기재된 드라이 에칭 방법으로 에칭하는 공정을 포함하는 반도체 디바이스의 제조방법.
  13. 가열 가능한 처리 용기 내에 마련되며, 금속막이 표면에 형성된 피처리체를 재치하는 재치부와,
    β-디케톤을 상기 피처리체에 공급하는 β-디케톤 공급부와,
    NO, N2O, O2 및 O3로 이루어지는 군에서 선택되는 적어도 1종의 가스인 제 1 첨가 가스를 상기 피처리체에 공급하는 제 1 첨가 가스 공급부와,
    H2O 및 H2O2로 이루어지는 군에서 선택되는 적어도 1종의 가스인 제 2 첨가 가스를 상기 피처리체에 공급하는 제 2 첨가 가스 공급부와,
    상기 β-디케톤과 상기 제 1 첨가 가스와 상기 제 2 첨가 가스를, 상기 β-디케톤 및 상기 제 2 첨가 가스의 양이, 피처리체에 공급되는 가스의 합계에 대하여, 각각 10체적% 이상 90체적% 이하 및 0.1체적% 이상 15체적% 이하가 되도록, 100℃ 이상 350℃ 이하의 온도 영역으로 가열한 상기 피처리체에 공급하도록 제어 신호를 출력하는 제어부와,
    환원성 가스를 상기 피처리체에 공급하는 환원성 가스 공급부를 구비하고,
    상기 제어부는, 상기 β-디케톤과 상기 제 1 및 제 2 첨가 가스를 피처리체에 공급하기 전에, 상기 환원성 가스를 상기 피처리체에 공급하도록 밸브의 제어 신호를 출력하는 것을 특징으로 하는 에칭 장치.
  14. 제 13 항에 있어서,
    상기 환원성 가스는, 수소 가스, 일산화탄소 가스, 또는 포름알데히드 가스를 포함하고,
    상기 환원성 가스의 유량은, 전처리 공정에 있어서의 처리 용기 내의 압력이 1.33~66.5㎪의 범위가 되도록 제어되는 에칭 장치.
KR1020197022860A 2017-01-04 2017-12-20 드라이 에칭 방법 및 에칭 장치 KR102308032B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017000141 2017-01-04
JPJP-P-2017-000141 2017-01-04
PCT/JP2017/045708 WO2018128078A1 (ja) 2017-01-04 2017-12-20 ドライエッチング方法及びエッチング装置

Publications (2)

Publication Number Publication Date
KR20190101450A KR20190101450A (ko) 2019-08-30
KR102308032B1 true KR102308032B1 (ko) 2021-10-05

Family

ID=62791370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197022860A KR102308032B1 (ko) 2017-01-04 2017-12-20 드라이 에칭 방법 및 에칭 장치

Country Status (5)

Country Link
US (1) US10957554B2 (ko)
JP (1) JP6997372B2 (ko)
KR (1) KR102308032B1 (ko)
TW (1) TWI664316B (ko)
WO (1) WO2018128078A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6820717B2 (ja) 2016-10-28 2021-01-27 株式会社日立ハイテク プラズマ処理装置
KR20200096406A (ko) 2019-02-01 2020-08-12 주식회사 히타치하이테크 에칭 방법 및 플라스마 처리 장치
KR102342124B1 (ko) 2019-02-14 2021-12-22 주식회사 히타치하이테크 반도체 제조 장치
CN113498547A (zh) * 2019-03-01 2021-10-12 中央硝子株式会社 干蚀刻方法、半导体设备的制造方法和蚀刻装置
JP7338355B2 (ja) * 2019-09-20 2023-09-05 東京エレクトロン株式会社 エッチング方法、及びエッチング装置
KR20220086610A (ko) * 2019-10-23 2022-06-23 샌트랄 글래스 컴퍼니 리미티드 드라이 에칭 방법, 반도체 디바이스의 제조 방법 및 에칭 장치
WO2021192210A1 (ja) 2020-03-27 2021-09-30 株式会社日立ハイテク 半導体製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013194307A (ja) 2012-03-22 2013-09-30 Central Glass Co Ltd 成膜装置内の金属膜のドライクリーニング方法
US20150270140A1 (en) 2014-06-09 2015-09-24 American Air Liquide, Inc. Atomic layer or cyclic plasma etching chemistries and processes
US20170032990A1 (en) 2015-07-27 2017-02-02 Tokyo Electron Limited Etching method and etching apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153708A (ja) 1994-11-29 1996-06-11 Nec Corp エッチング装置およびエッチング方法
TW409152B (en) 1996-06-13 2000-10-21 Samsung Electronic Etching gas composition for ferroelectric capacitor electrode film and method for etching a transition metal thin film
JP2003086569A (ja) 2001-09-12 2003-03-20 Tokyo Electron Ltd プラズマ処理方法
JP2004091829A (ja) 2002-08-30 2004-03-25 Tokyo Electron Ltd エッチング方法及びエッチング装置
JP4260590B2 (ja) * 2003-09-25 2009-04-30 東京エレクトロン株式会社 基板処理装置のクリーニング方法
CN101386572B (zh) 2008-10-28 2011-05-11 上海吴泾化工有限公司 一种分离提纯乙酰丙酮的方法
JP5707144B2 (ja) * 2011-01-18 2015-04-22 東京エレクトロン株式会社 基板処理装置のドライクリーニング方法及び金属膜の除去方法
JP6142676B2 (ja) * 2013-05-31 2017-06-07 セントラル硝子株式会社 ドライエッチング方法、ドライエッチング装置、金属膜及びそれを備えたデバイス
US9721802B2 (en) 2013-10-03 2017-08-01 Applied Materials, Inc. LED based optical source coupled with plasma source

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013194307A (ja) 2012-03-22 2013-09-30 Central Glass Co Ltd 成膜装置内の金属膜のドライクリーニング方法
US20150270140A1 (en) 2014-06-09 2015-09-24 American Air Liquide, Inc. Atomic layer or cyclic plasma etching chemistries and processes
US20170032990A1 (en) 2015-07-27 2017-02-02 Tokyo Electron Limited Etching method and etching apparatus

Also Published As

Publication number Publication date
TWI664316B (zh) 2019-07-01
TW201829844A (zh) 2018-08-16
JP6997372B2 (ja) 2022-01-17
US10957554B2 (en) 2021-03-23
KR20190101450A (ko) 2019-08-30
US20200066541A1 (en) 2020-02-27
WO2018128078A1 (ja) 2018-07-12
JP2018110229A (ja) 2018-07-12

Similar Documents

Publication Publication Date Title
KR102308032B1 (ko) 드라이 에칭 방법 및 에칭 장치
KR102308031B1 (ko) 드라이 에칭 방법 및 β-디케톤 충전 완료 용기
US9991138B2 (en) Etching method and etching apparatus
TWI575599B (zh) 乾式蝕刻方法、乾式蝕刻裝置、金屬膜及具備其之設備
KR102282188B1 (ko) 에칭 방법 및 에칭 장치
US11618954B2 (en) Dry etching method, method for manufacturing semiconductor device, and etching device
WO2015001991A1 (ja) 被処理体の処理方法
WO2017134930A1 (ja) エッチング方法及びエッチング装置
KR20120083867A (ko) 기판 처리 장치의 드라이 클리닝 방법
KR102382484B1 (ko) 에칭 방법 및 에칭 장치
TWI838472B (zh) 乾式蝕刻方法、半導體裝置之製造方法及蝕刻裝置
WO2021079624A1 (ja) ドライエッチング方法、半導体デバイスの製造方法及びエッチング装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant