CN113498547A - 干蚀刻方法、半导体设备的制造方法和蚀刻装置 - Google Patents

干蚀刻方法、半导体设备的制造方法和蚀刻装置 Download PDF

Info

Publication number
CN113498547A
CN113498547A CN202080018047.4A CN202080018047A CN113498547A CN 113498547 A CN113498547 A CN 113498547A CN 202080018047 A CN202080018047 A CN 202080018047A CN 113498547 A CN113498547 A CN 113498547A
Authority
CN
China
Prior art keywords
etching
diketone
gas
metal film
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080018047.4A
Other languages
English (en)
Inventor
武田雄太
山内邦裕
八尾章史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Central Glass Co Ltd
Original Assignee
Central Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Glass Co Ltd filed Critical Central Glass Co Ltd
Publication of CN113498547A publication Critical patent/CN113498547A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的干蚀刻方法的特征在于，其是使包含β‑二酮的蚀刻气体与形成于被处理体的表面的金属膜接触而蚀刻所述金属膜的干蚀刻方法，所述方法包括：使包含第1β‑二酮的第1蚀刻气体与上述金属膜接触的第1蚀刻工序；及在上述第1蚀刻工序之后，使包含第2β‑二酮的第2蚀刻气体与上述金属膜接触的第2蚀刻工序，上述第1β‑二酮是能够通过与上述金属膜的反应而生成第1络合物的化合物，上述第2β‑二酮是能够通过与上述金属膜的反应而生成升华点比上述第1络合物低的第2络合物的化合物。

Description

干蚀刻方法、半导体设备的制造方法和蚀刻装置
技术领域
本发明涉及干蚀刻方法、半导体设备的制造方法和蚀刻装置。
背景技术
在半导体设备的制造过程中，作为布线材料、金属栅材料、电极材料或磁性材料，有时对在基板上经成膜的金属膜进行蚀刻。
伴随着半导体设备的微细化，为了对金属膜进行蚀刻而形成微细的结构，一直以来要求高度地控制金属膜的蚀刻。具体而言，研究了：以在晶圆的面内蚀刻量的偏差被抑制在1nm以下的方式蚀刻金属膜、控制蚀刻后的金属膜表面的粗糙、选择性地蚀刻金属膜等。为了进行这种高度的蚀刻控制，通过用化学溶液将金属膜蚀刻的湿式蚀刻是困难的，研究了利用气体将金属膜蚀刻的干蚀刻。
专利文献1中记载了一种蚀刻方法，其具备如下蚀刻工序：通过包含水和醇中的至少一者的包含β-二酮的蚀刻气体，对形成于基板上的薄膜以基板温度300℃以上、优选为450℃以上进行蚀刻，使上述基板的表面露出。专利文献2记载了如下方法：使用包含β-二酮、且包含1～20体积％的水或过氧化氢的蚀刻气体，在100℃以上且350℃以下的温度区域形成β-二酮与金属的络合物，由此将金属膜蚀刻。专利文献2中，作为构成金属膜的金属的例子，列举出了锌、钴、铪、铁、锰、钒等。根据专利文献2，通过添加水或过氧化氢，从而与使用氧气时相比，蚀刻金属膜的速度变快。
另外，虽然不是对基板上的金属膜进行微细地蚀刻的方法，但作为对附着于半导体设备的制造工序中使用的成膜装置内的金属膜进行干洗的方法，提出了使用β-二酮的方法。
专利文献3中记载了一种干洗方法，其通过使包含β-二酮和NOx(为NO、N2O中的任一者)的清洗气与处于200～400℃、优选为250～370℃的温度范围内的金属膜反应，从而去除附着于成膜装置上的金属膜。专利文献3中，作为构成金属膜的金属的例子，列举出了镍、锰、铁、钴等。根据专利文献3，通过使用NOx，从而与使用氧气时相比，扩大了能够蚀刻去除金属膜的温度范围。
现有技术文献
专利文献
专利文献1：日本特开2004-91829号公报
专利文献2：日本特开2014-236096号公报
专利文献3：日本特开2013-194307号公报
发明内容
发明要解决的问题
作为被蚀刻对象的金属膜的结晶性根据其成膜方法而不同，但大多数情况下是晶粒聚集而形成的多晶的膜。利用专利文献1～3中记载的方法蚀刻这样的金属膜时，在整体上均匀地蚀刻是非常困难的。通常，结合比较弱的(即，反应性高)晶界被优先蚀刻，因此可认为蚀刻后的膜由于蚀刻速度差异而出现表面粗糙。近些年，随着微细化的进展，即使是微小的表面粗糙也成为不可忽视的问题，需要对其进行改善。
使用包含β-二酮的蚀刻气体来蚀刻金属膜时，金属和β-二酮形成络合物，由此金属膜被蚀刻。形成该络合物需要使金属一次性地氧化，因此大多数情况会将氧气、前述的NOx等氧化剂添加至蚀刻气体中。一直以来，本发明人等试图通过调节氧化剂的添加量、添加的时机、进而利用β-二酮时的处理条件等来改善表面粗糙，但未能从根本上得到改善。
本发明是鉴于上述课题而完成的，其目的在于提供能够抑制金属膜的表面粗糙的干蚀刻方法。进而，本发明的目的在于，提供使用了上述干蚀刻方法的半导体设备的制造方法。本发明的目的还在于，提供能够抑制出现金属膜的表面粗糙的蚀刻装置。
用于解决问题的方案
本发明人等着眼于在与金属的反应中生成的络合物的升华点因β-二酮的种类而大幅不同的情况。此外，发现：用生成升华点高的第1络合物的第1β-二酮对金属膜进行处理后，用生成升华点比第1络合物低的第2络合物的第2β-二酮对金属膜进行处理时，金属膜的表面粗糙得到改善，以至完成了本发明。
本发明的干蚀刻方法的特征在于，其是使包含β-二酮的蚀刻气体与形成于被处理体的表面的金属膜接触而蚀刻所述金属膜的干蚀刻方法，所述方法包括：使包含第1β-二酮的第1蚀刻气体与上述金属膜接触的第1蚀刻工序；及在上述第1蚀刻工序之后，使包含第2β-二酮的第2蚀刻气体与上述金属膜接触的第2蚀刻工序，上述第1β-二酮是能够通过与上述金属膜的反应而生成第1络合物的化合物，上述第2β-二酮是能够通过与上述金属膜的反应而生成升华点比上述第1络合物低的第2络合物的化合物。
本发明的干蚀刻方法中，上述第1β-二酮与上述第2β-二酮的组合优选为(第1β-二酮，第2β-二酮)＝(乙酰丙酮，六氟乙酰丙酮)、(乙酰丙酮，三氟乙酰丙酮)或(三氟乙酰丙酮，六氟乙酰丙酮)。
本发明的干蚀刻方法中，可以重复进行上述第1蚀刻工序和上述第2蚀刻工序。
本发明的干蚀刻方法中，上述金属膜优选包含选自由Zr、Hf、Fe、Mn、Cr、Al、Ru、Co、Cu、Zn、Pt和Ni组成的组中的至少1种金属元素。
本发明的干蚀刻方法中，优选上述第1蚀刻气体和上述第2蚀刻气体各自独立地还包含选自由NO、NO2、N2O、O2、O3、H2O和H2O2组成的组中的至少1种添加气体。
本发明的干蚀刻方法中，优选：上述金属膜包含Co元素，上述第1蚀刻气体包含作为上述第1β-二酮的乙酰丙酮和作为添加气体的NO，上述第2蚀刻气体包含作为上述第2β-二酮的六氟乙酰丙酮和作为添加气体的NO。
本发明的干蚀刻方法中，优选上述第1蚀刻气体和上述第2蚀刻气体各自独立地还包含选自由N2、Ar、He、Ne和Kr组成的组中的至少1种非活性气体。
本发明的干蚀刻方法优选进一步具备：在上述第1蚀刻工序之前将还原性气体供给至上述金属膜的预处理工序。
本发明的半导体设备的制造方法的特征在于，具备利用本发明的干蚀刻方法对基板上的金属膜进行蚀刻的工序。
本发明的蚀刻装置的特征在于，具备：载置部，其设置于能加热的处理容器内且载置表面形成了金属膜的被处理体；第1β-二酮供给部，其将第1β-二酮供给至上述被处理体，所述第1β-二酮是能够通过与上述金属膜的反应而生成第1络合物的化合物；第2β-二酮供给部，其将第2β-二酮供给至上述被处理体，所述第2β-二酮是能够通过与上述金属膜的反应而生成升华点比上述第1络合物低的第2络合物的化合物；及控制部，其输出用于进行第1步骤和第2步骤的控制信号，所述第1步骤是将包含上述第1β-二酮的第1蚀刻气体供给至上述被处理体，所述第2步骤是在上述第1步骤之后将包含上述第2β-二酮的第2蚀刻气体供给至上述被处理体。
本发明的蚀刻装置还具备将还原性气体供给至上述被处理体的还原性气体供给部，上述控制部优选输出用于在将上述第1蚀刻气体供给至上述被处理体之前将上述还原性气体供给至上述被处理体的控制信号。
发明的效果
根据本发明，可以提供能够抑制金属膜的表面粗糙的干蚀刻方法。
附图说明
图1是示意性示出本发明的一实施方式的蚀刻装置的概略图。
图2是示出实施例1和实施例2的试验步骤的流程图。
图3是示出比较例1的试验步骤的流程图。
图4是示出实施例1和比较例1中的蚀刻量与RMS的关系的图。
图5是示出实施例1和实施例2中的蚀刻量与RMS的关系的图。
具体实施方式
以下，对本发明的实施方式进行具体地说明。
然而，本发明不限定于以下的实施方式，可以在不改变本发明的主旨的范围内进行适宜变更而应用。
[干蚀刻方法]
本发明的一实施方式的干蚀刻方法是使包含β-二酮的蚀刻气体与形成于被处理体的表面的金属膜接触来蚀刻所述金属膜的方法。使包含β-二酮的蚀刻气体与加热状态的金属膜接触时，β-二酮与金属膜反应而生成络合物。由于该络合物的蒸气压高，因此通过络合物气化而能够去除金属膜。
本发明的一实施方式的干蚀刻方法的特征在于，在使包含第1β-二酮的第1蚀刻气体与金属膜接触的第1蚀刻工序之后，进行使包含第2β-二酮的第2蚀刻气体与金属膜接触的第2蚀刻工序，所述第1β-二酮能够生成升华点高的第1络合物，所述第2β-二酮能够生成升华点比第1络合物低的第2络合物。
由此，能够抑制蚀刻后的金属膜的表面粗糙。可推测其机理如下。首先，用第1β-二酮对金属膜进行处理时，相对于结合比较弱的(即，反应性高)晶界，第1β-二酮优先形成络合物。接着，用第2β-二酮对金属膜进行处理时，在晶界中，第1β-二酮中生成的络合物作为保护膜发挥作用，因此第2β-二酮对反应性比较低的晶粒部分进行攻击。然后，随着晶粒的蚀刻的进行，受到保护的晶界也被蚀刻。其结果，可认为金属膜整体被均匀地蚀刻。
成为本发明的一实施方式的干蚀刻方法的对象的金属膜由能够与β-二酮形成络合物的金属元素成膜。具体而言，可列举出选自由Zr、Hf、Fe、Mn、Cr、Al、Ru、Co、Cu、Zn、Pt和Ni组成的组中的至少1种金属元素。金属膜可以是仅由1种金属元素构成的金属膜，也可以是由多种金属元素构成的金属膜。其中，本发明的一实施方式的干蚀刻方法对包含Co元素的金属膜是有效的。需要说明的是，本发明的一实施方式的干蚀刻方法中，作为被处理体的基材，可以使用公知的半导体基板、玻璃基板等基板。
(第1蚀刻工序)
第1蚀刻气体包含第1β-二酮。第1β-二酮的种类取决于与第2β-二酮的关系，没有特别限定，例如可列举出乙酰丙酮、三氟乙酰丙酮等。作为第1β-二酮，可以使用1种化合物，也可以使用2种以上的化合物。
从得到充分的蚀刻速度的观点出发，第1蚀刻气体中包含的第1β-二酮的含有率优选为10体积％以上且90体积％以下，更优选为30体积％以上且60体积％以下。
第1蚀刻气体优选进一步包含选自由NO、NO2、N2O、O2、O3、H2O和H2O2组成的组中的至少1种添加气体。
第1蚀刻气体包含添加气体时，从得到充分的蚀刻速度的观点出发，第1蚀刻气体中包含的添加气体的含有率优选为0.01体积％以上且10体积％以下，更优选为0.05体积％以上且8体积％以下，进一步优选为0.1体积％以上且5体积％以下。
第1蚀刻气体优选进一步包含选自由N2、Ar、He、Ne和Kr组成的组中的至少1种非活性气体。
第1蚀刻气体包含非活性气体时，第1蚀刻气体中包含的非活性气体的含有率优选为1体积％以上且90体积％以下，更优选为10体积％以上且80体积％以下，进一步优选为30体积％以上且50体积％以下。
(第2蚀刻工序)
第2蚀刻气体包含第2β-二酮。第2β-二酮的种类取决于与第1β-二酮的关系，没有特别限定，例如可列举出六氟乙酰丙酮、三氟乙酰丙酮等。作为第2β-二酮，可以使用1种化合物，也可以使用2种以上的化合物。
作为第1β-二酮与第2β-二酮的组合，可列举出(第1β-二酮，第2β-二酮)＝(乙酰丙酮，六氟乙酰丙酮)、(乙酰丙酮，三氟乙酰丙酮)、(三氟乙酰丙酮，六氟乙酰丙酮)等。
从得到充分的蚀刻速度的观点出发，第2蚀刻气体中包含的第2β-二酮的含有率优选为10体积％以上且90体积％以下，更优选为30体积％以上且60体积％以下。
第2蚀刻气体优选还包含选自由NO、NO2、N2O、O2、O3、H2O和H2O2组成的组中的至少1种添加气体。第1蚀刻气体和第2蚀刻气体包含添加气体时，第1蚀刻气体中包含的添加气体与第2蚀刻气体中包含的添加气体可以相同也可以不同。
第2蚀刻气体包含添加气体时，从得到充分的蚀刻速度的观点出发，第2蚀刻气体中包含的添加气体的含有率优选为0.01体积％以上且10体积％以下，更优选为0.05体积％以上且8体积％以下，进一步优选为0.1体积％以上且5体积％以下。第1蚀刻气体和第2蚀刻气体包含添加气体时，第1蚀刻气体中包含的添加气体的含有率与第2蚀刻气体中包含的添加气体的含有率可以相同也可以不同。
第2蚀刻气体优选进一步包含选自由N2、Ar、He、Ne和Kr组成的组中的至少1种非活性气体。第1蚀刻气体和第2蚀刻气体包含非活性气体时，第1蚀刻气体中包含的非活性气体与第2蚀刻气体中包含的非活性气体可以相同也可以不同。
第2蚀刻气体包含非活性气体时，第2蚀刻气体中包含的非活性气体的含有率优选为1体积％以上且90体积％以下，更优选为10体积％以上且80体积％以下，进一步优选为30体积％以上且50体积％以下。第1蚀刻气体和第2蚀刻气体包含非活性气体时，第1蚀刻气体中包含的非活性气体的含有率与第2蚀刻气体中包含的非活性气体的含有率可以相同也可以不同。
本发明的一实施方式的干蚀刻方法中，可以重复进行第1蚀刻工序和第2蚀刻工序。此时，第1蚀刻工序的条件可以分别相同，也可以不同。同样地，第2蚀刻工序的条件可以分别相同，也可以不同。
(预处理工序)
本发明的一实施方式的干蚀刻方法中，优选在第1蚀刻工序之前进行将还原性气体供给至金属膜的预处理工序。例如，去除对象的金属膜包含Co元素时，通过将钴自然氧化膜还原，从而能够改善由于自然氧化膜的厚度所致的蚀刻速度的偏差。
预处理工序中，作为还原性气体，例如可以使用氢气(H2)、一氧化碳(CO)、甲醛(HCHO)等气体。还原性气体可以仅为1种，也可以为2种以上。
预处理工序中，可以仅供给H2气体等还原性气体，也可以通过上述的N2气体等非活性气体将还原性气体稀释。
另外，预处理工序中，优选不供给β-二酮和添加气体。具体而言，在预处理工序中β-二酮和添加气体的量相对于所供给的气体总量的比例分别优选低于0.01体积％，更优选低于0.001体积％，特别优选为0体积％。
[蚀刻装置]
本发明的一实施方式的干蚀刻方法例如可以通过使用半导体制造工序中使用的通常的蚀刻装置而实现。这样的蚀刻装置也是本发明的实施方式之一。
图1是示意性示出本发明的一实施方式的蚀刻装置的概略图。
图1所示的蚀刻装置100具备：用于配置表面形成了金属膜的被处理体10的处理容器110；与处理容器110连接并供给第1β-二酮的第1β-二酮供给部130；供给第2β-二酮的第2β-二酮供给部140；供给添加气体的添加气体供给部150；供给非活性气体的非活性气体供给部160；供给还原性气体的还原性气体供给部170；及对处理容器110进行加热的加热装置180。气体流量的控制部(未图示)与第1β-二酮供给部130等连接，以将第1β-二酮等供给至被处理体10的方式输出阀门的控制信号。需要说明的是，蚀刻装置100还可以具备添加气体供给部150、非活性气体供给部160和还原性气体供给部170。
处理容器110具备用于载置被处理体10的载置部111。处理容器110对所使用的β-二酮具有耐性，只要能减压至规定压力就没有特别限定，通常，可使用半导体的蚀刻装置中所具备的通常的处理容器等。另外，供给蚀刻气体的供给管、其它配管等也是只要对β-二酮具有耐性就可以没有特别限定地使用通用者。
第1β-二酮供给部130通过阀门V1～V5和流量调节装置MFC1来调节供给量，将N2等鼓泡气体由配管131、132和133供给至第1β-二酮容器137，将第1β-二酮由第1β-二酮容器137供给至配管134、135和121。图1中，通过配管136连接了配管133和配管134，但也可以不设置配管136。
第2β-二酮供给部140通过阀门V6和V7及流量调节装置MFC2来调节供给量，将第2β-二酮由配管141和142供给至配管121。
添加气体供给部150通过阀门V8和V9及流量调节装置MFC3来调节供给量，将添加气体由配管151和152供给至配管121。
非活性气体供给部160通过阀门V10和V11及流量调节装置MFC4来调节供给量，将非活性气体由配管161和162供给至配管121。
还原性气体供给部170通过阀门V12和V13及流量调节装置MFC5来调节供给量，将还原性气体由配管171和172供给至配管121。
蚀刻装置100中，对于β-二酮，优选：被由非活性气体供给部160所供给的非活性气体稀释至规定浓度，在与由加气体供给部150所供给的添加气体以规定浓度混合的状态下供给至处理容器110。但是，β-二酮也可以不用非活性气体进行稀释。
在处理容器110的外部配置对处理容器110进行加热的加热装置180。另外，在载置部111的内部可以配置加热器(未图示)作为第2加热装置。需要说明的是，在处理容器110中配置多个载置部的情况，通过使每个载置部具备加热器，从而能够将各个载置部分别设定为规定温度。
在处理容器110的一侧，可设置用于排出反应后的气体的气体排出装置。通过气体排出装置的真空泵183，经由配管181从处理容器110中排出反应后的气体。反应后的气体可通过设置在配管181与配管182之间的液氮收集器184而回收。在配管181和182上设置阀门V14和V15，而能够调节压力。另外，图1中，PI1和PI2是压力计，控制部可以基于其指示值对各流量调节装置和各阀门进行控制。
以蚀刻装置100为例，具体地说明蚀刻方法说明。
在处理容器110内配置被处理体10，所述被处理体10形成有包含能与β-二酮形成络合物的金属元素的金属膜。通过真空泵183，将处理容器110、配管121、配管131～136、配管141和142、配管151和152、配管161和162、配管171和172、液氮收集器184、配管181和182的内部真空置换为规定压力后，通过加热装置180对被处理体10进行加热。达到规定温度后，由第1β-二酮供给部130、添加气体供给部150和非活性气体供给部160以规定的流量将第1β-二酮与添加气体和非活性气体供给至配管121。
以规定的组成混合经稀释的第1β-二酮和添加气体，供给至处理容器110。边向处理容器110内导入经混合的第1蚀刻气体，边将处理容器110内控制在规定压力。通过使第1蚀刻气体与金属膜反应规定时间，从而进行第1蚀刻工序。在第1蚀刻工序中，可以在没有等离子体的情况下进行蚀刻，进行蚀刻时不需要用等离子体等激发蚀刻气体。
第1蚀刻工序结束后，再次进行真空置换。然后，以规定的流量由第2β-二酮供给部140、添加气体供给部150和非活性气体供给部160以规定的流量将第2β-二酮与添加气体和非活性气体供给至配管121。
以规定的组成混合经稀释的第2β-二酮和添加气体，并供给至处理容器110。边向处理容器110内导入经混合的第2蚀刻气体，边将处理容器110内控制在规定压力。通过使第2蚀刻气体与金属膜反应规定时间，从而进行第2蚀刻工序。第2蚀刻工序中，可以在没有等离子体的情况下进行蚀刻，进行蚀刻时不需要用等离子体等激发蚀刻气体。
重复进行第1蚀刻工序和第2蚀刻工序时，第2蚀刻工序结束后，再次进行真空置换。然后，与上述同样地，进行第1蚀刻工序和第2蚀刻工序。
第2蚀刻工序结束后，停止基于加热装置180的加热并进行降温，同时停止真空泵183，释放真空。通过以上操作而能够进行金属膜的蚀刻。
需要说明的是，在第1蚀刻工序之前，通过还原性气体供给部170将还原性气体供给至被处理体10，从而可以进行预处理工序。优选在预处理工序之后且第1蚀刻工序之前进行真空置换。
(蚀刻条件)
本发明的一实施方式的干蚀刻方法中，进行第1蚀刻工序和第2蚀刻工序时的温度为能使络合物气化的温度即可，特别是，去除对象的金属膜的温度优选为100℃以上且350℃以下，更优选为130℃以上且250℃以下。金属膜的温度可以与第1蚀刻工序和第2蚀刻工序相同也可以不同。
另外，第1蚀刻工序和第2蚀刻工序中的处理容器内的压力没有特别限定，通常为0.1kPa以上且101.3kPa以下的压力范围。处理容器内的压力可以与第1蚀刻工序和第2蚀刻工序相同也可以不同。
特别是，在去除对象的金属膜包含Co元素、第1蚀刻气体包含作为第1β-二酮的乙酰丙酮和作为添加气体的NO、第2蚀刻气体包含作为第2β-二酮的六氟乙酰丙酮和作为添加气体的NO的情况下，在300～400℃左右的高温下进行蚀刻时，有时六氟乙酰丙酮分解而形成碳膜、使元件的结构受损。因此，优选被处理体被加热至250℃以下。
作为上述的温度范围，从得到充分的蚀刻速度的观点出发，第1蚀刻工序中的处理容器内的压力优选为20托以上且300托以下(2.67kPa以上且39.9kPa以下)，更优选为20托以上且100托以下(2.67kPa以上且13.3kPa以下)，进一步优选为20托以上且50托以下(2.67kPa以上且6.67kPa以下)。另外，第2蚀刻工序中的处理容器内的压力优选为20托以上且300托以下(2.67kPa以上且39.9kPa以下)，更优选为50托以上且250托以下(6.67kPa以上且33.3kPa以下)，进一步优选为100托以上且200托以下(13.3kPa以上且26.7kPa以下)。
第1蚀刻工序和第2蚀刻工序的处理时间没有特别限定，考虑到半导体设备制造工艺的效率，优选在60分钟以内。此处，各蚀刻工序的处理时间是指：将蚀刻气体导入设置了被处理体的处理容器内，然后，通过真空泵等将处理容器内的蚀刻气体排出以完成蚀刻处理所需的时间。
进行预处理工序时，预处理工序的处理温度只要是能将自然氧化膜还原的温度就没有特别限定，预处理工序的处理温度低时，几乎不进行还原反应。另外，预处理工序的处理温度也可以高，但从蚀刻装置的运行方面考虑，优选与第1蚀刻工序的处理温度相同。根据以上，在预处理工序中，被处理体优选被加热至100℃以上且350℃以下，更优选被加热至150℃以上且250℃以下。
在预处理工序中，还原性气体的流量依赖于处理容器的容积。在预处理工序中，处理容器内的压力没有特别限定，例如在10～500托(1.33～66.5kPa)的范围内根据装置进行适宜设定即可。
预处理工序的处理时间可以根据形成于基板上的金属膜的成膜方法等进行适宜调整。
[半导体设备的制造方法]
本发明的一实施方式的干蚀刻方法可以用作用于在现有的半导体设备的金属膜上形成规定的图案的蚀刻方法。通过利用本发明的一实施方式的干蚀刻方法对基板上的金属膜进行蚀刻，从而能够廉价地制造半导体设备。
作为这样的半导体设备，例如可以列举出太阳能电池、硬盘驱动器、动态随机存取存储器、相变内存、铁电体存储器、磁阻存储器、阻变存储器、微电子机械系统(EMS：MicroElectro Mechanical Systems)等。
实施例
以下，示出更具体地公开了本发明的实施例。需要说明的是，本发明不限定于这些实施例。
实施例1、实施例2和比较例1中，使用图1所示的蚀刻装置100，对形成于硅晶圆表面的钴膜(形状1cm×1cm、膜厚200nm)进行了蚀刻。
图2是示出实施例1和实施例2的试验步骤的流程图。图3是示出比较例1的试验步骤的流程图。图2和图3中，Vac表示真空置换。
(实施例1)
将处理容器110、配管121、配管131～136、配管141和142、配管151和152、配管161和162、配管171和172、液氮收集器184、配管181和182的内部真空置换至低于10Pa。然后，通过加热装置180和配置于载置部111的内部的加热器，将载置于载置部111的测量了重量的被处理体10加热。确认加热装置180和配置于载置部111的内部的加热器达到200℃后，通过还原性气体供给部170以压力50托供给10分钟H2气体10sccm，进行了预处理工序。
预处理工序结束后，再次真空置换至低于10Pa。然后，以规定的流量由第1β-二酮供给部130供给乙酰丙酮(Acac)、由添加气体供给部150供给NO气体、及由非活性气体供给部160供给N2气体至配管121，由此边将第1蚀刻气体导入处理容器110内边将处理容器110内部的压力控制在21托，进行了1蚀刻工序。被处理体的温度为200℃，第1蚀刻气体的流量为Acac/NO/N2＝10/1/10sccm。在第1蚀刻气体导入开始经过1～5分钟后，停止导入第1蚀刻气体。
第1蚀刻工序结束后，再次真空置换至低于10Pa。然后，以规定的流量由第2β-二酮供给部140供给六氟乙酰丙酮(HFAc)、由添加气体供给部150供给NO气体、及由非活性气体供给部160供给N2气体至配管121，由此边将第2蚀刻气体导入处理容器110内边将处理容器110内部的压力控制在100托，进行了第2蚀刻工序。被处理体的温度为200℃，第2蚀刻气体的流量为HFAc/NO/N2＝50/1/49sccm。在第2蚀刻气体导入开始经过1～5分钟后，停止导入第2蚀刻气体。
将第1蚀刻工序和第2蚀刻工序重复1～8个循环。
(实施例2)
将被处理体的温度变更为150℃，除此以外与实施例1同样地进行预处理工序、第1蚀刻工序和第2蚀刻工序，由此进行了被处理体的蚀刻。
(比较例1)
首先，在与实施例1同样的条件下进行预处理工序。
预处理工序结束后，再次真空置换至低于10Pa。然后，以规定的流量由第2β-二酮供给部140供给六氟乙酰丙酮(HFAc)、由添加气体供给部150供给NO气体、及由非活性气体供给部160供给N2气体至配管121，由此边将蚀刻气体导入处理容器110内边将处理容器110内部的压力控制在100托，进行了蚀刻工序。被处理体的温度为200℃，蚀刻气体的流量为HFAc/NO/N2＝50/1/49sccm。在蚀刻气体导入开始经过2～60分钟后，停止导入蚀刻气体。
实施例3和比较例2中，使用图1所示的蚀刻装置100，进行了形成于硅晶圆表面的铁膜(形状1cm×1cm、膜厚200nm)的蚀刻。
(实施例3)
首先，在与实施例1同样的条件下进行预处理工序。
预处理工序结束后，再次真空置换至低于10Pa。然后，由第1β-二酮供给部130供给乙酰丙酮(Acac)、由添加气体供给部150供给H2O气体、及由非活性气体供给部160供给N2气体至配管121，由此边将第1蚀刻气体导入处理容器110内边将处理容器110内部的压力控制在21托，进行了第1蚀刻工序。被处理体的温度为250℃，第1蚀刻气体的流量为Acac/H2O/N2＝10/1/10sccm。在第1蚀刻气体导入开始经过1～5分钟后，停止导入第1蚀刻气体。
第1蚀刻工序结束后，再次真空置换至低于10Pa。然后，以规定的流量由第2β-二酮供给部140供给六氟乙酰丙酮(HFAc)、由添加气体供给部150供给H2O气体、及由非活性气体供给部160供给N2气体至配管121，由此边将第2蚀刻气体导入处理容器110内边将处理容器110内部的压力控制在100托，进行了第2蚀刻工序。被处理体的温度为250℃，第2蚀刻气体的流量为HFAc/H2O/N2＝50/1/49sccm。在第2蚀刻气体导入开始经过1～5分钟后，停止导入第2蚀刻气体。
将第1蚀刻工序和第2蚀刻工序重复1～8个循环。
(比较例2)
首先，在与实施例1同样的条件下进行预处理工序。
预处理工序结束后，再次真空置换至低于10Pa。然后，以规定的流量由第2β-二酮供给部140供给六氟乙酰丙酮(HFAc)、由添加气体供给部150供给H2O气体、及由非活性气体供给部160供给N2气体至配管121，由此边将蚀刻气体导入处理容器110内边将处理容器110内部的压力控制在100托，进行了蚀刻工序。被处理体的温度为250℃，蚀刻气体的流量为HFAc/H2O/N2＝50/1/49sccm。在蚀刻气体导入开始经过2～60分钟后，停止导入蚀刻气体。
实施例4和比较例3中，使用图1所示的蚀刻装置100，进行了形成于硅晶圆表面的铪膜(形状1cm×1cm、膜厚200nm)的蚀刻。
(实施例4)
首先，在与实施例1同样的条件下进行预处理工序。
预处理工序结束后，再次真空置换至低于10Pa。然后，由第1β-二酮供给部130供给乙酰丙酮(Acac)、由添加气体供给部150供给NO2气体、及由非活性气体供给部160供给N2气体至配管121，由此将第1蚀刻气体导入处理容器110内，边将处理容器110内部的压力控制在21托，进行了第1蚀刻工序。被处理体的温度为300℃，第1蚀刻气体的流量为Acac/NO2/N2＝10/1/10sccm。在第1蚀刻气体导入开始经过1～5分钟后，停止导入第1蚀刻气体。
第1蚀刻工序结束后，再次真空置换至低于10Pa。然后，以规定的流量由第2β-二酮供给部140供给六氟乙酰丙酮(HFAc)、由添加气体供给部150供给NO2气体、及由非活性气体供给部160供给N2气体至配管121，由此边将第2蚀刻气体导入处理容器110内边将处理容器110内部的压力控制在100托，进行了第2蚀刻工序。被处理体的温度为300℃，第2蚀刻气体的流量为HFAc/NO2/N2＝50/1/49sccm。在第2蚀刻气体导入开始经过1～5分钟后，停止导入第2蚀刻气体。
将第1蚀刻工序和第2蚀刻工序重复1～8个循环。
(比较例3)
首先，在与实施例1同样的条件下进行预处理工序。
预处理工序结束后，再次真空置换至低于10Pa。然后，以规定的流量由第2β-二酮供给部140供给六氟乙酰丙酮(HFAc)、由添加气体供给部150供给NO2气体、及由非活性气体供给部160供给N2气体至配管121，由此边将蚀刻气体导入处理容器110内，边将处理容器110内部的压力控制在100托，进行了蚀刻工序。被处理体的温度为300℃，蚀刻气体的流量为HFAc/NO2/N2＝50/1/49sccm。在蚀刻气体导入开始经过2～60分钟后，停止导入蚀刻气体。
实施例1～实施例4和比较例1～比较例3中，将处理容器110内部真空开放后，取出被处理体10并测定了重量。基于试验前后的被处理体10的重量变化及钴膜、铁膜或铪膜的密度计算出体积，用该体积除以钴膜、铁膜或铪膜的面积，由此计算出蚀刻量。
另外，实施例1～实施例4和比较例1～比较例3中，用AFM(SHIMADZU公司制、模型SPM-9700)测定蚀刻后的钴膜、铁膜或铪膜的表面的凹凸。求出基于AFM的测定值的均方根粗糙度(RMS)，作为表面粗糙度的指标。
将实施例1～实施例4和比较例1～比较例3中的蚀刻条件示于表1。进而，将求出了相对于蚀刻量的RMS的斜率的结果示于表1。
[表1]
Figure BDA0003240821420000161
图4是示出实施例1和比较例1中的蚀刻量与RMS的关系的图。
由图4求出相对于蚀刻量的RMS的斜率时，比较例1为0.095，而实施例1降低至0.063。由图4的结果，可以确认实施例1中蚀刻后的表面粗糙得到了抑制。
图5是示出实施例1和实施例2中的蚀刻量与RMS的关系的图。
由图5求出相对于蚀刻量的RMS的斜率时，蚀刻温度为200℃的实施例1为0.063，蚀刻温度为150℃的实施例2为0.058。由图5的结果，可以确认几乎不存在温度依赖性。由于随着蚀刻温度的降低，第1蚀刻工序和第2蚀刻工序的蚀刻速度均降低，因此可认为蚀刻速度之差也得到了维持。
如表1所示，被蚀刻膜为铁膜时，比较例2为0.102，而实施例3降低至0.082。同样地，被蚀刻膜为铪膜时，比较例3为0.113，而实施例4降低至0.076。由这些结果，可以确认实施例3和实施例4中蚀刻后的表面粗糙也得到了抑制。
根据以上的结果，可认为通过上述的推测机理进行了蚀刻。
本申请以2019年3月1日申请的日本专利申请2019-037591号作为基础，主张基于巴黎公约或进入国家的法规的优先权。该申请的内容作为参考将其全部内容并入本申请中。
附图标记说明
10 被处理体
100 蚀刻装置
110 处理容器
111 载置部
130 第1β-二酮供给部
131、132、133、134、135、136 配管
137 第1β-二酮容器
140 第2β-二酮供给部
141、142 配管
150 添加气体供给部
151、152 配管
160 非活性气体供给部
161、162 配管
170 还原性气体供给部
171、172 配管
180 加热装置
181、182 配管
183 真空泵
184 液氮收集器
MFC1、MFC2、MFC3、MFC4、MFC5 流量调节装置
PI1、PI2 压力计
V1、V2、V3、V4、V5、V6、V7、V8、V9、V10、V11、V12、V13、
V14、V15 阀门。

Claims (11)

1.一种干蚀刻方法，其特征在于，
其是使包含β-二酮的蚀刻气体与形成于被处理体的表面的金属膜接触而蚀刻所述金属膜的干蚀刻方法，所述方法包括：
第1蚀刻工序，使包含第1β-二酮的第1蚀刻气体与所述金属膜接触；及
第2蚀刻工序，在所述第1蚀刻工序之后，使包含第2β-二酮的第2蚀刻气体与所述金属膜接触，
所述第1β-二酮是能够通过与所述金属膜的反应而生成第1络合物的化合物，
所述第2β-二酮是能够通过与所述金属膜的反应而生成升华点比所述第1络合物低的第2络合物的化合物。
2.根据权利要求1所述的干蚀刻方法，其中，所述第1β-二酮与所述第2β-二酮的组合即第1β-二酮与第2β-二酮是乙酰丙酮与六氟乙酰丙酮、乙酰丙酮与三氟乙酰丙酮、或三氟乙酰丙酮与六氟乙酰丙酮。
3.根据权利要求1或2所述的干蚀刻方法，其中，重复进行所述第1蚀刻工序和所述第2蚀刻工序。
4.根据权利要求1～3中任一项所述的干蚀刻方法，其中，所述金属膜包含选自由Zr、Hf、Fe、Mn、Cr、Al、Ru、Co、Cu、Zn、Pt和Ni组成的组中的至少1种金属元素。
5.根据权利要求1～4中任一项所述的干蚀刻方法，其中，所述第1蚀刻气体和所述第2蚀刻气体各自独立地还包含选自由NO、NO2、N2O、O2、O3、H2O和H2O2组成的组中的至少1种添加气体。
6.根据权利要求1所述的干蚀刻方法，其中，所述金属膜包含Co元素，
所述第1蚀刻气体包含作为所述第1β-二酮的乙酰丙酮和作为添加气体的NO，
所述第2蚀刻气体包含作为所述第2β-二酮的六氟乙酰丙酮和作为添加气体的NO。
7.根据权利要求1～6中任一项所述的干蚀刻方法，其中，所述第1蚀刻气体和所述第2蚀刻气体各自独立地还包含选自由N2、Ar、He、Ne和Kr组成的组中的至少1种非活性气体。
8.根据权利要求1～7中任一项所述的干蚀刻方法，其还具备：在所述第1蚀刻工序之前，将还原性气体供给至所述金属膜的预处理工序。
9.一种半导体设备的制造方法，其特征在于，包括利用权利要求1～8中任一项所述的干蚀刻方法对基板上的金属膜进行蚀刻的工序。
10.一种蚀刻装置，其特征在于，具备：
载置部，其设置于能加热的处理容器内，且载置表面形成了金属膜的被处理体；
第1β-二酮供给部，其将第1β-二酮供给至所述被处理体，所述第1β-二酮是能够通过与所述金属膜的反应而生成第1络合物的化合物；
第2β-二酮供给部，其将第2β-二酮供给至所述被处理体，所述第2β-二酮是能够通过与所述金属膜的反应而生成升华点比所述第1络合物低的第2络合物的化合物；及
控制部，其输出用于进行第1步骤和第2步骤的控制信号，所述第1步骤是将包含所述第1β-二酮的第1蚀刻气体供给至所述被处理体，所述第2步骤是在所述第1步骤之后，将包含所述第2β-二酮的第2蚀刻气体供给至所述被处理体。
11.根据权利要求10所述的蚀刻装置，其还具备将还原性气体供给至所述被处理体的还原性气体供给部，
所述控制部输出用于在将所述第1蚀刻气体供给至所述被处理体之前将所述还原性气体供给至所述被处理体的控制信号。
CN202080018047.4A 2019-03-01 2020-02-19 干蚀刻方法、半导体设备的制造方法和蚀刻装置 Pending CN113498547A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019037591 2019-03-01
JP2019-037591 2019-03-01
PCT/JP2020/006500 WO2020179449A1 (ja) 2019-03-01 2020-02-19 ドライエッチング方法、半導体デバイスの製造方法及びエッチング装置

Publications (1)

Publication Number Publication Date
CN113498547A true CN113498547A (zh) 2021-10-12

Family

ID=72338545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080018047.4A Pending CN113498547A (zh) 2019-03-01 2020-02-19 干蚀刻方法、半导体设备的制造方法和蚀刻装置

Country Status (8)

Country Link
US (1) US11618954B2 (zh)
EP (1) EP3933892A4 (zh)
JP (1) JP7525793B2 (zh)
KR (1) KR20210133965A (zh)
CN (1) CN113498547A (zh)
SG (1) SG11202109419WA (zh)
TW (1) TWI838472B (zh)
WO (1) WO2020179449A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021079624A1 (ja) * 2019-10-23 2021-04-29 セントラル硝子株式会社 ドライエッチング方法、半導体デバイスの製造方法及びエッチング装置
WO2022131186A1 (ja) * 2020-12-18 2022-06-23 株式会社トクヤマ 遷移金属の半導体の処理方法、および遷移金属酸化物の還元剤含有処理液
WO2022230862A1 (ja) * 2021-04-28 2022-11-03 セントラル硝子株式会社 表面処理方法、ドライエッチング方法、クリーニング方法、半導体デバイスの製造方法及びエッチング装置
JP7329021B2 (ja) * 2021-09-14 2023-08-17 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理システム、およびプログラム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159859A (en) 1998-06-09 2000-12-12 Air Products And Chemicals, Inc. Gas phase removal of SiO2 /metals from silicon
US20050142885A1 (en) 2002-08-30 2005-06-30 Tokyo Electron Limited Method of etching and etching apparatus
JP2004091829A (ja) 2002-08-30 2004-03-25 Tokyo Electron Ltd エッチング方法及びエッチング装置
JP5929386B2 (ja) 2012-03-22 2016-06-08 セントラル硝子株式会社 成膜装置内の金属膜のドライクリーニング方法
JP6142676B2 (ja) * 2013-05-31 2017-06-07 セントラル硝子株式会社 ドライエッチング方法、ドライエッチング装置、金属膜及びそれを備えたデバイス
JP2019054014A (ja) * 2016-02-02 2019-04-04 セントラル硝子株式会社 エッチング方法及びエッチング装置
JP6559107B2 (ja) 2016-09-09 2019-08-14 東京エレクトロン株式会社 成膜方法および成膜システム
US10957554B2 (en) 2017-01-04 2021-03-23 Central Glass Company, Limited Etching method and etching device
JP6967724B2 (ja) 2017-08-25 2021-11-17 パナソニックＩｐマネジメント株式会社 圧力式炊飯器

Also Published As

Publication number Publication date
EP3933892A1 (en) 2022-01-05
KR20210133965A (ko) 2021-11-08
US11618954B2 (en) 2023-04-04
EP3933892A4 (en) 2022-11-09
TW202100804A (zh) 2021-01-01
US20220056593A1 (en) 2022-02-24
JP7525793B2 (ja) 2024-07-31
WO2020179449A1 (ja) 2020-09-10
SG11202109419WA (en) 2021-09-29
JPWO2020179449A1 (zh) 2020-09-10
TWI838472B (zh) 2024-04-11

Similar Documents

Publication Publication Date Title
CN113498547A (zh) 干蚀刻方法、半导体设备的制造方法和蚀刻装置
US9991138B2 (en) Etching method and etching apparatus
JP6997372B2 (ja) ドライエッチング方法及びエッチング装置
TWI743468B (zh) 乾式蝕刻方法及已填充有β-二酮之容器
WO2015001991A1 (ja) 被処理体の処理方法
WO2017134930A1 (ja) エッチング方法及びエッチング装置
KR20120083867A (ko) 기판 처리 장치의 드라이 클리닝 방법
KR102382484B1 (ko) 에칭 방법 및 에칭 장치
WO2022230862A1 (ja) 表面処理方法、ドライエッチング方法、クリーニング方法、半導体デバイスの製造方法及びエッチング装置
WO2021079624A1 (ja) ドライエッチング方法、半導体デバイスの製造方法及びエッチング装置
JP7572633B2 (ja) ドライエッチング方法、半導体デバイスの製造方法及びエッチング装置
TWI857130B (zh) 乾式蝕刻方法、半導體裝置之製造方法及蝕刻裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination