TWI838472B - 乾式蝕刻方法、半導體裝置之製造方法及蝕刻裝置 - Google Patents

乾式蝕刻方法、半導體裝置之製造方法及蝕刻裝置 Download PDF

Info

Publication number
TWI838472B
TWI838472B TW109106193A TW109106193A TWI838472B TW I838472 B TWI838472 B TW I838472B TW 109106193 A TW109106193 A TW 109106193A TW 109106193 A TW109106193 A TW 109106193A TW I838472 B TWI838472 B TW I838472B
Authority
TW
Taiwan
Prior art keywords
etching
diketone
metal film
gas
complex
Prior art date
Application number
TW109106193A
Other languages
English (en)
Other versions
TW202100804A (zh
Inventor
武田雄太
山內邦裕
八尾章史
Original Assignee
日商中央硝子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商中央硝子股份有限公司 filed Critical 日商中央硝子股份有限公司
Publication of TW202100804A publication Critical patent/TW202100804A/zh
Application granted granted Critical
Publication of TWI838472B publication Critical patent/TWI838472B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明之乾式蝕刻方法之特徵在於，其係使包含β-二酮之蝕刻氣體接觸於形成於被處理體表面之金屬膜而進行蝕刻者，且具備：第1蝕刻步驟，其係使包含第1β-二酮之第1蝕刻氣體接觸於上述金屬膜；及第2蝕刻步驟，其係於上述第1蝕刻步驟之後，使包含第2β-二酮之第2蝕刻氣體接觸於上述金屬膜；且上述第1β-二酮係藉由與上述金屬膜反應而能夠生成第1錯合物之化合物，上述第2β-二酮係藉由與上述金屬膜反應而能夠生成較上述第1錯合物之昇華點低之第2錯合物之化合物。

Description

乾式蝕刻方法、半導體裝置之製造方法及蝕刻裝置
本發明係關於一種乾式蝕刻方法、半導體裝置之製造方法及蝕刻裝置。
於半導體裝置之製造過程中，存在對作為配線材料、金屬閘極材料、電極材料、或磁性材料而成膜於基板上之金屬膜進行蝕刻之情形。
伴隨半導體裝置之微細化，為了對金屬膜進行蝕刻而形成微細之構造，越來越要求高度地控制金屬膜之蝕刻。具體而言，正在對以於晶圓之面內將蝕刻量之不均抑制於1 nm以下之方式蝕刻金屬膜、控制蝕刻後之金屬膜表面之粗糙度、及選擇性地蝕刻金屬膜等進行研究。為了進行此種高度之蝕刻控制，以藥液對金屬膜進行蝕刻之濕式蝕刻較為困難，正在研究以氣體對金屬膜進行蝕刻之乾式蝕刻。
專利文獻1中，記載有一種蝕刻方法，其具備以下之蝕刻步驟，即，藉由含有水及醇之至少任一者之包含β-二酮之蝕刻氣體，對形成於基板上之薄膜以基板溫度300℃以上、較佳為450℃以上進行蝕刻，使上述基板之表面露出。專利文獻2中，記載有一種方法，其使用包含β-二酮、且以1～20體積%含有水或過氧化氫之蝕刻氣體，於100℃以上且350℃以下之溫度區域形成β-二酮與金屬之錯合物，藉此對金屬膜進行蝕刻。專利文獻2中，作為構成金屬膜之金屬之例，可列舉鋅、鈷、鉿、鐵、錳、釩等。根據專利文獻2，藉由添加水或過氧化氫而使蝕刻金屬膜之速度相較使用氧之情形變快。
又，作為並非為對基板上之金屬膜進行微細蝕刻之方法，而是對附著於半導體裝置之製造步驟中使用之成膜裝置內之金屬膜進行乾洗之方法，提出使用β-二酮之方法。
於專利文獻3中，記載有一種乾洗方法，其使包含β-二酮與NOx(NO、N2 O之任一者)之清洗氣體與處於200～400℃、較佳為250～370℃之溫度範圍內之金屬膜反應，藉此將附著於成膜裝置之金屬膜去除。專利文獻3中，作為構成金屬膜之金屬之例，可列舉鎳、錳、鐵、鈷等。根據專利文獻3，藉由使用NOx而使可蝕刻去除金屬膜之溫度範圍相較使用氧之情形變大。 [先前技術文獻] [專利文獻]
專利文獻1：日本專利特開2004-91829號公報 專利文獻2：日本專利特開2014-236096號公報 專利文獻3：日本專利特開2013-194307號公報
[發明所欲解決之問題]
作為被蝕刻對象之金屬膜雖然根據其成膜方法而結晶性不同，但大部分情形時，為晶粒集合而形成之多晶膜。對此種金屬膜以專利文獻1至3中記載之方法進行蝕刻之情形時，非常難以整體均勻地蝕刻。通常，結合相對較弱(即，反應性較高)之晶界優先被蝕刻，故認為蝕刻後之膜會產生因蝕刻速度之不同而導致之表面粗糙。於近年來微細化之發展中，成問題的是稍許之表面粗糙亦無法忽視，要求對其進行改善。
於使用包含β-二酮之蝕刻氣體對金屬膜進行蝕刻之情形時，藉由金屬與β-二酮形成錯合物而蝕刻金屬膜。為了形成該錯合物，需暫時使金屬氧化，故多會將氧或上述NOx等氧化劑添加至蝕刻氣體。至此，本發明者等人調整氧化劑之添加量或添加之時序，進而調整利用β-二酮之處理條件等，謀求表面粗糙之改善，但並未達到根本性改善。
本發明係鑒於上述課題而完成，其目的在於提供一種能夠抑制金屬膜之表面粗糙之乾式蝕刻方法。進而，本發明之目的在於提供一種使用上述乾式蝕刻方法之半導體裝置之製造方法。又，本發明之目的在於提供一種能夠抑制金屬膜之表面粗糙之產生之蝕刻裝置。 [解決問題之技術手段]
本發明者等人著眼於與金屬反應所生成之錯合物之昇華點根據β-二酮之種類而較大地不同。而且發現，若於以生成昇華點較高之第1錯合物之第1β-二酮處理金屬膜之後，以生成較第1錯合物之昇華點低之第2錯合物之第2β-二酮處理金屬膜，則金屬膜之表面粗糙會改善，從而完成本發明。
本發明之乾式蝕刻方法之特徵在於，其係使包含β-二酮之蝕刻氣體接觸於形成於被處理體表面之金屬膜而進行蝕刻者，且具備：第1蝕刻步驟，其係使包含第1β-二酮之第1蝕刻氣體接觸於上述金屬膜；及第2蝕刻步驟，其係於上述第1蝕刻步驟之後，使包含第2β-二酮之第2蝕刻氣體接觸於上述金屬膜；且上述第1β-二酮係藉由與上述金屬膜反應而能夠生成第1錯合物之化合物，上述第2β-二酮係藉由與上述金屬膜反應而能夠生成較上述第1錯合物之昇華點低之第2錯合物之化合物。
本發明之乾式蝕刻方法中，較佳為上述第1β-二酮與上述第2β-二酮之組合為(第1β-二酮，第2β-二酮)＝(乙醯丙酮，六氟乙醯丙酮)、(乙醯丙酮，三氟乙醯丙酮)或(三氟乙醯丙酮，六氟乙醯丙酮)。
本發明之乾式蝕刻方法中，亦可反覆進行上述第1蝕刻步驟與上述第2蝕刻步驟。
本發明之乾式蝕刻方法中，較佳為上述金屬膜包含選自由Zr、Hf、Fe、Mn、Cr、Al、Ru、Co、Cu、Zn、Pt及Ni所組成之群中之至少1種金屬元素。
本發明之乾式蝕刻方法中，較佳為上述第1蝕刻氣體及上述第2蝕刻氣體分別獨立地進而包含選自由NO、NO2 、N2 O、O2 、O3 、H2 O及H2 O2 所組成之群中之至少1種添加氣體。
本發明之乾式蝕刻方法中，較佳為上述金屬膜包含Co元素，上述第1蝕刻氣體包含乙醯丙酮作為上述第1β-二酮，且包含NO作為添加氣體，上述第2蝕刻氣體包含六氟乙醯丙酮作為上述第2β-二酮，且包含NO作為添加氣體。
本發明之乾式蝕刻方法中，較佳為上述第1蝕刻氣體及上述第2蝕刻氣體分別獨立地進而包含選自由N2 、Ar、He、Ne及Kr所組成之群中之至少1種惰性氣體。
本發明之乾式蝕刻方法較佳為，進而具備前處理步驟，該前處理步驟係於上述第1蝕刻步驟之前，將還原性氣體供給至上述金屬膜。
本發明之半導體裝置之製造方法之特徵在於，具備以下步驟，即，將基板上之金屬膜藉由本發明之乾式蝕刻方法進行蝕刻。
本發明之蝕刻裝置之特徵在於具備：載置部，其設置於能加熱之處理容器內，供載置於表面形成有金屬膜之被處理體；第1β-二酮供給部，其將藉由與上述金屬膜反應而能夠生成第1錯合物之化合物即第1β-二酮供給至上述被處理體；第2β-二酮供給部，其將藉由與上述金屬膜反應而能夠生成較上述第1錯合物之昇華點低之第2錯合物之化合物即第2β-二酮供給至上述被處理體；及控制部，其輸出控制信號以進行第1步驟與第2步驟，上述第1步驟係將包含上述第1β-二酮之第1蝕刻氣體供給至上述被處理體，上述第2步驟係於上述第1步驟之後，將包含上述第2β-二酮之第2蝕刻氣體供給至上述被處理體。
本發明之蝕刻裝置較佳為，進而具備還原性氣體供給部，其將還原性氣體供給至上述被處理體，上述控制部以於將上述第1蝕刻氣體供給至上述被處理體之前，將上述還原性氣體供給至上述被處理體之方式輸出控制信號。 [發明之效果]
根據本發明，可提供一種能夠抑制金屬膜之表面粗糙之乾式蝕刻方法。
以下，對本發明之實施形態具體地進行說明。 然而，本發明並非限定於以下實施形態，可於不變更本發明之主旨之範圍內適當變更而應用。
[乾式蝕刻方法] 本發明之一實施形態之乾式蝕刻方法係使包含β-二酮之蝕刻氣體接觸於形成於被處理體表面之金屬膜而進行蝕刻之方法。若使包含β-二酮之蝕刻氣體接觸於已加熱之狀態之金屬膜，則β-二酮與金屬膜反應而生成錯合物。該錯合物之蒸氣壓較高，故可藉由錯合物氣化而去除金屬膜。
本發明之一實施形態之乾式蝕刻方法之特徵在於，於使包含能夠生成昇華點較高之第1錯合物之第1β-二酮之第1蝕刻氣體接觸於金屬膜之第1蝕刻步驟之後，進行第2蝕刻步驟，即，使包含能夠生成較第1錯合物之昇華點低之第2錯合物之第2β-二酮之第2蝕刻氣體接觸於金屬膜。
藉此，可抑制蝕刻後之金屬膜之表面粗糙。其機制推斷為如下。首先，以第1β-二酮處理金屬膜後，相對於結合較弱(即，反應性較高)之晶界，第1β-二酮優先形成錯合物。其次，以第2β-二酮處理金屬膜後，於晶界利用第1β-二酮生成之錯合物作為保護膜發揮功能，故第2β-二酮對反應性較低之晶粒部分進行攻擊。其後，隨著晶粒蝕刻之進行，受到保護之晶界亦被蝕刻。其結果，認為金屬膜整體被均勻地蝕刻。
成為本發明之一實施形態之乾式蝕刻方法之對象之金屬膜係由能夠與β-二酮形成錯合物之金屬元素成膜。具體而言，可列舉選自由Zr、Hf、Fe、Mn、Cr、Al、Ru、Co、Cu、Zn、Pt及Ni所組成之群中之至少1種金屬元素。金屬膜可為僅包含1種金屬元素之金屬膜，亦可為由複數種金屬元素構成之金屬膜。其中，對於包含Co元素之金屬膜，本發明之一實施形態之乾式蝕刻方法較為有效。再者，本發明之一實施形態之乾式蝕刻方法中，作為被處理體之基材，可使用公知之半導體基板或玻璃基板等基板。
(第1蝕刻步驟) 第1蝕刻氣體包含第1β-二酮。第1β-二酮之種類係根據與第2β-二酮之關係而決定者，並未特別限定，但可列舉例如乙醯丙酮、三氟乙醯丙酮等。作為第1β-二酮，可使用1種化合物，亦可使用2種以上之化合物。
自獲得充分之蝕刻速度之觀點而言，第1蝕刻氣體中所含之第1β-二酮之含有率較佳為10體積%以上且90體積%以下，更佳為30體積%以上且60體積%以下。
較佳為，第1蝕刻氣體進而包含選自由NO、NO2 、N2 O、O2 、O3 、H2 O及H2 O2 所組成之群中之至少1種添加氣體。
於第1蝕刻氣體包含添加氣體之情形時，自獲得充分之蝕刻速度之觀點而言，第1蝕刻氣體中所含之添加氣體之含有率較佳為0.01體積%以上且10體積%以下，更佳為0.05體積%以上且8體積%以下，進而佳為0.1體積%以上且5體積%以下。
較佳為，第1蝕刻氣體進而包含選自由N2 、Ar、He、Ne及Kr所組成之群中之至少1種惰性氣體。
於第1蝕刻氣體包含惰性氣體之情形時，第1蝕刻氣體中所含之惰性氣體之含有率較佳為1體積%以上且90體積%以下，更佳為10體積%以上且80體積%以下，進而佳為30體積%以上且50體積%以下。
(第2蝕刻步驟) 第2蝕刻氣體包含第2β-二酮。第2β-二酮之種類係根據與第1β-二酮之關係而決定者，並未特別限定，可列舉例如六氟乙醯丙酮、三氟乙醯丙酮等。作為第2β-二酮，可使用1種化合物，亦可使用2種以上之化合物。
作為第1β-二酮與第2β-二酮之組合，可列舉(第1β-二酮，第2β-二酮)＝(乙醯丙酮，六氟乙醯丙酮)、(乙醯丙酮，三氟乙醯丙酮)，(三氟乙醯丙酮，六氟乙醯丙酮)等。
自獲得充分之蝕刻速度之觀點而言，第2蝕刻氣體中所含之第2β-二酮之含有率較佳為10體積%以上且90體積%以下，更佳為30體積%以上且60體積%以下。
較佳為，第2蝕刻氣體進而包含選自由NO、NO2 、N2 O、O2 、O3 、H2 O及H2 O2 所組成之群中之至少1種添加氣體。於第1蝕刻氣體及第2蝕刻氣體包含添加氣體之情形時，第1蝕刻氣體中所含之添加氣體與第2蝕刻氣體中所含之添加氣體可相同，亦可不同。
於第2蝕刻氣體包含添加氣體之情形時，自獲得充分之蝕刻速度之觀點而言，第2蝕刻氣體中所含之添加氣體之含有率較佳為0.01體積%以上且10體積%以下，更佳為0.05體積%以上且8體積%以下，進而佳為0.1體積%以上且5體積%以下。於第1蝕刻氣體及第2蝕刻氣體包含添加氣體之情形時，第1蝕刻氣體中所含之添加氣體之含有率與第2蝕刻氣體中所含之添加氣體之含有率可相同，亦可不同。
較佳為，第2蝕刻氣體進而包含選自由N2 、Ar、He、Ne及Kr所組成之群中之至少1種惰性氣體。於第1蝕刻氣體及第2蝕刻氣體包含惰性氣體之情形時，第1蝕刻氣體中所含之惰性氣體與第2蝕刻氣體中所含之惰性氣體可相同，亦可不同。
於第2蝕刻氣體包含惰性氣體之情形時，第2蝕刻氣體中所含之惰性氣體之含有率較佳為1體積%以上且90體積%以下，更佳為10體積%以上且80體積%以下，進而佳為30體積%以上且50體積%以下。於第1蝕刻氣體及第2蝕刻氣體包含惰性氣體之情形時，第1蝕刻氣體中所含之惰性氣體之含有率與第2蝕刻氣體中所含之惰性氣體之含有率可相同，亦可不同。
本發明之一實施形態之乾式蝕刻方法中，亦可反覆進行第1蝕刻步驟與第2蝕刻步驟。該情形時，第1蝕刻步驟之條件可分別相同，亦可各不相同。同樣地，第2蝕刻步驟之條件可分別相同，亦可各不相同。
(前處理步驟) 於本發明之一實施形態之乾式蝕刻方法，較佳為於第1蝕刻步驟之前，進行對金屬膜供給還原性氣體之前處理步驟。例如，於去除對象之金屬膜包含Co元素之情形時，藉由使鈷自然氧化膜還原而可改善由自然氧化膜之厚度所導致之蝕刻速度之不均。
於前處理步驟中，作為還原性氣體，例如可使用氫(H2 )、一氧化碳(CO)、甲醛(HCHO)等氣體。還原性氣體可僅為1種，亦可為2種以上。
於前處理步驟中，亦可僅供給H2 氣等還原性氣體，但亦可由上述N2 氣等惰性氣體將還原性氣體稀釋。
又，較佳為，於前處理步驟中不供給β-二酮及添加氣體。具體而言，於前處理步驟中β-二酮及添加氣體之量相對於供給之氣體之總量之比例分別較佳為未達0.01體積%，更佳為未達0.001體積%，特佳為0體積%。
[蝕刻裝置] 本發明之一實施形態之乾式蝕刻方法例如可藉由使用半導體製造步驟中所使用之一般的蝕刻裝置而實現。此種蝕刻裝置亦為本發明之實施形態之一。
圖1係模式性表示本發明之一實施形態之蝕刻裝置之概略圖。 圖1所示之蝕刻裝置100具備：處理容器110，其配置於表面形成有金屬膜之被處理體10；第1β-二酮供給部130，其連接於處理容器110且供給第1β-二酮；第2β-二酮供給部140，其供給第2β-二酮；添加氣體供給部150，其供給添加氣體；惰性氣體供給部160，其供給惰性氣體；還原性氣體供給部170，其供給還原性氣體；及加熱構件180，其加熱處理容器110。氣體流量之控制部(未圖示)與第1β-二酮供給部130等連接，以將第1β-二酮等供給至被處理體10之方式輸出閥之控制信號。再者，蝕刻裝置100亦可不具備添加氣體供給部150、惰性氣體供給部160及還原性氣體供給部170。
處理容器110具備用以載置被處理體10之載置部111。處理容器110具有相對於所使用之β-二酮之耐受性，只要可減壓至特定之壓力則並無特別限定，但通常應用配備於半導體蝕刻裝置之一般的處理容器等。又，供給蝕刻氣體之供給管或其他配管等亦只要具有相對於β-二酮之耐受性則並無特別限定，可使用一般性者。
第1β-二酮供給部130利用閥V1～V5與流量調整機構MFC1而調整供給量，將N2 氣等起泡氣體自配管131、132及133供給至第1β-二酮容器137，且自第1β-二酮容器137將第1β-二酮供給至配管134、135及121。圖1中，將配管133與配管134利用配管136而連接，但亦可不設置配管136。
第2β-二酮供給部140利用閥V6及V7與流量調整機構MFC2而調整供給量，將第2β-二酮自配管141及142供給至配管121。
添加氣體供給部150利用閥V8及V9與流量調整機構MFC3而調整供給量，將添加氣體自配管151及152供給至配管121。
惰性氣體供給部160利用閥V10及V11與流量調整機構MFC4而調整供給量，將惰性氣體自配管161及162供給至配管121。
還原性氣體供給部170利用閥V12及V13與流量調整機構MFC5而調整供給量，將還原性氣體自配管171及172供給至配管121。
蝕刻裝置100中，較佳為，將β-二酮藉由自惰性氣體供給部160供給之惰性氣體而稀釋至特定之濃度，且於與自添加氣體供給部150供給之添加氣體以特定之濃度混合之狀態下，供給至處理容器110。但是，β-二酮亦可不由惰性氣體稀釋。
於處理容器110之外部，配設有加熱處理容器110之加熱構件180。又，於載置部111之內部，亦可具備加熱器(未圖示)作為第2加熱構件。再者，將複數個載置部配置於處理容器110之情形時，藉由於每一載置部具備加熱器，而可將各個載置部個別地設定為特定之溫度。
於處理容器110之一者，配設用以排出反應後之氣體之氣體排出構件。藉由氣體排出構件之真空泵183，經由配管181而自處理容器110排出反應後之氣體。反應後之氣體藉由配設於配管181與配管182之間之液氮冷阱184而回收。於配管181及182，配設有閥V14及V15，可調整壓力。又，圖1中，PI1及PI2為壓力計，控制部可基於其指示值而控制各流量調整機構及各閥。
以蝕刻裝置100為例，具體地說明蝕刻方法。
將形成有包含能夠與β-二酮形成錯合物之金屬元素之金屬膜之被處理體10配置於處理容器110內。藉由真空泵183將處理容器110、配管121、配管131～136、配管141及142、配管151及152、配管161及162、配管171及172、液氮冷阱184、配管181及182之內部真空置換至特定之壓力後，由加熱構件180加熱被處理體10。於達到特定之溫度後，自第1β-二酮供給部130、添加氣體供給部150、及惰性氣體供給部160將第1β-二酮、添加氣體及惰性氣體以特定之流量供給至配管121。
將稀釋後之第1β-二酮與添加氣體以特定之組成混合，且供給至處理容器110。將混合後之第1蝕刻氣體導入至處理容器110內，並且將處理容器110內控制為特定之壓力。藉由使第1蝕刻氣體與金屬膜反應特定之時間而進行第1蝕刻步驟。第1蝕刻步驟中，能夠無電漿地進行蝕刻，於蝕刻時，無需電漿等蝕刻氣體之激發。
於第1蝕刻步驟結束之後，再次進行真空置換。其後，自第2β-二酮供給部140、添加氣體供給部150、及惰性氣體供給部160將第2β-二酮、添加氣體、及惰性氣體以特定之流量供給至配管121。
將稀釋後之第2β-二酮與添加氣體以特定之組成混合，且供給至處理容器110。將混合後之第2蝕刻氣體導入至處理容器110內，並且將處理容器110內控制為特定之壓力。藉由使第2蝕刻氣體與金屬膜反應特定之時間而進行第2蝕刻步驟。第2蝕刻步驟中，能夠無電漿地進行蝕刻，於蝕刻時，無需電漿等蝕刻氣體之激發。
於反覆進行第1蝕刻步驟與第2蝕刻步驟之情形時，於第2蝕刻步驟結束之後，再次進行真空置換。其後，與上述同樣地進行第1蝕刻步驟與第2蝕刻步驟。
於第2蝕刻步驟結束之後，停止加熱構件180之加熱而降溫，並且停止真空泵183，進行真空釋放。由以上所述而可進行金屬膜之蝕刻。
再者，於第1蝕刻步驟之前，可藉由自還原性氣體供給部170將還原性氣體供給至被處理體10而進行前處理步驟。較佳為，於前處理步驟之後、且第1蝕刻步驟之前進行真空置換。
(蝕刻條件) 於本發明之一實施形態之乾式蝕刻方法中，進行第1蝕刻步驟及第2蝕刻步驟時之溫度只要為錯合物能夠氣化之溫度即可，尤其去除對象之金屬膜之溫度較佳為100℃以上且350℃以下，更佳為130℃以上且250℃以下。金屬膜之溫度於第1蝕刻步驟與第2蝕刻步驟中可相同，亦可不同。
又，第1蝕刻步驟及第2蝕刻步驟中之處理容器內之壓力並未特別限定，但通常為0.1 kPa以上且101.3 kPa以下之壓力範圍。處理容器內之壓力於第1蝕刻步驟與第2蝕刻步驟中可相同，亦可不同。
尤其於去除對象之金屬膜包含Co元素，第1蝕刻氣體包含乙醯丙酮作為第1β-二酮及包含NO作為添加氣體，且第2蝕刻氣體包含六氟乙醯丙酮作為第2β-二酮及包含NO作為添加氣體之情形時，若以300～400℃左右之高溫進行蝕刻，則有六氟乙醯丙酮分解而形成碳膜之情形，或對元件之構造造成損害之情形。因此，較佳為將被處理體加熱至250℃以下。
若為上述溫度範圍，則自獲得充分之蝕刻速度之觀點而言，第1蝕刻步驟中之處理容器內之壓力較佳為20 Torr以上且300 Torr以下(2.67 kPa以上且39.9 kPa以下)，更佳為20 Torr以上且100 Torr以下(2.67 kPa以上且13.3 kPa以下)，進而佳為20 Torr以上且50 Torr以下(2.67 kPa以上且6.67 kPa以下)。又，第2蝕刻步驟中之處理容器內之壓力較佳為20 Torr以上且300 Torr以下(2.67 kPa以上且39.9 kPa以下)，更佳為50 Torr以上且250 Torr以下(6.67 kPa以上且33.3 kPa以下)，進而佳為100 Torr以上且200 Torr以下(13.3 kPa以上且26.7 kPa以下)。
第1蝕刻步驟及第2蝕刻步驟之處理時間並未特別限定，但若考慮半導體裝置製造製程之效率，則較佳為60分鐘以內。此處，各蝕刻步驟之處理時間係指將蝕刻氣體導入至設置有被處理體之處理容器內之後直至將處理容器內之蝕刻氣體藉由真空泵等進行排氣以結束蝕刻處理為止的時間。
於進行前處理步驟之情形時，前處理步驟之處理溫度只要為能夠使自然氧化膜還原之溫度則並不特別限定，但若前處理步驟之處理溫度較低，則幾乎不進行還原反應。又，前處理步驟之處理溫度亦可較高，但於蝕刻裝置之運用上，較佳為與第1蝕刻步驟之處理溫度相同。綜上所述，前處理步驟中，較佳為將被處理體加熱至100℃以上且350℃以下，更佳為加熱至150℃以上且250℃以下。
於前處理步驟中，還原性氣體之流量依存於處理容器之容積。於前處理步驟中，處理容器內之壓力並未特別限定，例如只要於10～500 Torr(1.33～66.5 kPa)之範圍內根據裝置而適當設定即可。
前處理步驟之處理時間只要根據形成於基板之金屬膜之成膜方法等而適當調整即可。
[半導體裝置之製造方法] 本發明之一實施形態之乾式蝕刻方法能夠用作用以於先前之半導體裝置之金屬膜上形成特定圖案之蝕刻方法。藉由以本發明之一實施形態之乾式蝕刻方法蝕刻基板上之金屬膜，而可低價地製造半導體裝置。
作為此種半導體裝置，可列舉例如太陽電池、硬碟驅動器、動態隨機存取記憶體、相變型記憶體、鐵電式記憶體、磁阻式記憶體、電阻變化型記憶體、MEMS(Micro Electro Mechanical Systems，微機電系統)等。 [實施例]
以下，示出更具體地揭示本發明之實施例。再者，本發明並非僅限定於該等實施例。
實施例1、實施例2及比較例1中，使用圖1所示之蝕刻裝置100，進行形成於矽晶圓表面之鈷膜(形狀1 cm×1 cm，膜厚200 nm)之蝕刻。
圖2係表示實施例1及實施例2之試驗順序之流程圖。圖3係表示比較例1之試驗順序之流程圖。圖2及圖3中，Vac表示真空置換。
(實施例1) 將處理容器110、配管121、配管131～136、配管141及142、配管151及152、配管161及162、配管171及172、液氮冷阱184、配管181及182之內部真空置換至未達10 Pa。其後，藉由配設於加熱構件180及載置部111內部之加熱器而加熱載置於載置部111之已測定重量之被處理體10。確認配設於加熱構件180及載置部111之內部之加熱器已達到200℃之後，自還原性氣體供給部170將10 sccm之H2 氣以壓力50 Torr供給10分鐘，進行前處理步驟。
於前處理步驟結束之後，再次真空置換至未達10 Pa。其後，自第1β-二酮供給部130將乙醯丙酮(Acac)、自添加氣體供給部150將NO氣體、自惰性氣體供給部160將N2 氣以特定之流量供給至配管121，藉此將第1蝕刻氣體導入至處理容器110內，並且將處理容器110內部之壓力控制為21 Torr，進行第1蝕刻步驟。被處理體之溫度設為200℃，第1蝕刻氣體之流量設為Acac/NO/N2 ＝10/1/10 sccm。於開始導入第1蝕刻氣體起經過1～5分鐘之後，停止第1蝕刻氣體之導入。
於第1蝕刻步驟結束之後，再次真空置換至未達10 Pa。其後，自第2β-二酮供給部140將六氟乙醯丙酮(HFAc)、自添加氣體供給部150將NO氣體、自惰性氣體供給部160將N2 氣以特定之流量供給至配管121，藉此將第2蝕刻氣體導入至處理容器110內，並且將處理容器110內部之壓力控制為100 Torr，進行第2蝕刻步驟。被處理體之溫度設為200℃，第2蝕刻氣體之流量設為HFAc/NO/N2 ＝50/1/49 sccm。於開始導入第2蝕刻氣體起經過1～5分鐘之後，停止第2蝕刻氣體之導入。
將第1蝕刻步驟與第2蝕刻步驟反覆進行1～8循環。
(實施例2) 將被處理體之溫度變更為150℃，除此之外，與實施例1同樣地藉由進行前處理步驟、第1蝕刻步驟及第2蝕刻步驟而進行被處理體之蝕刻。
(比較例1) 首先，以與實施例1相同之條件進行前處理步驟。
於前處理步驟結束之後，再次真空置換至未達10 Pa。其後，自第2β-二酮供給部140將六氟乙醯丙酮(HFAc)、自添加氣體供給部150將NO氣體、自惰性氣體供給部160將N2 氣以特定之流量供給至配管121，藉此將蝕刻氣體導入至處理容器110內，並且將處理容器110內部之壓力控制為100 Torr，進行蝕刻步驟。被處理體之溫度設為200℃，蝕刻氣體之流量設為HFAc/NO/N2 ＝50/1/49 sccm。於開始導入蝕刻氣體起經過2～60分鐘之後，停止蝕刻氣體之導入。
實施例3及比較例2中，使用圖1所示之蝕刻裝置100，進行形成於矽晶圓表面之鐵膜(形狀1 cm×1 cm，膜厚200 nm)之蝕刻。
(實施例3) 首先，以與實施例1相同之條件進行前處理步驟。
於前處理步驟結束之後，再次真空置換至未達10 Pa。其後，自第1β-二酮供給部130將乙醯丙酮(Acac)、自添加氣體供給部150將H2 O氣體、自惰性氣體供給部160將N2 氣以特定之流量供給至配管121，藉此將第1蝕刻氣體導入至處理容器110內，並且將處理容器110內部之壓力控制為21 Torr，進行第1蝕刻步驟。被處理體之溫度設為250℃，第1蝕刻氣體之流量設為Acac/H2 O/N2 ＝10/1/10 sccm。於開始導入第1蝕刻氣體起經過1～5分鐘之後，停止第1蝕刻氣體之導入。
於第1蝕刻步驟結束之後，再次真空置換至未達10 Pa。其後，自第2β-二酮供給部140將六氟乙醯丙酮(HFAc)、自添加氣體供給部150將H2 O氣體、自惰性氣體供給部160將N2 氣以特定之流量供給至配管121，藉此將第2蝕刻氣體導入至處理容器110內，並且將處理容器110內部之壓力控制為100 Torr，進行第2蝕刻步驟。被處理體之溫度設為250℃，第2蝕刻氣體之流量設為HFAc/H2 O/N2 ＝50/1/49 sccm。於開始導入第2蝕刻氣體起經過1～5分鐘之後，停止第2蝕刻氣體之導入。
將第1蝕刻步驟與第2蝕刻步驟反覆進行1～8循環。
(比較例2) 首先，以與實施例1相同之條件進行前處理步驟。
於前處理步驟結束之後，再次真空置換至未達10 Pa。其後，自第2β-二酮供給部140將六氟乙醯丙酮(HFAc)、自添加氣體供給部150將H2 O氣體、自惰性氣體供給部160將N2 氣以特定之流量供給至配管121，藉此將蝕刻氣體導入至處理容器110內，並且將處理容器110內部之壓力控制為100 Torr，進行蝕刻步驟。被處理體之溫度設為250℃，蝕刻氣體之流量設為HFAc/H2 O/N2 ＝50/1/49 sccm。於開始導入蝕刻氣體起經過2～60分鐘之後，停止蝕刻氣體之導入。
實施例4及比較例3中，使用圖1所示之蝕刻裝置100，進行形成於矽晶圓之表面之鉿膜(形狀1 cm×1 cm，膜厚200 nm)之蝕刻。
(實施例4) 首先，以與實施例1相同之條件進行前處理步驟。
於前處理步驟結束之後，再次真空置換至未達10 Pa。其後，自第1β-二酮供給部130將乙醯丙酮(Acac)、自添加氣體供給部150將NO2 氣體、自惰性氣體供給部160將N2 氣以特定之流量供給至配管121，藉此將第1蝕刻氣體導入至處理容器110內，並且將處理容器110內部之壓力控制為21 Torr，進行第1蝕刻步驟。被處理體之溫度設為300℃，第1蝕刻氣體之流量設為Acac/NO2 /N2 ＝10/1/10 sccm。於開始導入第1蝕刻氣體起經過1～5分鐘之後，停止第1蝕刻氣體之導入。
於第1蝕刻步驟結束之後，再次真空置換至未達10 Pa。其後，自第2β-二酮供給部140將六氟乙醯丙酮(HFAc)、自添加氣體供給部150將NO2 氣體、自惰性氣體供給部160將N2 氣以特定之流量供給至配管121，藉此將第2蝕刻氣體導入至處理容器110內，並且將處理容器110內部之壓力控制為100 Torr，進行第2蝕刻步驟。被處理體之溫度設為300℃，第2蝕刻氣體之流量設為HFAc/NO2 /N2 ＝50/1/49 sccm。於開始導入第2蝕刻氣體起經過1～5分鐘之後，停止第2蝕刻氣體之導入。
將第1蝕刻步驟與第2蝕刻步驟反覆進行1～8循環。
(比較例3) 首先，以與實施例1相同之條件進行前處理步驟。
於前處理步驟結束之後，再次真空置換至未達10 Pa。其後，自第2β-二酮供給部140將六氟乙醯丙酮(HFAc)、自添加氣體供給部150將NO2 氣體、自惰性氣體供給部160將N2 氣以特定之流量供給至配管121，藉此將蝕刻氣體導入至處理容器110內，並且將處理容器110內部之壓力控制為100 Torr，進行蝕刻步驟。被處理體之溫度設為300℃，蝕刻氣體之流量設為HFAc/NO2 /N2 ＝50/1/49 sccm。於開始導入蝕刻氣體起經過2～60分鐘之後，停止蝕刻氣體之導入。
於實施例1～實施例4及比較例1～比較例3中，對處理容器110內部進行真空釋放後，取出被處理體10且測定重量。根據試驗前後之被處理體10之重量變化與鈷膜、鐵膜或鉿膜之密度而計算體積，將該體積除以鈷膜、鐵膜或鉿膜之面積，藉此算出蝕刻量。
又，於實施例1～實施例4及比較例1～比較例3中，以AFM(Atomic Force Microscopy，原子力顯微鏡)(SHIMADZU公司製造，型號SPM-9700)測定蝕刻後之鈷膜、鐵膜或鉿膜之表面凹凸。求出AFM之測定值之均方根粗糙度(RMS)，作為表面粗糙之指標。
將實施例1～實施例4及比較例1～比較例3之蝕刻條件示於表1。進而，將求出RMS相對於蝕刻量之斜度之結果示於表1。
[表1]
   被蝕刻膜 第1β-二酮 第2β-二酮 添加氣體 溫度 (℃) RMS/蝕刻量(斜度)
實施例1 Co Acac HFAc NO 200 0.063
實施例2 Co Acac HFAc NO 150 0.058
實施例3 Fe Acac HFAc H2 O 250 0.082
實施例4 Hf Acac HFAc NO2 300 0.076
比較例1 Co 無 HFAc NO 200 0.095
比較例2 Fe HFAc H2 O 250 0.102
比較例3 Hf HFAc NO2 300 0.113
圖4係表示實施例1及比較例1之蝕刻量與RMS之關係之曲線圖。 自圖4求出RMS相對於蝕刻量之斜度時，比較例1中為0.095，相對於此，實施例1中降低至0.063。根據圖4之結果而可確認到實施例1中蝕刻後之表面粗糙得到抑制。
圖5係表示實施例1及實施例2之蝕刻量與RMS之關係之曲線圖。 自圖5求出RMS相對於蝕刻量之斜度時，於蝕刻溫度為200℃之實施例1中為0.063，於蝕刻溫度為150℃之實施例2中為0.058。根據圖5之結果而可確認到幾乎不存在溫度依存性。與蝕刻溫度之降低一起，第1蝕刻步驟及第2蝕刻步驟之任一者中蝕刻速度均降低，故認為蝕刻速度之差亦得以維持。
如表1所示，於被蝕刻膜為鐵膜之情形時，比較例2中為0.102，相對於此，實施例3中降低至0.082。同樣地，於被蝕刻膜為鉿膜之情形時，比較例3中為0.113，相對於此，實施例4中降低至0.076。根據該等結果而可確認到實施例3及實施例4中，蝕刻後之表面粗糙亦得到抑制。
根據以上結果，認為蝕刻藉由上述推斷之機制而進行。
本申請案係以2019年3月1日提出申請之日本專利申請案2019-037591號為基礎，主張基於巴黎條約或移行國之法規之優先權者。該申請案之所有內容以參照之方式併入本案中。
10:被處理體 100:蝕刻裝置 110:處理容器 111:載置部 121:配管 130:第1β-二酮供給部 131:配管 132:配管 133:配管 134:配管 135:配管 136:配管 137:第1β-二酮容器 140:第2β-二酮供給部 141:配管 142:配管 150:添加氣體供給部 151:配管 152:配管 160:惰性氣體供給部 161:配管 162:配管 170:還原性氣體供給部 171:配管 172:配管 180:加熱構件 181: 配管 182:配管 183:真空泵 184:液氮冷阱 MFC1:流量調整機構 MFC2:流量調整機構 MFC3:流量調整機構 MFC4:流量調整機構 MFC5:流量調整機構 PI1:壓力計 PI2:壓力計 V1:閥 V2:閥 V3:閥 V4:閥 V5:閥 V6:閥 V7:閥 V8:閥 V9:閥 V10:閥 V11:閥 V12:閥 V13:閥 V14:閥 V15:閥
圖1係模式性表示本發明之一實施形態之蝕刻裝置之概略圖。 圖2係表示實施例1及實施例2之試驗順序之流程圖。 圖3係表示比較例1之試驗順序之流程圖。 圖4係表示實施例1及比較例1之蝕刻量與RMS之關係之曲線圖。 圖5係表示實施例1及實施例2之蝕刻量與RMS之關係之曲線圖。

Claims (11)

  1. 一種乾式蝕刻方法，其特徵在於，其係使包含β-二酮之蝕刻氣體接觸於形成於被處理體表面之金屬膜而進行蝕刻者，且具備：第1蝕刻步驟，其係使包含第1β-二酮之第1蝕刻氣體接觸於上述金屬膜；及第2蝕刻步驟，其係於上述第1蝕刻步驟之後，使包含第2β-二酮之第2蝕刻氣體接觸於上述金屬膜；上述第1β-二酮係藉由與上述金屬膜反應而能夠生成第1錯合物之化合物，上述第2β-二酮係藉由與上述金屬膜反應而能夠生成較上述第1錯合物之昇華點低之第2錯合物之化合物；且上述第1蝕刻氣體及上述第2蝕刻氣體分別獨立地進而包含選自由NO、NO2、N2O、O2、O3、H2O及H2O2所組成之群中之至少1種添加氣體。
  2. 如請求項1之乾式蝕刻方法，其中上述第1β-二酮與上述第2β-二酮之組合為(第1β-二酮，第2β-二酮)=(乙醯丙酮，六氟乙醯丙酮)、(乙醯丙酮，三氟乙醯丙酮)或(三氟乙醯丙酮，六氟乙醯丙酮)。
  3. 如請求項1或2之乾式蝕刻方法，其反覆進行上述第1蝕刻步驟與上述第2蝕刻步驟。
  4. 如請求項1或2之乾式蝕刻方法，其中上述金屬膜包含選自由Zr、Hf、Fe、Mn、Cr、Al、Ru、Co、Cu、Zn、Pt及Ni所組成之群中之至少1種金屬元素。
  5. 如請求項1之乾式蝕刻方法，其中上述金屬膜包含Co元素，上述第1蝕刻氣體包含乙醯丙酮作為上述第1β-二酮，且包含NO作為添加氣體，上述第2蝕刻氣體包含六氟乙醯丙酮作為上述第2β-二酮，且包含NO作為添加氣體。
  6. 如請求項1或2之乾式蝕刻方法，其中上述第1蝕刻氣體及上述第2蝕刻氣體分別獨立地進而包含選自由N2、Ar、He、Ne及Kr所組成之群中之至少1種惰性氣體。
  7. 如請求項1或2之乾式蝕刻方法，其進而具備前處理步驟，該前處理步驟係於上述第1蝕刻步驟之前，將還原性氣體供給至上述金屬膜。
  8. 一種乾式蝕刻方法，其特徵在於，其係使包含β-二酮之蝕刻氣體接觸於形成於被處理體表面之金屬膜而進行蝕刻者，且具備：第1蝕刻步驟，其係使包含第1β-二酮之第1蝕刻氣體接觸於上述金屬膜；及第2蝕刻步驟，其係於上述第1蝕刻步驟之後，使包含第2β-二酮之第2蝕刻氣體接觸於上述金屬膜； 上述第1β-二酮係藉由與上述金屬膜反應而能夠生成第1錯合物之化合物，上述第2β-二酮係藉由與上述金屬膜反應而能夠生成較上述第1錯合物之昇華點低之第2錯合物之化合物；且上述乾式蝕刻方法進而具備前處理步驟，該前處理步驟係於上述第1蝕刻步驟之前，將還原性氣體供給至上述金屬膜。
  9. 一種半導體裝置之製造方法，其特徵在於，具備以下步驟，即，將基板上之金屬膜藉由如請求項1至8中任一項之乾式蝕刻方法進行蝕刻。
  10. 一種蝕刻裝置，其特徵在於具備：載置部，其設置於能加熱之處理容器內，供載置於表面形成有金屬膜之被處理體；第1β-二酮供給部，其將藉由與上述金屬膜反應而能夠生成第1錯合物之化合物即第1β-二酮供給至上述被處理體；第2β-二酮供給部，其將藉由與上述金屬膜反應而能夠生成較上述第1錯合物之昇華點低之第2錯合物之化合物即第2β-二酮供給至上述被處理體；及控制部，其輸出控制信號以進行第1步驟與第2步驟，上述第1步驟係將包含上述第1β-二酮之第1蝕刻氣體供給至上述被處理體，上述第2步驟係於上述第1步驟之後，將包含上述第2β-二酮之第2蝕刻氣體供給至上述被處理體，且上述第1蝕刻氣體及上述第2蝕刻氣體分別獨立地進而包含選自由 NO、NO2、N2O、O2、O3、H2O及H2O2所組成之群中之至少1種添加氣體。
  11. 一種蝕刻裝置，其特徵在於具備：載置部，其設置於能加熱之處理容器內，供載置於表面形成有金屬膜之被處理體；第1β-二酮供給部，其將藉由與上述金屬膜反應而能夠生成第1錯合物之化合物即第1β-二酮供給至上述被處理體；第2β-二酮供給部，其將藉由與上述金屬膜反應而能夠生成較上述第1錯合物之昇華點低之第2錯合物之化合物即第2β-二酮供給至上述被處理體；控制部，其輸出控制信號以進行第1步驟與第2步驟，上述第1步驟係將包含上述第1β-二酮之第1蝕刻氣體供給至上述被處理體，上述第2步驟係於上述第1步驟之後，將包含上述第2β-二酮之第2蝕刻氣體供給至上述被處理體，及還原性氣體供給部，該還原性氣體供給部將還原性氣體供給至上述被處理體，且上述控制部以於將上述第1蝕刻氣體供給至上述被處理體之前，將上述還原性氣體供給至上述被處理體之方式輸出控制信號。
TW109106193A 2019-03-01 2020-02-26 乾式蝕刻方法、半導體裝置之製造方法及蝕刻裝置 TWI838472B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-037591 2019-03-01
JP2019037591 2019-03-01

Publications (2)

Publication Number Publication Date
TW202100804A TW202100804A (zh) 2021-01-01
TWI838472B true TWI838472B (zh) 2024-04-11

Family

ID=72338545

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109106193A TWI838472B (zh) 2019-03-01 2020-02-26 乾式蝕刻方法、半導體裝置之製造方法及蝕刻裝置

Country Status (8)

Country Link
US (1) US11618954B2 (zh)
EP (1) EP3933892A4 (zh)
JP (1) JP7525793B2 (zh)
KR (1) KR20210133965A (zh)
CN (1) CN113498547A (zh)
SG (1) SG11202109419WA (zh)
TW (1) TWI838472B (zh)
WO (1) WO2020179449A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021079624A1 (ja) * 2019-10-23 2021-04-29 セントラル硝子株式会社 ドライエッチング方法、半導体デバイスの製造方法及びエッチング装置
WO2022131186A1 (ja) * 2020-12-18 2022-06-23 株式会社トクヤマ 遷移金属の半導体の処理方法、および遷移金属酸化物の還元剤含有処理液
JPWO2022230859A1 (zh) * 2021-04-28 2022-11-03
JP7329021B2 (ja) * 2021-09-14 2023-08-17 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理システム、およびプログラム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201739962A (zh) * 2016-02-02 2017-11-16 Central Glass Co Ltd 蝕刻方法及蝕刻裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159859A (en) 1998-06-09 2000-12-12 Air Products And Chemicals, Inc. Gas phase removal of SiO2 /metals from silicon
US20050142885A1 (en) 2002-08-30 2005-06-30 Tokyo Electron Limited Method of etching and etching apparatus
JP2004091829A (ja) 2002-08-30 2004-03-25 Tokyo Electron Ltd エッチング方法及びエッチング装置
JP5929386B2 (ja) 2012-03-22 2016-06-08 セントラル硝子株式会社 成膜装置内の金属膜のドライクリーニング方法
JP6142676B2 (ja) 2013-05-31 2017-06-07 セントラル硝子株式会社 ドライエッチング方法、ドライエッチング装置、金属膜及びそれを備えたデバイス
JP6559107B2 (ja) 2016-09-09 2019-08-14 東京エレクトロン株式会社 成膜方法および成膜システム
KR102308032B1 (ko) 2017-01-04 2021-10-05 샌트랄 글래스 컴퍼니 리미티드 드라이 에칭 방법 및 에칭 장치
JP6967724B2 (ja) 2017-08-25 2021-11-17 パナソニックＩｐマネジメント株式会社 圧力式炊飯器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201739962A (zh) * 2016-02-02 2017-11-16 Central Glass Co Ltd 蝕刻方法及蝕刻裝置

Also Published As

Publication number Publication date
JPWO2020179449A1 (zh) 2020-09-10
CN113498547A (zh) 2021-10-12
TW202100804A (zh) 2021-01-01
WO2020179449A1 (ja) 2020-09-10
EP3933892A1 (en) 2022-01-05
KR20210133965A (ko) 2021-11-08
JP7525793B2 (ja) 2024-07-31
US20220056593A1 (en) 2022-02-24
EP3933892A4 (en) 2022-11-09
US11618954B2 (en) 2023-04-04
SG11202109419WA (en) 2021-09-29

Similar Documents

Publication Publication Date Title
TWI838472B (zh) 乾式蝕刻方法、半導體裝置之製造方法及蝕刻裝置
US9991138B2 (en) Etching method and etching apparatus
JP6974721B2 (ja) ドライエッチング方法及び半導体デバイスの製造方法
JP6997372B2 (ja) ドライエッチング方法及びエッチング装置
TWI331364B (zh)
WO2015001991A1 (ja) 被処理体の処理方法
WO2006095752A1 (ja) 半導体装置の製造方法および基板処理装置
WO2017134930A1 (ja) エッチング方法及びエッチング装置
KR20060042203A (ko) 피처리체의 산화 방법, 산화 장치 및 기억 매체
KR102382484B1 (ko) 에칭 방법 및 에칭 장치
JP2010109335A (ja) シリコン酸化膜の除去方法及び処理装置
EP4307346A1 (en) Surface treatment method, dry etching method, cleaning method, semiconductor device manufacturing method, and etching device
JP6854844B2 (ja) エッチング方法及びエッチング装置
CN114616651A (zh) 干式蚀刻方法、半导体器件的制造方法和蚀刻装置