KR102382484B1 - 에칭 방법 및 에칭 장치 - Google Patents

에칭 방법 및 에칭 장치 Download PDF

Info

Publication number
KR102382484B1
KR102382484B1 KR1020187037648A KR20187037648A KR102382484B1 KR 102382484 B1 KR102382484 B1 KR 102382484B1 KR 1020187037648 A KR1020187037648 A KR 1020187037648A KR 20187037648 A KR20187037648 A KR 20187037648A KR 102382484 B1 KR102382484 B1 KR 102382484B1
Authority
KR
South Korea
Prior art keywords
gas
etching
metal film
supplying
mixed gas
Prior art date
Application number
KR1020187037648A
Other languages
English (en)
Other versions
KR20190034161A (ko
Inventor
아키후미 야오
구니히로 야마우치
다쓰오 미야자키
준 린
스스무 야마우치
가즈아키 니시무라
Original Assignee
샌트랄 글래스 컴퍼니 리미티드
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌트랄 글래스 컴퍼니 리미티드, 도쿄엘렉트론가부시키가이샤 filed Critical 샌트랄 글래스 컴퍼니 리미티드
Publication of KR20190034161A publication Critical patent/KR20190034161A/ko
Application granted granted Critical
Publication of KR102382484B1 publication Critical patent/KR102382484B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 에칭 방법은, 코발트, 철 또는 망간을 포함하는 제1 금속막과, 구리를 포함하는 제2 금속막이 병존하여 표면에 형성된 피처리체에, β-디케톤으로 이루어지는 에칭 가스와 질소산화물 가스를 포함하는 제1 혼합 가스를 공급하는 공정을 행함으로써, 제2 금속막에 대해 제1 금속막을 선택적으로 에칭하거나, 또는, β-디케톤으로 이루어지는 에칭 가스와 산소 가스를 포함하는 제2 혼합 가스를 공급하는 공정을 행함으로써, 제1 금속막에 대해 제2 금속막을 선택적으로 에칭하는 것을 특징으로 한다.

Description

에칭 방법 및 에칭 장치
본 발명은, 에칭 방법 및 에칭 장치에 관한 것이다.
반도체 디바이스의 배선 재료로는, 지금까지는 구리가 이용되어 왔는데, 배선의 미세화가 진행된 현 상황에서는, 구리 대신에 코발트를 배선 재료로서 이용하는 것이 검토되고 있다. 이 이유로는, 구리를 배선 재료로서 이용한 경우, 구리 배선을 구성하는 금속 원자가 주위의 절연막에 확산되는 것을 막기 위해서, 구리 배선의 주위에 배리어막을 형성할 필요가 있는 반면, 코발트를 배선 재료로서 이용한 경우, 코발트 배선 자체가 배리어막으로서의 기능도 가짐으로써, 배선과는 별도로 배리어막을 형성하는 것이 불필요해지기 때문이다.
또, 미세한 배선을 형성하고자 하는 배경으로부터, 금속막의 에칭을 고도로 제어하는 것이 요구되게 되었다. 구체적으로는, 웨이퍼의 면 내에 있어서 에칭량의 불균일이 1nm 이하로 억제되도록 금속막을 에칭하는 것, 에칭 후의 금속막 표면의 러프니스를 제어하는 것, 금속막을 선택적으로 에칭하는 것 등에 대해서 검토되고 있다. 이러한 고도의 에칭 제어를 행하기 위해서는, 약액에 의해서 금속막을 에칭하는 웨트 에칭에서는 곤란하며, 가스에 의해서 금속막을 에칭하는 드라이 에칭이 검토되고 있다.
기판 상의 금속막을 미세하게 에칭하는 방법은 아니지만, 반도체 디바이스의 제조 공정에 사용되는 성막 장치 내에 부착된 금속막을 드라이 클리닝하는 방법으로서, β-디케톤을 이용하는 방법이 제안되고 있다.
예를 들면, 특허문헌 1에는, 금속 구리를 산화하여 산화 구리를 만드는 산화 공정과, 상기 산화 구리를 착화하여 구리 착체를 만드는 착화 공정과, 상기 구리 착체를 승화하는 승화 공정으로 이루어지는 클리닝 공정에 의해서, 성막 처리 장치의 내부에 부착된 금속 구리를 제거하는 클리닝 방법이 기재되어 있다. 특허문헌 1의 실시예에서는, β-디케톤인 헥사플루오로아세틸아세톤(Hfac, 1,1,1,5, 5,5-헥사플루오로-2,4-펜탄디온이라고도 불림)과 산소를 진공 용기 내로 동시에 도입하고, 착화 가능한 분위기와 산화 가능한 분위기를 동시에 만드는 방법이 기재되어 있고, 이 방법에 의해, 금속 구리의 부착막의 원활한 클리닝을 행할 수 있는 것으로 되어 있다.
또, 특허문헌 2에는, β-디케톤과 NOx(NO, N2O 중 어느 하나)를 포함하는 클리닝 가스를, 200~400℃의 온도 범위 내에 있는 금속막과 반응시킴으로써, 성막 장치에 부착된 금속막을 제거하는 드라이클리닝 방법이 기재되어 있다. 특허문헌 2에서는, 금속막을 구성하는 금속의 예로서, 니켈, 망간, 철, 코발트 등을 예로 들고 있다. 특허문헌 2에 의하면, NOx를 이용함으로써, 산소를 이용하는 경우보다 금속막을 에칭 제거할 수 있는 온도 범위가 넓어지는 것으로 되어 있다.
일본국 특허 공개 평 11-140652호 공보 일본국 특허 공개 2013-194307호 공보
특허문헌 1 및 2에 기재되어 있는 바와 같이, β-디케톤을 이용하여 금속막을 에칭하는 방법은 널리 알려져 있다. 그러나, 어느 문헌도, 1종의 금속막을 에칭하는 방법을 개시한 것이며, 복수종의 금속막이 병존하는 피처리체에 있어서, 특정의 금속막(예를 들면 코발트막 또는 구리막 등)을 선택적으로 에칭하는 방법을 개시한 것은 아니다. 따라서, 특정의 금속막을 선택적으로 에칭하는 방법에 관한 지견은 지금까지는 없었다.
본 발명은, 상기 과제를 감안하여 이루어진 것이며, 코발트, 철 또는 망간을 포함하는 제1 금속막과, 구리를 포함하는 제2 금속막이 병존하는 피처리체에 있어서, 제1 금속막 및 제2 금속막 중 한쪽을 선택적으로 에칭할 수 있는 에칭 방법, 및, 이 에칭 방법을 실시하는 에칭 장치를 제공하는 것을 목적으로 한다.
본 발명자들은, β-디케톤으로 이루어지는 에칭 가스에 첨가하는 가스의 종류를 변경함으로써, 코발트, 철 또는 망간을 포함하는 제1 금속막에 대한 에칭 속도와, 구리를 포함하는 제2 금속막에 대한 에칭 속도의 비율을 제어 가능한 것을 발견해, 본 발명을 완성했다.
본 발명의 에칭 방법은, 코발트, 철 또는 망간을 포함하는 제1 금속막과, 구리를 포함하는 제2 금속막이 병존하여 표면에 형성된 피처리체에, β-디케톤으로 이루어지는 에칭 가스와 질소산화물 가스를 포함하는 제1 혼합 가스를 공급하는 공정을 행함으로써, 제2 금속막에 대해 제1 금속막을 선택적으로 에칭하는 것을 특징으로 한다.
본 발명의 에칭 방법에 있어서는, Hfac 등의 β-디케톤으로 이루어지는 에칭 가스와 질소산화물 가스를 포함하는 제1 혼합 가스를 피처리체에 공급함으로써, 구리를 포함하는 제2 금속막에 대한 에칭 속도에 비해, 코발트, 철 또는 망간을 포함하는 제1 금속막에 대한 에칭 속도를 증대시킬 수 있다.
제1 혼합 가스를 공급하는 공정에서 첨가되는 질소산화물 가스의 농도는 특별히 한정되지 않지만, 질소산화물 가스의 농도가 너무 낮으면 제1 금속막의 에칭이 진행되기 어려워지고, 한편, 질소산화물 가스의 농도가 너무 높으면, 에칭이 정지할 우려가 있다. 그 때문에, 상기 제1 혼합 가스를 공급하는 공정에 있어서, 상기 제1 혼합 가스의 전량에 대한 상기 질소산화물 가스의 양의 비율은, 0.01~10체적%인 것이 바람직하다.
상기 제1 혼합 가스를 공급하는 공정에서는, 제1 금속막에 대한 충분한 에칭 속도를 얻는 관점에서, 상기 피처리체가 150~250℃로 가열되는 것이 바람직하다.
본 발명의 에칭 방법은, 상기 제1 혼합 가스를 공급하는 공정 전에, 상기 에칭 가스를 상기 피처리체에 공급하는 공정을 행하는 것이 바람직하다.
제1 혼합 가스를 공급하는 공정(이하, 본 에칭 공정이라고도 함) 전에, β-디케톤으로 이루어지는 에칭 가스를 공급하는 공정(이하, 프리 에칭 공정이라고도 함)을 행함으로써, 제1 금속막에 대한 에칭 속도를 안정적으로 얻을 수 있다. 이것은, 프리 에칭 공정에 의해서, 제1 금속막의 표면에 존재하는 자연 산화막이 제거되고, 그 후의 본 에칭 공정에 있어서, 에칭이 안정적으로 진행되기 때문은 아닐까 추정된다.
본 발명의 에칭 방법은, 상기 제1 혼합 가스를 공급하는 공정 전에, 환원성 가스를 상기 피처리체에 공급하는 공정을 행하는 것이 바람직하다. 상기 환원성 가스는, 수소 가스인 것이 바람직하다.
제1 혼합 가스를 공급함으로써, 제2 금속막에 대해 제1 금속막을 선택적으로 에칭할 수 있는데, 에칭 대상이 아닌 제2 금속막의 표면도 약간 에칭되기 때문에, 제2 금속막의 표면의 평탄성이 저하해 버린다. 제1 혼합 가스를 공급하는 공정 전에, 수소 가스 등의 환원성 가스를 공급하는 공정을 행함으로써, 에칭 대상이 아닌 제2 금속막의 표면의 평탄성을 유지할 수 있다. 이것은, 환원성 가스를 공급함으로써, 제2 금속막의 표면에 존재하는 자연 산화막이 환원되고, 그 후의 본 에칭 공정에 있어서, 제2 금속막의 표면이 에칭되기 어려워지기 때문은 아닐까 추정된다.
본 발명의 에칭 방법에 있어서, 상기 질소산화물 가스는, 일산화질소 가스인 것이 바람직하다.
본 발명의 에칭 방법에서는, 상기 제1 혼합 가스를 공급하는 공정에 있어서, 또한, 질소 가스, 아르곤 가스 및 헬륨 가스로 이루어지는 군으로부터 선택되는 1종 이상의 불활성 가스를 공급하는 것이 바람직하다.
본 발명의 에칭 방법에서는, 상기 제1 혼합 가스가, β-디케톤으로 이루어지는 에칭 가스와, 일산화질소 가스와, 질소 가스, 아르곤 가스 및 헬륨 가스로 이루어지는 군으로부터 선택되는 1종 이상의 불활성 가스를 포함하고, 상기 제1 혼합 가스를 공급하는 공정에 있어서, 상기 제1 혼합 가스의 전량에 대한 상기 일산화질소 가스의 양의 비율이 0.01~10체적%이며, 상기 피처리체가 150~250℃로 가열되는 것이 바람직하다.
본 발명의 에칭 방법은, 코발트, 철 또는 망간을 포함하는 제1 금속막과, 구리를 포함하는 제2 금속막이 병존하여 표면에 형성된 피처리체에, β-디케톤으로 이루어지는 에칭 가스와 산소 가스를 포함하는 제2 혼합 가스를 공급하는 공정을 행함으로써, 제1 금속막에 대해 제2 금속막을 선택적으로 에칭하는 것을 특징으로 한다.
본 발명의 에칭 방법에 있어서는, Hfac 등의 β-디케톤으로 이루어지는 에칭 가스와 산소 가스를 포함하는 제2 혼합 가스를 피처리체에 공급함으로써, 코발트, 철 또는 망간을 포함하는 제1 금속막에 대한 에칭 속도에 비해, 구리를 포함하는 제2 금속막에 대한 에칭 속도를 증대시킬 수 있다.
제2 혼합 가스를 공급하는 공정에서 첨가되는 산소 가스의 농도는 특별히 한정되지 않지만, 제2 금속막에 대한 충분한 에칭 속도를 얻는 관점에서, 상기 제2 혼합 가스를 공급하는 공정에 있어서, 상기 제2 혼합 가스의 전량에 대한 상기 산소 가스의 양의 비율은, 10~80체적%인 것이 바람직하다.
상기 제2 혼합 가스를 공급하는 공정에서는, 제2 금속막에 대한 충분한 에칭 속도를 얻는 관점에서, 상기 피처리체가 150~250℃로 가열되는 것이 바람직하다.
본 발명의 에칭 방법에서는, 상기 제2 혼합 가스를 공급하는 공정에 있어서, 또한, 질소 가스, 아르곤 가스 및 헬륨 가스로 이루어지는 군으로부터 선택되는 1종 이상의 불활성 가스를 공급해도 된다.
본 발명의 에칭 장치는, 처리 용기 내에 설치되고, 코발트, 철 또는 망간을 포함하는 제1 금속막과, 구리를 포함하는 제2 금속막이 병존하여 표면에 형성된 피처리체를 재치(載置)하는 재치부와, β-디케톤으로 이루어지는 에칭 가스를 상기 피처리체에 공급하는 에칭 가스 공급부와, 질소산화물 가스를 상기 피처리체에 공급하는 질소산화물 가스 공급부와, 산소 가스를 상기 피처리체에 공급하는 산소 가스 공급부와, 제2 금속막에 대해 제1 금속막을 선택적으로 에칭할 때에는 상기 에칭 가스와 상기 질소산화물 가스를 포함하는 제1 혼합 가스를 피처리체에 공급하고, 제1 금속막에 대해 제2 금속막을 선택적으로 에칭할 때에는 상기 에칭 가스와 상기 산소 가스를 포함하는 제2 혼합 가스를 피처리체에 공급하도록 제어 신호를 출력하는 제어부를 구비하는 것을 특징으로 한다.
본 발명의 에칭 장치에 있어서, 상기 제어부는, 상기 제1 혼합 가스를 피처리체에 공급하기 전에, 상기 에칭 가스를 상기 피처리체에 공급하도록 제어 신호를 출력하는 것이 바람직하다.
본 발명의 에칭 장치는, 환원성 가스를 상기 피처리체에 공급하는 환원성 가스 공급부를 더 구비하고, 상기 제어부는, 상기 제1 혼합 가스를 피처리체에 공급하기 전에, 상기 환원성 가스를 상기 피처리체에 공급하도록 제어 신호를 출력하는 것이 바람직하다.
본 발명의 에칭 장치는, 불활성 가스를 상기 피처리체에 공급하는 불활성 가스 공급부를 더 구비하고, 상기 제어부는, 제2 금속막에 대해 제1 금속막을 선택적으로 에칭할 때에는 상기 에칭 가스와 상기 질소산화물 가스와 상기 불활성 가스를 포함하는 제1 혼합 가스를 피처리체에 공급하고, 제1 금속막에 대해 제2 금속막을 선택적으로 에칭할 때에는 상기 에칭 가스와 상기 산소 가스를 포함하는 제2 혼합 가스를 피처리체에 공급하도록 제어 신호를 출력하는 것이 바람직하다.
본 발명에 의하면, 코발트, 철 또는 망간을 포함하는 제1 금속막과, 구리를 포함하는 제2 금속막이 병존하는 피처리체에 있어서, 제1 금속막 및 제2 금속막 중 어느 한쪽을 선택적으로 에칭할 수 있다.
도 1은, 본 발명의 제1 실시형태에 따른 에칭 장치를 모식적으로 나타내는 종단 측면도이다.
도 2는, 에칭 가스 공급 공정을 모식적으로 나타내는 종단 측면도이다.
도 3은, 제1 혼합 가스 공급 공정을 모식적으로 나타내는 종단 측면도이다.
도 4(a)는, 에칭 처리 전의 웨이퍼를 모식적으로 나타내는 종단 측면도이다. 도 4(b)는, 에칭 가스 공급 공정 시의 웨이퍼를 모식적으로 나타내는 종단 측면도이다. 도 4(c) 및 도 4(d)는, 제1 혼합 가스 공급 공정 시의 웨이퍼를 모식적으로 나타내는 종단 측면도이다.
도 5는, 제2 혼합 가스 공급 공정을 모식적으로 나타내는 종단 측면도이다.
도 6(a)는, 에칭 처리 전의 웨이퍼를 모식적으로 나타내는 종단 측면도이다. 도 6(b) 및 도 6(c)는, 제2 혼합 가스 공급 공정 시의 웨이퍼를 모식적으로 나타내는 종단 측면도이다.
도 7은, 본 발명의 제2 실시형태에 따른 에칭 장치를 모식적으로 나타내는 종단 측면도이다.
도 8은, 환원성 가스 공급 공정을 모식적으로 나타내는 종단 측면도이다.
도 9는, 제1 혼합 가스 공급 공정을 모식적으로 나타내는 종단 측면도이다.
도 10(a)는, 에칭 처리 전의 웨이퍼를 모식적으로 나타내는 종단 측면도이다. 도 10(b)는, 환원성 가스 공급 공정 시의 웨이퍼를 모식적으로 나타내는 종단 측면도이다. 도 10(c) 및 도 10(d)는, 제1 혼합 가스 공급 공정 시의 웨이퍼를 모식적으로 나타내는 종단 측면도이다.
이하, 본 발명의 실시형태에 대해서 구체적으로 설명한다.
그러나, 본 발명은, 이하의 실시형태로 한정되는 것은 아니며, 본 발명의 요지를 변경하지 않는 범위에 있어서 적절히 변경하여 적용할 수 있다. 또한, 이하에 기재하는 개개의 실시형태의 바람직한 구성을 2개 이상 조합한 것도 또한 본 발명이다.
이하에 나타낸 각 실시형태는 예시이며, 상이한 실시형태로 나타낸 구성의 부분적인 치환 또는 조합이 가능한 것은 말할 필요도 없다. 제2 실시형태 이후에서는, 제1 실시형태와 공통된 사항에 대한 기술은 생략하고, 상이한 점에 대해서만 설명한다. 특히, 동일한 구성에 의한 동일한 작용 효과에 대해서는, 실시형태마다 하나하나 언급하지는 않는다.
이하의 실시형태에 있어서는, 제1 금속막이 코발트막이며, 제2 금속막이 구리막인 경우에 대해서 설명하는데, 본 발명의 에칭 방법 및 에칭 장치에 있어서, 제1 금속막은, 코발트, 철 또는 망간을 포함하는 금속막이면 되고, 코발트막, 철막, 망간막뿐만 아니라, 이들 금속을 1종 이상 포함하는 합금으로 이루어지는 막이어도 된다. 또, 제2 금속막은, 구리를 포함하는 금속막이면 되고, 구리를 포함하는 합금으로 이루어지는 막이어도 된다. 이들 금속막은, 모두, 이하의 실시형태에서 설명하는 메카니즘과 동일한 메카니즘에 의해서 에칭된다고 생각된다.
또, 이하의 실시형태에 있어서는, 질소산화물 가스로서, 일산화질소 가스를 이용하는 경우에 대해서 설명하는데, 본 발명의 에칭 방법 및 에칭 장치에 있어서는, 일산화질소(NO) 가스 이외의 질소산화물 가스를 이용할 수도 있다. 예를 들면, 일산화이질소(N2O) 가스 등을 들 수 있다. 이들 질소산화물 가스는, 2종 이상을 조합하여 이용해도 된다.
[제1 실시형태]
본 발명의 제1 실시형태에 따른 에칭 방법을 실시하는 에칭 장치에 대해서, 도 1을 참조하면서 설명한다.
도 1은, 본 발명의 제1 실시형태에 따른 에칭 장치를 모식적으로 나타내는 종단 측면도이다.
도 1에 나타낸 에칭 장치(1)로 처리되는 피처리체인 웨이퍼(W)의 표면에는, 반도체 디바이스의 배선을 형성하기 위한 코발트막 및 구리막이 병존하여 형성되어 있다. 에칭 장치(1)는, 횡단면 형상이 개략 원형의 진공 챔버인 처리 용기(11)를 구비하고 있다. 웨이퍼(W)의 수도(受渡)를 행하기 위해서 처리 용기(11)의 측면에 개구된 반입 출구(12)는, 게이트 밸브(13)에 의해 개폐된다. 또, 처리 용기(11)에는, 그 내면을 소정의 온도로 가열하는 도시하지 않은 히터가 설치되어 있다.
처리 용기(11)의 내부에는, 웨이퍼(W)의 재치부인 원기둥 형상의 스테이지(20)가 설치되어 있다. 스테이지(20)에 재치되는 웨이퍼(W)를 지지하는 지지 핀(21)은, 당해 웨이퍼(W)를 스테이지(20)의 상면으로부터 예를 들면 0.3mm 뜬 상태로 지지하도록, 당해 스테이지(20)의 상면에 복수 설치되어 있다. 스테이지(20)의 내부에는 가열부를 이루는 히터(22)가 설치되어 있으며, 스테이지(20)에 재치되는 웨이퍼(W)가, 설정 온도가 되도록 가열된다.
스테이지(20) 및 처리 용기(11)의 바닥면을 관통하는 관통 구멍(23)에는, 승강 기구(24)에 의해, 스테이지(20)의 상면에서 돌출 또는 들어가도록 설치된 웨이퍼(W)의 수도용 밀어올림 핀(25)이 설치되어 있다. 벨로즈(26)는, 밀어올림 핀(25)의 하부측을 덮고, 처리 용기(11) 내의 기밀성을 확보한다. 배기관(15)의 일단은, 처리 용기(11)의 바닥면에 개구되는 배기구(14)에 접속되어 있다. 배기관(15)의 타단은, 압력 조정 밸브(16), 개폐 밸브(17)를 이 순서로 개재하여, 진공 배기 기구인 진공 펌프(18)에 접속되어 있다.
처리 용기(11)의 상면에 형성된 개구부(19)를 막도록, 원형의 가스 공급부(30)가 설치되어 있다. 가스 공급부(30)를 구성하는 원형의 확산판(31)은, 스테이지(20)에 재치되는 웨이퍼(W)와 대향한다. 가스 공급 구멍(32)은 확산판(31)을 두께 방향으로 관통하고, 확산판(31)은 이 가스 공급 구멍(32)이 종횡으로 배열된 펀칭 플레이트로서 구성되어 있다. 확산판(31)의 상방에는, 가스 공급부(30) 내에 있어서 웨이퍼(W)에 공급하는 각 가스를 분산시키기 위한 분산실(33)이 형성되어 있다. 또, 가스 공급부(30)를 가열하는 히터(34)가 설치되어 있다.
가스 공급관(41, 42)은, 각 하류단이 분산실(33)에 개구되어 있다. 가스 공급관(41)의 상류단은, 밸브(V1), 밸브(V2), 유량 조정부(51)를 이 순서로 개재하여, β-디케톤인 헥사플루오로아세틸아세톤(Hfac) 가스의 공급원(61)에 접속되어 있다. 가스 공급관(42)의 상류단은, 밸브(V3), 밸브(V4), 유량 조정부(52)를 이 순서로 개재하여 일산화질소(NO) 가스의 공급원(62)에 접속되어 있다. 또, 가스 공급관(42)의 상류단은, 밸브(V3), 밸브(V5), 유량 조정부(53)를 이 순서로 개재하여 산소(O2) 가스의 공급원(63)에 접속되어 있다.
가스 공급관(43)의 상류단은, 질소(N2) 가스의 공급원(64)에 접속되어 있다. 가스 공급관(43)에는 하류측을 향해 유량 조정부(54), 밸브(V6)가 순서대로 사이에 설치되고, 그 하류단은 2개로 분기되고, 가스 공급관(41)의 밸브(V1－V2) 사이와, 가스 공급관(42)의 밸브(V3－V4 및 V3－V5) 사이에 각각 접속되어 있다. 일산화질소 가스는, 코발트막을 산화하기 위한 산화 가스이며, 산소 가스는, 구리막을 산화하기 위한 산화 가스이며, Hfac 가스는, 산화된 코발트막 또는 구리막을 에칭하는 에칭 가스이다. 질소 가스는, Hfac 가스, 일산화질소 가스 및 산소 가스를 희석하기 위한 희석 가스이다.
또한, 에칭 장치(1)는 제어부(10)를 구비하고 있다. 제어부(10)는, 예를 들면 컴퓨터로 이루어지고, 프로그램, 메모리 및 CPU를 구비하고 있다. 프로그램은, 일련의 동작을 실시하도록 단계 군이 짜넣어져 있고, 프로그램에 따라서, 웨이퍼(W)의 온도의 조정, 각 밸브(V)의 개폐, 각 가스의 유량의 조정, 처리 용기(11) 내의 압력의 조정 등을 행한다. 이 프로그램은, 컴퓨터 기억 매체, 예를 들면 컴팩트 디스크, 하드 디스크, 광자기 디스크, 메모리 카드 등에 수납되고, 제어부(10)에 인스톨된다.
(제1 금속막의 선택적 에칭)
이하, 제2 금속막인 구리막에 대해 제1 금속막인 코발트막을 선택적으로 에칭하는 방법에 대해서, 도 2 및 도 3을 참조하면서 에칭 장치(1)의 동작을 설명함과 더불어, 에칭 처리의 흐름에 대해서 도 4(a)~도 4(d)를 참조하면서 설명한다.
도 2 및 도 3은 각 배관의 가스의 흐름을 나타내고 있으며, 각 배관에 대해서, 가스가 유통하고 있는 개소를, 가스의 유통이 정지하고 있는 개소보다 굵은 선으로 표시하고 있다.
우선, 웨이퍼(W)가 처리 용기(11) 내의 스테이지(20)에 재치되고, 처리 용기(11) 내의 압력이 진공(1Pa 이하 정도)이 될 때까지 처리 용기(11)가 배기된다. 이 때, 히터(22)에 의해 스테이지(20)가 가열되어, 웨이퍼(W)가 소정의 온도가 되도록 가열되는 것이 바람직하다.
도 4(a)는, 에칭 처리 전의 웨이퍼를 모식적으로 나타내는 종단 측면도이다. 도 4(a)에 나타낸 바와 같이, 실리콘으로 이루어지는 웨이퍼(W)의 표면에는, 코발트막(71) 및 구리막(81)이 병존하여 형성되어 있다. 코발트막(71)의 표면에는 자연 산화막(72)이 형성되어 있고, 구리막(81)의 표면에는 자연 산화막(82)이 형성되어 있다고 생각된다.
또한, 코발트막 및 구리막의 측면에도 자연 산화막이 형성되어 있다고 생각되는데, 도 4(a)에서는 생략하고 있다.
다음에, 에칭 가스인 Hfac 가스가 웨이퍼(W)에 공급되는 에칭 가스 공급 공정(프리 에칭 공정)이 실행되는 것이 바람직하다.
또한, 에칭 가스 공급 공정은 임의의 공정이며, 웨이퍼(W)가 스테이지(20)에 재치되고, 처리 용기(11)가 배기된 후, 바로 제1 혼합 가스 공급 공정이 실행되어도 된다.
도 2는, 에칭 가스 공급 공정을 모식적으로 나타내는 종단 측면도이다.
도 2에 나타낸 바와 같이, 밸브(V1, V2, V3)가 열리고 Hfac 가스가 처리 용기(11)에 공급된다.
도 4(b)는, 에칭 가스 공급 공정 시의 웨이퍼를 모식적으로 나타내는 종단 측면도이다.
도 4(b)에 나타낸 바와 같이, Hfac에 의해서, 코발트막(71) 표면의 자연 산화막(72)이 제거된다고 생각된다. 이 때, 코발트막(71) 표면의 자연 산화막(72)이 Hfac와 반응해 코발트의 Hfac 착체가 생성되고, 이 착체가 승화함으로써 자연 산화막(72)이 제거된다고 추정된다. 한편, 구리막(81) 표면의 자연 산화막(82)은 Hfac와 반응하여 제거되지만, 구리막(81)은 반응하지 않고, 제거되지 않는다.
에칭 가스 공급 공정에 있어서, Hfac 가스 등의 에칭 가스의 유량은, 챔버인 처리 용기의 용적에 의존한다. 예를 들면, 후술하는 실시예에서는, Hfac 가스의 유량을 50sccm(표준 상태에서의 cc/min)으로 하고 있다.
에칭 가스 공급 공정에 있어서는, Hfac 등의 에칭 가스만이 공급되는 것이 바람직하나, 질소 가스 등의 희석 가스에 의해서 에칭 가스가 희석되어도 된다.
또, 에칭 가스 공급 공정에 있어서는, 에칭 가스 및 희석 가스 이외의 가스가 공급되어도 되지만, 제1 금속막 표면의 자연 산화막과 반응한다고 생각되는 일산화질소 가스나, 제2 금속막의 에칭에 기여하는 산소 가스는 공급되지 않는 것이 바람직하다. 구체적으로는, 에칭 가스 공급 공정에 있어서 공급되는 가스의 전량에 대한 일산화질소 가스 및 산소 가스의 양의 비율은, 각각, 0.01체적% 미만인 것이 바람직하고, 0.001체적% 미만인 것이 보다 바람직하고, 0체적%인 것이 특히 바람직하다.
에칭 가스 공급 공정에 있어서, 처리 용기 내의 압력은, 20~100Torr(2.67~13.3kPa)인 것이 바람직하다. Hfac의 20℃에서의 증기압이 약 100Torr이므로, 처리 용기 내의 압력이 100Torr를 넘으면, 처리 용기 내의 온도가 낮은 장소에서 Hfac가 액화할 우려가 있다. 한편, 처리 용기 내의 압력이 너무 낮으면, 코발트막의 표면이 균일하게 처리되지 않을 우려가 있다.
에칭 가스 공급 공정의 처리 온도는, 코발트막 표면의 자연 산화막을 제거 가능한 온도이면 특별히 한정되지 않는다. 코발트의 Hfac 착체의 융점이 170℃ 전후이기 때문에, 그 온도 이상인 것이 바람직하나, 예를 들면 150℃여도, 처리 시간을 길게 함으로써 자연 산화막을 제거할 수 있다. 또, 에칭 가스 공급 공정의 처리 온도는, 후술하는 제1 혼합 가스 공급 공정의 처리 온도와 동일할 필요는 없으나, 에칭 장치의 운용상, 제1 혼합 가스 공급 공정의 처리 온도와 동일한 것이 바람직하다.
이상으로부터, 에칭 가스 공급 공정에서는, 피처리체가 150~250℃로 가열되는 것이 바람직하고, 200~250℃로 가열되는 것이 보다 바람직하고, 220~250℃로 가열되는 것이 더욱 바람직하다.
또한, 「에칭 가스 공급 공정의 처리 온도」 즉 「피처리체가 가열되는 온도」란, 피처리체인 웨이퍼(W)를 가열하기 위한 히터의 설정 온도, 또는, 피처리체인 웨이퍼(W)를 설치하기 위한 스테이지(서셉터)의 표면 온도를 의미한다. 후술하는 제1 혼합 가스 공급 공정의 처리 온도, 제2 혼합 가스 공급 공정의 처리 온도, 및, 환원성 가스 공급 공정의 처리 온도도 동일하다.
에칭 가스 공급 공정의 처리 시간은, 웨이퍼 표면에 형성한 코발트막의 성막 방법 등에 따라서 적절히 조정하면 된다.
에칭 가스 공급 공정 후, 밸브(V2)가 닫혀지고, 처리 용기(11)로의 Hfac 가스의 공급이 정지한다(도시하지 않음). 그 후, 처리 용기(11) 내의 압력이 진공이 될 때까지 처리 용기(11)가 배기된다.
또한, 에칭 가스 공급 공정 후, Hfac 가스 공급의 정지 및 처리 용기의 배기를 행하지 않고, 바로 제1 혼합 가스 공급 공정이 실행되어도 된다.
계속해서, Hfac 가스와 일산화질소 가스를 포함하는 제1 혼합 가스가 웨이퍼(W)에 공급되는 제1 혼합 가스 공급 공정(본 에칭 공정)이 실행된다.
도 3은, 제1 혼합 가스 공급 공정을 모식적으로 나타내는 종단 측면도이다.
도 3에 나타낸 바와 같이, 밸브(V2, V4, V6)가 열리고, Hfac 가스, 일산화질소 가스 및 질소 가스가 처리 용기(11)에 공급된다.
도 4(c) 및 도 4(d)는, 제1 혼합 가스 공급 공정 시의 웨이퍼를 모식적으로 나타내는 종단 측면도이다.
도 4(c)에 나타낸 바와 같이, 코발트막(71)의 표면이 일산화질소 가스와 반응하여 착체가 형성되고, 착체층(73)이 형성된 후, 도 4(d)에 나타낸 바와 같이, 코발트막(71) 표면의 착체층(73)이 제거되는 결과, 코발트막(71)이 에칭된다. 이 때, 코발트막(71) 표면의 착체층(73)이 Hfac 가스와 반응하여, 코발트와 NO와 Hfac를 포함하는 착체가 생성되고, 이 착체가 승화함으로써 착체층(73)이 제거된다고 추정된다. 한편, 구리는 코발트에 비해 산화되기 어렵기 때문에, 구리막(81)은 거의 에칭되지 않는다.
제1 혼합 가스 공급 공정에 있어서, Hfac 등의 에칭 가스의 농도는 특별히 한정되지 않지만, 농도가 낮은 경우에는 충분한 에칭 속도가 얻어지기 어렵다. 그 때문에, 제1 금속막에 대한 충분한 에칭 속도를 얻는 관점에서, 제1 혼합 가스 공급 공정에 있어서, 제1 혼합 가스의 전량에 대한 에칭 가스의 양의 비율은, 10~90체적%인 것이 바람직하고, 30~60체적%인 것이 보다 바람직하다.
제1 혼합 가스 공급 공정에 있어서, 일산화질소 가스의 농도는 특별히 한정되지 않지만, 일산화질소 가스의 농도가 너무 낮으면 제1 금속막의 에칭이 진행되기 어려워지고, 한편, 일산화질소 가스의 농도가 너무 높으면, 에칭이 정지할 우려가 있다. 그 때문에, 제1 혼합 가스 공급 공정에 있어서, 제1 혼합 가스의 전량에 대한 일산화질소 가스의 양의 비율은, 0.01~10체적%인 것이 바람직하고, 0.05~8체적%인 것이 보다 바람직하고, 0.1~5체적%인 것이 더욱 바람직하다.
제1 혼합 가스 공급 공정에 있어서는, 상기 에칭 가스 및 일산화질소 가스와 더불어, 질소 가스 등의 희석 가스가 공급되어도 된다.
또, 제1 혼합 가스 공급 공정에 있어서는, 제2 금속막의 에칭에 기여하는 산소 가스는 공급되지 않는 것이 바람직하다. 구체적으로는, 제1 혼합 가스의 전량에 대한 산소 가스의 양의 비율은, 0.01체적% 미만인 것이 바람직하고, 0.001체적% 미만인 것이 보다 바람직하고, 0체적%인 것이 특히 바람직하다.
에칭 속도와 압력은 비례적인 관계에 있으므로, 제1 혼합 가스 공급 공정에 있어서의 처리 용기 내의 압력은 높은 것이 바람직하다. 단, Hfac의 액화가 발생할 가능성이 있으므로, Hfac 가스의 농도 및 증기압으로 조정할 필요가 있다. 이상으로부터, 제1 혼합 가스 공급 공정에 있어서, 처리 용기 내의 압력은, 20~300Torr(2.67~39.9kPa)인 것이 바람직하고, 50~250Torr(6.67~33.3kPa)인 것이 보다 바람직하고, 100~200Torr(13.3~26.7kPa)인 것이 더욱 바람직하다.
제1 혼합 가스 공급 공정의 처리 온도가 낮으면, 제1 금속막의 에칭이 거의 진행되지 않아, 충분한 에칭 속도가 얻어지기 어려워진다. 한편, 제1 혼합 가스 공급 공정의 처리 온도가 높으면, 제1 금속막뿐만 아니라 제2 금속막도 에칭되기 쉬워진다. 그 때문에, 제1 금속막에 대한 충분한 에칭 속도를 얻는 관점에서, 제1 혼합 가스 공급 공정에서는, 피처리체가 150~250℃로 가열되는 것이 바람직하고, 200~250℃로 가열되는 것이 보다 바람직하고, 220~250℃로 가열되는 것이 더욱 바람직하다.
제1 혼합 가스 공급 공정의 처리 시간은, 목적으로 하는 에칭량에 따라 적절히 조정하면 된다.
코발트막의 표면이 원하는 양만큼 에칭되면, 밸브(V2, V4)가 닫히고, 처리 용기(11)로의 Hfac 가스 및 일산화질소 가스의 공급이 정지한다. 처리 용기(11)에 공급되는 질소 가스에 의해 처리 용기(11) 내에 잔류하는 Hfac 가스 및 일산화질소 가스가 퍼지되고, 에칭 처리가 종료된다(도시하지 않음).
본 발명의 제1 실시형태에 있어서는, Hfac 등의 β-디케톤으로 이루어지는 에칭 가스와 일산화질소 가스를 포함하는 제1 혼합 가스를 피처리체에 공급함으로써, 구리를 포함하는 제2 금속막에 대한 에칭 속도에 비해, 코발트, 철 또는 망간을 포함하는 제1 금속막에 대한 에칭 속도를 증대시킬 수 있다.
구체적으로는, 제1 금속막에 대한 에칭 속도를 E1, 제2 금속막에 대한 에칭 속도를 E2로 했을 때, 선택비 E1/E2를 10 이상으로 할 수 있다. 선택비 E1/E2는, 15 이상이 바람직하고, 30 이상이 보다 바람직하다. 또한, 선택비 E1/E2의 상한치는 높으면 높을수록 좋다.
(제2 금속막의 선택적 에칭)
이하, 제1 금속막인 코발트막에 대해 제2 금속막인 구리막을 선택적으로 에칭하는 방법에 대해서, 도 5를 참조하면서 에칭 장치(1)의 동작을 설명함과 더불어, 에칭 처리의 흐름에 대해서 도 6(a)~도 6(c)를 참조하면서 설명한다.
도 5는 각 배관의 가스의 흐름을 나타내고 있으며, 각 배관에 대해서, 가스가 유통하고 있는 개소를, 가스의 유통이 정지하고 있는 개소보다 굵은 선으로 표시하고 있다.
우선, 웨이퍼(W)가 처리 용기(11) 내의 스테이지(20)에 재치되고, 처리 용기(11) 내의 압력이 진공(1Pa 이하 정도)이 될 때까지 처리 용기(11)가 배기된다. 이 때, 히터(22)에 의해 스테이지(20)가 가열되어, 웨이퍼(W)가 소정의 온도가 되도록 가열되는 것이 바람직하다.
도 6(a)는, 에칭 처리 전의 웨이퍼를 모식적으로 나타내는 종단 측면도이다.
도 6(a)에 나타낸 바와 같이, 실리콘으로 이루어지는 웨이퍼(W)의 표면에는, 코발트막(71) 및 구리막(81)이 병존하여 형성되어 있다. 코발트막(71)의 표면에는 자연 산화막(72)이 형성되어 있고, 구리막(81)의 표면에는 자연 산화막(82)이 형성되어 있다고 생각된다.
또한, 코발트막 및 구리막의 측면에도 자연 산화막이 형성되어 있다고 생각되는데, 도 6(a)에서는 생략하고 있다.
계속해서, Hfac 가스와 산소 가스를 포함하는 제2 혼합 가스가 웨이퍼(W)에 공급되는 제2 혼합 가스 공급 공정(본 에칭 공정)이 실행된다.
도 5는, 제2 혼합 가스 공급 공정을 모식적으로 나타내는 종단 측면도이다.
도 5에 나타낸 바와 같이, 밸브(V2, V5, V6)가 열리고, Hfac 가스, 산소 가스 및 질소 가스가 처리 용기(11)에 공급된다.
도 6(b) 및 도 6(c)는, 제2 혼합 가스 공급 공정 시의 웨이퍼를 모식적으로 나타내는 종단 측면도이다.
도 6(b)에 나타낸 바와 같이, 구리막(81)(자연 산화막(82)을 포함함)의 표면이 산소 가스와 반응하여 산화막(83)이 형성된 후, 도 6(c)에 나타낸 바와 같이, 구리막(81) 표면의 산화막(83)이 제거되는 결과, 구리막(81)이 에칭된다. 이 때, 구리막(81) 표면의 산화막(83)이 Hfac 가스와 반응하여, 구리와 Hfac를 포함하는 착체가 생성되고, 이 착체가 승화함으로써 산화막(83)이 제거된다고 추정된다. 또한, 제2 혼합 가스 공급 공정에서는, 도 6(b)에 나타낸 산화막(83)의 형성과, 도 6(c)에 나타낸 산화막(83)의 제거가 동시에 진행된다. 한편, 코발트막(71)의 자연 산화막(72)은 Hfac에 의해 제거되는데, 코발트막(71)은, 제2 혼합 가스 공급 공정에 있어서는 에칭되지 않는다. 또, 코발트막(71)은, 일산화질소 가스가 공급되지 않기 때문에, 코발트와 NO와 Hfac를 포함하는 착체 등이 생성되지 않고, 거의 에칭되지 않는다.
제2 혼합 가스 공급 공정에 있어서, Hfac 등의 에칭 가스의 농도는 특별히 한정되지 않지만, 농도가 낮은 경우에는 충분한 에칭 속도가 얻어지기 어렵다. 그 때문에, 제2 금속막에 대한 충분한 에칭 속도를 얻는 관점에서, 제2 혼합 가스 공급 공정에 있어서, 제2 혼합 가스의 전량에 대한 에칭 가스의 양의 비율은, 10~90체적%인 것이 바람직하고, 30~60체적%인 것이 보다 바람직하다.
제2 혼합 가스 공급 공정에 있어서, 산소 가스의 농도는 특별히 한정되지 않지만, 산소 가스의 농도가 너무 낮으면 제2 금속막의 에칭이 진행되기 어려워진다. 그 때문에, 제2 혼합 가스 공급 공정에 있어서, 제2 혼합 가스의 전량에 대한 산소 가스의 양의 비율은, 10~80체적%인 것이 바람직하고, 15~70체적%인 것이 보다 바람직하고, 20~60체적%인 것이 더욱 바람직하다.
제2 혼합 가스 공급 공정에 있어서는, 상기 에칭 가스 및 산소 가스와 더불어, 질소 가스 등의 희석 가스가 공급되어도 된다.
또, 제2 혼합 가스 공급 공정에 있어서는, 제1 금속막의 에칭에 기여하는 일산화질소 가스는 공급되지 않는 것이 바람직하다. 구체적으로는, 제2 혼합 가스의 전량에 대한 일산화질소 가스의 양의 비율은, 0.01체적% 미만인 것이 바람직하고, 0.001체적% 미만인 것이 보다 바람직하고, 0체적%인 것이 특히 바람직하다.
에칭 속도와 압력은 비례적인 관계에 있으므로, 제2 혼합 가스 공급 공정에 있어서의 처리 용기 내의 압력은 높은 것이 바람직하다. 단, Hfac의 액화가 발생할 가능성이 있으므로, Hfac 가스의 농도 및 증기압으로 조정할 필요가 있다. 이상으로부터, 제2 혼합 가스 공급 공정에 있어서, 처리 용기 내의 압력은, 20~300Torr(2.67~39.9kPa)인 것이 바람직하고, 50~250Torr(6.67~33.3kPa)인 것이 보다 바람직하고, 100~200Torr(13.3~26.7kPa)인 것이 더욱 바람직하다.
제2 혼합 가스 공급 공정의 처리 온도가 낮으면, 제2 금속막의 에칭이 거의 진행되지 않고, 충분한 에칭 속도가 얻어지기 어려워진다. 그 때문에, 제2 금속막에 대한 충분한 에칭 속도를 얻는 관점에서, 제2 혼합 가스 공급 공정에서는, 피처리체가 150~250℃로 가열되는 것이 바람직하고, 200~250℃로 가열되는 것이 보다 바람직하고, 220~250℃로 가열되는 것이 더욱 바람직하다.
제2 혼합 가스 공급 공정의 처리 시간은, 목적으로 하는 에칭량에 따라 적절히 조정하면 된다.
구리막의 표면이 원하는 양만큼 에칭되면, 밸브(V2, V5)가 닫혀, 처리 용기(11)로의 Hfac 가스 및 산소 가스의 공급이 정지한다. 처리 용기(11)에 공급되는 질소 가스에 의해 처리 용기(11) 내에 잔류하는 Hfac 가스 및 산소 가스가 퍼지 되고, 에칭 처리가 종료된다(도시하지 않음).
본 발명의 제1 실시형태에 있어서는, Hfac 등의 β-디케톤으로 이루어지는 에칭 가스와 산소 가스를 포함하는 제2 혼합 가스를 피처리체에 공급함으로써, 코발트, 철 또는 망간을 포함하는 제1 금속막에 대한 에칭 속도에 비해, 구리를 포함하는 제2 금속막에 대한 에칭 속도를 증대시킬 수 있다.
구체적으로는, 제1 금속막에 대한 에칭 속도를 E1, 제2 금속막에 대한 에칭 속도를 E2로 했을 때, 선택비 E2/E1을 10 이상으로 할 수 있다. 선택비 E2/E1은, 30 이상이 바람직하고, 40 이상이 보다 바람직하다. 또한, 선택비 E2/E1의 상한치는 높으면 높을수록 좋다.
[제2 실시형태]
본 발명의 제2 실시형태에 따른 에칭 방법을 실시하는 에칭 장치에 대해서, 도 7을 참조하면서 설명한다.
도 7은, 본 발명의 제2 실시형태에 따른 에칭 장치를 모식적으로 나타내는 종단 측면도이다.
도 7에 나타낸 에칭 장치(2)에는, 하류단이 분산실(33)에 개구된 가스 공급관(44)이 설치되어 있다. 가스 공급관(44)의 상류단은, 밸브(V7), 밸브(V8), 유량 조정부(55)를 이 순서로 개재하여, 환원성 가스인 수소(H2) 가스의 공급원(65)에 접속되어 있다.
또, 상류단이 질소 가스 공급원(64)에 접속된 가스 공급관(43)의 하류단은 3개로 분기하고, 그 중의 2개는 도 1에 나타낸 에칭 장치(1)와 마찬가지로 가스 공급관(41, 42)에 접속되고, 나머지 1개는 가스 공급관(44)의 밸브(V7－V8) 사이에 접속되어 있다.
상기 구성을 제외하고, 도 7에 나타낸 에칭 장치(2)는, 도 1에 나타낸 에칭 장치(1)와 동일한 구성을 갖고 있다.
(제1 금속막의 선택적 에칭)
이하, 제2 금속막인 구리막에 대해 제1 금속막인 코발트막을 선택적으로 에칭하는 방법에 대해서, 도 8 및 도 9를 참조하면서 에칭 장치(2)의 동작을 설명함과 더불어, 에칭 처리의 흐름에 대해서 도 10(a)~도 10(d)를 참조하면서 설명한다.
도 8 및 도 9는 각 배관의 가스의 흐름을 나타내고 있으며, 각 배관에 대해서, 가스가 유통하고 있는 개소를, 가스의 유통이 정지하고 있는 개소보다 굵은 선으로 표시하고 있다.
우선, 웨이퍼(W)가 처리 용기(11) 내의 스테이지(20)에 재치되고, 처리 용기(11) 내의 압력이 진공(1Pa 이하 정도)이 될 때까지 처리 용기(11)가 배기된다. 이 때, 히터(22)에 의해 스테이지(20)가 가열되고, 웨이퍼(W)가 소정의 온도가 되도록 가열되는 것이 바람직하다.
도 10(a)는, 에칭 처리 전의 웨이퍼를 모식적으로 나타내는 종단 측면도이다.
도 10(a)에 나타낸 바와 같이, 실리콘으로 이루어지는 웨이퍼(W)의 표면에는, 코발트막(71) 및 구리막(81)이 병존하여 형성되어 있다. 코발트막(71)의 표면에는 자연 산화막(72)이 형성되어 있으며, 구리막(81)의 표면에는 자연 산화막(82)이 형성되어 있다고 생각된다.
또한, 코발트막 및 구리막의 측면에도 자연 산화막이 형성되어 있다고 생각되는데, 도 10(a)에서는 생략하고 있다.
다음에, 환원성 가스인 수소 가스가 웨이퍼(W)에 공급되는 환원성 가스 공급 공정이 실행된다.
도 8은, 환원성 가스 공급 공정을 모식적으로 나타내는 종단 측면도이다.
도 8에 나타낸 바와 같이, 밸브(V1, V3, V6, V7, V8)가 열려, 질소 가스 및 수소 가스가 처리 용기(11)에 공급된다.
도 10(b)는, 환원성 가스 공급 공정 시의 웨이퍼를 모식적으로 나타내는 종단 측면도이다.
도 10(b)에 나타낸 바와 같이, 코발트막(71) 표면의 자연 산화막(72), 및, 구리막(81) 표면의 자연 산화막(82)은, 모두 수소에 의해서 환원된다고 생각된다.
환원성 가스 공급 공정에 있어서, 수소 가스 등의 환원성 가스의 유량은, 챔버인 처리 용기의 용적에 의존한다. 예를 들면, 후술하는 실시예에서는, 수소 가스의 유량을 5~20sccm으로 하고 있다.
환원성 가스 공급 공정에 있어서, 환원성 가스는, 수소 가스로 한정되지 않고, 예를 들면, 일산화탄소(CO), 포름알데히드(HCHO) 등의 가스를 이용할 수도 있다.
환원성 가스 공급 공정에 있어서는, 수소 가스 등의 환원성 가스만이 공급되어도 되지만, 질소 가스 등의 희석 가스에 의해서 환원성 가스가 희석되는 것이 바람직하다.
또, 환원성 가스 공급 공정에 있어서는, 환원성 가스 및 희석 가스 이외의 가스가 공급되어도 되지만, Hfac 등의 에칭 가스, 일산화질소 가스 및 산소 가스는 공급되지 않는 것이 바람직하다. 구체적으로는, 환원성 가스 공급 공정에 있어서 공급되는 가스의 전량에 대한 에칭 가스, 일산화질소 가스 및 산소 가스의 양의 비율은, 각각, 0.01체적% 미만인 것이 바람직하고, 0.001체적% 미만인 것이 보다 바람직하고, 0체적%인 것이 특히 바람직하다.
환원성 가스 공급 공정의 처리 온도는, 자연 산화막을 환원 가능한 온도이면 특별히 한정되지 않지만, 환원성 가스 공급 공정의 처리 온도가 낮으면, 환원 반응이 거의 진행되지 않는다. 또, 환원성 가스 공급 공정의 처리 온도는 높아도 되지만, 에칭 장치의 운용상, 제1 혼합 가스 공급 공정의 처리 온도와 동일한 것이 바람직하다.
이상으로부터, 환원성 가스 공급 공정에서는, 피처리체가 200~350℃로 가열되는 것이 바람직하고, 220~330℃로 가열되는 것이 보다 바람직하고, 250~300℃로 가열되는 것이 더욱 바람직하다.
환원성 가스 공급 공정에 있어서, 처리 용기 내의 압력은 특별히 한정되지 않지만, 예를 들면 10~500Torr(1.33~66.7kPa)의 범위에서 장치에 맞춰 적절히 설정하면 된다.
환원성 가스 공급 공정의 처리 시간은, 웨이퍼 표면에 형성한 코발트막 및 구리막의 성막 방법 등에 따라 적절히 조정하면 된다.
환원성 가스 공급 공정 후, 밸브(V6, V8)가 닫히고, 처리 용기(11)로의 질소 가스 및 수소 가스의 공급이 정지한다(도시하지 않음). 그 후, 처리 용기(11) 내의 압력이 진공이 될 때까지 처리 용기(11)가 배기된다.
계속해서, Hfac 가스와 일산화질소 가스를 포함하는 제1 혼합 가스가 웨이퍼(W)에 공급되는 제1 혼합 가스 공급 공정(본 에칭 공정)이 실행된다.
도 9는, 제1 혼합 가스 공급 공정을 모식적으로 나타내는 종단 측면도이다.
도 9에 나타낸 바와 같이, 밸브(V2, V4, V6)가 열려, Hfac 가스, 일산화질소 가스 및 질소 가스가 처리 용기(11)에 공급된다.
도 10(c) 및 도 10(d)는, 제1 혼합 가스 공급 공정 시의 웨이퍼를 모식적으로 나타내는 종단 측면도이다.
도 10(c)에 나타낸 바와 같이, 코발트막(71)의 표면이 일산화질소 가스와 반응하여 착체가 형성되고, 착체층(73)이 형성된 후, 도 10(d)에 나타낸 바와 같이, 코발트막(71) 표면의 착체층(73)이 제거되는 결과, 코발트막(71)이 에칭된다. 이 때, 코발트막(71) 표면의 착체층(73)이 Hfac 가스와 반응하여, 코발트와 NO와 Hfac를 포함하는 착체가 생성되고, 이 착체가 승화함으로써 착체층(73)이 제거된다고 추정된다. 한편, 구리는 코발트에 비해 산화되기 어렵기 때문에, 구리막(81)은 거의 에칭되지 않는다.
제1 혼합 가스 공급 공정에 있어서, 제1 혼합 가스의 조성, 처리 용기 내의 압력, 처리 온도, 처리 시간 등은, 제1 실시형태와 동일하기 때문에, 상세한 설명은 생략한다.
코발트막의 표면이 원하는 양만큼 에칭되면, 밸브(V2, V4)가 닫혀, 처리 용기(11)로의 Hfac 가스 및 일산화질소 가스의 공급이 정지한다. 처리 용기(11)에 공급되는 질소 가스에 의해 처리 용기(11) 내에 잔류하는 Hfac 가스 및 일산화질소 가스가 퍼지되고, 에칭 처리가 종료된다(도시하지 않음).
본 발명의 제2 실시형태에 있어서도, 제1 실시형태와 같이, Hfac 등의 β-디케톤으로 이루어지는 에칭 가스와 일산화질소 가스를 포함하는 제1 혼합 가스를 피처리체에 공급함으로써, 구리를 포함하는 제2 금속막에 대한 에칭 속도에 비해, 코발트, 철 또는 망간을 포함하는 제1 금속막에 대한 에칭 속도를 증대시킬 수 있다.
또한, 본 발명의 제2 실시형태에 있어서는, 제1 혼합 가스를 공급하는 공정 전에, 수소 가스 등의 환원성 가스를 공급하는 공정을 행함으로써, 에칭 대상이 아닌 제2 금속막의 표면의 평탄성을 유지할 수 있다.
(제2 금속막의 선택적 에칭)
도 7에 나타낸 에칭 장치(2)에 있어서, 제1 금속막인 코발트막에 대해 제2 금속막인 구리막을 선택적으로 에칭하는 방법은, 도 1에 나타낸 에칭 장치(1)를 사용하는 경우와 동일하기 때문에, 상세한 설명은 생략한다. 에칭 가스와 산소 가스를 포함하는 제2 혼합 가스가 공급되는 공정(본 에칭 공정) 전에, 에칭 가스가 공급되는 공정(프리 에칭 공정)이 실행되어도 된다. 또, 프리 에칭 공정 대신에, 환원성 가스가 공급되는 공정이 실행되어도 된다.
[그 외의 실시형태]
지금까지, 에칭 장치(1 및 2)를 이용한 에칭 방법에 대해서 설명했는데, 본 발명의 에칭 방법은 상기 실시형태로 한정되는 것은 아니다.
본 발명의 에칭 방법 및 에칭 장치에 있어서, 코발트막 및 구리막 등을 에칭하는 에칭 가스로는, Hfac 이외의 β-디케톤으로 이루어지는 가스를 이용할 수도 있다. 예를 들면, 트리플루오로아세틸아세톤(1,1,1－트리플루오로-2,4－펜탄디온 이라고도 불림), 아세틸아세톤 등의 β-디케톤을 들 수 있다. 이들 에칭 가스는, 2종 이상을 조합하여 이용되어도 된다.
본 발명의 에칭 방법 및 에칭 장치에 있어서, 에칭 가스, 일산화질소 가스, 산화 가스 및 환원성 가스를 희석하기 위한 희석 가스는, 질소 가스로 한정되지 않고, 예를 들면, 아르곤(Ar), 헬륨(He) 등의 불활성 가스를 이용할 수도 있다. 이들 불활성 가스는, 2종 이상을 조합하여 이용되어도 된다.
실시예
이하, 본 발명을 보다 구체적으로 개시한 실시예를 나타낸다. 또한, 본 발명은, 이들 실시예로만 한정되는 것은 아니다.
(실시예 1－1)
실리콘 웨이퍼의 표면에 코발트(Co)막이 형성된 시료, 및, 실리콘 웨이퍼의 표면에 구리(Cu)막이 형성된 시료를 각각 준비했다. 각 실리콘 웨이퍼의 사이즈는 가로 세로 1cm, 두께는 0.1mm였다.
각각의 시료에 대해, 에칭 가스로서 Hfac 가스를 공급하는 에칭 가스 공급 공정을 행했다. 에칭 가스 공급 공정의 조건은, 압력 20~100Torr, 시간 15min, 온도 150~250℃로 했다. 또한, Hfac 가스의 유량은 50sccm으로 했다.
에칭 가스 공급 공정 후, Hfac 가스, 일산화질소(NO) 가스 및 질소(N2) 가스를 포함하는 제1 혼합 가스를 공급하는 제1 혼합 가스 공급 공정을 행하고, 에칭 처리를 행했다. 표 1에, 제1 혼합 가스 공급 공정에 있어서의 가스 조성, 압력, 시간 및 온도를 나타낸다. 또한, 제1 혼합 가스 공급 공정에서 공급하는 가스의 총 유량은 100sccm으로 했다.
(실시예 1－2~실시예 1－6)
제1 혼합 가스 공급 공정에 있어서의 가스 조성을 표 1에 나타낸 조건으로 변경한 것 이외에는, 실시예 1－1과 동일하게 에칭 가스 공급 공정 및 제1 혼합 가스 공급 공정을 행하고, 에칭 처리를 행했다.
(실시예 1－7)
실시예 1－1과 동일하게, 실리콘 웨이퍼의 표면에 코발트(Co)막이 형성된 시료, 및, 실리콘 웨이퍼의 표면에 구리(Cu)막이 형성된 시료를 각각 준비했다.
각각의 시료에 대해, Hfac 가스, 산소(O2) 가스 및 질소(N2) 가스를 포함하는 제2 혼합 가스를 공급하는 제2 혼합 가스 공급 공정을 행하고, 에칭 처리를 행했다. 표 1에, 제2 혼합 가스 공급 공정에 있어서의 가스 조성, 압력, 시간 및 온도를 나타낸다. 또한, 제2 혼합 가스 공급 공정에서 공급하는 가스의 총 유량은 100sccm으로 했다.
(실시예 1－8~실시예 1－11)
제2 혼합 가스 공급 공정에 있어서의 가스 조성을 표 1에 나타낸 조건으로 변경한 것 이외에는, 실시예 1－7과 동일하게 제2 혼합 가스 공급 공정을 행하고, 에칭 처리를 행했다.
(비교예 1－1)
실시예 1－1과 동일하게, 실리콘 웨이퍼의 표면에 코발트(Co)막이 형성된 시료, 및, 실리콘 웨이퍼의 표면에 구리(Cu)막이 형성된 시료를 각각 준비했다.
각각의 시료에 대해, Hfac 가스 및 질소(N2) 가스를 포함하는 혼합 가스를 공급하고, 에칭 처리를 행했다. 표 1에, 가스 조성, 압력, 시간 및 온도를 나타낸다. 또한, 공급하는 가스의 총 유량은 100sccm으로 했다.
실시예 1－1~실시예 1－11 및 비교예 1－1에 대해서, 코발트막 및 구리막에 대한 에칭 속도[nm/min]를 각각 산출했다. 에칭 속도는, 에칭 처리 전후로 웨이퍼의 중량을 측정해두고, 중량 변화와 코발트막 또는 구리막의 밀도로부터 체적을 계산하고, 그 체적을 웨이퍼 면적과 에칭 처리의 시간으로 나눔으로써 산출했다. 각 실시예 및 비교예에 있어서, 코발트막이 형성된 시료 5장, 및, 구리막이 형성된 시료 5장에 대해서 에칭 처리를 행하고, 에칭 속도의 평균치를 구했다.
표 1에, 코발트막에 대한 에칭 속도, 구리막에 대한 에칭 속도, 선택비Co/Cu, 및, 선택비 Cu/Co를 나타낸다. 표 1에는, 각각의 조건에 있어서의 대표적인 결과를 나타내고 있다. 또한, 코발트막에 대한 에칭 속도를 E1, 구리막에 대한 에칭 속도를 E2로 했을 때, 선택비 Co/Cu는 E1/E2로 구해지는 값이며, 선택비 Cu/Co는 E2/E1로 구해지는 값이다.
Figure 112018130391392-pct00001
표 1로부터, Hfac 가스와 일산화질소 가스를 포함하는 제1 혼합 가스를 공급하여 에칭 처리를 행한 실시예 1－1~실시예 1－6에서는, 구리막에 대한 에칭 속도에 비해, 코발트막에 대한 에칭 속도를 증대시킬 수 있어, 선택비 Co/Cu가 15 이상인 것이 확인되었다.
또한, 실시예 1－1~실시예 1－6의 결과로부터, 일산화질소 가스의 농도를 조정함으로써, 구리막에 대한 에칭 속도를 거의 변경시키지 않고, 코발트막에 대한 에칭 속도를 조정할 수 있다고 생각된다.
또, Hfac 가스와 산소 가스를 포함하는 제2 혼합 가스를 공급하여 에칭 처리를 행한 실시예 1－7~실시예 1－11에서는, 코발트막에 대한 에칭 속도에 비해, 구리막에 대한 에칭 속도를 증대시킬 수 있어, 선택비 Cu/Co가 30 이상인 것이 확인되었다.
또한, 실시예 1－7~실시예 1－11의 결과로부터, 산소 가스의 농도를 조정함으로써, 코발트막에 대한 에칭 속도를 거의 변경시키지 않고, 구리막에 대한 에칭 속도를 조정할 수 있다고 생각된다.
한편, 일산화질소 가스 및 산소 가스를 Hfac 가스에 첨가하지 않고 에칭 처리를 행한 비교예 1－1에서는, 코발트막 및 구리막이 거의 에칭되어 있지 않은 것이 확인되었다.
(실시예 2－1)
실시예 1－1과 동일하게, 실리콘 웨이퍼의 표면에 코발트(Co)막이 형성된 시료, 및, 실리콘 웨이퍼의 표면에 구리(Cu)막이 형성된 시료를 각각 준비했다.
각각의 시료에 대해, 환원성 가스로서 수소(H2) 가스 및 질소(N2) 가스를 공급하는 환원성 가스 공급 공정을 행했다. 표 2에, 환원성 가스 공급 공정에 있어서의 가스 조성, 압력, 시간 및 온도를 나타낸다. 또한, 수소 가스의 유량은 5~20sccm으로 했다.
환원성 가스 공급 공정 후, Hfac 가스, 일산화질소(NO) 가스 및 질소(N2) 가스를 포함하는 제1 혼합 가스를 공급하는 제1 혼합 가스 공급 공정을 행하고, 에칭 처리를 행했다. 표 2에, 제1 혼합 가스 공급 공정에 있어서의 가스 조성, 압력, 시간 및 온도를 나타낸다. 또한, 제1 혼합 가스 공급 공정에서 공급하는 가스의 총 유량은 100sccm으로 했다.
(실시예 2－2)
환원성 가스 공급 공정에 있어서의 온도, 및, 제1 혼합 가스 공급 공정에 있어서의 온도를 표 2에 나타낸 조건으로 변경한 것 이외에는, 실시예 2－1과 동일하게 환원성 가스 공급 공정 및 제1 혼합 가스 공급 공정을 행하고, 에칭 처리를 행했다.
(실시예 2－3)
제1 혼합 가스 공급 공정에 있어서의 가스 조성을 표 2에 나타낸 조건으로 변경한 것 이외에는, 실시예 2－1과 동일하게 환원성 가스 공급 공정 및 제1 혼합 가스 공급 공정을 행하고, 에칭 처리를 행했다.
(실시예 2－4)
환원성 가스 공급 공정을 행하지 않고, 표 2에 나타낸 조건으로 제1 혼합 가스 공급 공정을 행하고, 에칭 처리를 행했다.
실시예 2－1~실시예 2－4에 대해서, 실시예 1－1과 동일한 방법에 의해, 코발트막 및 구리막에 대한 에칭 속도[nm/min]를 각각 산출했다.
표 2에, 코발트막에 대한 에칭 속도, 구리막에 대한 에칭 속도, 및, 선택비 Co/Cu를 나타낸다. 표 2에는, 각각의 조건에 있어서의 대표적인 결과를 나타내고 있다.
또한, 실시예 2－1~실시예 2－4에 대해서, 원자간력 현미경(AFM)을 이용하여, 구리막의 면 거칠기(RMS：이승 평균 제곱근 거칠기)를 측정했다. 각 실시예에 있어서, 구리막의 면 거칠기를 5개소 측정하고, 그 평균치를 구했다. 실시예 2－1~실시예 2－4에 있어서의 구리막의 면 거칠기를 표 2에 나타낸다.
또한, 에칭 처리를 행하고 있지 않은 구리막, 즉, 환원성 가스 공급 공정 및 제1 혼합 가스 공급 공정을 행하기 전의 구리막의 면 거칠기는, 3.0nm였다.
Figure 112018130391392-pct00002
표 2로부터, 제1 혼합 가스 공급 공정 전에 환원성 가스 공급 공정을 행한 실시예 2－1~실시예 2－3에 있어서는, 실시예 1－1~실시예 1－6과 동일하게, 구리막에 대한 에칭 속도에 비해, 코발트막에 대한 에칭 속도를 증대시킬 수 있어, 선택비 Co/Cu가 19 이상인 것이 확인되었다.
또한, 제1 혼합 가스 공급 공정 전에 환원성 가스 공급 공정을 행한 실시예 2－1~실시예 2－3에서는, 구리막의 면 거칠기가 3.1~3.3nm이며, 에칭 처리 후에도 구리막 표면의 평탄성이 유지되고 있는 것이 확인되었다.
한편, 환원성 가스 공급 공정을 행하고 있지 않은 실시예 2－4에서는, 구리막에 대한 에칭 속도에 비해, 코발트막에 대한 에칭 속도를 증대시킬 수는 있지만, 구리막의 면 거칠기가 12.0nm이며, 에칭 처리 후에 구리막 표면의 평탄성이 저하하는 것이 확인되었다.
W：웨이퍼(피처리체)
1, 2：에칭 장치
10：제어부
11：처리 용기
20：스테이지(재치부)
30：가스 공급부
61：Hfac 가스 공급원
62：일산화질소 가스 공급원
63：산소 가스 공급원
64：질소 가스 공급원
65：수소 가스 공급원
71：코발트막(제1 금속막)
81：구리막(제2 금속막)

Claims (19)

  1. 코발트, 철 또는 망간을 포함하는 제1 금속막과, 구리를 포함하는 제2 금속막이 병존하여 표면에 형성된 피처리체에, β-디케톤으로 이루어지는 에칭 가스와 질소산화물 가스를 포함하는 제1 혼합 가스를 공급하는 공정을 행함으로써, 제2 금속막에 대해 제1 금속막을 선택적으로 에칭하는 것을 특징으로 하는 에칭 방법.
  2. 청구항 1에 있어서,
    상기 제1 혼합 가스를 공급하는 공정에 있어서, 상기 제1 혼합 가스의 전량에 대한 상기 질소산화물 가스의 양의 비율은, 0.01~10체적%인, 에칭 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 제1 혼합 가스를 공급하는 공정에서는, 상기 피처리체가 150~250℃로 가열되는, 에칭 방법.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 제1 혼합 가스를 공급하는 공정 전에, β-디케톤으로 이루어지는 에칭 가스를 상기 피처리체에 공급하는 공정을 행하는, 에칭 방법.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 제1 혼합 가스를 공급하는 공정 전에, 환원성 가스를 상기 피처리체에 공급하는 공정을 행하는, 에칭 방법.
  6. 청구항 5에 있어서,
    상기 환원성 가스는 수소 가스인, 에칭 방법.
  7. 청구항 1 또는 청구항 2에 있어서,
    상기 질소산화물 가스는 일산화질소 가스인, 에칭 방법.
  8. 청구항 1 또는 청구항 2에 있어서,
    상기 제1 혼합 가스를 공급하는 공정에 있어서, 또한, 질소 가스, 아르곤 가스 및 헬륨 가스로 이루어지는 군으로부터 선택되는 1종 이상의 불활성 가스를 공급하는, 에칭 방법.
  9. 청구항 1에 있어서,
    상기 제1 혼합 가스가, β-디케톤으로 이루어지는 에칭 가스와, 일산화질소 가스와, 질소 가스, 아르곤 가스 및 헬륨 가스로 이루어지는 군으로부터 선택되는 1종 이상의 불활성 가스를 포함하고,
    상기 제1 혼합 가스를 공급하는 공정에 있어서, 상기 제1 혼합 가스의 전량에 대한 상기 일산화질소 가스의 양의 비율이 0.01~10체적%이며, 상기 피처리체가 150~250℃로 가열되는, 에칭 방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 처리 용기 내에 설치되고, 코발트, 철 또는 망간을 포함하는 제1 금속막과, 구리를 포함하는 제2 금속막이 병존하여 표면에 형성된 피처리체를 재치(載置)하는 재치부와,
    β-디케톤으로 이루어지는 에칭 가스를 상기 피처리체에 공급하는 에칭 가스 공급부와,
    질소산화물 가스를 상기 피처리체에 공급하는 질소산화물 가스 공급부와,
    산소 가스를 상기 피처리체에 공급하는 산소 가스 공급부와,
    제2 금속막에 대해 제1 금속막을 선택적으로 에칭할 때에는 상기 에칭 가스와 상기 질소산화물 가스를 포함하는 제1 혼합 가스를 피처리체에 공급하고, 제1 금속막에 대해 제2 금속막을 선택적으로 에칭할 때에는 상기 에칭 가스와 상기 산소 가스를 포함하는 제2 혼합 가스를 피처리체에 공급하도록 제어 신호를 출력하는 제어부를 구비하는 것을 특징으로 하는 에칭 장치.
  15. 청구항 14에 있어서,
    상기 제어부는, 상기 제1 혼합 가스를 피처리체에 공급하기 전에, 상기 에칭 가스를 상기 피처리체에 공급하도록 제어 신호를 출력하는, 에칭 장치.
  16. 청구항 14에 있어서,
    환원성 가스를 상기 피처리체에 공급하는 환원성 가스 공급부를 더 구비하고,
    상기 제어부는, 상기 제1 혼합 가스를 피처리체에 공급하기 전에, 상기 환원성 가스를 상기 피처리체에 공급하도록 제어 신호를 출력하는, 에칭 장치.
  17. 청구항 14 내지 청구항 16 중 어느 한 항에 있어서,
    불활성 가스를 상기 피처리체에 공급하는 불활성 가스 공급부를 더 구비하고,
    상기 제어부는, 제2 금속막에 대해 제1 금속막을 선택적으로 에칭할 때에는 상기 에칭 가스와 상기 질소산화물 가스와 상기 불활성 가스를 포함하는 제1 혼합 가스를 피처리체에 공급하고, 제1 금속막에 대해 제2 금속막을 선택적으로 에칭할 때에는 상기 에칭 가스와 상기 산소 가스를 포함하는 제2 혼합 가스를 피처리체에 공급하도록 제어 신호를 출력하는, 에칭 장치.
  18. 청구항 1에 있어서,
    상기 β-디케톤이 헥사플루오로아세틸아세톤, 트리플루오로아세틸아세톤 또는 아세틸아세톤인, 에칭 방법.
  19. 청구항 1에 있어서,
    상기 β-디케톤이 헥사플루오로아세틸아세톤인, 에칭 방법.
KR1020187037648A 2016-07-26 2017-05-31 에칭 방법 및 에칭 장치 KR102382484B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-146303 2016-07-26
JP2016146303 2016-07-26
PCT/JP2017/020237 WO2018020822A1 (ja) 2016-07-26 2017-05-31 エッチング方法及びエッチング装置

Publications (2)

Publication Number Publication Date
KR20190034161A KR20190034161A (ko) 2019-04-01
KR102382484B1 true KR102382484B1 (ko) 2022-04-04

Family

ID=61015954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187037648A KR102382484B1 (ko) 2016-07-26 2017-05-31 에칭 방법 및 에칭 장치

Country Status (5)

Country Link
US (1) US11282714B2 (ko)
JP (1) JP6796646B2 (ko)
KR (1) KR102382484B1 (ko)
TW (1) TWI725194B (ko)
WO (1) WO2018020822A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7063117B2 (ja) * 2018-03-30 2022-05-09 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP7300945B2 (ja) * 2019-09-13 2023-06-30 東京エレクトロン株式会社 クリーニング方法およびクリーニングプログラムを記録する記録媒体
JP7338355B2 (ja) * 2019-09-20 2023-09-05 東京エレクトロン株式会社 エッチング方法、及びエッチング装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135058A (ja) * 2004-11-05 2006-05-25 Advanced Lcd Technologies Development Center Co Ltd 銅配線層の形成方法、半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5993679A (en) 1997-11-06 1999-11-30 Anelva Corporation Method of cleaning metallic films built up within thin film deposition apparatus
JP4049423B2 (ja) 1997-11-06 2008-02-20 キヤノンアネルバ株式会社 成膜処理装置内の付着金属膜のクリーニング方法
US6764552B1 (en) * 2002-04-18 2004-07-20 Novellus Systems, Inc. Supercritical solutions for cleaning photoresist and post-etch residue from low-k materials
KR101158059B1 (ko) * 2004-12-27 2012-06-18 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
JP2012186190A (ja) * 2011-03-03 2012-09-27 Central Glass Co Ltd ドライクリーニング方法
JP5929386B2 (ja) 2012-03-22 2016-06-08 セントラル硝子株式会社 成膜装置内の金属膜のドライクリーニング方法
JP6142676B2 (ja) * 2013-05-31 2017-06-07 セントラル硝子株式会社 ドライエッチング方法、ドライエッチング装置、金属膜及びそれを備えたデバイス
JP2015012243A (ja) * 2013-07-01 2015-01-19 東京エレクトロン株式会社 被処理体の処理方法
US9570320B2 (en) * 2014-10-09 2017-02-14 Lam Research Corporation Method to etch copper barrier film

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135058A (ja) * 2004-11-05 2006-05-25 Advanced Lcd Technologies Development Center Co Ltd 銅配線層の形成方法、半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2018020822A1 (ja) 2019-05-09
TW201819673A (zh) 2018-06-01
TWI725194B (zh) 2021-04-21
US11282714B2 (en) 2022-03-22
KR20190034161A (ko) 2019-04-01
US20210287915A1 (en) 2021-09-16
WO2018020822A1 (ja) 2018-02-01
JP6796646B2 (ja) 2020-12-09

Similar Documents

Publication Publication Date Title
US9991138B2 (en) Etching method and etching apparatus
WO2017134930A1 (ja) エッチング方法及びエッチング装置
TWI664316B (zh) Dry etching method and etching device
KR102382484B1 (ko) 에칭 방법 및 에칭 장치
TWI743468B (zh) 乾式蝕刻方法及已填充有β-二酮之容器
WO2015001991A1 (ja) 被処理体の処理方法
WO2020179449A1 (ja) ドライエッチング方法、半導体デバイスの製造方法及びエッチング装置
JP6559107B2 (ja) 成膜方法および成膜システム
TWI415217B (zh) A manufacturing method of a semiconductor device, a manufacturing apparatus for a semiconductor device, a computer program, and a memory medium
JP5151082B2 (ja) 成膜方法、成膜装置及び記憶媒体
TWI838472B (zh) 乾式蝕刻方法、半導體裝置之製造方法及蝕刻裝置
TW202136544A (zh) 鈍化膜之製造方法
JP2017022327A (ja) 自然酸化膜除去方法及び自然酸化膜除去装置
WO2022230862A1 (ja) 表面処理方法、ドライエッチング方法、クリーニング方法、半導体デバイスの製造方法及びエッチング装置
JP2019169724A (ja) エッチング方法及びエッチング装置
KR20220063093A (ko) 루테늄막을 성막하는 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant