TW201739962A - 蝕刻方法及蝕刻裝置 - Google Patents

蝕刻方法及蝕刻裝置 Download PDF

Info

Publication number
TW201739962A
TW201739962A TW106101049A TW106101049A TW201739962A TW 201739962 A TW201739962 A TW 201739962A TW 106101049 A TW106101049 A TW 106101049A TW 106101049 A TW106101049 A TW 106101049A TW 201739962 A TW201739962 A TW 201739962A
Authority
TW
Taiwan
Prior art keywords
gas
etching
gas supply
supply step
film
Prior art date
Application number
TW106101049A
Other languages
English (en)
Inventor
Akifumi Yao
Kunihiro Yamauchi
Tatsuo Miyazaki
Jun Lin
Koji Takeya
Mitsuhiro Tachibana
Original Assignee
Central Glass Co Ltd
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Glass Co Ltd, Tokyo Electron Ltd filed Critical Central Glass Co Ltd
Publication of TW201739962A publication Critical patent/TW201739962A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明之蝕刻方法之特徵在於包括：第1氣體供給步驟，其係向表面形成有鈷膜、鐵膜或鈷鐵膜之被處理體供給包含β-二酮之蝕刻氣體；及第2氣體供給步驟，其於第1氣體供給步驟後，供給上述蝕刻氣體及氮氧化物氣體。

Description

蝕刻方法及蝕刻裝置
本發明係關於一種蝕刻方法及蝕刻裝置。
作為半導體裝置之配線，有藉由於矽上堆積鈷膜並加熱而形成矽化鈷(CoSi2 )層之情形。先前，形成有CoSi2 層之半導體晶圓(以下，記載為晶圓)例如係浸泡於包含鹽酸及過氧化氫之藥液中進行濕式蝕刻，去除多餘之鈷膜。 另一方面，於半導體裝置之配線之微細化不斷進步之現狀下，對使用鈷作為配線材料代替以往作為配線材料使用之銅進行了研究。作為其理由，係因為於使用銅作為配線材料之情形時，為了防止構成銅配線之金屬原子向周圍之絕緣膜擴散，需要於銅配線之周圍形成障壁膜，相對於此，於使用鈷作為配線材料之情形時，鈷配線本身亦具有作為障壁膜之功能，藉此配線無需另行形成障壁膜。 如此，在欲形成微細之鈷配線之背景下，逐漸要求高水平地控制鈷膜之蝕刻。具體而言，針對以下等技術進行了研究：以於晶圓之面內將蝕刻量之偏差控制於1 nm以下之方式蝕刻鈷膜；控制蝕刻後之鈷膜表面之粗糙程度；選擇性地蝕刻鈷膜。為了進行此類高度蝕刻控制，使用上述濕式蝕刻較為困難，而研究了藉由氣體蝕刻鈷膜之乾式蝕刻。 例如，於專利文獻1中記載有如下方法：向具有金屬膜之被處理體，供給包含作為β-二酮之六氟乙醯丙酮(Hfac，亦稱為1,1,1,5,5,5-六氟-2,4-戊二酮)與氧之處理氣體，藉此蝕刻金屬膜。氧氣係使金屬膜氧化之氧化氣體，Hfac氣體係藉由形成氧化之金屬膜及蒸汽壓相對較低之錯合物而去除該金屬膜之氧化物之蝕刻氣體。於專利文獻1中，作為構成金屬膜之金屬之例，可列舉鎳、鈷、銅、釕等。 又，亦提出有如下方法：並非基板上之金屬膜之微細蝕刻，而是將附著於半導體裝置之製造步驟中所使用之成膜裝置之成膜腔室內等之金屬膜使用β-二酮進行乾洗。 例如，於專利文獻2中記載有如下方法：使包含β-二酮與NOx(NO、N2 O之任一種)之清潔氣體與位於200~400℃之溫度範圍內之金屬膜發生反應，藉此去除該金屬膜。根據專利文獻2，藉由使用NOx，與使用氧之情形相比能夠蝕刻去除金屬膜之溫度範圍變得更廣。於專利文獻2中，作為構成金屬膜之金屬之例，可列舉鐵、鎳、鈷等。 [先前技術文獻] [專利文獻] 專利文獻1：日本專利特開2015-12243號公報 專利文獻2：日本專利特開2013-194307號公報
[發明所欲解決之問題] 如上所述，於專利文獻1及2中，作為蝕刻之對象之金屬記載有鈷，但於實施例中主要使用鎳。因此，本發明人等嘗試使用作為β-二酮之Hfac氣體蝕刻鈷膜。於是，於在高溫(300~400℃左右)下蝕刻之情形時，確認產生如下之問題。 ・Hfac分解，形成以碳作為主成分之膜(碳膜)。 ・微細化之元件之構造受到損傷。 因此，於使用Hfac等β-二酮蝕刻鈷膜時，期望處理溫度之低溫化。一般地，於在低溫下進行蝕刻處理之情形時，蝕刻速度大幅度降低，但如專利文獻2所記載，認為若使用Hfac之同時使用一氧化氮等氮氧化物，則與使用氧之情形相比於低溫下更能獲得高蝕刻速度。 然而，明確了如下之情況：於在β-二酮中添加有氮氧化物之系統下進行蝕刻處理之情形時，雖然亦有獲得充分之蝕刻速度之情形，但存在蝕刻本身停止，鈷膜幾乎不被蝕刻之情形。雖然鈷膜幾乎不被蝕刻之問題並非時常發生，但由於存在能夠蝕刻處理之情形與不能夠蝕刻處理之情形，難以進行穩定而具有再現性之蝕刻處理。 本發明係係鑒於上述問題研究而成者，其目的在於提供一種蝕刻方法及蝕刻裝置，當於β-二酮中添加有氮氧化物之系統下蝕刻鈷膜等金屬膜時，即使於低溫(300℃以下)下仍能夠獲得穩定之蝕刻速度。 [解決問題之技術手段] 本發明之蝕刻方法之特徵在於包括：第1氣體供給步驟，其係向表面形成有鈷膜、鐵膜或鈷鐵膜之被處理體供給包含β-二酮之蝕刻氣體；及第2氣體供給步驟，其係於第1氣體供給步驟後，供給上述蝕刻氣體及氮氧化物氣體。 於本發明之蝕刻方法中，進行供給包含Hfac等β-二酮之蝕刻氣體之第1氣體供給步驟(以下，亦稱為預蝕刻步驟)之後，進行供給蝕刻氣體及氮氧化物氣體之第2氣體供給步驟(以下，亦稱為正式蝕刻步驟)，藉此即使於低溫下仍能夠獲得穩定之蝕刻速度。 於僅進行正式蝕刻步驟之情形時，存在於鈷膜、鐵膜或鈷鐵膜之表面之自然氧化膜與氮氧化物發生反應，其反應物不與蝕刻氣體發生反應因而蝕刻停止之情形較多，與此相對地，於本發明中，由於藉由預蝕刻步驟之蝕刻氣體能夠去除自然氧化膜，因此推定於其後之正式蝕刻步驟中會穩定進行蝕刻。 於本發明之蝕刻方法中，上述氮氧化物氣體較佳為一氧化氮氣體。 於本發明之蝕刻方法中，雖然於第2氣體供給步驟中添加之氮氧化物氣體之濃度無特別限定，但若氮氧化物氣體之濃度過低，則蝕刻難以進行，另一方面，若氮氧化物氣體之濃度過高，則於金屬膜之表面形成氧化膜，存在氧化膜與氮氧化物發生反應不與蝕刻氣體發生反應之情形，因而有使蝕刻停止之虞。因此，於上述第2氣體供給步驟中，上述氮氧化物氣體之量相對於所供給之氣體之總量之比率較佳為0.01~10體積%。 於本發明之蝕刻方法中，自獲得充分之蝕刻速度之觀點而言，於上述第2氣體供給步驟中，上述蝕刻氣體之量相對於所供給之氣體之總量之比率較佳為10~90體積%。 於本發明之蝕刻方法中，較佳為於上述第2氣體供給步驟中，進一步供給選自由氮氣、氬氣及氦氣所組成之群中之至少一種以上之惰性氣體。 於本發明之蝕刻方法中，自獲得充分之蝕刻速度之觀點而言，較佳為於上述第2氣體供給步驟中，將上述被處理體加熱至150~250℃。 於本發明之蝕刻方法中，第1氣體供給步驟之處理溫度若為能夠去除自然氧化膜之溫度則無特別限定，但較佳為與第2氣體供給步驟之處理溫度相同。因此，較佳為於上述第1氣體供給步驟中，將上述被處理體加熱至150~250℃。 本發明之蝕刻方法之特徵在於，於一實施形態中，包括：第1氣體供給步驟，其係向表面形成有鈷膜、鐵膜或鈷鐵膜且加熱至150~250℃之被處理體，供給包含β-二酮之蝕刻氣體；及第2氣體供給步驟，其係於第1氣體供給步驟後，向加熱至150~250℃之上述被處理體，供給上述蝕刻氣體、一氧化氮氣體及惰性氣體。 本發明之蝕刻裝置之特徵在於包括：載置部，其設於處理容器內，載置表面形成有鈷膜、鐵膜或鈷鐵膜之被處理體；蝕刻氣體供給部，其將包含β-二酮之蝕刻氣體供給至上述被處理體；氮氧化物氣體供給部，其將氮氧化物氣體供給至上述被處理體；及控制部，其以進行將上述蝕刻氣體供給至上述被處理體之第1步驟，繼而進行將上述蝕刻氣體及上述氮氧化物氣體供給至上述被處理體之第2步驟的方式，輸出控制信號。 較佳為，本發明之蝕刻裝置進而包括將惰性氣體供給至上述被處理體之惰性氣體供給部，上述控制部以進行將上述蝕刻氣體供給至上述被處理體之第1步驟，繼而進行將上述蝕刻氣體、上述氮氧化物氣體及上述惰性氣體供給至上述被處理體之第2步驟的方式，輸出控制信號。 [發明之效果] 根據本發明，當於β-二酮中添加有氮氧化物之系統下蝕刻鈷膜等金屬膜時，即使於低溫下仍能夠獲得穩定之蝕刻速度。
以下，針對本發明之實施形態具體地進行說明。 然而，本發明並非限定於以下之實施形態，於不變更本發明之主旨之範圍內能夠適當變更而應用。再者，將以下所記載之本發明之各個理想構成組合2個以上而成者亦為本發明。 於以下之實施形態中，針對蝕刻形成於被處理體之表面之鈷(Co)膜之情形進行說明，但本發明之蝕刻方法及蝕刻裝置對於被認為藉由相同之機制被蝕刻之鐵(Fe)膜或鈷鐵(Co-Fe合金：包含任意之比率之鐵與鈷之合金)膜形成於表面之被處理體亦可適用。再者，鈷膜、鐵膜、鈷鐵膜分別包含鈷、鐵、鈷鐵50質量%以上，較佳為包含80質量%以上，更佳為包含95質量%以上。 又，於以下之實施形態中，作為氮氧化物氣體，針對使用一氧化氮氣體之情形進行說明，但於本發明之蝕刻方法及蝕刻裝置中，亦能夠使用除了一氧化氮(NO)氣體以外之氮氧化物氣體。例如，可列舉一氧化二氮(N2 O)氣體等。該等氮氧化物氣體亦可組合2種以上而使用。 針對實施本發明之蝕刻方法之蝕刻裝置，參照圖1進行說明。 圖1為以示意的方式表示本發明之一實施形態之蝕刻裝置之縱剖側視圖。 於作為藉由圖1所示蝕刻裝置1所處理之被處理體之晶圓W之表面，形成有用於形成半導體裝置之配線之鈷膜。蝕刻裝置1具備作為橫截面形狀為大略圓形之真空腔室之處理容器11。為了進行晶圓W之交接，於處理容器11之側面開口之搬入出口12藉由閘閥13進行開閉。又，於處理容器11中，設有將其內面加熱至特定之溫度之未圖示之加熱器。 於處理容器11之內部，設有作為晶圓W之載置部之圓柱形狀之載台2。支持載置於載台2之晶圓W之支持銷21以自載台2之上表面浮動例如0.3 mm之狀態支持該晶圓W的方式，於該載台2之上表面設有複數個。於載台2之內部設有形成加熱部之加熱器22，將載置於載台2之晶圓W加熱至成為設定溫度。 於貫通載台2及處理容器11之底面之貫通孔23，設有以藉由升降機構24於載台2之上表面突出沒入之方式設置之晶圓W之交接用之頂出銷25。波紋管26覆蓋頂出銷25之下部側，確保處理容器11內之氣密性。排氣管15之一端與於處理容器11之底面開口之排氣口14連接。排氣管15之另一端依序經由壓力調整閥16、開閉閥17而與作為真空排氣機構之真空泵18連接。 以蓋住形成於處理容器11之上表面之開口部19之方式設有圓形之氣體供給部3。構成氣體供給部3之圓形之擴散板31係與載置於載台2之晶圓W對向。氣體供給孔32於厚方向貫通擴散板31，擴散板31係以該氣體供給孔32縱橫地排列而成之沖孔板構成。於擴散板31之上方，於氣體供給部3內形成有用於使供給至晶圓W之各氣體分散之分散室33。又，設有加熱氣體供給部3之加熱器34。 氣體供給管41、42係各下游端於分散室33開口。氣體供給管41之上游端依序經由閥V1、閥V2、流量調整部51而與作為β-二酮之六氟乙醯丙酮(Hfac)氣體供給源61連接。氣體供給管42之上游端依序經由閥V3、閥V4、流量調整部52而與一氧化氮(NO)氣體供給源62連接。 又，氣體供給管43之上游端與氮(N2 )氣供給源63連接。於氣體供給管43，朝向下游側依次介置設有流量調整部53、閥V5，其下游端分支為2個，分別連接於氣體供給管41之閥V1-V2間、及氣體供給管42之閥V3-V4間。一氧化氮氣體為用於使鈷膜氧化之氧化氣體，Hfac氣體為蝕刻被氧化之鈷膜之蝕刻氣體。氮氣為用於稀釋Hfac氣體及一氧化氮氣體之稀釋氣體。 於氣體供給管41之Hfac氣體供給源61與流量調整部51之間連接旁通配管44之上游端，旁通配管44之下游端依次經由流量調整部54、閥V6，連接於排氣管15之壓力調整閥16與開閉閥17之間。於氣體供給管42之一氧化氮氣體供給源62與流量調整部52之間連接旁通配管45之上游端，旁通配管45之下游端依次經由流量調整部55、閥V7，連接於排氣管15之壓力調整閥16與開閉閥17之間。旁通配管44、45係如下配管，即，於進行後述之蝕刻處理時，當不將Hfac氣體及一氧化氮氣體供給至處理容器11內時將其供給至排氣管15，藉此當將Hfac氣體及一氧化氮氣體供給至處理容器11時使各氣體之流量穩定。 進而，蝕刻裝置1具備控制部10。控制部10例如包括電腦，具備程式、記憶體、CPU。程式為實施一系列之動作而組入步驟群，依照程式，進行晶圓W之溫度之調整、各閥V之開閉、各氣體之流量之調整、處理容器11內之壓力之調整等。該程式係儲存於電腦記憶媒體，例如光碟、硬碟、磁光碟、記憶卡等，且安裝於控制部10。 以下，針對蝕刻裝置1之動作參照圖2及圖3進行說明，且一面參照圖4(a)~圖4(d)一面說明蝕刻處理之流程。 圖2及圖3表示各配管之氣體之流向，關於各配管，將氣體正在流通之部位用相比氣體之流通已停止之部位更粗之線顯示。 首先，將晶圓W載置於處理容器11內之載台2，並對處理容器11排氣直至處理容器11內之壓力變成真空(1 Pa以下左右)。 此時，較佳為藉由加熱器22加熱載台2，將晶圓W加熱至特定之溫度。 圖4(a)為以示意的方式表示蝕刻處理前之晶圓之縱剖側視圖。 如圖4(a)所示，認為於包含矽之晶圓W之表面形成有鈷膜71，於鈷膜71之表面形成有自然氧化膜72。 接著，執行將作為蝕刻氣體之Hfac氣體供給至晶圓W之第1氣體供給步驟(預蝕刻步驟)。 圖2為以示意的方式表示第1氣體供給步驟之縱剖側視圖。 如圖2所示，閥V1、V2、V3被打開，Hfac氣體被供給至處理容器11。 圖4(b)為以示意的方式表示於第1氣體供給步驟時之晶圓之縱剖側視圖。 如圖4(b)所示，認為藉由Hfac鈷膜71表面之自然氧化膜72被去除。此時，自然氧化膜與Hfac發生反應生成有鈷之Hfac錯合物，推定該錯合物藉由昇華而被去除。 於第1氣體供給步驟中，Hfac氣體之流量依賴於作為腔室之處理容器之體積。例如，於後述實施例中設為50 sccm(標準狀態下之cc/min)。 於第1氣體供給步驟中，雖然較佳為僅供給Hfac等蝕刻氣體，但亦可藉由氮氣等稀釋氣體稀釋蝕刻氣體。 又，於第1氣體供給步驟中，雖然亦可供給蝕刻氣體以外之氣體，但較佳為不供給被認為與自然氧化膜發生反應之一氧化氮氣體或氧等具有氧化性之氣體。具體而言，一氧化氮氣體及具有氧化性之氣體之量相對於所供給之氣體之總量之比率分別較佳為未達0.01體積%，更佳為未達0.001體積%，特佳為0體積%。 於第1氣體供給步驟中，處理容器內之壓力較佳為20~100 Torr(2.67~13.3 kPa)。Hfac於20℃下之蒸汽壓約為100 Torr，因此若處理容器內之壓力超過100 Torr，則於處理容器內之溫度較低之場所有Hfac液化之虞。另一方面，若處理容器內之壓力過低，則有鈷膜之表面未被均勻處理之虞。 第1氣體供給步驟之處理溫度若為能夠去除自然氧化膜之溫度則無特別限定。由於鈷之Hfac錯合物之熔點為170℃左右，因而較佳為該溫度以上，但即使例如為150℃，亦能藉由延長處理時間而去除自然氧化膜。又，第1氣體供給步驟之處理溫度並非必須與後述第2氣體供給步驟之處理溫度相同，但於蝕刻裝置之運用上而言，較佳為與第2氣體供給步驟之處理溫度相同。 由以上可知，於第1氣體供給步驟中，較佳為將被處理體加熱至150~250℃，更佳為加熱至200~250℃，進而較佳為加熱至220~250℃。 再者，所謂「第1氣體供給步驟之處理溫度」即「被處理體加熱之溫度」，係指用於加熱作為被處理體之晶圓W之加熱器之設定溫度，或用於設置作為被處理體之晶圓W之載台(基座)之表面溫度。第2氣體供給步驟之處理溫度亦相同。 第1氣體供給步驟之處理時間根據形成於晶圓表面之鈷膜之成膜方法等適當調整即可。 第1氣體供給步驟後，閥V2被關閉，並且，停止向處理容器11之Hfac氣體之供給(未圖示)。之後，處理容器11被排氣至處理容器11內之壓力達到真空。 再者，第1氣體供給步驟後，亦可不進行Hfac氣體供給之停止及處理容器之排氣，而直接執行第2氣體供給步驟。 然後，執行將Hfac氣體及一氧化氮氣體供給至晶圓W之第2氣體供給步驟(正式蝕刻步驟)。 圖3為以示意的方式表示第2氣體供給步驟之縱剖側視圖。 如圖3所示，閥V6、V7被關閉，並且閥V2、V4、V5被打開，於處理容器11中Hfac氣體、一氧化氮氣體及氮氣被供給至處理容器11。 圖4(c)及圖4(d)為以示意的方式表示於第2氣體供給步驟時之晶圓之縱剖側視圖。 如圖4(c)所示，鈷膜71之表面與一氧化氮氣體發生反應生成有錯合物，錯合物層73形成後，如圖4(d)所示，認為鈷膜71表面之錯合物層73被去除。此時，錯合物層73與Hfac氣體發生反應，生成包含鈷、NO及Hfac之錯合物，推定該錯合物藉由昇華而被去除。 於第2氣體供給步驟中，雖然Hfac等蝕刻氣體之濃度無特別限定，但於濃度較低之情形時難以獲得充分之蝕刻速度。因此，自獲得充分之蝕刻速度之觀點而言，於第2氣體供給步驟中，蝕刻氣體之量相對於所供給之氣體之總量之比率較佳為10~90體積%，更佳為30~60體積%。 於第2氣體供給步驟中，雖然一氧化氮氣體之濃度無特別限定，但若一氧化氮氣體之濃度過低，則蝕刻難以進行，另一方面，若一氧化氮氣體之濃度過高，則於金屬膜之表面形成有氧化膜，由於存在氧化膜與一氧化氮發生反應不與蝕刻氣體發生反應之情形，有蝕刻停止之虞。因此，於第2氣體供給步驟中，一氧化氮氣體之量相對於所供給之氣體之總量之比率較佳為0.01~10體積%，更佳為0.5~8體積%，進而較佳為1~5體積%。 由於蝕刻速度與壓力係成比例之關係，所以第2氣體供給步驟中之處理容器內之壓力越高越好。但是，由於有發生Hfac之液化之可能性，因此需要利用Hfac氣體之濃度及蒸汽壓進行調整。由以上可知，於第2氣體供給步驟中，處理容器內之壓力較佳為20~300 Torr(2.67~39.9 kPa)，更佳為50~250 Torr(6.67~33.3 kPa)，進而較佳為100~200 Torr(13.3~26.7 kPa)。 若第2氣體供給步驟之處理溫度較低則蝕刻幾乎不進行，難以獲得充分之蝕刻速度。因此，自獲得充分之蝕刻速度之觀點而言，較佳為於第2氣體供給步驟中，將被處理體加熱至150~250℃，更佳為加熱至200~250℃，進而較佳為加熱至220~250℃。 第2氣體供給步驟之處理時間根據作為目標之蝕刻量進行適當調整即可。 若鈷膜之表面只要蝕刻所需之量，則閥V2、V4關閉，且停止向處理容器11之Hfac氣體及一氧化氮氣體之供給，藉由供給至處理容器11之氮氣沖洗殘留於處理容器11內之Hfac氣體及一氧化氮氣體，鈷膜之蝕刻處理結束(未圖示)。 於利用蝕刻裝置1所進行之處理中，如上所述進行第1氣體供給步驟(預蝕刻步驟)後進行第2氣體供給步驟(正式蝕刻步驟)，藉此能夠於充分之蝕刻速度下進行鈷膜之蝕刻。 至此，針對使用蝕刻裝置1之蝕刻方法進行了說明，但本發明之蝕刻方法不限定於上述實施形態。 於本發明之蝕刻方法及蝕刻裝置中，作為蝕刻鈷膜等之蝕刻氣體，亦能夠使用包含除Hfac以外之β-二酮之氣體。例如，可列舉三氟乙醯丙酮(亦稱為1,1,1-三氟-2,4-戊二酮)、乙醯丙酮等β-二酮。該等蝕刻氣體亦可組合2種以上使用。 於本發明之蝕刻方法及蝕刻裝置中，用於稀釋蝕刻氣體及一氧化氮氣體之稀釋氣體不限定於氮氣，例如，亦可使用氬(Ar)、氦(He)等惰性氣體。該等惰性氣體亦可組合2種以上使用。 實施例 以下，表示更具體地揭示本發明之實施例。再者，本發明並不僅限於該等實施例。 (實施例1) 使用於表面形成有鈷(Co)膜之晶圓，於表1所示條件下進行第1氣體供給步驟及第2氣體供給步驟，藉此進行鈷膜之蝕刻處理。再者，表1中，作為第1氣體供給步驟及第2氣體供給步驟之時間，表示了將實施例1中之第1氣體供給步驟之時間設為t0 [min]時之相對值。 (實施例2~實施例4) 除了將第1氣體供給步驟中之時間及溫度，以及第2氣體供給步驟中之氣體濃度、壓力、時間及溫度於表1所示條件下變更以外，與實施例1同樣地進行鈷膜之蝕刻處理。 (實施例5) 除了使用於表面形成有鐵(Fe)膜之晶圓以外，與實施例1同樣地進行鐵膜之蝕刻處理。 (比較例1) 使用於表面形成有鈷膜之晶圓，不進行第1氣體供給步驟，於表1所示條件下進行第2氣體供給步驟，藉此進行鈷膜之蝕刻處理。 (比較例2) 於第2氣體供給步驟中，除了供給氧氣代替供給一氧化氮氣體以外，與實施例1同樣地進行鈷膜之蝕刻處理。 表1中，表示了形成於晶圓表面之金屬膜之種類，第1氣體供給步驟中之壓力、時間及溫度，以及第2氣體供給步驟中之氣體濃度、壓力、時間及溫度。 再者，關於實施例1~實施例5及比較例2，於第1氣體供給步驟供給之蝕刻氣體設為Hfac氣體，蝕刻氣體之流量設為50 sccm。又，關於實施例1~實施例5、比較例1及比較例2，於第2氣體供給步驟供給之氣體之總流量設為100 sccm，稀釋氣體設為氮氣。 關於實施例1~實施例5、比較例1及比較例2，算出各晶圓之鈷膜或鐵膜之蝕刻速度(單位：nm/min)。將其結果示於表1。蝕刻速度係藉由於蝕刻處理前後測定晶圓之重量，根據重量變化及鈷膜等之密度計算體積，並該體積除以晶圓面積及蝕刻處理之時間而算出。 [表1] 由表1確認如下：於在進行使用Hfac氣體之第1氣體供給步驟後進行使用Hfac氣體及一氧化氮氣體之第2氣體供給步驟之實施例1~實施例5中，於蝕刻處理中即使於150℃~250℃之低溫下亦穩定獲得5 nm/min以上之蝕刻速度。 於實施例2中，認為：雖然第1氣體供給步驟之溫度低於實施例1，但藉由延長處理時間可獲得與實施例1相同程度之蝕刻速度。 自實施例1及實施例4之結果認為：若第2氣體供給步驟中之一氧化氮氣體之濃度為10體積%以下，則穩定獲得5 nm/min以上之蝕刻速度，但如實施例4，若一氧化氮氣體之濃度升高至5~10體積%左右，則蝕刻速度降低。 自實施例1及實施例3之結果認為：若第2氣體供給步驟中之溫度為150~250℃，則穩定獲得5 nm/min以上之蝕刻速度，但如實施例3，若處理溫度降低至150~220℃左右，則由於蝕刻難以進行而蝕刻速度降低。 又，確認如下：由於使用表面形成有Fe膜之晶圓之實施例5亦獲得與實施例1相同程度之蝕刻速度，因此本發明之蝕刻方法對於鈷膜以外亦能夠適用。 另一方面，確認如下：於不進行第1氣體供給步驟之比較例1中，幾乎無法蝕刻，未獲得穩定之蝕刻速度。但是，於比較例1中，於對於數枚晶圓進行蝕刻處理之情形時，亦有獲得充分之蝕刻速度之情形。 又，確認如下：於在第2氣體供給步驟中供給氧氣之比較例2中，與實施例1~實施例5相比蝕刻速度較低，未獲得充分之蝕刻速度。
1‧‧‧蝕刻裝置
2‧‧‧載台(載置部)
3‧‧‧氣體供給部
10‧‧‧控制部
11‧‧‧處理容器
12‧‧‧搬入出口
13‧‧‧閘閥
14‧‧‧排氣口
15‧‧‧排氣管
16‧‧‧壓力調整閥
17‧‧‧開閉閥
18‧‧‧真空泵
19‧‧‧開口部
21‧‧‧支持銷
22‧‧‧加熱器
23‧‧‧貫通孔
24‧‧‧升降機構
25‧‧‧頂出銷
26‧‧‧波紋管
31‧‧‧擴散板
32‧‧‧氣體供給孔
33‧‧‧分散室
34‧‧‧加熱器
41‧‧‧氣體供給管
42‧‧‧氣體供給管
43‧‧‧氣體供給管
44‧‧‧旁通配管
45‧‧‧旁通配管
51‧‧‧流量調整部
52‧‧‧流量調整部
53‧‧‧流量調整部
54‧‧‧流量調整部
55‧‧‧流量調整部
61‧‧‧Hfac氣體供給源
62‧‧‧一氧化氮氣體供給源
63‧‧‧氮氣供給源
71‧‧‧鈷膜
72‧‧‧自然氧化膜
73‧‧‧錯合物層
V1‧‧‧閥
V2‧‧‧閥
V3‧‧‧閥
V4‧‧‧閥
V5‧‧‧閥
V6‧‧‧閥
V7‧‧‧閥
W‧‧‧晶圓
圖1為以示意的方式表示本發明之一實施形態之蝕刻裝置之縱剖側視圖。 圖2為以示意的方式表示第1氣體供給步驟之縱剖側視圖。 圖3為以示意的方式表示第2氣體供給步驟之縱剖側視圖。 圖4(a)為以示意的方式表示蝕刻處理前之晶圓之縱剖側視圖。圖4(b)為以示意的方式表示於第1氣體供給步驟時之晶圓之縱剖側視圖。圖4(c)及圖4(d)為以示意的方式表示於第2氣體供給步驟時之晶圓之縱剖側視圖。
無

Claims (10)

  1. 一種蝕刻方法，其特徵在於包括： 第1氣體供給步驟，其係向表面形成有鈷膜、鐵膜或鈷鐵膜之被處理體供給包含β-二酮之蝕刻氣體；及 第2氣體供給步驟，其係於第1氣體供給步驟後，供給上述蝕刻氣體及氮氧化物氣體。
  2. 如請求項1之蝕刻方法，其中上述氮氧化物氣體為一氧化氮氣體。
  3. 如請求項1或2之蝕刻方法，其中於上述第2氣體供給步驟中，上述氮氧化物氣體之量相對於所供給之氣體之總量之比率為0.01~10體積%。
  4. 如請求項1至3中任一項之蝕刻方法，其中於上述第2氣體供給步驟中，上述蝕刻氣體之量相對於所供給之氣體之總量之比率為10~90體積%。
  5. 如請求項1至4中任一項之蝕刻方法，其中於上述第2氣體供給步驟中，進一步供給選自由氮氣、氬氣及氦氣所組成之群中之至少一種以上之惰性氣體。
  6. 如請求項1至5中任一項之蝕刻方法，其中於上述第2氣體供給步驟中，將上述被處理體加熱至150~250℃。
  7. 如請求項1至6中任一項之蝕刻方法，其中於上述第1氣體供給步驟中，將上述被處理體加熱至150~250℃。
  8. 一種蝕刻方法，其特徵在於包括： 第1氣體供給步驟，其係向表面形成有鈷膜、鐵膜或鈷鐵膜且加熱至150~250℃之被處理體，供給包含β-二酮之蝕刻氣體；及 第2氣體供給步驟，其係於第1氣體供給步驟後，向加熱至150~250℃之上述被處理體，供給上述蝕刻氣體、一氧化氮氣體及惰性氣體。
  9. 一種蝕刻裝置，其特徵在於包括： 載置部，其設於處理容器內，載置表面形成有鈷膜、鐵膜或鈷鐵膜之被處理體； 蝕刻氣體供給部，其將包含β-二酮之蝕刻氣體供給至上述被處理體； 氮氧化物氣體供給部，其將氮氧化物氣體供給至上述被處理體；及 控制部，其以進行將上述蝕刻氣體供給至上述被處理體之第1步驟，繼而進行將上述蝕刻氣體及上述氮氧化物氣體供給至上述被處理體之第2步驟的方式，輸出控制信號。
  10. 如請求項9之蝕刻裝置，其進而包括將惰性氣體供給至上述被處理體之惰性氣體供給部； 上述控制部係以進行將上述蝕刻氣體供給至上述被處理體之第1步驟，繼而進行將上述蝕刻氣體、上述氮氧化物氣體及上述惰性氣體供給至上述被處理體之第2步驟的方式，輸出控制信號。
TW106101049A 2016-02-02 2017-01-12 蝕刻方法及蝕刻裝置 TW201739962A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016018189A JP2019054014A (ja) 2016-02-02 2016-02-02 エッチング方法及びエッチング装置

Publications (1)

Publication Number Publication Date
TW201739962A true TW201739962A (zh) 2017-11-16

Family

ID=59499519

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106101049A TW201739962A (zh) 2016-02-02 2017-01-12 蝕刻方法及蝕刻裝置

Country Status (3)

Country Link
JP (1) JP2019054014A (zh)
TW (1) TW201739962A (zh)
WO (1) WO2017134930A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI768789B (zh) * 2020-03-27 2022-06-21 日商日立全球先端科技股份有限公司 半導體製造方法
TWI782197B (zh) * 2018-03-30 2022-11-01 日商東京威力科創股份有限公司 蝕刻方法及蝕刻裝置
TWI838472B (zh) 2019-03-01 2024-04-11 日商中央硝子股份有限公司 乾式蝕刻方法、半導體裝置之製造方法及蝕刻裝置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6559107B2 (ja) * 2016-09-09 2019-08-14 東京エレクトロン株式会社 成膜方法および成膜システム
EP3933892A4 (en) * 2019-03-01 2022-11-09 Central Glass Company, Limited DRY ETCHING METHOD, METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE AND ETCHING DEVICE
JP7379993B2 (ja) * 2019-09-20 2023-11-15 東京エレクトロン株式会社 エッチング装置及びエッチング方法
US20220415667A1 (en) * 2019-10-23 2022-12-29 Central Glass Company, Limited Dry Etching Method, Method for Producing Semiconductor Device, and Etching Device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009043973A (ja) * 2007-08-09 2009-02-26 Tokyo Electron Ltd 半導体装置の製造方法、半導体基板の処理装置及び記憶媒体
JP5929386B2 (ja) * 2012-03-22 2016-06-08 セントラル硝子株式会社 成膜装置内の金属膜のドライクリーニング方法
JP2015012243A (ja) * 2013-07-01 2015-01-19 東京エレクトロン株式会社 被処理体の処理方法
US9147581B2 (en) * 2013-07-11 2015-09-29 Lam Research Corporation Dual chamber plasma etcher with ion accelerator

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI782197B (zh) * 2018-03-30 2022-11-01 日商東京威力科創股份有限公司 蝕刻方法及蝕刻裝置
TWI838472B (zh) 2019-03-01 2024-04-11 日商中央硝子股份有限公司 乾式蝕刻方法、半導體裝置之製造方法及蝕刻裝置
TWI768789B (zh) * 2020-03-27 2022-06-21 日商日立全球先端科技股份有限公司 半導體製造方法

Also Published As

Publication number Publication date
WO2017134930A1 (ja) 2017-08-10
JP2019054014A (ja) 2019-04-04

Similar Documents

Publication Publication Date Title
TW201739962A (zh) 蝕刻方法及蝕刻裝置
JP6529371B2 (ja) エッチング方法及びエッチング装置
TWI664316B (zh) Dry etching method and etching device
JP4590402B2 (ja) 基板の処理装置
JP2017069313A (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
JP6559107B2 (ja) 成膜方法および成膜システム
US6221791B1 (en) Apparatus and method for oxidizing silicon substrates
WO2015001991A1 (ja) 被処理体の処理方法
KR100919076B1 (ko) 피처리체의 산화 방법 및 산화 장치
EP3933892A1 (en) Dry etching method, method for manufacturing semiconductor device, and etching device
JP6796646B2 (ja) エッチング方法及びエッチング装置
WO2017010194A1 (ja) 自然酸化膜除去方法及び自然酸化膜除去装置
JP2011100962A (ja) 成膜方法及びプラズマ処理装置
CN112740364B (zh) 半导体装置的制造方法、基板处理装置和记录介质
JP2021031715A (ja) 基板処理方法及び基板処理装置
JP6854844B2 (ja) エッチング方法及びエッチング装置
TWI838472B (zh) 乾式蝕刻方法、半導體裝置之製造方法及蝕刻裝置
CN111095490B (zh) 半导体装置的制造方法、基板处理装置和记录介质
WO2021079624A1 (ja) ドライエッチング方法、半導体デバイスの製造方法及びエッチング装置
CN117758231A (zh) 衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质
JP2014101564A (ja) コバルト膜の形成方法
JP2005142579A (ja) 半導体装置の製造方法及び半導体製造装置