KR100323912B1 - 절연게이트형전계효과트랜지스터의제작방법 - Google Patents

절연게이트형전계효과트랜지스터의제작방법 Download PDF

Info

Publication number
KR100323912B1
KR100323912B1 KR1019960038864A KR19960038864A KR100323912B1 KR 100323912 B1 KR100323912 B1 KR 100323912B1 KR 1019960038864 A KR1019960038864 A KR 1019960038864A KR 19960038864 A KR19960038864 A KR 19960038864A KR 100323912 B1 KR100323912 B1 KR 100323912B1
Authority
KR
South Korea
Prior art keywords
hydrogen
film
oxygen
insulating film
carbon
Prior art date
Application number
KR1019960038864A
Other languages
English (en)
Inventor
순페이 야마자끼
미쓰노리 사카마
타케시 후카다
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Application granted granted Critical
Publication of KR100323912B1 publication Critical patent/KR100323912B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

적층들을 형성하는 반도체장치의 제작에 있어서, 그 적층들의 형성 전에, 활성화된 수소에 의해, 상기 적층들이 형성되는 표면의 적어도 일부 상의 탄소의 단일결합을 함유하는 오염물을 감소시키는 공정과, 상기 표면상에 상기 적층들을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제작방법이다.

Description

절연 게이트형 전계효과 트랜지스터의 제작방법
본 발명은, 호퍼 필터를 사용하여 청정실 내에서 행해지는 공정과 같은, 탄소오염을 방지할 수 없는 반도체장치 제작공정에 있어서, 그 오염을 제거하여 청정한 반도체 계면을 제공하는 반도체장치 제작방법에 관한 것이다, 특히, 본 발명은, 액정표시장치 분야와 같은, 박막 반도체를 이용한 박막트랜지스터(TFT)를 제작하는 방법에 있어서, 활성층과 게이트 절연막 사이의 계면의 탄소오염물을 제거하고, 유기 실란계 공급원을 사용하여 형성된 게이트 절연막내의 탄소불순물을 제거함으로써, 청정한 반도체 계면과 탄소 농도가 낮은 게이트 절연막을 제공하는 박막반도체장치 제작방법에 관한 것이다.
지금까지, 반도체장치를 제작하는 방법에 있어서, 문제가 되는 오염의 방지뿐만 아니라, 반도체장치의 표면상의 오염물의 제거를 위한 각종 오염물 제거 방법이 제안되었다. 중금속의 제거에 대해서는, 과산화수소수 등에 염산을 첨가한 것에 의해 중금속을 제거하는 방법이 널리 알려져 있다. 또한, 물리적 흡착물의 제거에 관해서는, 초음파의 공동화(캐비테이션)를 이용한 세정방법, 브러시를 사용한 세정방법 등이 사용되어 왔다. 또한, 절연기판상에 다수의 박막트랜지스터가 형성되는 액정표시장치 분야에서도, 원료가스로서 화학식 Si(OC2H5)4의 정규 테트라에틸실리케이트(소위 TEOS)를 사용하고, 그 가스의 스텝 커버리지(단차 피복성)의 우수함을 이용하여 박막트랜지스터 배선 등의 소위 스텝핑(stepping)을 감소시키고 있다. 또한, 실리콘 웨이퍼 공정에서 사용되는 고온이 아니고 600℃ 이하의 온도에서 행하는 공정을 사용하는 액정표시장치 분야에서는, 층간절연막 외에도 게이트 절연막 또는 하지막(下地膜)에 대해서도 TEOS가 사용되어 왔다. 액정표시장치 등에 적용되는 박막트랜지스터(TFT)에서는, 유리 기판과 같은 절연기판상에 형성되는 하지막, 게이트 절연막, 층간절연막 등이, 원료가스로서 정규 테트라에틸 실리케이트를 사용한 열 CVD법, 플라즈마 CVD법 등에 의해 형성된다. 그러나, 이것은, 다량의 탄소가 잔존하기 때문에 산화막 특성에 문제를 일으킨다.
표면에 부착된 탄소와 같은 유기물질의 제거에 관해서는, 과산화수소 용액에 황산을 첨가한 용액을 이용한 세정방법, 산소 플라즈마를 사용한 건식 애싱(ashing)법 등이 잘 알려져 있다. 그러나, 본 발명자들의 연구 결과, 탄소의 제거는 보다 복잡한 상황에 처하게 된다는 것을 알게 되었다. 탄소오염물의 혼입(混入) 원인은, 포토리소그래피 공정에서 임의의 패턴을 형성하기 위해 사용되는 포토레지스트가 탄소오염을 야기하는 감광성 유기물로 이루어져 있기 때문이다. 또한, 반도체장치의 제작방법에 있어서, 박막 공정이 필수적이고, 그 박막 공정을 위한 진공장치 역시 필수적이다. 그러나, 진공장치에는, 오일을 사용하면서 진공을 발생시키는 진공 펌프가 존재한다. 이것은 탄소오염을 야기한다. 또한, 기판 캐리어로서 사용되는 테플론(PFA), 폴리프로필렌(PP), 폴리비닐리덴 플루오라이드(PVDF), 에틸렌 트리플루오라이드 공유결합 수지(ECTFE), 에틸렌 테트라플루오라이드 공유결합 수지(ETFE), 폴리에틸렌(PE) 테트라플루오라이드 등으로부터 발생되는 증기압, 청정실내의 바닥재료, 벽재료, 필터 등에 의해 오염이 발생한다.
종래의 방법은, 포토리소그래피 공정후에 건식 애싱을 행하고, 각 공정 직전에 과산화수소 용액에 염산을 1:1의 비율로 첨가한 용액을 80℃로 가열한 상태에서 사용하여 유기물질을 제거하는 것이었다(이하, "습식 애싱"이라 함). 그 직후에, 후속 공정을 행한다. 종래에는, 건식 애싱 및 습식 애싱에 의해 모든 유기물질들이 제거될 수 있는 것으로 생각되었다. 그러나, 공지의 XPS 측정을 통해 기판표면의 탄소오염을 측정한 결과, C-C 결합(탄소의 단일결합)만은 거의 제거되지 않는다는 것이 확인되었다.
도 2는, 포토레지스트 도포, 예비 베이킹(pre-baking), 노광, 현상, 후 베이킹(post-baking), 포토레지스트 박리를 거친 기판 표면(21)(도 2에서 점선으로 표시됨)과 건식 애싱 및 습식 애싱을 추가로 거친 표면(22)(도 2에서 실선으로 표시됨)을 XPS를 사용하여 측정한 것을 나타낸다. 가능한 한 많은 표면정보를 얻기 위해 검출기의 각도를 15°로 설정한 측정조건하에서, 기판 표면상의 1 mmΦ 의 면적을 측정하였다. 수평 축은 eV 단위의 결합에너지를 나타내고, 수직 축은 임의 단위의 검출기 강도를 나타낸다.
도 2의 그래프로부터, 기판 표면이 건식 애싱 및 습식 애싱을 거치기 전(점선)의 경우와 후(실선)의 경우 모두에서 284.8 eV 부근의 피크가 증가되고, 다른 피크들 모두는 감소된다는 것을 알 수 있다. 284.8 eV의 피크는 C-C 단일결합의 존재를 나타낸다.
이것은, 종래의 건식 애싱 및 습식 애정에서는 탄소의 단일결합의 제거가 매우 어렵고 거의 불가능하다는 것을 나타낸다. 기판 표면상에 탄소가 불순물로서 잔존하기 때문에, 그 기판 표면상에, 예를 들어, 산화막 등이 형성되는 경우, 산화막과 기판 표면 사이의 계면에 탄소가 잔존하고, 그 계면에 재결합 중심을 형성한다. 또한, 이것은 전하 포획을 발생하고, 박막트랜지스터의 전기적 특성을 저하시킨다. 또한, 결합상태가 안정화되지 않기 때문에, 전기장이 계속 인가되어, 시간경과에 따라 계면 상태가 변화하여 신뢰성을 상실하게 된다.
또한, 본 출원인의 일본국 공개특허공고 평4-177735호 공보에는, 스퍼터링 장치에 의해 성막하기 전에 반도체 표면에 대한 플라즈마 수소 세정을 행하기 위해 100% 수소를 사용하여 기판에 바이어스를 인가하는 것이 개시되어 있다. 그러나, 상기 공보의 일본국 특허출원의 출원 당시에는, 수소 라디칼이 탄소의 단일결합에 영향을 미치는 것에 대해서는 밝혀지지 않았기 때문에, 수소 이온에 기인한 스퍼터링 효과를 이용하여 반도체 표면을 세정하기 위해 기판에 바이어스가 인가되었다.
그 때문에, 계면 특성이 우수하게 하기 위해서는, 불순물을 제거하여 얻어지는 효과와 스퍼터링에 의해 야기되는 손상 사이의 균형이 유지되어야 하기 때문에, 공정 마진(margin)(여유)이 그렇게 많이 증가될 수 없다. 그 때문에, 플라즈마 수소 세정을 이용할 수 있는 공정들이 제한되었다.
또한, 표면의 탄소오염뿐만 아니라, 유기 실란계 공급원을 사용한 막 내부의 탄소오염도 심각한 문제를 야기한다. 이하, 종래로부터 잘 사용되어 왔던, 정규 테트라에틸 실리케이트를 사용한 성막방법에 관하여 설명한다. 플라즈마 CVD법으로서, 막이 형성되는 기판을, 평행 평판 전극을 가지고 있고 내부에 진공을 발생시킬 수 있는 체임버내에 배치한다. 이때, 평행 평판 전극의 일 단부가, 소위 음극에 접속된 고주파 전원에 접속된다. 상기 전극의 타단은 접지되고, 기판이 접지측 전극상에, 즉, 양극측에 배치된다, 정규 테트라에틸 실리케이트는 실온에서 액체이기 때문에 가열되어 증기압을 증가시켜 체임버 내에 도입되거나, 또는, 정규 테트라에틸 실리케이트가 탱크내에서 캐리어 가스와 함께 기포(버블)로 된 다음, 캐리어 가스와 함께 체임버내에 도입된다, 플라즈마 중에서 분해된 정규 테트라에틸 실리케이트는 선구물질을 형성하고 기판상에서 유동적으로 이동하여 스텝 커버리지 특성이 우수한 막을 형성할 수 있는 특징이 있다. 기판상에서 이동하는 선구물질들은 서로, 그리고 산소 이온, 산소 라디칼, 오존과 충돌하여, 추출반응을 일으켜 SiOx를 형성한다. 다량의 산소가 체임버내에 도입되면, 표면상에 정규 테트라에틸 실리케이트로 만들어진 선구물질에 의한 추출반응이 촉진되어, 탄소량은 감소되지만 스텝커버리지 특성이 낮은 막을 형성한다.
산소 도입량이 약간 적은 경우에는, 스텝 커버리지 특성이 개선되지만, 탄소 또는 산소와 수소의 결합이 많이 존재하여 흡습성이 높은 막을 형성한다. 적외선 흡수에 의한 측정의 결과, 그 막은 3660 cm-2부근의 흡수가 시간경과에 따라 크게 증가되도록 형성된다. 이것은, 3660 cm-2부근의 흡수가 주로 Si-OH 결합에 의해 야기되고, 형성된 막이 흡습성을 갖는다는 것을 나타낸다.
정규 테트라에틸 실리케이트를 사용하여 막을 형성하는 다른 방법으로는, 오존과 열을 이용한 상압(常壓) CVD법이 있다. 이것은, 탱크내에 담겨진 정규 테트라에틸 실리케이트를 300∼400℃로 가열된 기판상에서 N2와 함께 기포화 하여, 반응실내에 도입하거나, 또는 산소를 사용하여 오존 발생기에 의해 오존을 발생시킨 다음, 체임버내에 도입하는 것이다. 이 방법은 스텝 커버리지 특성이 높고 또한 성막속도가 높기 때문에, LSI 또는 DRAM 메모리 등의 다층 배선에 요구되는 층간절연막 등을 형성하는 데에도 사용된다. 그후, 에치백(etchback), SOG(spin on glass), CMP(기계화학적 연마) 등의 조합으로 소위 평탄화 공정이 수행된다.
박막 반도체장치를 제작하는 공정에서 기판 표면의 탄소오염물들중, 특히 종래의 습식 애싱 또는 건식 애싱에 의해 거의 제거될 수 없는 탄소의 단일결합(C-C)에 의해 야기되는 불순물을 감소시켜, 다양한 반도체들이 형성되는 계면에서의 탄소불순물에 의한 전기적 특성의 저하, 신뢰성의 저하 등을 감소시킨다. 특히, 활성층 반도체와 게이트 절연막 사이의 계면의 탄소오염물을 감소시킨다. 또한, 원료로서 정규 테트라에틸 실리케이트와 같은 유기 가스로 성막하는 경우, 스텝 커버리지 특성의 개선과 더불어 탄소의 함량 및 흡습성이 증가하여, 신뢰성이 결여되고 반도체 특성이 열화되게 된다. 또한, 탄소의 함량을 감소시키기 위해 정규 테트라에틸 실리케이트와 같은 유기 실란 가스에 다량의 산소를 첨가하면, 스텝 커버리지 특성을 저하시키고, 배선을 단절시켜, 신뢰성의 결여 및 반도체 특성의 열화를 야기한다.
본 발명은 상기한 문제점들을 해소하기 위해 안출된 것으로, 본 발명의 목적은, 우수한 스텝 커버리지 특성을 제공하고, 종래의 방법에 비해 탄소의 함량을 감소시키고, 흡습성을 감소시키고, 성막속도를 증가시킬 수 있는 반도체장치 제작방법을 제공하는데 있다. 본 발명의 방법은 반도체 계면의 탄소불순물을 감소시키고, 유기 실란계 공급원을 사용하여 성막된 게이트 절연막내의 탄소함량을 스텝 커버리지 특성의 손실 없이 감소시킬 수 있다.
도 1은 본 발명에 있어서의 XPS에 의한 기판 표면의 탄소불순물 제거정도를 나타내는 그래프.
도 2는 종래기술에 있어서의 XPS에 의한 기판 표면의 탄소불순물 제거정도를 나타내는 그래프.
도 3A~도 3D는 본 발명의 일 실시예에 따른 트랜지스터 제작공정을 나타내는 단면도.
도 4는 TFT의 신뢰성에 대한 시험 전후의 VG-ID의 측정결과를 나타내는 그래프.
도 5는 메모리 트랜지스터의 기본 단면구조를 나타내는 단면도.
도 6A~도 6F는 본 발명의 다른 실시예에 따른 박막반도체장치 제작공정을 나타내는 단면도.
도 7A~도 7F는 본 발명의 또 다른 실시예에 따른 박막반도체장치 제작공정을 나타내는 단면도.
도 8A∼도 8F는 본 발명의 또 다른 실시예에 따른 박막반도체장치 제작공정을 나타내는 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31: 유리 기판 32: 하지막 33: 섬
34: 게이트 절연막 35: 소스/드레인 36: 채널
37: 게이트 전극 38: 층간절연막 39, 40: 인출배선/전극
52: 터널 산화막 53: 플로팅(floating) 게이트
54: 층간절연막 55: 제어 게이트 56: 드레인 확산층
57: 소스 확산층
본 발명자들은, 수소 라디칼 또는 수소 이온과 같은 활성 수소가, 기판 표면에 부착된 C-C 단일결합에 의해 야기되는 불순물을 제거하는데 효과적으로 작용한다는 것을 발견하였다. 이러한 사실은, 상기한 바와 같은 수소 스퍼터링 효과를 사용한 세정의 경우 공정 마진을 확대시키기 위한 연구에서 밝혀졌다. 스퍼터링에 의한 계면의 손상이 거의 없고, 탄소불순물을 제거하도록 활성 수소가 효과적으로 작용하기 때문에, 우수한 계면이 형성될 수 있다, 또한, 스퍼터링에 의한 세정에서는, 스퍼터링에 의해 손상이 야기되기 때문에, 불순물을 제거하는 효과가 그러한 손상과 균형을 이룰 필요가 있어, 공정 마진을 증가시킬 수 없다. 그러나, 활성수소가 사용되기 때문에, 스퍼터링에 의한 손상이 없고, 불순물이 제거될 수 있기 때문에, 공정 마진이 증가될 수 있다. 또한, 수소 라디칼만으로도 충분한 효과를 얻을 수 있지만, 그것에 산소 라디칼, 오존 또는 산소 이온과 같은 활성 산소가 첨가되는 경우, 그의 제거효과가 증대된다. 그 이유는, 수소 라디칼 및 산소 라디칼등이 탄소결합과 반응하여 CHx, COx, 또는 CHO와 같은 가스를 형성함으로써 탄소를 기체화시키기 때문이다.
수소 라디칼 또는 수소 이온을 발생시키기 위해서는, 예를 들어, 기판을 평행 평판 전극형 플라즈마 발생기내에 배치한다. 이때, 플라즈마 이온에 의한 손상으로부터 기판을 보호하기 위해 기판이 양극측에 배치되는 것이 바람직하고, 기판이 가열되면, 열에 의해 제거가 달성되어 그 효과를 증진시킨다.
열을 가하는 경우, 기판이 석영 또는 Si 웨이퍼와 같은, 내열성이 비교적 높은 재료로 만들어진 때에는, 기판 온도가 900℃ 이상의 온도로 설정될 수 있기 때문에, 석영으로 된, 플라즈마 발생기의 체임버를 사용하는 것이 효과적이다. 또한, Al과 같은, 융점이 낮은 금속이 Si 웨이퍼 또는 석영 기판상에 이미 존재하는 경우, 또는 유리 기판 등을 사용하는 경우에는, 기판 온도가 그렇게 많이 상승될 수 없기 때문에, 플라즈마 발생기의 체임버에 스테인리스 강과 같은 금속을 사용하는 것이 편리하다.
수소 가스의 도입과 함께 평행 평판 전극들 사이에 고주파 전력을 인가하면, 플라즈마가 발생된다. 플라즈마 중에서는, 수소 이온 및 전자와 함께 높은 활성도를 갖는 중성 수소 라디칼이 발생된다. 이 라디칼 또는 이온과 같은 활성물질의 양을 증가시키는 데에는 고주파 전력을 증가시키는 것도 유용하다. 그러나, 전자 사이클로트론 공명을 이용한 마이크로파의 사용은 수소 라디칼 및 이온의 양을 더욱 증가시킬 수 있다. 발생된 수소 라디칼 및 이온은 기판 표면에 도달하여 탄소의 단일결합(C-C)과 반응함으로써 그 탄소결합을 제거한다. 반응하여 기체화된 탄소는 펌프에 의해 배기된다.
또한, 가열된 수소를 Rd/Al2O3, Pd/C 또는 Ru/C와 같은 촉매와 접촉시키면, 촉매작용에 의해 수소 라디칼이 발생된다. 따라서, 수소 라디칼이 플라즈마의 손상 없이 기판 표면까지 운반되어 탄소의 단일결합을 제거할 수 있다.
탄소의 단일결합 이외의 C=C, C-0, C=0 등을 효과적으로 제거하기 위해서는, 산소 라디칼, 오존 또는 산소 이온을 사용하는 것이 매우 효과적이다. 산소 라디칼 등을 탄소의 결합과 접촉시키면, 그 산소 라디칼이 COx형태로 기체화되어, 소위 애싱 공정을 가능하게 한다.
산소 라디칼, 오존 또는 산소 이온과 같은 활성 산소를 발생시키기 위해서는, 예를 들어, 기판을 평행 평판 전극형 플라즈마장치내에 배치한다. 이때, 플라즈마의 이온에 의한 손상을 방지하기 위해, 기판이 양극측에 배치되는 것이 바람직하고, 기판이 가열된 때, 열에 의해 제거가 달성되어 효과를 증대시킨다.
산소 가스의 도입과 함께 평행 평판 전극들 사이에 고주파 전력을 인가하면, 플라즈마가 발생된다. 플라즈마 중에서는, 산소 이온 및 전자와 함께 높은 활성도를 갖는 중성 산소 라디칼 또는 오존이 발생된다. 그 라디칼 등의 양을 증대시키기 위해서는, 고주파 전력을 증가시키는 것이 효과적이다. 그러나, 전자 사이클로트론 공명을 이용한 마이크로파의 사용은 산소 라디칼 및 이온의 양을 더욱 증가시킬 수 있다. 발생된 산소 라디칼 및 이온은 기판 표면에 도달하여 탄소결합과 반응함으로써 그 탄소결합을 제거한다. 반응하여 기체화된 탄소는 펌프에 의해 배기된다.
또한, 산소 가스에 자외선을 조사하면 다량의 오존이 발생하기 때문에, 산소 라디칼이 플라즈마에 기인하는 손상 없이 기판 표면까지 운반되어 탄소의 단일결합을 제거할 수 있다.
활성 수소 및 활성 산소로 기판 표면의 탄소를 제거하는데 있어서, 활성 수소와 활성 산소 모두를 사용하는 것이 매우 효과적이다. 먼저, 탄소의 단일결합이외의 탄소결합들로 이루어진 탄소불순물이 활성 산소를 이용하여 제거된 후, 주로 탄소의 단일결합으로 이루어진 탄소불순물이 활성 수소로 제거될 수 있다. 또는, 이들 탄소불순물을 동시에 제거하도록 활성 수소와 활성 산소를 혼합하여 사용할 수도 있다.
활성 수소와 활성 산소를 발생시키기 위해서는, 수소 가스와 산소 가스를 동시에 평행 평판 전극형 플라즈마 발생장치 또는 전자 사이클로트론을 사용하는 마이크로파 플라즈마 발생장치에 도입하여, 수소 이온, 수소 라디칼, 산소 이온, 산소 라디칼 및 오존을 동시에 발생시킴으로써, 기판 표면의 탄소를 제거하고, 제거된 탄소가 진공 펌프에 의해 배기된다.
특히, 자외선이 조사되는 처리실내에 수소 및 산소가 Rd/Al2O3, Pd/C 또는 Ru/C와 같은 촉매와 함께 도입된 때, 수소는 촉매반응에 의해 수소 라디칼을 발생시키고, 산소는 자외선에 의해 오존을 발생시켜, 플라즈마에 의한 기판의 손상 없이 기판 표면의 탄소불순물을 제거할 수 있다.
수소와 산소를 사용하여 활성 수소와 활성 산소를 발생시키는 대신에, H2O를사용할 수도 있다. 이 경우, 플라즈마를 발생시킬 수 있는 평행 평판형 플라즈마 발생장치 또는 전자 사이클로트론을 사용하는 마이크로파 플라즈마 발생장치에 H2O가 도입된다.
H2O를 도입하는 방법으로는 여러 가지가 있다. 일례로, He, Ne 또는 Ar과 같은 불활성 가스를 캐리어 가스로 하여 탱크내의 H2O를 기포화시켜 H2O를 가스로서 처리실내에 도입하는 방법이 있다. 또한, H2O를 수용하고 있는 탱크로부터 처리실까지의 모든 부분을 가열하여 H2O의 증기압을 상승시킨 상태로 가스를 도입하는 방법이 있다.
도입된 H2O는 플라즈마에 의해 분해되어, 수소 이온, 수소 라디칼, 산소 이온, 산소 라디칼, 오존을 동시에 발생시킨다. 그 결과, 기판 표면의 탄소불순물이 제거될 수 있다. 제거된 탄소는 진공 펌프에 의해 배가된다.
도 1은 본 발명에 따라 얻어진 기판 표면의 XPS에 의한 탄소불순물의 제거정도를 나타내는 그래프이다. 포토레지스트 도포, 예비 베이킹, 노광, 현상, 후 베이킹, 레지스트 분리를 거친 후, 1일간 청정실내에 방치한 후의 기판 표면(11)(도 1에서 점선으로 표시됨)과, 건식 애싱 및 습식 애싱을 거친 후의 기판 표면(12)(도 1에서 일점쇄선으로 표시됨)과, 기판 표면(12)이 포토레지스트 도포, 예비 베이킹, 노광, 현상, 후 베이킹, 레지스트 분리를 거친 다음, 1일간 청정실내에 방치된 후 본 발명에 따라 탄소불순물을 제거한 후의 기판 표면(13)(도 1에서 실선으로 표시됨)을 XPS를 통해 측정하였다. 측정조건으로서는, 가능한 한 많은 표면정보를 얻기 위해 검출기의 각도를 15°로 설정하고, 기판 표면상의 1 mmΦ 의 면적을 측정하였다. 수평 축은 eV 단위의 결합 에너지를 나타내고, 수직 축은 임의 단위의 검출기 강도를 나타낸다.
도 1의 그래프로부터, 건식 애싱과 습식 애싱을 거치기 전의 그래프 11과 건식 애싱과 습식 애싱을 거친 후의 그래프 12에서 284.8 eV 부근의 피크가 증가되고, 다른 피크들은 모두 감소된다는 것을 알 수 있다. 또한, 본 발명을 사용한 그래프 13에서는 284.8 eV 부근의 피크가 현저하게 감소된다는 것을 알 수 있다.
본 발명을 사용한 경우에도 피크가 완전히 0으로 되지 않는 이유는, 본 발명의 탄소불순물 제거공정 직후에 측정을 행하지 않고, 본 발명에 따라 탄소불순물을 제거한 후와 측정 사이에 시간 간격이 있어, 기판 표면에 부착된 탄소불순물이 존재하기 때문인 것으로 추정된다. 그러나, 본 발명의 탄소불순물 제거공정은 그러한 탄소불순물 제거공정을 사용하지 않는 경우에 비해 효과적이다. 본 발명을 이용하면, 탄소의 단일결합을 갖는 탄소오염물이 감소될 수 있다.
또한, 정규 테트라에틸 실리케이트를 사용하는 플라즈마 CVD 기술을 통해 산화막을 형성하는 경우에는, 막내의 탄소를 감소시키는 방법으로서 산소와 정규 테트라에틸 실리케이트를 혼합하여 막을 형성한다. 그러나, 수소 라디칼 및 수소 이온과 같은 활성 수소를 성막중에 이용하는 것이 효과적이라는 것이 입증되었다. 수소 라디칼 및 수소 이온과 같은 활성 수소는 탄소와 반응하여 CHx를 형성하고 탄소를 기체화한다. 특히, 탄소의 단일결합인 C-C 결합이 CH4및 C-OH로 분해된다. 그리하여, 탄소기 기체화되어 막내의 탄소를 제거할 수 있다.
수소는 산소에 비하여 탄소에 대한 소위 탈탄소 효과를 가지며, 원자가 작기때문에, 막과 기판에 대한 수소 이온의 스퍼터링 효과는 산소에 비하여 거의 무시될 수 있는 정도이다. 이 때문에, 플라즈마 CVD법에 의해 막을 형성하기 위해 정규 테트라에틸 실리케이트, 산소, 수소를 혼합하여 사용하는 경우, 정규 테트라에틸 실리테이트 대 산소의 비율은, 스텝 커버리지 특성 및 생산성이 우수하도록 성막속도를 설정할 수 있도록 결정되며, 탈탄소를 위해 수소를 다른 성분들과 혼합시키는 계(시스템)가 채택된다. 특히, 정규 테트라에틸 실리케이트의 0.01∼0.5배의 수소가 도입될 때 효과가 크다.
그 결과, 플라즈마에 의해 발생된 정규 테트라에틸 실리케이트로부터의 선구물질, 산소 이온, 오존 및 산소 라디칼이 기판 표면에 막을 형성하는 표면반응을 반복하는 한편, 상기 선구물질은 기판 표면에서 여러 종류의 선구물질로 변화하면서 유동하여, 스텝 커버리지 특성이 우수한 산화막을 형성한다. 이 경우, 선구물질이 산소 이온, 오존 또는 산소 라디칼과 반응하여 산화막이 형성되는 공정중에, 수소 이온 및 수소 라디칼이 기판 표면의 탄소원자와 반응하여 탄소를 기체화한다. 기체화된 탄소는 진공 펌프에 의해 배기된다.
본 발명이 상압 CVD법을 이용한 성막에 적용되는 경우, 수소의 일부를 수소 라디칼로 형성시키는 촉매법이 이용된다. 이 경우, 촉매로서는, 백금, 팔라듐, 환원 니켈, 코발트, 티탄, 바나듐, 또는 탄탈과 같은 3d-천이금속, 알루미늄, 니켈, 백금-규소, 백금-염소, 백금-레늄, 니켈-몰리브덴, 코발트-몰리브덴과 같은 금속화합물, 상기 천이금속과 알루미나, 실리카 겔 등의 혼합물 또는 화합물, 라니(Raney) 코발트, 루데늄, 팔라듐, 니켈 등, 또는 이들 물질과 탄소의 혼합물 또는 화합물이 적합하다. 이들 물질은 입자상, 망상(綱狀), 면상(綿狀) 또는 미립자 상태로 사용된다.
여기서 주지하여야 할 것은, 낮은 융점에서 반응물질의 초기 흡착속도를 현저하게 증가시키는 물질과, 물질 내에서 기체화되기 쉬운 나트륨과 같은 알칼리 금속을 함유하는 물질, 예를 들어, 구리, 텅스텐 등은 바람직하지 않다는 것이다. 실험에 따르면, 촉매는 반응물질의 분해온도 이상의 온도에서 현저하게 열화(劣化)된다는 것이 밝혀졌다. 촉매의 양 및 밀도는 반응가스와의 유효 접촉면적과 관련이 있고, 원하는 대로 조절가능하다. 수소는 가열된 촉매를 통과하여 활성 수소 라디칼을 발생하고, 산소는 오존 발생기를 통과하여 활성 오존을 발생한다.
플라즈마 CVD법에서는, 수소 라디칼이 플라즈마에 의해 발생되고, 상압 CVD법에서는, 촉매법에 의해 수소 라디칼이 발생된다. 이것은 역으로도 가능하다. 촉매법을 통해 활성 수소 라디칼을 먼저 발생시키고, 이것을 플라즈마 CVD장치에 도입할 수도 있다. 또는, 활성 수소 라디칼을 전기방전에 의해 먼저 발생시키고, 이것을 상압 CVD장치의 가스 노즐에 의해 혼합할 수도 있다.
또한, 정규 테트라에틸 실리케이트를 사용하여 산화막을 형성하는 경우에는, 산소 라디칼, 산소 이온 및 오존과 같은 활성 산소를 사용하기 위한 공급원으로 산소가 사용된다. 그러나, 본 발명에 있어서는, 그것에 추가하여, 수소 라디칼 또는 수소 이온을 사용하기 위해 H2O가 사용될 수도 있다. 여기서 주지하여야 할 것은, H2O와 정규 테트라에틸 실리케이트는 반응성이 높기 때문에, 이들이 기판상에서 서로 반응하기 전에 파이프내에서 서로 혼합되는 경우, 파이프가 막힐 수 있다는 것이다. 플라즈마 CVD법에서는, 정규 테트라에틸 실리케이트를 위한 도입 파이프와 H2O를 위한 도입 파이프를 서로 분리시키는 것이 바람직하다.
정규 테트라에틸 실리케이트 대신에, FSi(OC2H5)4와 같이 F를 함유하는 유기실란을 사용하는 것은 SiOx보다 탄소함량이 작고 유전물이 낮은 F 도핑의 SiOx를 제조할 수 있게 하기 때문에, 횡방향의 배선들 사이의 층간절연막의 용량을 감소시킬 수 있다. 또한, 탄소를 함유하는 유기 실란계를 원료로 사용하는 경우, 본 발명은 탈탄소와 스텝 커버리지 특성을 향상시키고 성막속도를 확보하는데 매우 효과적이다.
본 발명에 따르면, 특히 톱(top) 게이트형 박막트랜지스터(TFT)에 있어서는,활성층인 반도체층의 형성후, 그 활성층을 패터닝하고, 그후에, 게이트 절연막을 형성한다. 이 때문에, 활성층의 표면의 탄소오염이 심해져, 탄소오염물을 제거함이 없이 게이트 절연막을 형성하게 되면 신뢰성이 저하하여 트랜지스터 특성이 나빠지게 된다. 또한, 게이트 절연막상에 유기 실란계 공급원을 갖는 산화막을 형성하는 박막트랜지스터의 제작에 있어서는, 스텝 커버리지 특성이 우수하고 탄소함량이 적고, 흡습도가 낮은 산화막을 얻는 것이 매우 중요하다.
본 발명에 따른 반도체장치의 제작에 있어서는, 종래의 건식 애싱 또는 습식애싱에 의해 제거될 수 없었던 탄소불순물이 현저하게 감소될 수 있어, 막내의 유기 실란계 공급원을 사용한 산화막내의 탄소불순물을 현저하게 감소시킬 수 있다. 특히, 본 발명은, C-C로 표시되는 탄소의 단일결합을 포함하는 불순물 또는 오염물을 제거하여, 반도체의 적층을 형성할 때 반도체의 계면을 세정하는데 효과적이다. 또한, 본 발명은 유기 실란계 공급원을 사용한 산화막내의 탄소불순물을 감소시켜, 박막 반도체장치의 전기적 특성의 개선, 신뢰성의 개선 등과 같은 현저한 효과를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
[실시예 1]
도 3A∼도 3D는 본 실시예에 따른 트랜지스터 제작공정을 나타내는 단면도이다.
본 실시예에서는, 유리 기판상에 박막트랜지스터를 형성하는 경우에 본 발명을 이용하고 있다.
먼저, 유리 기판(31)상에 하지막(下地膜)(32)으로서 두께 2000 Å의 SiO2를 상압(常壓) CVD법에 의해 형성한다. 그후, 플라즈마 CVD법에 의해 활성층으로서 두께 500 Å의 비정질 Si막을 형성하고, 공지의 포토리소그래피법에 의해 레지스트를 패터닝하여 마스크를 형성하고, CF4+O2를 사용한 건식 에칭에 의해 비정질 Si막을 에칭하고, 그후, 알칼리계 박리액을 사용하여 레지스트를 박리하여 섬(33)을 형성한다. 그 다음, 섬(33)을 600℃에서 24시간 고상(固相)성장시켜 비정질 규소로부터 폴리실리콘으로 변화시킨다. 이것이 도 3A에 도시되어 있다.
박리액에 의해 레지스트가 박리된 후, 섬(33)의 표면의 적어도 일부에는 탄소의 단일결합을 포함하는 탄소오염물이 잔존한다. 본 발명은 그 탄소오염물을 제거하는데 사용된다. 섬(33)상에 게이트 절연막(34)이 형성되기 때문에, 섬(33)의 표면은 박막트랜지스터의 특성에 가장 중요한 채널이 형성되는 영역이 된다. 이 때문에, 섬(33)의 표면의 탄소오염물을 제거하는 것이 중요하다. 탄소오염물을 제거하는 방법으로서 이하의 방법들이 시도되었다.
방법 1은 플라즈마 처리를 행하는 방법으로서, 섬(33)이 형성된 기판(31)을 평행 평판형 플라즈마 처리장치의 양극측에 배치한다. 평행 평판들의 양극 전극과 음극 전극 사이의 간격은 30∼150 mm의 범위로 설정된다. 이 값보다 크거나 작아도 조건들을 적절히 선택하면 문제가 발생하지는 않는다.
샤워 헤드 형태인 음극 전극으로부터 반응공간내로 가스가 도입되고, 샤워 헤드내에는 확산판 등이 설치되어 기판(31)의 표면상에서 가스가 균일하게 흐르게한다. 반응공간내에 수소 가스와 산소 가스가 동일한 양으로 도입된다. 이 양은 처리실의 크기에 좌우되지만, 플라즈마 처리를 위한 압력이 50 mTorr∼10 Torr이고 가스의 체류시간이 5초 이하이도록 설정된다. 그 체류시간이 10초를 초과하면, 기체화된 탄소가 종종 재부착된다. 따라서, 체류시간은 제거된 탄소를 가능한 한 신속하게 배기시키도록 5초 이하로 설정된다. 그러나, 체류시간이 대략 10초 이하이면, 문제는 없다. 예를 들어, 40 리터의 용량을 갖는 체임버내에 316 SCCM의 가스가 1 Torr의 압력으로 도입되면, 체류시간은 약 10초로 된다.
체류시간은 체임버내의 체적과 체임버내의 내부 압력의 곱을 가스의 유량으로 나누어 얻어지는 값이기 때문에, 체류시간을 감소시키기 위해서는, 체임버내의 체적 또는 압력을 작게 하거나 가스의 유량을 증가시키는 것이 요구된다. 본 실시예에서는, 체류시간은, 체적이 40 리터이고 처리압력이 1 Torr이고 산소의 유량이 400 SCCM, 수소의 유량이 400 SCCM인 조건하에서 대략 4초로 설정되었다.
플라즈마 발생수단으로서 고주파 방전이 행해진다. 고주파의 허용가능한 범위는 10∼100 MHz이고, 본 실시예에서는 20 MHz이었다. 또한, 0.1∼2 W/㎠의 공급전력이 인가된다. 그 전력이 0.1 W/㎠ 미만이면, 탄소오염물의 제거는 이루어지나, 처리시간이 너무 길게 된다. 또한, 전력이 2 W/㎠를 초과하면, 전극이 가열되기 때문에, 그 전극을 냉각시켜야 하고, 그 결과, 장치가 대형화 되고 비용이 증가된다. 본 실시예에서는, 0.8 W/㎠의 전력이 사용되었다.
기판이 가열됨에 따라 제거능력이 증가한다. 전형적으로, 기판 온도가 대략 200∼500℃일 때 제거능력이 증가한다. 그러나, 실온으로부터 200℃까지에서도 충분한 효과가 있기 때문에, 본 실시예에서는 실온에서 수행되었다. 플라즈마 처리시간은 대략 1∼10분이다. 이 처리시간은 여러 조건(가스 체류시간, 고주파, 인가전력, 기판 온도)에 따라 크게 달라진다. 그러나, 긴 처리시간은 제작공정에 바람직하지 않다. 본 실시예에서는, 처리시간이 2분이었다.
또한, 수소와 산소를 사용하여 수소 라디칼 등과 산소 라디칼 등을 발생시키는 것을 제외하고는, H2O가 사용될 수도 있다. H2O를 도입하는 방법으로는 몇가지가 있다. 일례로, He, Ne 또는 Ar과 같은 불활성 가스를 캐리어 가스로 하여 탱크내에 수용된 H2O를 기포화시켜, H2O를 가스로서 처리실내에 도입한다. 또한, H2O를 수용하는 탱크로부터 처리실까지의 모든 부분을 가열하여 H2O의 증기압을 상승시킨 채로 가스를 처리실내에 도입하는 방법도 있다.
도입된 H2O는 플라즈마에 의해 분해되어, 수소 이온, 수소 라디칼, 산소 이온, 산소 라디칼, 오존을 동시에 발생한다. 본 발명자의 실험에 따르면, H2O를 수용한 탱크를 캐리어 가스로서 500∼1000 SCCM의 He을 사용하여 기포화시키는 경우에도 동일한 효과가 얻어졌다.
방법 2로서, 섬(33)이 형성된 기판(31)을 전자 사이클로트론 공명을 이용한 마이크로파 플라즈마 처리장치내에 배치하고 플라즈마 처리를 행하는 방법이 있다. 874 가우스의 자장 및 2.45 GHz의 마이크로파의 공명점에서 고밀도 플라즈마가 발생된다. 확산 자장에 의해 공명점으로부터 기판(31)으로 이온, 전자 및 라디칼이이동하도록 하는 방식으로 기판(31)이 배치된다. 가스로서, 수소 및 산소가 전자 사이클로트론 공명점에서 기판(31)으로부터 멀리 떨어진 위치로부터 도입된다.
수소 가스 및 산소 가스는 동일한 양으로 도입된다. 이 양은 처리실의 크기에 따라 좌우되지만, 플라즈마 처리를 위한 압력이 1× 10-5~1×10-3Torr이도록 설정된다. 그리하여, 압력이 거의 분자흐름 영역에 있기 때문에, 가스의 흐름이 그와 같이 많게 되는 것은 불필요하다. 압력이 분자흐름 영역내에 있기 때문에, 즉, 낮기 때문에, 제거된 탄소가 신속하게 배기된다.
저압하에 플라즈마 처리를 행하기 위해, 가스와 제거된 물질이 터보 분자 펌프, 복합 터보 분자 펌프, 확산 펌프 등을 사용하여 배기될 수 있다. 가스의 유량은, 압력이 유량 자체보다는 전자 사이클로트론 공명에 의해 플라즈마가 발생되는 정도인 1×10-5~1×10-3Torr가 되도록 결정될 필요가 있다. 본 실시예에서는, 산소는 50 SCCM, 수소는 150 SCCM으로 하였다. 또한, 1.0∼3 KW의 인가 전력이 사용된다. 본 실시예에서는, 1.5 KW의 전력이 인가되었다.
기판이 가열됨에 따라 제거능력이 증가한다. 전형적으로, 기판 온도가 대략 200∼500℃일 때 제거능력이 증가한다. 그러나, 실온으로부터 200℃까지에서도 충분한 효과가 얻어지기 때문에, 본 실시예에서의 기판 온도가 250℃이었다.
플라즈마 처리시간은 대략 1∼10분이다. 이 처리시간은 여러 조건(가스 체류시간, 고주파, 인가 전력, 기판 온도)에 따라 크게 달라진다. 그러나, 긴 처리시간은 제작공정에 바람직하지 않다. 본 실시예에서는, 처리시간이 1분이었다.
또한, 수소와 산소를 사용하여 수소 라디칼 등과 산소 라디칼 등을 발생시키는 것을 제외하고는, H2O가 사용될 수도 있다. H2O를 도입하는 방법으로는 몇가지가 있다. 일례로, He, Ne 또는 Ar과 같은 불활성 가스를 캐리어 가스로 하여 탱크내에 수용된 H2O를 기포화시켜, 가스로서 H2O를 처리실내에 도입한다. 또한, H2O를 수용하는 탱크로부터 처리실까지의 모든 부분을 가열하여 H2O의 증기압을 상승시킨 채로 가스를 처리실내에 도입하는 방법도 있다. 도입된 H2O는 플라즈마에 의해 분해되어 수소 이온, 수소 라디칼, 산소 이온, 산소 라디칼, 오존을 동시에 발생한다. 본 발명자의 실험에 따르면, H2O를 수용하는 탱크를 80℃로 가열하고, 그 탱크로부터 처리실까지의 전체 부분을 120℃로 가열하여 20∼100 SCCM의 H2O를 처리실내에 도입하는 경우에도 동일한 효과가 얻어졌다.
방법 3으로서, 섬(33)이 형성된 기판(31)을 횡형(橫型) 가열로의 열처리장치의 가열영역측에 배치하고 촉매법으로 처리하는 방법이 있다. 촉매가 배치되는 위치도 가열영역내에 있다.
촉매로서는, 백금, 팔라듐, 환원 니켈, 코발트, 티탄, 바나듐, 또는 탄탈과 같은 3d-천이금속, 알루미늄, 니켈, 백금-규소, 백금-염소, 백금-레늄, 니켈-몰리브덴, 코발트-몰리브덴과 같은 금속화합물, 상기 천이금속과 알루미나, 실리카 겔등의 혼합물 또는 화합물, 라니(Raney) 코발트, 루데늄, 팔라듐, 니켈 등, 또는 이들 물질과 탄소의 혼합물 또는 화합물이 적합하다. 이들 물질은 입자상, 망상(網狀), 면상(綿狀) 또는 미립자 상태로 사용된다.
여기서 주지하여야 할 것은, 낮은 융점에서 반응물질의 초기 흡착속도를 현저하게 증가시키는 물질과, 물질내에서 기체화되기 쉬운 나트륨과 같은 알칼리 금속을 함유하는 물질, 예를 들어, 구리, 텅스텐 등은 바람직하지 않다는 것이다. 실험에 따르면, 촉매는 반응물질의 분해온도 이상의 온도에서 현저하게 열화(劣化)된다는 것이 밝혀졌다.
촉매의 양 및 밀도는 반응가스와의 유효 접촉면적과 관련이 있고, 원하는 대로 조절가능하다. 본 실시예에서는, 알루미나와 혼합된 10 중량%의 팔라듐이 입자형태로 형성되고, 표면적이 큰 입자가 촉매로서 사용된다.
또한, 가열영역의 전방에 오존 발생을 위한 자외선 조사장치가 설치되어 있다. 가스는 대략 대기압으로부터 500 Torr까지의 감소된 압력으로 흐르게 되어 있다.
먼저, 체임버내에 수소 및 산소를 도입한 때, 자외선의 조사에 의해 산소로부터 오존이 발생되고, 수소는 촉매와 접촉하여 수소 라디칼로 형성되며, 오존과 수소 라디칼이 기판(31)에 도달한다. 자외선 조사위치 및 촉매위치와 기판(31)의 위치 사이의 거리는 약 50 mm∼1 m인 것이 적합하다. 이 정도의 거리는 가스들이 기판(31)의 표면상에서 균일하게 흐를 수 있게 하고 수소 라디칼과 오존의 수명이 충분하게 되는 거리이다.
가열영역이 300∼700℃로 가열됨에 따라, 촉매반응에 의해 수소 라디칼이 형성될 수 있다. 온도가 700℃ 이상인 때, 촉매가 현저하게 열화한다. 그러나, 그 온도는 사용되는 촉매에 따라 다르기 때문에, 사용되는 촉매에 따라 조정될 필요가 있다. 본 실시예에서는, 수소가 150 SCCM이고 산소가 250 SCCM이며 가열영역에서의 온도가 500℃인 조건하에서 처리가 행해졌다. 처리시간은 약 1∼30분일 수 있고, 본 실시예에서는 10분이었다.
또한, 수소와 산소를 사용하여 수소 라디칼 등과 산소 라디칼 등을 발생시키는 것을 제외하고는, H2O가 사용될 수도 있다. H2O를 도입하는 방법으로는 몇가지가 있다. 일례로, He, Ne 또는 Ar과 같은 불활성 가스를 캐리어 가스로 하여 탱크내에 수용된 H2O를 기포화시켜, 가스로서 H2O를 처리실내에 도입한다. 또한, H2O를 수용하는 탱크로부터 처리실까지의 모든 부분을 가열하여 H2O의 증기압을 상승시킨 채로 가스를 처리실내에 도입하는 방법도 있다. 도입된 H2O는 플라즈마에 의해 분해되어 수소 이온, 수소 라디칼, 산소 이온, 산소 라디칼, 오존을 동시에 발생한다. 본 발명자의 실험에 따르면, H2O를 수용한 탱크를 캐리어 가스로서 50 SCCM의 N2로 기포화시킨 경우에도 동일한 효과가 얻어졌다.
방법 4로서, 비교를 위해, 섬(33)이 형성된 기판(31)을 박리액을 사용하여 박리시킨 후, 그 기판을 황산과 과산화수소수를 1:1로 혼합한 공지의 혼합물을 80℃로 가열한 것에서 10분간 세정한 후, 공지의 플라즈마 건식 애싱을 행하여 제품을 제작하는 방법이 있다.
그 다음, 섬(33)상에 게이트 절연막(34)인 산화규소막을 공지의 플라즈마CVD법에 의해 형성한다. 기판을 공기에 노출시킴이 없이 산화규소막을 형성하는 장치와 본 발명의 장치를 연속적으로 동작시킬 수 있는 인라인(in-line)형 멀티체임버, 클러스터형 멀티체임버, 또는 탄소의 제거와 성막을 공통으로 행하는 단일 체임버, 또는 부하 고정(load lock) 체임버를 사용하여, 탄소 제거직후 게이트 절연막을 형성할 수 있어, 보다 청정한 계면을 얻을 수 있다. 본 실시예에서는, 유기 실란인 TEOS를 산소와 혼합하여, 플라즈마 CVD법에 의해 500 Å의 산화규소막을 형성하였다. 이것이 도 3B에 도시되어 있다.
게이트 절연막(34)의 형성후, 그 게이트 절연막(34)상에 Al, 도핑된 폴리실리콘, Cr, Ta 등을 적층하고, 포토리소그래피 공정에 의해 레지스트를 패터닝한다. 그 다음, 도전막을 소망의 형상으로 에칭하여 게이트 전극(37)을 형성한다. 본 실시예에서는, 스퍼터링에 와해 Al막을 형성하였다. 그후, 이온주입법에 의해 P(인)를 5×1015cm-2의 도즈량으로 스루도핑(through-doping)하여 소스/드레인(35)을 형성한다. 그 주입은 이온주입법에 한정되지 않고, 플라즈마 도핑법에 의해 PHx를 주입할 수도 있다. 주입후, 활성화를 위해 막을 600℃에서 5시간 가열한다. 이것이 도 3C에 도시되어 있다.
그후, 층간절연막(38)을 형성하여, 게이트 전극(37)용의 인출배선/전극(39)과 소스/드레인(35)용의 인출배선/전극(40)을 형성한다. 그리하여, 톱 게이트형 폴리실리콘 박막트랜지스터가 완성된다. 이것이 도 3D에 도시되어 있다.
완성된 박막트랜지스터는 8 μm의 채널길이와 100 μm의 채널폭을 갖는 n채널형으로 되어 있다. 스레시홀드 전압값은 제작방법의 차이에 관계 없이 거의 1.0 v이다. 신뢰성 시험을 위해, 소스와 드레인 사이에 11 V의 전압을 인가하고, 게이트와 소스 사이에 14 V의 전압을 인가한 다음, 박막트랜지스터를 150℃의 N2분위기속에 10시간 방치하여, 그 전후를 측정하였다.
도 4는 박막트랜지스터의 신뢰성 시험 전과 후의 VG-ID의 측정결과를 나타내는 그래프로서, 수평 축은 게이트 전압의 선형 값을 나타내고, 수직 축은 드레인 전류의 절대 값의 로그 값을 나타낸다. 각 단위는 임의 단위이다. 본 발명의 방법 1 및 2를 사용한 본 실시예는 대체로 동일한 특성(부호 41로 나타낸)을 나타낸다. 온(on)상태 전류는 7.8 mA이고, 이동도는 114 ㎠/Vsec이었다. 신뢰성 시험후에도, 신뢰성의 열화가 확인될 수 없을 정도로 변화가 적었으며, 그리하여 박막트랜지스터의 특성은 우수하였다.
본 발명이 적용되는 방법 3의 경우는 부호 42로 나타낸 특성 곡선을 나타낸다. 이 경우, 온상태 전류는 8.5 mA이고, 이동도는 120 ㎠/Vsec이었다. 신뢰성 시험후에도, 신뢰성의 열화가 확인될 수 없을 정도로 변화가 적었으며, 그리하여 박막트랜지스터의 특성은 우수하였다.
본 발명이 적용되지 않은 방법 4의 경우는 부호 43으로 나타낸 특성 곡선을 나타낸다. 이 경우, 온상태 전류는 7.0 mA이고, 이동도는 100 ㎠/Vsec이었다. 신뢰성 시험후에는, 부호 44로 나타낸 특성 곡선을 나타내고, 온상태 전류가 5.0 mA까지 감소되고, 이동도가 70 ㎠/Vsec까지 감소되었다. 박막트랜지스터의 게이트 절연막 형성 전에 본 발명을 적용함으로써, 활성층과 게이트 절연막 사이의 계면이 청정하게 되어, 초기 특성이 높고 신뢰성이 우수한 박막트랜지스터를 형성할 수 있다.
[실시예 2]
비휘발성 반도체 기억장치의 메모리는 하나의 기본 메모리 트랜지스터를 각각 형성하는 다수의 메모리 트랜지스터로 구성된다. 본 발명은 그 메모리 트랜지스터의 제작에 적용된다. 도 5는 메모리 트랜지스터의 기본 단면구조를 나타내는 단면도이다. 메모리 트랜지스터는 공지의 실리콘 열산화법, CVD법, 포토리소그래피 기술에 의한 레지스터의 패터닝 및 에칭기술에 의해 기판(51)상에 형성된다. 이 메모리 트랜지스터는, 터널(tunnel) 산화막(52), 폴리실리콘으로 된 플로팅(floating) 게이트(53), 층간절연막(54), 및 폴리실리콘으로 된 제어 게이트(55)로 이루어진 폴리실리콘 2층 게이트와, 인 또는 붕소 이온의 주입에 의해 형성된 소스 확산층(57) 및 드레인 확산층(56)을 포함한다.
플로팅 게이트(53)는 제어 게이트(55)에 대하여 메모리 트랜지스터의 스레시홀드값을 변화시키는 게이트이다.
플로팅 게이트(53)에 핫(hot) 전자가 저장되어 있는 경우에는, 제어 게이트(55)에 주어지는 정(正)전위가 플로팅 게이트(53)에 저장된 핫 전자에 의해 없어지기 때문에, 메모리 트랜지스터의 스레시홀드 값은 핫 전자가 저장되지 않은 상태와 비교하여 제어 게이트(55)에 대하여 높게 된다. 핫 전자를 플로팅 게이트(53)에 주입하는 것은 제어 게이트(55), 드레인(56), 소스(57)에 각각 10 V,5 V, 0 V의 전압을 인가하는 것에 의해 실행된다.
메모리 트랜지스터의 채널을 통해 이동하는 전자들은 터널 산화막(52)을 통과한 후, 플로팅 게이트(53)에 도달하여 그곳에 저장된다. 플로팅 게이트(53)에 핫 전자가 저장되어 있는 상태는 기록 상태로 설정되고, 이와 반대로, 플로팅 게이트(53)로부터 핫 전자의 배출은, 드레인(56)을 전기적으로 개방된 상태로 설정하고 소스(57) 및 제어 게이트 각각에 5 V 및 -16 V의 전압을 인가함으로써 행해진다.
이것은 소스(57)와 플로팅 게이트(53)의 겹침영역(58)에서의 터널 산화막(52)의 터널 전류인 포울러 노드하임(fowler nordheim) 전류를 발생하여, 플로팅 게이트(53)로부터 터널 산화막(52)을 통해 전자를 제거한다. 핫 전자가 플로팅 게이트(53)에 저장되지 않은 상태가 소위 "데이터 소거상태"로 불린다.
이 메모리 트랜지스터에서, 전하의 저장에 관여하는 것은 플로팅 게이트(53)및 제어 게이트(55)와 접촉하는 층간절연막(54)과 터널 산화막(52)이고, 또한 그의 계면 구조가 중요하게 된다는 것은 당연하다. 본 발명은 그 계면의 세정에 적용된다. 탄소 제거는 제어 게이트(55)의 형성 전후 그리고 층간절연막(54)의 형성 전후에 촉매법에 의해 행해진다.
촉매법을 사용한 처리를 행하는 방법으로서, 기판(51)이 횡형 가열로의 가열 처리장치의 가열영역측에 배치된다. 촉매가 배치되는 위치도 가열영역내에 있다. 촉매로서는, 백금, 팔라듐, 환원 니켈, 코발트, 티탄, 바나듐, 또는 탄탈과 같은 3d-천이금속, 알루미늄, 니켈, 백금-규소, 백금-염소, 백금-레늄, 니켈-몰리브덴,코발트-몰리브덴과 같은 금속화합물, 상기 천이금속과 알루미나, 실리카 겔 등의 혼합물 또는 화합물, 또는 라니(Raney) 코발트, 루데늄, 팔라듐, 니켈 등, 또는 이들 물질과 탄소의 혼합물 또는 화합물이 적합하다. 이들 물질은 입자상, 망상, 면상 또는 미립자 상태로 사용된다.
여기서 주지하여야 할 것은, 낮은 융점에서 반응물질의 초기 흡착속도를 현저하게 증가시키는 물질과, 물질 내에서 기체화되기 쉬운 나트륨과 같은 알칼리 금속을 함유하는 물질, 예를 들어, 구리, 텅스텐 등은 바람직하지 않다는 것이다. 실험에 따르면, 촉매는 반응물질의 분해온도 이상의 온도에서 현저하게 열화된다는 것이 밝혀졌다.
촉매의 양 및 밀도는 반응가스와의 유효 접촉면적과 관련이 있고, 원하는 대로 조절가능하다. 본 실시예에서는, 알루미나와 혼합된 10 중량%의 팔라듐이 입자의 형태로 형성되고, 표면적이 큰 입자가 촉매로서 사용되었다.
또한, 가열영역의 전방에 오존 발생을 위한 자외선 조사장치가 설치되어 있다. 가스는 대기압으로부터 500 Torr까지의 감소된 압력으로 흐르게 되어 있다.
먼저, 체임버내에 수소와 산소를 도입한 때, 자외선의 조사에 의해 산소로부터 오존이 발생되고, 촉매와 접촉하여 있는 수소는 수소 라디칼로 형성되며, 오존과 수소 라디칼이 기판(31)에 도달한다. 자외선 조사위치 및 촉매위치와 기판(31)사이의 거리는 약 50 mm∼1 m인 것이 적합하다. 이 정도의 거리는 가스가 기판(31)의 표면상에서 균일하게 흐를 수 있게 하고, 수소 라디칼과 오존의 수명이 충분하게 되는 거리이다.
가열영역이 300∼700℃로 가열되면, 촉매반응에 의해 수소 라디칼이 형성될 수 있다. 온도가 700℃ 이상인 때에는, 촉매가 현저하게 열화된다. 그러나, 상기 온도는 사용되는 촉매에 따라 다르기 때문에, 사용되는 촉매에 따라 조정될 필요가있다. 본 실시예에서는, 수소가 100 SCCM이고 산소가 100 SCCM이며 가열영역에서의 온도가 500℃인 조건하에서 처리가 행해졌다. 처리시간은 약 1∼30분일 수 있고, 본 실시예에서는 10분이었다.
또한, 수소와 산소를 사용하여 수소 라디칼 등과 산소 라디칼 등을 발생시키는 것을 제외하고는, H2O가 사용될 수도 있다. H2O를 도입하는 방법으로는 몇가지가 있다. 일례로, He, Ne 또는 Ar과 같은 불활성 가스를 캐리어 가스로 하여 탱크내에 수용된 H2O를 기포화시켜, 가스로서 H2O를 처리실내에 도입한다. 또한, H2O를 수용하는 탱크로부터 처리실까지의 모든 부분을 가열하여 H2O의 증기압을 상승시킨 채로 가스를 처리실내에 도입하는 방법도 있다. 도입된 H2O는 플라즈마에 의해 분해되어 수소 이온, 수소 라디칼, 산소 이온, 산소 라디칼, 오존을 동시에 발생한다. 본 발명자의 실험에 따르면, H2O를 수용하는 탱크를 캐리어 가스로서의 50 SCCM의 N2로 기포화시킨 경우에도 동일한 효과가 얻어졌다.
메모리 트랜지스터를 플러시(flush) 메모리로서 형성하는 경우의 특성을 평가한 결과, 본 발명을 사용한 경우와 본 발명을 사용하지 않은 경우를 비교한 때, 재기입 동작을 150회 행한 후 그 메모리의 에러 발생률은 본 발명을 사용하지 않은경우 0.1%로 높았으나, 본 발명을 사용한 경우는 한 자리수만큼 감소된 0.01%이었다. 본 발명에 따라 탄소를 제거하는 것이 결정 반도체의 적층구조에 큰 효과가 있다.
[실시예 3]
도 6A∼도 6F에, 폴리실리콘을 이용한 박막트랜지스터(이후, TFT라 한다)에본 발명을 적용한 예가 도시되어 있다. 도 6A에는, 유리 기판(301)상에 하지막(302)을 형성하는 공정이 도시되어 있다. 유리 기판(301)은 붕규산 유리 또는 석영과 같은, 가시광선에 대해 높은 투광성을 나타내는 재료로 형성된다. 본 실시예에서는, 코닝사의 코닝 7C59가 사용되었다. 하지막(302)의 형성에서, 본 발명을 이용하여 TFT를 완성한 후 온(on)상태 방향으로 게이트 전압을 증가시킨 때, 예를들어, 채널이 n채널형이면, 채널내를 흐르는 캐리어가 전자이고, 채널이 p채널형이면, 채널내를 흐르는 캐리어가 정공(hole)이다. 채널 아래의 기판(301)측에서 반대형의 채널이 발생하는 경우도 있다.
게이트 전압을 증가시켜도, 채널의 온(on)상태에서 드레인 전류가 원칙적으로 포화된다. 그러나, 채널 아래의 기판(301)측에서 반대형의 채널이 발생하면, 드레인 전류가 급격하게 증가하여, 드레인 전류가 게이트 전압에 대하여 단차(step)를 가지게 된다. 즉, 소위 킹크(kink) 효과가 발생한다. 하지막(302)을 형성할 때 본 발명을 적용하면, 킹크 효과의 발생이 방지 또는 감소된다. 하지막(302)이 불순물을 함유하지 않는 SiOx인 경우는, 킹크 효과의 발생이 감소된다.
하지막(302)은 정규 테트라에틸 실리케이트("TEOS"라고도 불림), 산소 및 수소를 사용하여 평행 평판형 플라즈마 CVD장치에 의해 형성된다. 정규 테트라에틸 실리케이트 대신에, OMCTS(옥타메틸사이클로테트라실록산) 또는 HMDS(헥사메틸디실로산)과 같은 유기 실란이 효과적으로 사용된다. 기판 온도가 200∼500℃, 전형적으로는, 400℃가 되도록 기판을 가열하고, 성막(成膜)압력은 0.1∼2 Torr, 전형적으로는, 1 Torr로 설정한다. 5∼50 MHz, 전형적으로는, 20 MHz의 높은 고주파를 갖는 플라즈마 전원이 사용되고, 이 플라즈마 전원의 공급전력은 0.1∼2 W/㎠, 전형적으로는, 0.3 W/㎠이다. 정규 테트라에틸 실리케이트와 산소의 비율은 정규 테트라에틸 실리케이트 : 산소 = 1:5∼1:20, 전형적으로는, 1:5이도록 정해진다. 수소의 양은 정규 테트라에틸 실리케이트 : 수소 = 1:0.5이도록 정해진다. 하지막(302)은 500∼3000 Å, 전형적으로는, 2000 Å의 두께로 형성된다.
하지막(302)의 형성에 있어서, 평행 평판형 플라즈마 CVD법을 제외한 다른 플라즈마 CVD법에서도 유기 실란을 사용하여 산화막을 형성하는 경우에는, 수소 라디칼과 수소 이온에 의한 상기 막내의 탄소의 제거는 효과가 매우 크며, 어떤 플라즈마 CVD법에서도 효과적이다. 또한, 상압 CVD법에 의해 하지막(302)을 형성하는 경우에도, 수소 라디칼이 촉매법에 의해 발생되고, 막의 형성에 사용되어, 막내의 탄소를 제거할 수 있다. 그리하여, 본 발명은 유기 실란을 사용하는 상압 CVD법에서도 효과적이다. 상압 CVD법을 사용하여 성막을 행하는데 본 발명을 사용하는 경우에, 수소를 수소 라디칼로 형성하기 위해 촉매법이 이용된다.
촉매로서는, 백금, 팔라듐, 환원 니켈, 코발트, 티탄, 바나듐, 또는 탄탈과같은 3d-천이금속, 알루미늄, 니켈, 백금-규소, 백금-염소, 백금-레늄, 니켈-몰리브덴, 코발트-몰리브덴과 같은 금속화합물, 상기 천이금속과 알루미나, 실리카 겔등의 혼합물 또는 화합물, 또는 라니(Raney) 코발트, 루데늄, 팔라듐, 니켈 등, 또는 이들 물질과 탄소의 혼합물 또는 화합물이 적합하다. 이들 물질은 입자상, 망상, 면상 또는 미립자 상태로 사용된다. 여기서 주지하여야 할 것은, 낮은 융점에서 반응물질의 초기 흡착속도를 현저하게 증가시키는 물질과, 물질 내에서 기체화되기 쉬운 나트륨과 같은 알칼리 금속을 함유하는 물질, 예를 들어, 구리, 텅스텐등은 바람직하지 않다는 것이다. 실험에 따르면, 촉매는 반응물질의 분해온도 이상의 온도에서 현저하게 열화된다는 것이 밝혀졌다. 촉매의 양 및 밀도는 반응가스와의 유효 접촉면적과 관련이 있고, 원하는 대로 조절가능하다.
수소는 가열된 촉매를 통과하여 활성 수소 라디칼을 발생하게 되고, 산소는 오존 발생기를 통과하여 활성 오존을 발생하게 된다. 기판을 가열하는 상압 CVD 장치에서, 탱크내에 수용된 정규 테트라에틸 실리케이트가 질소와 같은 캐리어 가스로 기포화되고, 산소가 오존 발생기를 통해 상기 CVD 장치에 도입되며, 수소가 촉매를 통해 상기 CVD 장치에 도입된다. 상기 가스들은 모두 함께 혼합된 후, 확산기구를 가진 가스 노즐을 통해 기판상에 공급된다. 상압 CVD 법에서 정규 테트라에틸실리케이트와 오존만으로 막을 형성하는 경우에는, 표면이 친수성인 경우와 소수성인 경우 사이에서 형성되는 산화막에 큰 차이가 있다. 소수성 표면을 갖는 기판상에는 청정한 막이 형성될 수 있는 반면에, 친수성 표면을 갖는 기판의 경우는 성막이상(成膜異常), 성막속도의 저하 등이 발생하기 쉽다. 본 발명에서, 수소 라디칼을 사용하는 경우, 탈탄소 효과와 함께 활성 수소에 의해 기판 표면이 종단되어 소수성 표면을 형성함으로써, 성막이상이나 성막속도의 저하를 방지할 수 있다. 특히, 캐리어 가스의 0.01∼0.2배의 수소를 도입하는 경우에는, 효과가 크고, 정규 테트라에틸 실리케이트가 가열되어 직접 기체화되는 경우에는, 정규 테트라에틸 실리케이트의 약 0.1∼0.5배의 수소가 도입될 때 효과가 크다.
그 다음, 도 6B에 도시된 바와 같이, 기판(301)상에 형성된 하지막(302)상에 활성층(303)으로서 비정질 규소막을 형성한다. 이 비정질 규소막은 두께가 대략 50∼3000 Å, 전형적으로는, 400∼1000 Å이다. 성막방법으로서는, 플라즈마 CVD법, 감압 열 CVD법, 스퍼터링법 등이 사용된다. 본 실시예에서는, 플라즈마 CVD법에 의해 실란을 분해시키고, 200∼400℃, 전형적으로는, 250∼350℃의 기판 온도에서 성막하였다. 그후, 비정질 규소막을, 본 출원인의 일본국 공개특허공고 평 6-232059호, 6-244103호, 6-244104호 공보에 개시된 방법에 의해 고상(固相)성장시켜 다결정화(폴리실리콘화)하였다. 비정질 규소막으로부터 수소가 어느 정도까지 미리 제거되지 않으면, 고상성장시 가열에 의해 수소가 비정질 규소막으로부터 신속하게 배출되기 때문에, 최악의 경우, 비정질 규소막에 구멍이 형성될 수 있다. 따라서, 고상성장 전에, 400∼500℃, 전형적으로는, 400℃의 질소중에서 0.5∼5시간, 전형적으로는, 1∼2시간 수소를 제거하는 것이 효과적이다.
고상성장을 행한 때, 기판(31)이 석영과 같이 변형점이 높은 재료로 만들어진 경우를 제외하고는, 열(熱)사이클에 의해 기판이 수축하게 되는 소위 수축현상의 문제가 발생한다. 이러한 수축은, 일단 기판을 고온으로 미리 가열한 다음, 그온도보다 낮은 온도에서 상기 공정을 행함으로써 어느 정도까지 감소될 수 있다. 즉, 수축에 대한 대책이 고상성장을 행함과 동시에 행해진다. 본 출원인의 일본국 공개특허공고 평6-232059호, 6-244103호, 6-244104호 공보에 개시된 발명을 사용하여, 비정질 규소막을 600℃ 이하, 예를 들어, 500℃의 온도에서 고상성장시킬 수 있다. 또한 상기한 방법을 사용하지 않고 고상성장을 행하기 위해서는, 600℃에서 4∼24시간의 고상성장 시간이 요구된다. 고상성장이 완료된 때, 활성층(303)은 비정질 규소로부터 폴리실리콘으로 변화하지만, 활성층(303)이 폴리실리콘내에 소량의 비정질 성분을 가지는 경우에는, 레이저 비임을 활성층(303)에 조사하여 활성층(303)을 결정화시키는 것도 효과적이다.
또한, 열에 의한 고상성장 없이, 수소를 제거한 후 레이저 비임을 활성층(303)에 조사하여 활성층(303)을 비정질 규소로부터 폴리실리콘으로 변화시키는 것도 효과적이다. 레이저의 조건은, ArF, ArCl, KrF, KrCl, XeF 또는 XeCl과 같은 소위 엑시머 레이저를 레이저원으로 사용하는 것이다. 조사 에너지로서는, 레이저 본체의 출구에서의 에너지가 400∼1000 mJ이고, 레이저 비임이 광학계를 통해 가공된 다음, 약 150∼500 mJ/㎠으로 기판(301)의 표면에 조사된다. 이 에너지는 하나의 레이저 비임당 에너지이다. 기판은 실온으로부터 300℃까지로 가열된다. 조사반복주파수는 약 20∼100 Hz이고, 기판(301)상에서의 레이저 비임의 이동속도는 1∼5 mm/sec이다. 레이저 비임을 주사하거나, 또는 기판(301)이 배치된 스테이지(stage)를 이동시킨다. 본 실시예에서는, KrF 엑시머 레이저가 사용되고, 레이저 본체의 출구에서의 레이저 비임의 출력 에너지가 550∼650 mJ이고,기판(301)상에서의 에너지가 180∼230 mJ/㎠이고, 조사 반복주파수가 35∼45 Hz이며, 기판(301)이 배치된 스테이지가 2.0∼3.0 mm/sec의 속도로 이동되었다.
도 6C는, 기판(301)상에 형성된 하지막(302)상의 활성층(303)이 비정질 규소로부터 폴리실리콘으로 변화한 후 그 활성층(303)을 패터닝하여 섬(304)을 형성한 것을 나타낸다. 활성층(303)의 패터닝은, 공지의 포토리소그래피 기술을 사용하여 레지스트를 패터닝한 다음, 그 레지스트를 마스크로 하여 활성층(303)을 에칭하여 섬(304)을 형성하는 것이다. 에칭으로서는, 습식 에칭, 건식 에칭 등이 있다. 본 실시예에서는, CF4와 O2를 사용하는 평행 평판형 고주파 플라즈마 처리장치가 사용 되었다.
도 6D는 섬(304)을 덮도록 게이트 절연막(305)을 형성한 것을 나타낸다. 섬(304)과 게이트 절연막(305) 사이의 계면이 최종 TFT 특성에 큰 영향을 미치기 때문에, 본 발명이 게이트 절연막(305) 자체의 형성에 적용된다. 게이트 절연막의 형성 전에 섬(304)의 표면을 세정하는 것이 매우 중요하게 된다. 섬(304)의 표면을 세정하기 위해서는, 황산을 과산화수소수에 1:1의 비율로 첨가한 용매를 80℃로 가열한 다음, 섬(304)의 표면을 그 용매내에 5∼10분간 첨지시켜 탄소오염물을 어느 정도까지 제거한다. 그후, 염산을 과산화수소수에 1:1의 비율로 첨가한 용매를 80℃로 가열한 다음, 섬(304)의 표면을 그 용매내에 5∼10분간 침지시켜 중금속을 제거한다. 그러한 세정에 의해 기판 등이 악영향을 받는 경우에는, 그러한 세정을 행하지 않는다. 섬(304)의 표면으로부터, 적어도 일부에서 탄소의 단일결합을 포함하는 탄소오염물을 제거하기 위해, 기판(304)을 플라즈마 처리장치내에 배치한다.
게이트 절연막(305)은 섬(304)의 표면이 세정된 후에 형성되기 때문에, 플라즈마 처리장치에서, 게이트 절연막(305)을 형성하는 플라즈마 처리와 적어도 일부에서 탄소의 단일결합을 함유하는 탄소오염물을 제거하는 플라즈마 처리가 동일 반응실에서 행해지는 것이 바람직하다. 그렇게 함으로써, 청정한 표면을 가진 섬(304)을 대기와 접촉시킴이 없이 게이트 절연막(305)을 형성할 수 있다. 게이트절연막(305)을 형성하는 것과, 적어도 일부에서 탄소의 단일결합을 함유하는 탄소오염물을 제거하는 것을 겸하는 플라즈마 처리장치로서는, 평행 평판형 플라즈마 CVD장치, 전자 사이클로트론 공명을 이용하는 마이크로파 플라즈마 CVD장치, 석영 체임버 주위에 전극이 배치되는 무전극 방전의 플라즈마 CVD장치 등이 있다.
본 실시예는 평행 평판형 플라즈마 CVD장치를 사용하여 실시예 1의 방법 1에 따라 적어도 일부에서 탄소의 단일결합을 함유하는 탄소오염물을 제거하는 플라즈마 처리를 행한다.
플라즈마 처리를 행하는 방법으로서, 섬(304)이 형성된 기판(301)을 평행 평판형 플라즈마 처리장치의 양극측에 배치한다. 평행 평판들의 양극 전극과 음극전극 사이의 간격은 30∼150 mm, 전형적으로는, 70 mm로 설정된다.
수소 가스와 산소 가스를 동일한 양으로 처리실내에 도입한다. 본 실시예에서는, 처리실의 체적이 40 리터로 설정되고, 처리압력이 1 Torr로 설정되고, 산소의 공급률이 400 SCCM, 수소의 공급률이 400 SCCM으로 설정되고, 체류시간이 약 4초로 설정되었다. 고주파 방전에 의해 플라즈마를 발생시키기 위해, 고주파가10∼100 MHz, 본 실시예에서는 20 MHz로 설정된다. 0.1∼2 W/㎠의 공급전력이 인가되고, 본 실시예에서는 공급전력이 0.8 W/㎠로 설정되었다.
기판 온도를 약 200∼500℃로 설정하면, 제거능력이 증대된다. 본 실시예에서는, 상기 공정에 이어서 게이트 절연막(305)을 형성하는데 있어서의 기판 온도를 상기 온도와 동일하게 하기 위해, 기판 온도를 300∼400℃로 설정하였다.
플라즈마 처리시간은 약 1∼10분이다. 이 플라즈마 처리시간은 다양한 조건(가스의 체류시간, 고주파, 인가 전력, 기판 온도)에 따라 크게 달라지지만, 긴 처리시각은 제작공정에 바람직하지 않다. 본 실시예에서는, 처리시간이 2분이었다.
적어도 일부이서 탄소의 단일결합을 함유하는 탄소오염물을 제거하는 공정후에, 게이트 절연막(305)을 형성한다. 이 게이트 절연막(305)은 정규 테트라에틸 실리케이트(TEOS로도 불림), 산소 및 수소를 사용하여 형성된다. 정규 테트라에틸 실리케이트 대신에, OMCTS(옥타메틸사이클로테트라실록산) 또는 HMDS(헥사메틸디실로산)과 같은 유기 실란이 효과적으로 사용될 수도 있다. 게이트 절연막의 성막조건으로는, 기판 온도가 200∼500℃, 전형적으로는, 300∼400℃이고 성막압력이 0.1∼2 Torr, 전형적으로는, 0.5∼1 Torr이다. 5∼50 MHz, 전형적으로는, 20 MHz의 고주파를 갖는 플라즈마 전원이 사용된다. 이 플라즈마 전원의 공급전력은 0.1∼2 W/㎠, 전형적으로는, 0.3∼0.5 W/㎠이다. 정규 테트라에틸 실리케이트와 산소의 비율은 정규 테트라에틸 실리케이트 : 산소 = 1:5∼1:20, 전형적으로는, 1:10이도록 전해진다. 수소의 양은 정규 테트라에틸 실리케이트 : 수소 = 1:0.1∼1:1, 전형적으로는, 1:0.5이도록 정해진다. 게이트 절연막(305)은 250∼2000 Å, 전형적으로는, 500∼1200 Å의 두께를 형성된다. 형성되는 막내의 탄소는 수소 라디칼 및 수소 이온에 의해 CHx또는 COH의 형태로 기체화된 다음, 처리실의 외부로 배기된다. 이 공정의 완료 후, 게이트 절연막(305)내의 탄소량을 SIMS를 통해 측정한 결과, 수소의 첨가없이 형성된 게이트 절연막(305)으로서의 산화막내의 탄소의 깊이방향으로의 단면에서 최저값이 1×1019cm-3이었고, 수소를 첨가한 상태에서 형성된 게이트 절연막(305)으로서의 산화막내의 탄소의 깊이방향으로의 단면에서 최저값이 2×1018~7×1018cm-3이었다.
게이트 절연막(305)상에 게이트 전극막을 형성한 다음, 그것을 패터닝하여 게이트 전극(306)을 형성한다. 그후, 도 6E에 도시된 바와 같이, 소스/드레인(307)을 형성하기 위한 불순물영역을 형성한다. 게이트 절연막(305)상에 전기도전막으로서 Al, 도핑된 폴리실리콘, Cr, Ta 등을 적층한 후, 포토리소그래피 공정에 의해 레지스트를 패터닝한다. 그 다음, 상기 도전막을 소망의 형상으로 에칭하여 게이트 전극(306)을 형성한다. 본 실시예에서는, 폴리실리콘막을 감압 CVD법에 의해 형성하였다. 그후, 이온주입법에 의해 P(인)를 5×1015cm-2의 도즈량으로 스루도핑(through-doping)하여 소스/드레인(307)을 형성한다. 그 주입은 이온주입법에 한정되는 것이 아니고, 플라즈마 도핑법에 의해 PHx를 주입할 수도 있다. 주입후, 활성화를 위해 600℃에서 5시간 가열한다. 게이트 전극(306)을 폴리실리콘으로 형성하기 위해서는, 도핑된 폴리실리콘막을 형성할 수도 있다. 또는, 도핑되지 않은 폴리실리콘막을 형성한 후, 소스/드레인(307)을 형성할 때의 이온주입 또는 플라즈마 도핑에 의해, 도핑된 폴리실리콘막을 형성할 수도 있다.
그후, 층간절연막(308)을 형성하여 게이트 전극(306)용의 인출배선/전극(309)과 소스/드레인(307)용의 인출배선/전극(310)을 형성한다. 그리하여, 톱 게이트형 폴리실리콘 박막트랜지스터가 완성된다. 이것이 도 6F에 도시되어 있다.
본 발명은 층간절연막(308)의 형성에 적용된다. 상압 CVD법에 의해 층간절연막(308)을 형성하는 경우에도, 촉매법에 의해 수소 라디칼을 발생시키고, 이것을 성막중에도 사용하여, 성막중에 탄소를 제거할 수 있다. 본 발명은 유기 실란을 사용하는 상압 CVD법에도 효과적이다.
상압 CVD법을 사용한 성막에 본 발명을 적용하는 경우, 촉매법을 사용하여 수소로부터 수소 라디칼을 형성한다. 촉매로서는, 백금, 팔라듐, 환원 니켈, 코발트, 티탄, 바나듐, 또는 탄탈과 같은 3d-천이금속, 알루미늄, 니켈, 백금-규소, 백금-염소, 백금-레늄, 니켈-몰리브덴, 코발트-몰리브덴과 같은 금속화합물, 상기 천이금속과 알루미나, 실리카 겔 등의 혼합물 또는 화합물, 라니(Raney) 코발트, 루데늄, 팔라듐, 니켈 등, 또는 이들 물질과 탄소의 혼합물 또는 화합물이 적합하다. 이들 물질은 입자상, 망상, 면상 또는 미립자 상태로 사용된다. 여기서 주지하여야 할 것은, 낮은 융점에서 반응물질의 초기 흡착속도를 현저하게 증가시키는 물질과, 물질 내에서 기체화되기 쉬운 나트륨과 같은 알칼리 금속을 함유하는 물질, 예를 들어, 구리, 텅스텐 등은 바람직하지 않다는 것이다. 실험에 따르면, 촉매는 반응물질의 분해온도 이상의 온도에서 현저하게 열화된다는 것이 밝혀졌다. 촉매의 양 및 밀도는 반응가스와의 유효 접촉면적과 관련이 있고, 원하는 대로 조절가능하다.
수소가 가열된 촉매를 통과하여 활성 수소 라디칼을 발생하고, 산소가 오존발생기를 통과하여 활성 오존을 발생하게 된다. 기판이 가열되는 상압 CVD장치에서, 탱크내에 수용된 정규 테트라에틸 실리케이트가 질소와 같은 캐리어 가스로 기 포화되고, 산소가 오존발생기를 통해 그 탱크내에 도입되며, 수소가 촉매를 통해 그 탱크내에 도입된다. 상기 가스들은 모두 함께 혼합된 다음, 확산기구를 가진 가스 노즐로부터 기판상에 공급된다. N2의 캐리어 가스의 약 0.1∼2배의 수소가 탱크내에 도입될 때, 효과가 크고, 정규 테트라에틸 실리케이트가 가열되어 직접 기체화되는 경우에는, 정규 테트라에틸 실리케이트의 약 1∼5배의 수소가 도입될 때 효과가 크다. 본 실시예에서는, Ni을 사용하여 500℃의 촉매온도에서 수소로부터 수소 라디칼을 발생시켰다. 수소의 양은 N2의 캐리어 가스의 0.3∼0.8배로 설정되었다. 7000∼15000 Å의 두께를 가지는 막이 350℃의 기판온도에서 형성된다. 전형적으로, 상기 막은 9000∼12000 Å의 두께로 형성된다. 층간절연막(308)의 형성후, 수소화 공정이 행해진다. 행해지는 수소화 공정의 타입은 열(熱) 수소화이거나 플라즈마 수소화이다. 본 실시예에서는, 열 수소화가 수행되었다. 이 열 수소화의 조건으로는, 기판 온도가 250∼400℃이고 수소가 100%인 상압에서 1∼5시간 행해졌다.
본 실시예에서는, 하지막(302), 게이트 절연막(305) 및 층간절연막(308)이모두 유기 실란을 사용한 산화막으로 형성되고, 이들 모든 막의 형성에 본 발명이 적용된다. 그러나, 본 발명은 하지막(302)에만 적용되거나, 게이트 절연막(305)에만 적용되거나, 또는 층간절연막(308)에만 적용될 수도 있다. 본 발명은 유기 실란으로 된 막내의 탄소를 제거하는데 적용되기 때문에, 유기 실란을 사용하지 않는 막에는 적용될 수 없다. 또한, 탄소량의 감소를 제외한 다른 막 특성에 중요성을 부여하기 위해서는, 본 발명이 적용될 수 없다. 따라서, 하지막(302)과 층간절연막(308)에 대해서는 본 발명에 따라 산화막이 형성되고, 게이트 절연막(305)에 대해서는 열산화막 또는 실란과 산소를 사용한 막이 사용될 수 있다. 다른 다양한 조합도 생각할 수 있다. 또한, 본 실시예에서는, 본 발명이 게이트 절연막(305)의 형성 전에 사용되었다. 그러나, 본 발명의 방법은 어떠한 종류의 게이트 절연막에도 유효하고, 다양한 조합에서도 가능한 만큼 바람직하게 사용된다.
본 발명에 따라 완성된 TFT는 8 μm의 채널길이와 100 μm의 채널폭을 가지며, 그의 특성으로서, 이동도가 n채널형의 경우 153 ㎠/Vsec, p채널형의 경우 119 ㎠/Vsec로서 크다. 또한, 킹크 효과는 전혀 관찰되지 않았다. 또한, TFT를 150℃의 60%RH내에 12시간 방치한 후에도 내습성의 변화가 전혀 없었다. TFT상에 SiNx의 보호막이 배치되면, 내습성이 더욱 향상된다. 본 발명이 적용되지 않은 경우와 비교하여, 하지막(302), 게이트 절연막(305) 및 층간절연막(308) 모두에서 탄소가 현저하게 감소되기 때문에, TFT 특성 및 신뢰성이 향상될 수 있다.
[실시예 4]
도 6B에 도시된 활성층(303)을 결정화 하는 것에 대해서는, 본 출원인의 일본국 공개특허공고 평7-74366호(일본국 특허출원 평6-131416호) 공보에 개시되어 있다. 횡방향 결정성장을 이용한 활성층(303)이 사용된다. 이것은, 하지막(301)상에 규화니켈막(NiSix, 0.4 ≤ × ≤ 2.5)을 선택적으로 형성하고 그로부터 횡방향으로 결정성장이 일어나는 것을 이용한 것이다. 이 방법의 사용에 의해, 결정립이 횡방향으로 크게 성장하고, 본 발명의 적용에 의해, 탄소의 단일결합과 같은 불순물이 게이트 절연막(305)과 섬(304) 사이의 계면으로부터 제거될 수 있었다. 그 결과, TFT 특성으로서, 채널길이가 8 μm이고, 채널폭이 100 μm이며, n채널형의 경우 170 ㎠/Vsec이고, p채널형의 경우 130 ㎠/Vsec로서 큰 이동도를 가졌다. 또한, 킹크 효과는 전혀 관찰되지 않았다. 또한, TFT를 150℃의 60%RH내에 12시간 방치한 후에도 내습성의 변화가 전혀 없었다.
[실시예 5]
도 7A∼도 7F는 본 실시예를 나타내는 것으로, 도 7A는 유리 기판(401)상에 하지막(402)을 형성하는 공정을 도시한 것이다. 그 유리 기판(401)은 붕규산 유리 또는 석영과 같은, 가시광선에 대해 투광성이 높은 재료로 만들어진다. 본 실시예에서는, 코닝사에서 제작한 코닝 7059가 사용되었다.
하지막(402)은 평행 평판형 플라즈마 CVD장치에 의해 정규 테트라에틸 실리케이트(TEOS), 산소 및 수소를 사용하여 형성된다. 기판 온도가 200∼500℃, 전형적으로는, 400℃로 되도록 기판을 가열하고, 성막압력을 0.1∼2 Torr, 전형적으로는, 1 Torr로 설정하였다. 5∼50 MHz, 전형적으로는, 20 MHz의 고주파를 갖는 플라즈마 전원이 사용되고, 이 플라즈마 전원의 공급전력은 0.1∼2 W/㎠, 전형적으로는, 0.3 W/㎠이다. 정규 테트라에틸 실리케이트와 산소의 비율은 정규 테트라에틸실리케이트 : 산소 = 1:5∼1:20, 전형적으로는, 1:5이도록 정해진다. 하지막(402)은 500∼3000 Å, 전형적으로는, 2000 Å의 두께로 형성된다.
그 다음, 도 7B에 도시된 바와 같이, 기판(401)상에 형성된 하지막(402)상에 활성층(403)으로서 비정질 규소막을 형성한다. 이 비정질 규소막은 대략 50∼3000 Å, 전형적으로는, 400∼1000 Å의 두께를 갖는다. 성막방법으로서는, 플라즈마 CVD법, 감압 열 CVD법, 스퍼터링법 등이 사용된다. 본 실시예에서는, 플라즈마 CVD법에 의해 실란을 분해시키고, 200∼400℃, 전형적으로는, 250∼350℃의 기판온도에서 성막하였다. 그후, 비정질 규소막을 고상성장시켜 다결정화(폴리실리콘화)한다. 비정질 규소막이 고상성장되기 전에 그 비정질 규소막으로부터 수소가 어느 정도까지 제거되지 않으면, 고상성장시의 가열에 의해 수소가 비정질 규소막으로부터 신속하게 배출되기 때문에, 최악의 경우, 비정질 규소막에 구멍이 형성될 수 있다. 따라서, 비정질 규소막이 고상성장되기 전에 400∼500℃의 질소 속에서 0.5∼5시간 수소를 제거하는 것이 효과적이다. 전형적으로는, 수소가 400℃의 질소 속에서 1∼2시간 제거된다.
고상성장을 행한 때, 기판(401)이 석영과 같이 변형점이 높은 재료로 형성되는 경우를 제외하고는, 열사이클에 의해 기판이 수축하게 되는 소위 수축현상의 문제가 발생한다. 이러한 수축은, 일단 기판을 고온에서 미리 가열한 후, 그 온도보다 낮은 온도에서 다음 공정을 행함으로써 어느 정도까지 감소될 수 있다. 즉, 고상성장을 행함과 동시에 수축에 대한 대책이 행해진다. 고상성장의 완료 후, 활성층(403)이 비정질 규소로부터 폴리실리콘으로 변화하지만, 활성층(403)이 폴리실리콘내에 소량의 비정질 성분을 가지고 있는 경우에는 활성층(403)에 레이저 비임을 조사하여 그 활성층(403)을 결정화시키는 것도 유효하다. 또한, 열에 의한 고상성장을 행함이 없이 수소를 제거한 후 레이저 비임을 활성층(403)에 조사하여 그 활성층(403)을 비정질 규소로부터 폴리실리콘으로 변화시키는 것도 효과적이다. 예를 들어, KrF 엑시머 레이저를 사용하는 경우에는, 레이저 본체의 출구에서의 출력에너지가 550∼650 mJ이고, 기판(401)의 표면에서의 에너지가 180∼230 mJ/㎠이고, 조사 반복주파수는 35∼45 Hz이고, 기판(401)이 설치된 스테이지가 2.0∼3.0 mm/sec의 속도로 이동된다.
기판(401)상에 형성된 하지막(402)상의 활성층(403)이 비정질 규소로부터 폴리실리콘으로 변화한 후, 도 7C에 도시된 바와 같이 그 활성층(403)을 패터닝하여 섬(404)을 형성한다. 활성층(403)의 패터닝은 공지의 포토리소그래피 기술을 이용하여 레지스트를 패터닝함으로써 행해지고, 그후, 그 레지스트를 마스크로 하여 활성층(403)을 에칭하여 섬(404)을 형성한다. 에칭으로서는, 습식 에칭, 건식 에칭등이 있다. 본 실시예에서는, CF4와 O2를 사용하는 평행 평판형 고주파 플라즈마 처리장치가 사용되었다.
도 7D에는, 섬(404)을 덮도록 형성된 게이트 절연막(405)이 도시되어 있다. 섬(404)과 게이트 절연막(405) 사이의 계면이 최종 박막트랜지스터 특성에 큰 영향을 미치기 때문에, 본 발명이 게이트 절연막(405) 자체의 형성에 적용된다. 게이트 절연막의 형성 전에 섬(404)의 표면을 세정하는 것이 매우 중요하게 된다. 섬(404)의 표면을 세정하기 위해서는, 황산을 과산화수소 용액에 1:1의 비율로 첨가한 용매를 80℃로 가열한 다음, 그 용매내에 섬(404)의 표면을 5∼10분간 침지하여 탄소오염물을 소정의 정도까지 제거한다. 그후, 염산을 과산화수소 용액에 1:1의 비율로 첨가한 용매를 80℃로 가열한 다음, 그 용매내에 섬(404)의 표면을 5∼10분간 침지하여 중금속을 제거한다. 기판 등이 그러한 세정에 의해 악영향을 받는 경우에는, 세정을 행하지 않는다. 섬(404)의 표면으로부터, 적어도 일부에서 탄소의 단일결합을 함유하는 탄소오염물을 제거하기 위해, 기판(401)을 플라즈마 처리장치내에 배치한다.
본 실시예에서는, 적어도 일부에서 탄소의 단일결합을 함유하는 탄소오염물을 실시예 3에서와 같이 실시예 1의 방법 1의 조건에 따라 섬(404)의 표면으로부터 제거하였다.
탄소오염물을 제거하는 공정 후에, 게이트 절연막(405)을 형성한다. 이 게이트 절연막(405)은 정규 테트라에틸 실리케이트(TEOS), 산소 및 수소를 사용하여 형성된다. 그 막의 성막조건으로는, 기판 온도를 200∼500℃, 전형적으로는, 300∼400℃로 하고, 성막압력을 0.1∼2 Torr, 전형적으로는, 0.5∼1 Torr로 한다. 5∼50 MHz, 전형적으로는, 20 MHz의 고주파를 갖는 플라즈마 전원이 사용된다. 이플라즈마 전원의 공급전력은 0.1∼2 W/㎠, 전형적으로는, 0.3∼0.5 W/㎠으로 한다. 정규 테트라에틸 실리케이트와 산소의 비율은 정규 테트라에틸 실리케이트 : 산소 = 1:5∼1:20, 전형적으로는, 1:10이도록 정해진다. 수소의 양은 정규 테트라에틸 실리케이트 : 수소 = 1:0.1∼1:10, 전형적으로는, 1:5이도록 정해진다. 게이트 절연막(405)은 250∼2000 Å, 전형적으로는, 500∼1200 Å의 두께로 형성된다. 형성되는 막내의 탄소는 수소 가스 및 수소 이온에 의해 CHx또는 COH의 형태로 기체화된 다음, 처리실의 외부로 배기된다. 상기 공정의 완료 후, 게이트 절연막(405)내의 탄소량을 SIMS를 통해 측정한 결과, 수소의 첨가 없이 형성된 게이트 절연막(405)으로서의 산화막내의 탄소의 깊이방향으로의 단면에서 최저값이 1×1019cm-3이고, 수소를 첨가한 상태에서 형성된 게이트 절연막(405)으로서의 산화막내의 탄소의 깊이방향으로의 단면에서 최저값은 2×1018~7 × 1018cm-3이었다.
게이트 절연라(405)을 형성하는데 있어서 수소 또는 H2O를 첨가한 채 성막하기 때문에, 폴리실리콘을 사용한 TFT에서는 필수 공정으로 간주되는 수소화가 상기공정중에 동시에 행해질 수 있다. 수소를 정규 테트라에틸 실리케이트 및 산소에 첨가하여 게이트 절연막(405)으로서 형성한 산화막은 스텝 커버리지 특성이 우수하고, 탄소함량이 적고, 플라즈마 수소화 처리를 받는다. 수소화된 폴리실리콘으로부터 수소가 제거되는 것을 방지하기 위해, 폴리실리콘막상에는 SiNx또는 SiOxNy와 같은 질소를 함유하는 막을 형성하여 수소의 제거를 방지함으로써, 후의 공정중에 수소화를 생략할 수 있다.
게이트 절연막(405)상에 게이트 전극막을 형성한 다음, 그것을 패터닝하여 게이트 전극(406)을 형성한다. 그후, 도 7E에 도시된 바와 같이, 소스/드레인(407)을 형성하기 위한 불순물영역을 형성한다. 게이트 절연막(405)상에 전기도전막으로서 Al, 도핑된 폴리실리콘, Cr, Ta 등을 적층한 후, 포토리소그래피 공정에 의해 레지스트를 패터닝한다. 그 다음, 상기 도전막을 소망의 형상으로 에칭하여 게이트 전극(406)을 형성한다. 본 실시예에서는, Al막을 스퍼터링법에 의해 형성하였다. 그후, 이온주입법에 의해 P(인)를 5×1015cm-2의 도즈량으로 스루도핑하여 소스/드레인(407)을 형성한다. 이 주입은 이온주입법에 한정되는 것은 아니고, 플라즈마 도핑법에 의해 PHx를 주입할 수도 있다. 주입후, 활성화를 위해 상기 막을 600℃에서 5시간 가열한다. 게이트 전극(406)을 폴리실리콘으로 형성하기 위해서는, 도핑된 폴리실리콘막을 형성할 수도 있다. 또는, 도핑되지 않은 폴리실리콘막을 형성한 후, 소스/드레인(407)의 형성시의 이온주입 또는 플라즈마 도핑에 의해, 도핑된 폴리실리콘막을 형성할 수도 있다.
그후, 플라즈마 CVD법 또는 스퍼터링법에 의해 제1 보호막으로서 두께 500∼3000 Å의 질화막(408)을 기판의 전체 표면상에 형성한다. 그후, 층간절연막(409)을 형성하여 게이트 전극(406)용의 인출배선/전극(410)과 소스/드레인(407)용의 인출배선/전극(411)을 형성한다. 그리하여, 톱 게이트형 폴리실리콘 박막트랜지스터가 완성된다. 이것이 도 7F에 도시되어 있다. 게이트 절연막(405)이본 발명에 따라 형성된 산화막과 SiNx또는 SiOxNy와 같은 질소로 형성된 막의 2층으로 형성되는 경우에는, 이 단계에서 수소화가 불필요하다. 다른 경우에는, 수소화가 필요하게 된다.
본 발명에 따라 완성된 TFT는 8 μm의 채널길이와 100 μm의 채널폭을 가지며, 그의 특성으로서, 이동도가 n채널형의 경우 140 ㎠/Vsec, p채널형의 경우 123 ㎠/Vsec로서 크다. 또한, 킹크 효과는 전혀 관찰되지 않았다. 또한, TFT를 150℃의 60%RH내에 12시간 방치한 후에도 내습성의 변화가 전혀 없었다. TFT상에 SiNx의 보호막이 배치되는 경우에는 내습성이 더욱 개선된다. 본 발명이 적용되지 않은 경우와 비교하여, 하지막(302), 게이트 절연막(305) 및 층간절연막(308) 모두에서 탄소가 현저하게 감소되기 때문에, TFT 특성 및 신뢰성이 개선될 수 있다.
[실시예 6]
도 8A∼도 8F는 본 실시예를 나타내는 것으로, 도 8A에는 유리 기판(501)상에 하지막(502)을 형성하는 공정이 도시되어 있다. 유리 기판(501)은 붕규산 유리 또는 석영과 같은, 가시광선에 대해 투광성이 높은 재료로 만들어진다. 본 실시예에서는, 코닝사에서 제작한 코닝 7059가 사용되었다.
하지막(502)을 형성하는데 있어서는, 그 막이 평행 평판형 플라즈마 CVD장치에 의해 정규 테트라에틸 실리케이트(TEOS), 산소 및 수소를 사용하여 성막된다. 성막조건으로서는, 기판온도를 200∼500℃, 전형적으로는, 400℃로 하고, 성막압력을 0.1∼2 Torr, 전형적으로는, 1 Torr로 한다. 5∼50 MHz, 전형적으로는, 20 MHz의 고주파를 갖는 플라즈마 전원이 사용되고, 이 플라즈마 전원의 공급전력은 0.1∼2 W/㎠, 전형적으로는, 0.3 W/㎠이다. 정규 테트라에틸 실리케이트와 산소의 비율은 정규 테트라에틸 실리케이트 : 산소 = 1:5∼1:20, 전형적으로는, 1:5이도록 정해진다. 하지막(502)은 500∼3000 Å, 전형적으로는, 2000 Å의 두께로 형성된다.
그 다음, 도 8B에 도시된 바와 같이, 기판(501)상에 형성된 하지막(502)상에 활성층(503)으로서 비정질 규소막을 형성한다. 이 비정질 규소막은 대략 50∼3000 Å, 전형적으로는, 400∼1000 Å의 두께를 갖는다. 성막방법으로서는, 플라즈마 CVD법, 감압 열 CVD법, 스퍼터링법 등이 사용된다. 본 실시예에서는, 플라즈마 CVD법에 의해 실란을 분해시켜, 200∼400℃, 전형적으로는, 250∼350℃의 기판 온도에서 성막하였다. 그후, 비정질 규소막을 고상성장시켜 다결정화(폴리실리콘화)한다. 비정질 규소막을 고상성장시키기 전에 비정질 규소막으로부터 수소가 어느정도까지 제거되지 않으면, 고상성장시의 가열에 의해 수소가 비정질 규소막으로부터 신속하게 배출되기 때문에, 최악의 경우, 비정질 규소막에 구멍이 형성될 수도 있다. 따라서, 비정질 규소막을 고상성장시키기 전에 400∼500℃, 전형적으로는, 400℃의 질소 속에서 0.5∼5시간, 전형적으로는, 1∼2시간 수소를 제거하는 것이 효과적이다.
고상성장을 행한 때, 기판(501)이 석영과 같이 변형점이 높은 재료로 형성되는 경우를 제외하고는, 열사이클에 의해 기판이 수축하게 되는 소위 수축현상의 문제가 일어난다. 이러한 수축은, 일단 기판을 고온에서 미리 가열한 후, 그 온도보다 낮은 온도에서 다음 공정을 행함으로써 어느 정도까지 감소될 수 있다. 즉, 고상성장을 행함과 동시에 수축에 대한 대책을 행한다. 고상성장을 완료한 때, 활성층(503)은 비정질 규소로부터 폴리실리콘으로 변화하지만, 활성층(503)이 폴리실리콘내에 소량의 비정질 성분을 가지고 있는 경우에는, 그 활성층(503)에 레이저 비임을 조사하여 활성층(503)을 결정화시키는 것도 유효하다. 또한, 열에 의한 고상성장 없이, 수소를 제거한 후 레이저 비임을 활성층(503)에 조사하여 그 활성층(503)을 비정질 규소로부터 폴리실리콘으로 변화시키는 것도 효과적이다. 레이저 조건으로는, ArF, ArCl, KrF, KrCl, XeF 또는 XeCl과 같은 소위 엑시머 레이저가 레이저원으로 사용된다. 조사 에너지로서는, 레이저 본체의 출구에서의 에너지가 400∼1000 mJ이고, 광학계를 통해 레이저 비임을 가공한 다음, 약 150∼500 mJ/㎠으로 기판(501)의 표면에 조사한다. 이 에너지는 하나의 레이저 비임당 에너지이다. 기판은 실온으로부터 300℃까지로 가열된다. 조사 반복주파수는 약 20∼100 Hz이고, 기판(501)상에서의 레이저 비임의 이동속도는 1∼5 mm/sec이다. 레이저 비임을 주사되거나, 또는 기판(501)이 배치된 스테이지를 이동시킨다. 본 실시예에서는, KrF 엑시머 레이저가 사용되고, 레이저 본체의 출구에서의 레이저 비임의 에너지가 550∼650 mJ이고, 기판(501)상에서의 에너지가 180∼230 mJ/㎠이고, 조사 반복주파수가 35∼45 Hz이며, 기판(501)이 설치된 스테이지가 2.0∼3.0 mm/sec의 속도로 이동되었다.
기판(501)상에 형성된 하지막(502)상의 활성층(503)이 비정질 규소로부터 폴리실리콘으로 변화한 후, 도 8C에 도시된 바와 같이, 그 활성층(503)을 패터닝하여섬(504)을 형성한다. 활성층(503)의 패터닝은 공지의 포토리소그래피 기술에 의해 레지스트를 패터닝함으로써 행해지고, 그후, 그 레지스트를 마스크로 하여 활성층(503)을 에칭하여 섬(504)을 형성한다. 에칭으로는, 습식 에칭, 건식 에칭 등이 있다. 본 실시예에서는, CF4와 O2를 사용하는 평행 평판형 고주파 플라즈마 처리장치가 사용되었다.
도 8D에는, 섬(504)을 덮도록 형성된 게이트 절연막(505)이 도시되어 있다. 섬(504)과 게이트 절연막(505) 사이의 계면이 최종 TFT 특성에 큰 영향을 미치기 때문에, 본 발명이 게이트 절연막(505) 자체의 형성에 적용된다. 게이트 절연막의 형성 전에 섬(504)의 표면을 세정하는 것이 매우 중요하게 된다. 섬(504)의 표면을 세정하기 위해서는, 황산을 과산화수소수에 1:1의 비율로 첨가한 용매를 80℃로 가열한 다음, 그 용매내에 섬(504)의 표면을 5∼10분간 침지하여 탄소오염물을 소정의 정도까지 제거한다. 그후, 염산을 과산화수소수에 1:1의 비율로 첨가한 용매를 80℃로 가열한 다음, 그 용매내에 섬(504)의 표면을 5∼10분간 침지하여 중금속을 제거한다. 기판 등이 그러한 세정에 의해 악영향을 받는 경우에는, 그러한 세정을 행하지 않는다. 섬(504)의 표면으로부터, 적어도 일부에서 탄소의 단일결합을 함유하는 탄소오염물을 제거하기 위해, 기판(501)들 플라즈마 처리장치내에 배치한다.
본 실시예에서는, 적어도 일부에서 탄소의 단일결합을 함유하는 탄소오염물이 실시예 3에서와 같이 실시예 1의 방법 1의 조건에 따라 제거되었다.
적어도 일부에서 탄소의 단일결합을 함유하는 탄소오염물을 제거하는 공정후에, 게이트 절연막(505)을 형성한다. 이 게이트 절연막(505)은 정규 테트라에틸 실리케이트(TEOS), 산소 및 수소를 사용하여 형성된다. 성막조건으로는, 기판 온도를 200∼500℃, 전형적으로는, 300∼400℃로 하고, 성막압력을 0.1∼2 Torr, 전형적으로는, 0.5∼1 Torr로 한다. 5∼50 MHz, 전형적으로는, 20 MHz의 고주파를 갖는 플라즈마 전원이 사용된다. 이 플라즈마 전원의 공급전력은 0.1∼2 W/㎠, 전형적으로는, 0.3∼0.5 W/㎠으로 한다. 정규 테트라에틸 실리케이트와 산소의 비율은 정규 테트라에틸 실리케이트 : 산소 = 1:5∼1:20, 전형적으로는, 1:10이도록 정해진다. 수소의 양은 정규 테트라에틸 실리케이트 : 수소 = 1:0.1∼1:10, 전형적으로는, 1:5이도록 정해진다. 게이트 절연막(505)은 250∼2000 Å, 전형적으로는, 500∼1200 Å의 두께로 형성된다. 형성되는 막내의 탄소는 수소 가스 및 수소 이온에 의해 CHx또는 COH의 형태로 기체화된 다음, 처리실의 외부로 배기된다. 상기 공정의 완료 후, 게이트 절연막(505)내의 탄소량을 SIMS를 통해 측정한 결과, 수소의 첨가 없이 형성된 게이트 절연막(505)로서의 산화막내의 탄소의 깊이방향으로의 단면에서 최저값은 1×1019cm-3이고, 수소를 첨가한 상태에서 형성된 게이트 절연막(505)로서의 산화막내의 탄소의 깊이방향으로의 단면에서 최저값은 2×1018~7×1018cm-3이었다.
그 다음, 게이트 절연막(505)상에 게이트 전극막으로서 Al막을 형성한 다음, 그것을 패터닝하여 게이트 전극(506)을 형성하고, 이 게이트 전극(506)상에 오프셋영역(509)을 형성하기 위해 양극산화막(507)을 형성한다. 그후, 도 7E에 도시된 바와 같이, 오프셋 영역(509)과 소스/드레인(508)을 형성하기 위한 불순물영역을 형성한다. 도전막으로서는, Al막은 불순물을 함유할 수 있고, 또는, 양극산화될 수 있는 Ta이 사용될 수도 있다. 양극산화는, 에틸렌 글리콜 또는 암모늄과 주석산 용액이나 옥산산 수용액의 혼합물 내에서 기판(501)상의 게이트 전극(506)의 Al막을 하나의 전극으로 하고 백금을 반대측 전극으로 하여 전류를 흘려보내는 것으로 행해져, 기판(501)상에 형성된 Al막에 양극산화막(507)을 형성한다 그후, 이온주입법에 의해 P(인)를 5× 1015cm-2의 도즈량으로 스루도핑하여 오프셋 영역(509)과 소스/드레인(508)을 형성한다. 그 주입은 이온주입법에 한정되는 것이 아니고, 플라즈마 도핑법에 의해 PHx를 주입할 수도 있다. 주입후, 활성화를 위해 상기 막을 600℃에서 5시간 가열한다.
그후, 층간절연막(510)을 형성하여 게이트 전극(506)용의 인출배선/전극(511)과 소스/드레인(508)용의 인출배선/전극(512)을 형성한다. 그리하여, 수소화, 가열 또는 플라즈마에 의해 톱 게이트형 폴리실리콘 박막트랜지스터가 완성된다. 이것이 도 8F에 도시되어 있다. 본 발명에 의해 완성된 박막트랜지스터는 8 μm의 채널길이와 100 μm의 채널폭을 가지며, 그의 특성으로서, 이동도가 n채널형의 경우 140 ㎠/Vsec, p채널형의 경우 123 ㎠/Vsec로서 크다. 또한, 킹크 효과는 전혀 관찰되지 않았다. 또한, 박막트랜지스터를 150℃의 60%RH내에 12시간 방치한 후에도 내습성의 변화가 전혀 없었다. 박막트랜지스터상에 SiNx의 보호막이배치되면 내습성이 더욱 개선된다.
상기한 바와 같이, 본 발명은 반도체장치 제작방법에 있어서의 탄소오염물의 제거에 관한 것으로, 스퍼터링에 기인한 손상에 의해 악영향을 거의 받지 않고 탄소의 단일결합을 포함하는 탄소오염물에 의해 야기되는 기판 표면상의 오염을 제거하여, 반도체 계면이 특히 중요시되는 MOS형 또는 MIS형 구조의 반도체장치의 특성 및 신뢰성의 개선에 큰 효과를 제공한다.
특히, 유기 실란계 공급원을 사용한 산화막내의 탄소불순물도 제거되어, 박막트랜지스터장치의 게이트 절연막 등이 우수한 특성을 갖게 할 수 있다. 그 결과, 특성 및 신뢰성이 크게 개선된다.

Claims (22)

  1. 절연 표면상에 반도체막을 형성하는 공정과;
    상기 반도체막의 적어도 채널영역의 표면에 수소 라디칼을 부여하는 공정; 및
    상기 수소 라디칼이 부여된 상기 채널영역상에 절연막을 형성하는 공정을 포함하고;
    상기 절연막이, TEOS와 수소를 포함하는 분위기에서 플라즈마 CVD법에 의해 형성되는 것을 특징으로 하는 절연 게이트형 전계효과 트랜지스터의 제작방법.
  2. 절연 표면상에 반도체막을 형성하는 공정과;
    상기 반도체막의 적어도 채널영역의 표면에 수소 라디칼을 부여하는 공정; 및
    상기 수소 라디칼이 부여된 상기 채널영역상에 절연막을 형성하는 공정을 포함하고;
    상기 절연막 형성 공정이, 상기 반도체막을 대기에 노출시키지 않고 상기 수소 라디칼 부여 공정후에 행해지는 것을 특징으로 하는 절연 게이트형 전계효과 트랜지스터의 제작방법.
  3. 제 l 항 또는 제 2 항에 있어서, 상기 수소 라디칼이 플라즈마를 발생시킴으로써 형성되는 것을 특징으로 하는 절연 게이트형 전계효과 트랜지스터의 제작방법.
  4. 제 1 항 항 또는 제 2 항에 있어서, 상기 수소 라디칼이 가열된 수소를 촉매와 접촉시킴으로써 형성되는 것을 특징으로 하는 절연 게이트형 전계효과 트랜지스터의 제작방법.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 수소 라디칼이 H2O를 분해시킴으로써 형성되는 것을 특징으로 하는 절연 게이트형 전계효과 트랜지스터의 제작방법.
  6. 제 1 항 또는 제 2 항에 있어서, 상기 절연막이 산화규소를 포함하는 게이트 절연막인 것을 특징으로 하는 절연 게이트형 전계효과 트랜지스터의 제작방법.
  7. 절연 표면상에 반도체막을 형성하는 공정과;
    상기 반도체막의 적어도 채널영역의 표면에 산소 라디칼을 부여하는 공정; 및
    상기 산소 라디칼이 부여된 상기 채널영역상에 절연막을 형성하는 공정을 포함하고;
    상기 절연막이, TEOS와 수소를 포함하는 분위기에서 플라즈마 CVD법에 의해형성되는 것을 특징으로 하는 절연 게이트형 전계효과 트랜지스터의 제작방법.
  8. 절연 표면상에 반도체막을 형성하는 공정과;
    상기 반도체막의 적어도 채널영역의 표면에 산소 라디칼을 부여하는 공정; 및
    상기 산소 라디칼이 부여된 상기 채널영역상에 짙연막을 형성하는 공정을 포함하고;
    상기 절연막 형성 공정이, 상기 반도체막을 대기에 노출시키지 않고 상기 산소 라디칼 부여 공정후에 행해지는 것을 특징으로 하는 절연 게이트형 전제효과 트랜지스터의 제작방법.
  9. 제 7 항 또는 제 8 항에 있어서, 상기 산소 라디칼이 플라즈마를 발생시킴으로써 형성되는 것을 특징으로 하는 절연 게이트형 전계효과 트랜지스터의 제작방법.
  10. 제 7 항 또는 제 8 항에 있어서, 상기 산소 라디칼이 H2O를 분해시킴으로써 형성되는 것을 특징으로 하는 절연 게이트형 전계효과 트랜지스터의 제작방법.
  11. 제 7 항 또는 제 8 항에 있어서, 상기 절연막이 산화규소를 포함하는 게이트절연막인 것을 특징으로 하는 절연 게이트형 전계효과 트랜지스터의 제작방법.
  12. 절연 표면상에 반도체막을 형성하는 공정과;
    상기 반도체막의 적어도 채널영역의 표면에 수소 라디칼과 산소 라디칼을 부여하는 공정; 및
    상기 수소 라디칼과 산소 라디칼이 부여된 상기 채널영역상에 절연막을 형성하는 공정을 포함하는 것을 특징으로 하는 절연 게이트형 전계효과 트랜지스터의 제작방법.
  13. 절연 표면상에 반도체막을 형성하는 공정과;
    상기 반도체막의 적어도 채널영역의 표면에 수소 라디칼과 산소 라디칼을 부여하는 공정; 및
    상기 수소 라디칼과 산소 라디칼이 부여된 상기 채널영역상에 절연막을 형성하는 공정을 포함하고;
    상기 절연막이, TEOS와 수소를 포함하는 분위기에서 플라즈마 CVD법에 의해 형성되는 것을 특징으로 하는 절연 게이트형 전계효과 트랜지스터의 제작방법.
  14. 절연 표면상에 반도체막을 형성하는 공정과;
    상기 반도체막의 적어도 채널영역의 표면에 수소 라디칼과 산소 라디칼을 부여하는 공정, 및
    상기 수소 라디칼과 산소 라디칼이 부여된 상기 채널영역상에 절연막을 형성하는 공정을 포함하고;
    상기 절연막 형성 공정이, 상기 반도체막을 대기에 노출시키지 않고 상기 수소 라디칼과 산소 라디칼 부여 공정후에 행해지는 것을 특징으로 하는 절연 게이트형 전계효과 트랜지스터의 제작방법.
  15. 제 12 항 내지 제 14 항중 어느 한 항에 있어서, 상기 수소 라디칼과 산소 라디칼이 플라즈마를 발생시킴으로써 형성되는 것을 특징으로 하는 절연게이트형 전계효과 트랜지스터의 제작방법.
  16. 제 12 항 내지 제 14 항중 어느 한 항에 있어서, 상기 수소 라디칼과 산소 라디칼이 H2O를 분해시킴으로써 형성되는 것을 특징으로 하는 절연 게이트형 전계효과 트랜지스터의 제작방법.
  17. 제 12 항 내지 제 14 항중 어느 한 항에 있어서, 상기 절연막이 산화규소를 포함하는 게이트 절연막인 것을 특징으로 하는 절연 게이트형 전계효과 트랜지스터의 제작방법.
  18. 절연 표면상에 반도체막을 형성하는 공정과;
    상기 반도체막의 적어도 채널영역의 표면에 수소 라디칼을 부여하는 공정; 및
    상기 수소 라디칼이 부여된 상기 채널영역상에 절연막을 형성하는 공정을 포함하고;
    상기 수소 라디칼이 가열된 수소를 촉매와 접촉시킴으로써 형성되는 것을 특징으로 하는 절연 게이트형 전계효과 트랜지스터의 제작방법.
  19. 절연 표면상에 반도체막을 형성하는 공정과;
    상기 반도체막의 적어도 채널영역의 표면에 수소 라디칼을 부여하는 공정; 및
    상기 수소 라디칼이 부여된 상기 채널영역상에 절연막을 형성하는 공정을 포함하고;
    상기 수소 라디칼이 H2O를 분해시킴으로써 형성되는 것을 특징으로 하는 절연 게이트형 전계효과 트렌지스터의 제작방법.
  20. 절연 표면상에 반도체막을 형성하는 공정과;
    상기 반도체막의 적어도 채널영역의 표면에 산소 라디칼을 부여하는 공정; 및
    상기 산소 라디칼이 부여된 상기 채널영역상에 절연막을 형성하는 공정을 포함하고;
    상기 산소 라디칼이 H2O를 분해시킴으로써 형성되는 것을 특징으로 하는 절연 게이트형 전계효과 트랜지스터의 제작방법.
  21. 절연 표면상에 반도체막을 형성하는 공정과;
    상기 반도체막의 적어도 채널영역의 표면에 수소 라디칼과 산소 라디칼을 부여하는 공정, 및
    상기 수소 라디칼과 산소 라디칼이 부여된 살기 채널영역상에 절연막을 형성하는 공정을 포함하고;
    상기 수소 라디칼과 산소 라디칼이 H2O를 분해시킴으로써 형성되는 것을 특징으로 하는 절연 게이트형 전계효과 트랜지스터의 제작방법.
  22. 제 19 항 제 21 항중 어느 한 항에 있어서, 상기 절연막이 산화규소를 포함하는 게이트 절연막인 것을 특징으로 하는 절연 게이트형 전계효과 트랜지스터의 제작방법.
KR1019960038864A 1995-09-08 1996-09-09 절연게이트형전계효과트랜지스터의제작방법 KR100323912B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP25696895 1995-09-08
JP95-256968 1995-09-08
JP26252095 1995-09-16
JP95-262520 1995-09-16

Publications (1)

Publication Number Publication Date
KR100323912B1 true KR100323912B1 (ko) 2002-08-17

Family

ID=26542991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960038864A KR100323912B1 (ko) 1995-09-08 1996-09-09 절연게이트형전계효과트랜지스터의제작방법

Country Status (2)

Country Link
US (3) US6228751B1 (ko)
KR (1) KR100323912B1 (ko)

Families Citing this family (237)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW371796B (en) * 1995-09-08 1999-10-11 Semiconductor Energy Lab Co Ltd Method and apparatus for manufacturing a semiconductor device
US6228751B1 (en) * 1995-09-08 2001-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3240258B2 (ja) * 1996-03-21 2001-12-17 シャープ株式会社 半導体装置、薄膜トランジスタ及びその製造方法、ならびに液晶表示装置及びその製造方法
US6223165B1 (en) * 1999-03-22 2001-04-24 Keen.Com, Incorporated Method and apparatus to connect consumer to expert
US7402467B1 (en) * 1999-03-26 2008-07-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3400770B2 (ja) * 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
JP3419745B2 (ja) * 2000-02-28 2003-06-23 キヤノン販売株式会社 半導体装置及びその製造方法
US6794229B2 (en) 2000-04-28 2004-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
US7494927B2 (en) * 2000-05-15 2009-02-24 Asm International N.V. Method of growing electrical conductors
US6559026B1 (en) 2000-05-25 2003-05-06 Applied Materials, Inc Trench fill with HDP-CVD process including coupled high power density plasma deposition
KR100797385B1 (ko) * 2000-10-19 2008-01-24 로베르트 보쉬 게엠베하 유도 결합 플라즈마를 이용한 기판의 에칭 장치 및 방법
US7151017B2 (en) * 2001-01-26 2006-12-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6596653B2 (en) * 2001-05-11 2003-07-22 Applied Materials, Inc. Hydrogen assisted undoped silicon oxide deposition process for HDP-CVD
US6740601B2 (en) 2001-05-11 2004-05-25 Applied Materials Inc. HDP-CVD deposition process for filling high aspect ratio gaps
JP4709442B2 (ja) * 2001-08-28 2011-06-22 株式会社 日立ディスプレイズ 薄膜トランジスタの製造方法
JP4090766B2 (ja) * 2002-03-19 2008-05-28 富士通株式会社 半導体装置の製造方法
US6982217B2 (en) * 2002-03-27 2006-01-03 Canon Kabushiki Kaisha Nano-structure and method of manufacturing nano-structure
US6541397B1 (en) * 2002-03-29 2003-04-01 Applied Materials, Inc. Removable amorphous carbon CMP stop
US6812153B2 (en) * 2002-04-30 2004-11-02 Applied Materials Inc. Method for high aspect ratio HDP CVD gapfill
AU2003253610A1 (en) * 2002-06-28 2004-01-19 Tokyo Electron Limited Anisotropic dry etching of cu-containing layers
US7628897B2 (en) * 2002-10-23 2009-12-08 Applied Materials, Inc. Reactive ion etching for semiconductor device feature topography modification
KR100499348B1 (ko) * 2002-11-05 2005-07-04 주식회사 엔비켐 금속 모노리스형 촉매 모듈 제조를 위한 금속구조체 표면상에 금속-금속산화물 층상입자층의 피복방법 및 촉매부착방법
US7097886B2 (en) * 2002-12-13 2006-08-29 Applied Materials, Inc. Deposition process for high aspect ratio trenches
US6808748B2 (en) * 2003-01-23 2004-10-26 Applied Materials, Inc. Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology
US7446023B2 (en) * 2004-03-15 2008-11-04 Sharp Laboratories Of America, Inc. High-density plasma hydrogenation
JP4250431B2 (ja) * 2003-02-05 2009-04-08 キヤノン株式会社 インクジェット記録装置
JP4140767B2 (ja) * 2003-03-24 2008-08-27 株式会社堀場製作所 半導体装置における絶縁膜の形成方法
US20040244423A1 (en) * 2003-03-28 2004-12-09 Hoya Corporation Method of manufacturing an optical glass element
US7081414B2 (en) * 2003-05-23 2006-07-25 Applied Materials, Inc. Deposition-selective etch-deposition process for dielectric film gapfill
US6958112B2 (en) * 2003-05-27 2005-10-25 Applied Materials, Inc. Methods and systems for high-aspect-ratio gapfill using atomic-oxygen generation
US7205240B2 (en) 2003-06-04 2007-04-17 Applied Materials, Inc. HDP-CVD multistep gapfill process
US6949471B2 (en) * 2003-07-31 2005-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating poly patterns
US7067407B2 (en) * 2003-08-04 2006-06-27 Asm International, N.V. Method of growing electrical conductors
US6903031B2 (en) * 2003-09-03 2005-06-07 Applied Materials, Inc. In-situ-etch-assisted HDP deposition using SiF4 and hydrogen
US7145182B2 (en) * 2003-09-12 2006-12-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated emitter devices having beam divergence reducing encapsulation layer
JP4256763B2 (ja) * 2003-11-19 2009-04-22 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
TW200524018A (en) * 2003-11-20 2005-07-16 Ulvac Inc Method of cleaning surface of semiconductor substrate, method of manufacturing film, method of manufacturing semiconductor device and semiconductor device
US7087497B2 (en) 2004-03-04 2006-08-08 Applied Materials Low-thermal-budget gapfill process
US20050260356A1 (en) * 2004-05-18 2005-11-24 Applied Materials, Inc. Microcontamination abatement in semiconductor processing
US7229931B2 (en) * 2004-06-16 2007-06-12 Applied Materials, Inc. Oxygen plasma treatment for enhanced HDP-CVD gapfill
US7183227B1 (en) 2004-07-01 2007-02-27 Applied Materials, Inc. Use of enhanced turbomolecular pump for gapfill deposition using high flows of low-mass fluent gas
JP4343798B2 (ja) * 2004-08-26 2009-10-14 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US7087536B2 (en) * 2004-09-01 2006-08-08 Applied Materials Silicon oxide gapfill deposition using liquid precursors
TWI257175B (en) * 2004-11-25 2006-06-21 Chunghwa Picture Tubes Ltd Production of lightly doped drain of low-temperature poly-silicon thin film transistor
CN100447964C (zh) * 2004-11-26 2008-12-31 中华映管股份有限公司 薄膜晶体管的制作方法
US8025922B2 (en) 2005-03-15 2011-09-27 Asm International N.V. Enhanced deposition of noble metals
US7666773B2 (en) 2005-03-15 2010-02-23 Asm International N.V. Selective deposition of noble metal thin films
US20070014919A1 (en) * 2005-07-15 2007-01-18 Jani Hamalainen Atomic layer deposition of noble metal oxides
US7524750B2 (en) 2006-04-17 2009-04-28 Applied Materials, Inc. Integrated process modulation (IPM) a novel solution for gapfill with HDP-CVD
WO2008005892A2 (en) * 2006-06-30 2008-01-10 Applied Materials, Inc. Nanocrystal formation
KR100769833B1 (ko) * 2006-08-14 2007-10-23 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
US7435484B2 (en) * 2006-09-01 2008-10-14 Asm Japan K.K. Ruthenium thin film-formed structure
US20080124484A1 (en) * 2006-11-08 2008-05-29 Asm Japan K.K. Method of forming ru film and metal wiring structure
US7939422B2 (en) * 2006-12-07 2011-05-10 Applied Materials, Inc. Methods of thin film process
US20080142483A1 (en) * 2006-12-07 2008-06-19 Applied Materials, Inc. Multi-step dep-etch-dep high density plasma chemical vapor deposition processes for dielectric gapfills
US20080171436A1 (en) * 2007-01-11 2008-07-17 Asm Genitech Korea Ltd. Methods of depositing a ruthenium film
US7998800B2 (en) 2007-07-06 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20090087339A1 (en) * 2007-09-28 2009-04-02 Asm Japan K.K. METHOD FOR FORMING RUTHENIUM COMPLEX FILM USING Beta-DIKETONE-COORDINATED RUTHENIUM PRECURSOR
US7655564B2 (en) * 2007-12-12 2010-02-02 Asm Japan, K.K. Method for forming Ta-Ru liner layer for Cu wiring
KR20090067505A (ko) * 2007-12-21 2009-06-25 에이에스엠지니텍코리아 주식회사 루테늄막 증착 방법
US7678715B2 (en) * 2007-12-21 2010-03-16 Applied Materials, Inc. Low wet etch rate silicon nitride film
JP5679622B2 (ja) * 2008-01-31 2015-03-04 株式会社東芝 絶縁膜、およびこれを用いた半導体装置
US7799674B2 (en) * 2008-02-19 2010-09-21 Asm Japan K.K. Ruthenium alloy film for copper interconnects
US20090239363A1 (en) * 2008-03-24 2009-09-24 Honeywell International, Inc. Methods for forming doped regions in semiconductor substrates using non-contact printing processes and dopant-comprising inks for forming such doped regions using non-contact printing processes
US8053867B2 (en) * 2008-08-20 2011-11-08 Honeywell International Inc. Phosphorous-comprising dopants and methods for forming phosphorous-doped regions in semiconductor substrates using phosphorous-comprising dopants
US8084104B2 (en) * 2008-08-29 2011-12-27 Asm Japan K.K. Atomic composition controlled ruthenium alloy film formed by plasma-enhanced atomic layer deposition
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5357487B2 (ja) * 2008-09-30 2013-12-04 東京エレクトロン株式会社 シリコン酸化膜の形成方法、コンピュータ読み取り可能な記憶媒体およびプラズマ酸化処理装置
US7951696B2 (en) 2008-09-30 2011-05-31 Honeywell International Inc. Methods for simultaneously forming N-type and P-type doped regions using non-contact printing processes
US8133555B2 (en) 2008-10-14 2012-03-13 Asm Japan K.K. Method for forming metal film by ALD using beta-diketone metal complex
US9379011B2 (en) 2008-12-19 2016-06-28 Asm International N.V. Methods for depositing nickel films and for making nickel silicide and nickel germanide
US8518170B2 (en) * 2008-12-29 2013-08-27 Honeywell International Inc. Boron-comprising inks for forming boron-doped regions in semiconductor substrates using non-contact printing processes and methods for fabricating such boron-comprising inks
US20110020546A1 (en) * 2009-05-15 2011-01-27 Asm International N.V. Low Temperature ALD of Noble Metals
US8324089B2 (en) 2009-07-23 2012-12-04 Honeywell International Inc. Compositions for forming doped regions in semiconductor substrates, methods for fabricating such compositions, and methods for forming doped regions using such compositions
US8329569B2 (en) * 2009-07-31 2012-12-11 Asm America, Inc. Deposition of ruthenium or ruthenium dioxide
US9490368B2 (en) 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
US8741778B2 (en) 2010-12-14 2014-06-03 Applied Materials, Inc. Uniform dry etch in two stages
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8771539B2 (en) 2011-02-22 2014-07-08 Applied Materials, Inc. Remotely-excited fluorine and water vapor etch
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
US8999856B2 (en) 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
US8871617B2 (en) 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
US8497211B2 (en) 2011-06-24 2013-07-30 Applied Materials, Inc. Integrated process modulation for PSG gapfill
US8771536B2 (en) 2011-08-01 2014-07-08 Applied Materials, Inc. Dry-etch for silicon-and-carbon-containing films
US8629294B2 (en) 2011-08-25 2014-01-14 Honeywell International Inc. Borate esters, boron-comprising dopants, and methods of fabricating boron-comprising dopants
US8679982B2 (en) 2011-08-26 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and oxygen
US8679983B2 (en) 2011-09-01 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and nitrogen
US8927390B2 (en) 2011-09-26 2015-01-06 Applied Materials, Inc. Intrench profile
US8808563B2 (en) 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination
US8975170B2 (en) 2011-10-24 2015-03-10 Honeywell International Inc. Dopant ink compositions for forming doped regions in semiconductor substrates, and methods for fabricating dopant ink compositions
WO2013070436A1 (en) 2011-11-08 2013-05-16 Applied Materials, Inc. Methods of reducing substrate dislocation during gapfill processing
KR101903445B1 (ko) * 2012-01-10 2018-10-05 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
US9267739B2 (en) 2012-07-18 2016-02-23 Applied Materials, Inc. Pedestal with multi-zone temperature control and multiple purge capabilities
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9034770B2 (en) 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
US9023734B2 (en) 2012-09-18 2015-05-05 Applied Materials, Inc. Radical-component oxide etch
US9390937B2 (en) 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US8765574B2 (en) 2012-11-09 2014-07-01 Applied Materials, Inc. Dry etch process
US8969212B2 (en) 2012-11-20 2015-03-03 Applied Materials, Inc. Dry-etch selectivity
US9064816B2 (en) 2012-11-30 2015-06-23 Applied Materials, Inc. Dry-etch for selective oxidation removal
US8980763B2 (en) 2012-11-30 2015-03-17 Applied Materials, Inc. Dry-etch for selective tungsten removal
US9111877B2 (en) 2012-12-18 2015-08-18 Applied Materials, Inc. Non-local plasma oxide etch
US8921234B2 (en) 2012-12-21 2014-12-30 Applied Materials, Inc. Selective titanium nitride etching
US20140227631A1 (en) * 2013-02-09 2014-08-14 Youngha JUN Method for manufacturing corrosion resistant and conductive nano carbon coating layer and fuel cell bipolar plate thereby using stainless steel substrate
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9040422B2 (en) 2013-03-05 2015-05-26 Applied Materials, Inc. Selective titanium nitride removal
US8801952B1 (en) 2013-03-07 2014-08-12 Applied Materials, Inc. Conformal oxide dry etch
US10170282B2 (en) 2013-03-08 2019-01-01 Applied Materials, Inc. Insulated semiconductor faceplate designs
US20140271097A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Processing systems and methods for halide scavenging
US8895449B1 (en) 2013-05-16 2014-11-25 Applied Materials, Inc. Delicate dry clean
US9114438B2 (en) 2013-05-21 2015-08-25 Applied Materials, Inc. Copper residue chamber clean
US9493879B2 (en) 2013-07-12 2016-11-15 Applied Materials, Inc. Selective sputtering for pattern transfer
US9773648B2 (en) 2013-08-30 2017-09-26 Applied Materials, Inc. Dual discharge modes operation for remote plasma
US8956980B1 (en) 2013-09-16 2015-02-17 Applied Materials, Inc. Selective etch of silicon nitride
US8951429B1 (en) 2013-10-29 2015-02-10 Applied Materials, Inc. Tungsten oxide processing
US9576809B2 (en) 2013-11-04 2017-02-21 Applied Materials, Inc. Etch suppression with germanium
US9236265B2 (en) 2013-11-04 2016-01-12 Applied Materials, Inc. Silicon germanium processing
US9520303B2 (en) 2013-11-12 2016-12-13 Applied Materials, Inc. Aluminum selective etch
US9245762B2 (en) 2013-12-02 2016-01-26 Applied Materials, Inc. Procedure for etch rate consistency
US9117855B2 (en) 2013-12-04 2015-08-25 Applied Materials, Inc. Polarity control for remote plasma
US9263278B2 (en) 2013-12-17 2016-02-16 Applied Materials, Inc. Dopant etch selectivity control
US9287095B2 (en) 2013-12-17 2016-03-15 Applied Materials, Inc. Semiconductor system assemblies and methods of operation
US9190293B2 (en) 2013-12-18 2015-11-17 Applied Materials, Inc. Even tungsten etch for high aspect ratio trenches
US9287134B2 (en) 2014-01-17 2016-03-15 Applied Materials, Inc. Titanium oxide etch
US9293568B2 (en) 2014-01-27 2016-03-22 Applied Materials, Inc. Method of fin patterning
US9396989B2 (en) 2014-01-27 2016-07-19 Applied Materials, Inc. Air gaps between copper lines
US9385028B2 (en) 2014-02-03 2016-07-05 Applied Materials, Inc. Air gap process
US9499898B2 (en) 2014-03-03 2016-11-22 Applied Materials, Inc. Layered thin film heater and method of fabrication
US9299575B2 (en) 2014-03-17 2016-03-29 Applied Materials, Inc. Gas-phase tungsten etch
US9299537B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9299538B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9136273B1 (en) 2014-03-21 2015-09-15 Applied Materials, Inc. Flash gate air gap
US9903020B2 (en) 2014-03-31 2018-02-27 Applied Materials, Inc. Generation of compact alumina passivation layers on aluminum plasma equipment components
US9269590B2 (en) 2014-04-07 2016-02-23 Applied Materials, Inc. Spacer formation
CN103985637B (zh) * 2014-04-30 2017-02-01 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制作方法和显示装置
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9847289B2 (en) 2014-05-30 2017-12-19 Applied Materials, Inc. Protective via cap for improved interconnect performance
US9406523B2 (en) 2014-06-19 2016-08-02 Applied Materials, Inc. Highly selective doped oxide removal method
US9378969B2 (en) 2014-06-19 2016-06-28 Applied Materials, Inc. Low temperature gas-phase carbon removal
US9425058B2 (en) 2014-07-24 2016-08-23 Applied Materials, Inc. Simplified litho-etch-litho-etch process
US9159606B1 (en) 2014-07-31 2015-10-13 Applied Materials, Inc. Metal air gap
US9378978B2 (en) 2014-07-31 2016-06-28 Applied Materials, Inc. Integrated oxide recess and floating gate fin trimming
US9496167B2 (en) 2014-07-31 2016-11-15 Applied Materials, Inc. Integrated bit-line airgap formation and gate stack post clean
US9165786B1 (en) 2014-08-05 2015-10-20 Applied Materials, Inc. Integrated oxide and nitride recess for better channel contact in 3D architectures
US9659753B2 (en) 2014-08-07 2017-05-23 Applied Materials, Inc. Grooved insulator to reduce leakage current
US9553102B2 (en) 2014-08-19 2017-01-24 Applied Materials, Inc. Tungsten separation
US9355856B2 (en) 2014-09-12 2016-05-31 Applied Materials, Inc. V trench dry etch
US9368364B2 (en) 2014-09-24 2016-06-14 Applied Materials, Inc. Silicon etch process with tunable selectivity to SiO2 and other materials
US9355862B2 (en) 2014-09-24 2016-05-31 Applied Materials, Inc. Fluorine-based hardmask removal
US9613822B2 (en) 2014-09-25 2017-04-04 Applied Materials, Inc. Oxide etch selectivity enhancement
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US9299583B1 (en) 2014-12-05 2016-03-29 Applied Materials, Inc. Aluminum oxide selective etch
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US9502258B2 (en) 2014-12-23 2016-11-22 Applied Materials, Inc. Anisotropic gap etch
US9343272B1 (en) 2015-01-08 2016-05-17 Applied Materials, Inc. Self-aligned process
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9373522B1 (en) 2015-01-22 2016-06-21 Applied Mateials, Inc. Titanium nitride removal
US9449846B2 (en) 2015-01-28 2016-09-20 Applied Materials, Inc. Vertical gate separation
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US9881805B2 (en) 2015-03-02 2018-01-30 Applied Materials, Inc. Silicon selective removal
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US9607842B1 (en) 2015-10-02 2017-03-28 Asm Ip Holding B.V. Methods of forming metal silicides
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US9721789B1 (en) 2016-10-04 2017-08-01 Applied Materials, Inc. Saving ion-damaged spacers
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
TWI766433B (zh) 2018-02-28 2022-06-01 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
US11587789B2 (en) 2020-03-06 2023-02-21 Applied Materials, Inc. System and method for radical and thermal processing of substrates

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3652331A (en) * 1968-03-22 1972-03-28 Shumpei Yamazaki Process for forming a film on the surface of a substrate by a gas phase
JPS5137667B2 (ko) * 1971-11-13 1976-10-16
JPS5911629A (ja) 1982-07-12 1984-01-21 Toshiba Corp 表面清浄化方法
US4910153A (en) * 1986-02-18 1990-03-20 Solarex Corporation Deposition feedstock and dopant materials useful in the fabrication of hydrogenated amorphous silicon alloys for photovoltaic devices and other semiconductor devices
JPS6338233A (ja) 1986-08-04 1988-02-18 Nec Corp 化合物半導体装置の製造方法
JPS6423538A (en) * 1987-07-20 1989-01-26 Nec Corp Method and equipment for manufacturing semiconductor device
JPH0777211B2 (ja) * 1987-08-19 1995-08-16 富士通株式会社 アッシング方法
US4961820A (en) * 1988-06-09 1990-10-09 Fujitsu Limited Ashing method for removing an organic film on a substance of a semiconductor device under fabrication
JP2541851B2 (ja) * 1989-03-10 1996-10-09 富士通株式会社 有機物の剥離方法
JPH03270132A (ja) * 1990-03-20 1991-12-02 Oki Electric Ind Co Ltd 半導体ウエハの洗浄方法及びその洗浄装置
JPH0496226A (ja) 1990-08-03 1992-03-27 Fujitsu Ltd 半導体装置の製造方法
JP3054186B2 (ja) 1990-11-09 2000-06-19 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置の作製方法
TW237562B (ko) 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
US5372958A (en) * 1990-11-16 1994-12-13 Seiko Epson Corporation Process for fabricating a thin film semiconductor device
JPH0521409A (ja) 1991-07-16 1993-01-29 Fujitsu Ltd 酸化物基板の前処理方法
US5525536A (en) * 1991-12-26 1996-06-11 Rohm Co., Ltd. Method for producing SOI substrate and semiconductor device using the same
JP3187109B2 (ja) * 1992-01-31 2001-07-11 キヤノン株式会社 半導体部材およびその製造方法
JPH05218368A (ja) 1992-02-04 1993-08-27 Seiko Epson Corp 薄膜半導体装置
JP2574095B2 (ja) 1992-02-27 1997-01-22 株式会社ジーティシー 酸化ケイ素薄膜の形成方法
JPH05291220A (ja) 1992-04-14 1993-11-05 Sony Corp 半導体装置の製造方法
JPH0684862A (ja) * 1992-09-01 1994-03-25 Hitachi Ltd 洗浄装置
JP3497198B2 (ja) 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
JPH06244103A (ja) 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
KR0143873B1 (ko) 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
JP3119988B2 (ja) 1993-02-19 2000-12-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3403811B2 (ja) 1993-05-26 2003-05-06 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5354698A (en) * 1993-07-19 1994-10-11 Micron Technology, Inc. Hydrogen reduction method for removing contaminants in a semiconductor ion implantation process
US5620906A (en) * 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
US5561271A (en) * 1994-03-23 1996-10-01 Bruck Gmbh & Co. Kg Low-voltage power cable
JP3533583B2 (ja) * 1994-07-25 2004-05-31 富士通株式会社 水素プラズマダウンフロー装置の洗浄方法
US5480684A (en) * 1994-09-01 1996-01-02 Micron Technology, Inc. Method of reducing carbon incorporation into films produced by chemical vapor deposition involving organometallic precursor compounds
JP3491396B2 (ja) * 1995-07-11 2004-01-26 三菱電機株式会社 空気調和機の試運転装置
US5567271A (en) * 1995-07-26 1996-10-22 Chartered Semiconductor Manufacturing Pte Ltd Oxygen reactive ion etch (RIE) plasma method for removing oxidized organic residues from semiconductor substrates
US6228751B1 (en) 1995-09-08 2001-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US5631484A (en) * 1995-12-26 1997-05-20 Motorola, Inc. Method of manufacturing a semiconductor device and termination structure
JPH09246181A (ja) 1996-03-04 1997-09-19 Matsushita Electric Ind Co Ltd 多結晶薄膜の形成方法と多結晶薄膜形成装置および薄膜トランジスタの製造方法
US6117302A (en) 1998-08-18 2000-09-12 Aluminum Company Of America Fuel cell aluminum production
JP2002151693A (ja) * 2000-11-08 2002-05-24 Matsushita Electric Ind Co Ltd ボトムゲート薄膜トランジスタとその製造方法およびエッチング装置と窒化装置

Also Published As

Publication number Publication date
US20020006711A1 (en) 2002-01-17
US6703264B2 (en) 2004-03-09
US7393723B2 (en) 2008-07-01
US6228751B1 (en) 2001-05-08
US20040256993A1 (en) 2004-12-23

Similar Documents

Publication Publication Date Title
KR100323912B1 (ko) 절연게이트형전계효과트랜지스터의제작방법
US6323142B1 (en) APCVD method of forming silicon oxide using an organic silane, oxidizing agent, and catalyst-formed hydrogen radical
US6975018B2 (en) Semiconductor device
KR100283350B1 (ko) Ｍｉｓ 박막 반도체 디바이스
US5840600A (en) Method for producing semiconductor device and apparatus for treating semiconductor device
KR100234345B1 (ko) 반도체장치 및 그 제조방법
JP4101340B2 (ja) 半導体装置の作製方法
JP2000228360A (ja) 半導体薄膜の製造方法
KR101184232B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP4476984B2 (ja) 半導体装置の作製方法
JP3488324B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
JP3359794B2 (ja) 半導体装置の作製方法
JP3437540B2 (ja) 半導体部材及び半導体装置の製造方法
JP3672639B2 (ja) 半導体装置の作製方法
JPH09139370A (ja) 半導体装置作製方法及び薄膜半導体装置作製方法
JP3564505B2 (ja) 半導体装置の作製方法
JP3155822B2 (ja) マスクｒｏｍの製造方法
JP2877129B2 (ja) 薄膜トランジスタおよびその製造方法
JP3228794B2 (ja) 半導体装置の製造方法
KR100253722B1 (ko) 박막 반도체 디바이스
JP2004241784A (ja) 薄膜トランジスタの製造方法
JPH09181176A (ja) 半導体装置製造方法
JPH0855988A (ja) ゲート絶縁膜の形成方法
JPH06275646A (ja) 薄膜トランジスタの作製方法
WO2000060647A1 (fr) Dispositif a structure multicouche, appareil et procede de production de ce dispositif

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee