JPS5911629A - 表面清浄化方法 - Google Patents

表面清浄化方法

Info

Publication number
JPS5911629A
JPS5911629A JP11993882A JP11993882A JPS5911629A JP S5911629 A JPS5911629 A JP S5911629A JP 11993882 A JP11993882 A JP 11993882A JP 11993882 A JP11993882 A JP 11993882A JP S5911629 A JPS5911629 A JP S5911629A
Authority
JP
Japan
Prior art keywords
wafer
processing chamber
gas
oxide film
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11993882A
Other languages
English (en)
Inventor
Yasuhiro Horiike
靖浩 堀池
Tsunetoshi Arikado
経敏 有門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP11993882A priority Critical patent/JPS5911629A/ja
Publication of JPS5911629A publication Critical patent/JPS5911629A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 この発明は、表面清浄化技術、特に半導体表面の清浄化
技術に係わる。
〔従来技術とその問題点〕
半導体集積回路製造工程において、表面清浄化工程は随
所で必要とされる。表面を構成する材料によって便用す
る薬品、方法は多少異なるが、基本的には酸化−還元作
用の組み合せである。たとえはMO8型集積回路製造工
程におけるゲート酸化膜形成前には、硫酸−過酸化水素
混液中での煮弗、塩酸−過酸化水素混液中での煮弗、希
弗酸中の浸漬、および水洗の4工程で表面清浄化が行な
われる。しかしながら、水中にはバクテリアが存在し、
ており、水洗は酸溶液を洗い流すために不可決であるが
、同時にバクテリア汚染を伴う。このバクテリア汚染は
、ゲート酸化膜質不良の原因となるという難点があった
〔発明の目的〕
本発明は、上記難点を鑑みてなされたもので、その目的
とするところは、溶液および水を使用することなく、乾
式方法で行なう表面清浄化方法を提供することにあり、
酸素・水素両ラジカルを発生せしめ表面に作用させるこ
とを特徴とする。
〔発明の概要〕
本発明は、0.圧力g、ITorr下で2.45 GH
z +7) ? イクロ波を印加することにより放電さ
せ、発生せしめた酸素ラジカル詔よび鳩圧力I Tor
rで、紫外光照射により励起・解離せしめ、発生した水
素ラジカルを順次Siウェーハ表面に作用させる。
〔発明の効果〕
本発明によればゲート酸化膜質のすぐれた素子を得るこ
とができる。
〔発明の実施例〕
萬1図に、本発明を実施するにあたり製作・使用した装
置の概略を示す。この装置は、2つの処理室1,2、ウ
ェーハロード室3、アンロード室および中間室5から構
成され、各部屋は、ゲートバルブ6.7,8,9により
仕切られている。ウェーハロード、アンロード室3,4
は、ソープションポンプ31 、32とクライオポンプ
29,30.処理室l、23よび中間室5は、ターボ分
子ポンプ10゜11 、12を使用して排気する。各部
屋と真空ポンプ間に排気バルブ13 、14 、15 
、16 、17を備える。処理室1では酸化処理が行な
われる。処理室1に接続された石英管18の途中に設け
られたアプリケーター19へ、マイクロ波発振器側から
マイクロ波を印加し、導入されたO、ガスを放電し、酸
素ラジカルを祐生せしめる。発生した酸素ラジカルは、
分散′ハ蜀で処理室内に一様に導入分散される。試料ス
テージ21は、5枚のウェーハを載置可能であり処理の
一様性を確保するため、回転可能な構造となっており、
また表面処理反応を効率よく進めるため基板温度を上げ
られる様ヒーターnを内蔵する。中間室5には、ウェー
ハを処理室1から2へ搬送するための搬送装置が備えら
れている。処理室2は、処理室1と同様“に、ヒーター
を備え回転可能な試料ステージ22備える。ガス導入管
乙から導入された水素ガスは、光導入用石英窓ハから導
入された紫外光により励起され、水素ラジカルを生じる
構造となっている。
欠に実際の処理方法について説明する。
P型5i(10,0)比抵抗6〜8Ωαの基板を側杖準
備し、10枚ずつA、82群に分割する。まずA群のS
i基板を石英ビーカーに入れ、硫酸−過酸化水素混液(
容量比2二l)中で10分間煮外し、つづいて水洗を行
なう。水洗終了後塩酸−過戚化水累−水(容jil:l
:3)混液中で煮弗し、水洗を行なう。次K l / 
100弗酸水溶液中に該Si基板を浸漬し、基板表面の
シリコン酸化膜を除去した後10分10j水洗を行なう
。次にBn″基板をカセットに入れ、第1図図示の装置
のウェーハロード室3にセットする。ロード室3をl 
X 10 ”J:’orr 以下まで排気した後ゲート
バルブ6を開いて、5枚のSi基板を処理¥1に導入後
ゲートバルブを閉じる。次に0.ガス導入管18力)ら
20 CC/rn In  の流速で0.カスを導入し
、500Wのマイクロ波をアプリケーター19から印加
してり、ガスを放電せめる。またヒーを動作させ、基板
温度を約200℃とする。この状態で10分間処理を行
なう。次にゲートバルブ7と8を開いて処理室1のS1
ウエーハを処理室2に搬送し、ゲートバルブ7と8を閉
じた後ゲートバルブ6を開いて新たなSlウェーハを処
理室lに導入し、同様の処理を行なう。一方処理呈2で
は、1チガスを100mJ/min流量で導入し、はぼ
loO’f’orr程度に維持し、処理呈上部から50
0 WH?ランプを使用して紫外光を照射し、水素ラジ
カルを発生せしめ、81表面に作用させる。上記方法に
より、8群のウェーハ10枚の処理を順次行1よう。
該S1ウ工−ハ2520枚を、炉に導入し、xooo’
co。
気流中で酸化を行lよい、4ooXの熱酸化j換26を
形成する(第2図(a) ) 、酸化終了後ただぢに該
3iウ工−ハ加枚を減圧−CV I)炉に導入し、5i
t(4流、肴50m1/min、温$ 620 ℃圧カ
0.I Torrで4oooX膜厚の多結晶Si膜27
を堆積する。つづいて、1000’C1POC1,流通
下で、10分間リン拡散を行なった後、l/20フン酸
水溶液中に浸漬して、リン拡散後処理を行なう。
該ウェーハ上にポジ型フォトレジスト(東京応化社R0
FP)L−800)を使用してレジス1゛パターン28
を形成し硝2図(”) 、同時型プラズマエツチング装
置(YへMATO科学社M ) K CF4102 a
合g ス(流瀘比1 : 1 、5Qml!/m1n)
を導入し、RF @カ200Wの条件下で多結晶Si膜
27のエツチングを行なう。次に、硫酸−過酸化水素混
液中で煮弗することにより、レジスト膜28を除去する
6g2図(C)。
このようにして形成したMO8型バラクタ−におけるS
i酸化膜の耐圧を測定した代艮結果を第3図(a) 、
 (b)に示す。いずれもウェーハ内150ヵ所でS 
i O,Jjの耐圧測定を行ない、ヒストグラムで示し
たものである。図中XモードおよびYモードが不良に対
応する。不良モードの全測定点中における割合を、A、
B両群の全ウェーハ別に第4図に示す。明らかにB群、
すなわち、本発明の表面清浄化方法を採用したウェーハ
の方が低い不良率を示している。
なお本発明の重要性は、本発明にあたって使用した装置
にあるわけではなく、方法自体にある。
それゆえ、酸化処理と還元処理を連結された装置で連続
的に行なわすとも同様の効果が認められた。
【図面の簡単な説明】
第1図は、本発明で使用する装置の概略図であり、第2
図は、MOSバラクタ−製造工程を示す図、第3図は、
耐圧測定結果(ウェーハ1枚中、150点測定した場合
の耐圧分布)、第4図は、本光明実施例における側杖の
ウェーハ中での不良率を示す図である。 1・・・処理室     2・・・処理室3・・・ウェ
ーハロード室 4・・・ウェーハアンロート室5・・・
中間室     6・・・ゲートバルブ7・・・ゲート
バルブ  8・・・ゲートバルブ9・・・ゲートバルブ
  10・・・ターボ分子ポンプ11・・・ターボ分子
ポンプ 12・・・ターボ分子ポンプ13・・・排気バ
ルブ   14・・・排気バルブ15・・・排気バルブ
   16・・・排気バルブ17・・・排気バルブ  
 18・・・石英管】9・・・アプリケーター 加・・
・マイクロ波発撮器21・・・試料ステージ  n・・
・ヒーターる・・・ガス導入管   24・・・石英窓
5・・・Siウェーハ  26・・・熱酸化膜d・・・
多結晶シリコン膜間・・・レジストパターン29.30
・・・クライオポンプ 31 、32・・・ソープションポンプ〇  へ1×七
−F′   Φ  8群XE−ド゛409. △を羊 
Yfl−F’       ^2  ・ BKが1)′
 〒二 −F′代理人 弁理士  則近憲佑 (ほか1
名)第 3 図(皮) 第4図 ウェー八Ak号

Claims (2)

    【特許請求の範囲】
  1. (1)  酸素ラジカルおよび水素ラジカルを順次表面
    に作用させることを特徴とする表面清浄化方法。
  2. (2)  マイクロ波放電により発生せしめた酸素う四
    組1項記載の表面清浄化方法。
JP11993882A 1982-07-12 1982-07-12 表面清浄化方法 Pending JPS5911629A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11993882A JPS5911629A (ja) 1982-07-12 1982-07-12 表面清浄化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11993882A JPS5911629A (ja) 1982-07-12 1982-07-12 表面清浄化方法

Publications (1)

Publication Number Publication Date
JPS5911629A true JPS5911629A (ja) 1984-01-21

Family

ID=14773876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11993882A Pending JPS5911629A (ja) 1982-07-12 1982-07-12 表面清浄化方法

Country Status (1)

Country Link
JP (1) JPS5911629A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62250645A (ja) * 1986-04-24 1987-10-31 Hoya Corp 洗浄方法
JPS6399533A (ja) * 1986-05-31 1988-04-30 Toshiba Corp シリコン窒化膜のドライエツチング方法及びドライエツチング装置
JPS6410615A (en) * 1987-07-02 1989-01-13 Nec Corp Manufacture of semiconductor device and apparatus therefor
JPH0281430A (ja) * 1988-09-16 1990-03-22 Mitsubishi Electric Corp 半導体装置の処理装置
JPH02183526A (ja) * 1989-01-10 1990-07-18 Ulvac Corp プラズマアッシング装置
JPH03135023A (ja) * 1989-10-20 1991-06-10 Tokyo Electron Ltd 基板の双方向処理装置
SG131051A1 (en) * 2005-09-08 2007-04-26 Lam Res Corp A gas mixture for removing photoresist and post etch residue from low-k dielectric material and method of use thereof
US7393723B2 (en) 1995-09-08 2008-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7491659B2 (en) 1995-09-08 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. APCVD method of forming silicon oxide using an organic silane, oxidizing agent, and catalyst-formed hydrogen radical
US8500953B2 (en) 2005-08-08 2013-08-06 Lam Research Corporation Edge ring assembly with dielectric spacer ring
US10497823B2 (en) 2018-03-14 2019-12-03 Kabushiki Kaisha Toshiba Light receiving device and method of manufacturing light receiving device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5329671A (en) * 1976-09-01 1978-03-20 Toshiba Corp Photomask cleaning method
JPS5687325A (en) * 1979-12-19 1981-07-15 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS56123377A (en) * 1980-03-03 1981-09-28 Shunpei Yamazaki Plasma cleaning and etching method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5329671A (en) * 1976-09-01 1978-03-20 Toshiba Corp Photomask cleaning method
JPS5687325A (en) * 1979-12-19 1981-07-15 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS56123377A (en) * 1980-03-03 1981-09-28 Shunpei Yamazaki Plasma cleaning and etching method

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62250645A (ja) * 1986-04-24 1987-10-31 Hoya Corp 洗浄方法
JPS6399533A (ja) * 1986-05-31 1988-04-30 Toshiba Corp シリコン窒化膜のドライエツチング方法及びドライエツチング装置
JPS6410615A (en) * 1987-07-02 1989-01-13 Nec Corp Manufacture of semiconductor device and apparatus therefor
JPH0281430A (ja) * 1988-09-16 1990-03-22 Mitsubishi Electric Corp 半導体装置の処理装置
JPH02183526A (ja) * 1989-01-10 1990-07-18 Ulvac Corp プラズマアッシング装置
JPH03135023A (ja) * 1989-10-20 1991-06-10 Tokyo Electron Ltd 基板の双方向処理装置
US7491659B2 (en) 1995-09-08 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. APCVD method of forming silicon oxide using an organic silane, oxidizing agent, and catalyst-formed hydrogen radical
US7393723B2 (en) 1995-09-08 2008-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US8500953B2 (en) 2005-08-08 2013-08-06 Lam Research Corporation Edge ring assembly with dielectric spacer ring
US8911589B2 (en) 2005-08-08 2014-12-16 Lam Research Corporation Edge ring assembly with dielectric spacer ring
US7479457B2 (en) 2005-09-08 2009-01-20 Lam Research Corporation Gas mixture for removing photoresist and post etch residue from low-k dielectric material and method of use thereof
SG131051A1 (en) * 2005-09-08 2007-04-26 Lam Res Corp A gas mixture for removing photoresist and post etch residue from low-k dielectric material and method of use thereof
US10497823B2 (en) 2018-03-14 2019-12-03 Kabushiki Kaisha Toshiba Light receiving device and method of manufacturing light receiving device

Similar Documents

Publication Publication Date Title
KR0159179B1 (ko) 수소플라즈마 다운-스트림장치의 세정방법 및 이러한 장치를 사용한 반도체장치의 제조방법
KR0157139B1 (ko) 반도체장치의 제조방법과 제조장치
TWI497577B (zh) A substrate processing method and a substrate processing apparatus
US3837856A (en) Method for removing photoresist in manufacture of semiconductor devices
JPS5911629A (ja) 表面清浄化方法
KR0175688B1 (ko) 산소가스 전처리를 갖는 플라즈마 애싱방법
JP3275043B2 (ja) エッチングの後処理方法
JPS6240728A (ja) ドライエツチング装置
JPH09263944A (ja) 成膜装置
WO2021098038A1 (en) Method and device for wet processing integrated circuit substrates using a mixture of chemical steam vapors and chemical gases
CN111312583B (zh) 一种制备半导体硅芯片的生产工艺
JP3329199B2 (ja) 半導体装置の製造方法及び製造装置
JP2889191B2 (ja) ドライエッチング方法
JPH05283389A (ja) 半導体基板洗浄方法
JP2001044429A (ja) ゲート絶縁膜形成前処理方法及びその前処理装置
JP3893939B2 (ja) レジスト剥離装置、レジスト剥離方法、半導体装置の製造方法
JPH0547741A (ja) 基板表面の酸化膜の除去方法
JPH0239523A (ja) 半導体基板への成膜方法
JPH0526331B2 (ja)
US6861206B2 (en) Method for producing a structured layer on a semiconductor substrate
JPH04364731A (ja) エッチング方法
JPH08241886A (ja) プラズマ処理方法
JPS6019139B2 (ja) エツチング方法およびプラズマエツチング用混合物ガス
JPH03203235A (ja) エッチング方法
JPS6276632A (ja) 表面処理装置