JP2006128654A - 液晶表示装置の作製方法 - Google Patents
液晶表示装置の作製方法 Download PDFInfo
- Publication number
- JP2006128654A JP2006128654A JP2005281280A JP2005281280A JP2006128654A JP 2006128654 A JP2006128654 A JP 2006128654A JP 2005281280 A JP2005281280 A JP 2005281280A JP 2005281280 A JP2005281280 A JP 2005281280A JP 2006128654 A JP2006128654 A JP 2006128654A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- forming
- insulating film
- gate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】 本発明は、耐熱性の高い材料でゲート電極を形成した後、非晶質半導体膜の結晶化を促進する触媒元素を有する層、非晶質半導体膜、及びドナー型元素又は希ガス元素を有する層を形成し加熱して、非晶質半導体膜を結晶化すると共に触媒元素を結晶性半導体膜から除いた後、該結晶性半導体膜の一部を用いて半導体領域を形成し、該半導体領域に電気的に接するソース電極及びドレイン電極を形成し、ゲート電極に接続するゲート配線を形成して、逆スタガ型TFTを形成する。
【選択図】図2
Description
長広恭明他編、「日経マイクロデバイス別冊 フラットパネル・ディスプレイ2002」、日系BP社、2001年10月、P102−109
本実施形態においては、結晶性半導体膜を有する逆スタガ型TFTの作製工程を、図1〜図3及び図39を用いて説明する。
本実施形態では、実施形態1で示したアクティブマトリクス基板のソース配線、ゲート配線、及び画素電極の積層の構造について、図3を用いて説明する。
本実施形態では、ゲート配線とソース配線の積層構造の異なるアクティブマトリクス基板について図4を用いて説明する。
本実施形態では、ゲート配線とソース配線の積層構造の異なるアクティブマトリクス基板について図5を用いて説明する。
本実施形態では、ゲート配線とソース配線の積層構造の異なるアクティブマトリクス基板について図6を用いて説明する。
本実施形態では、ゲート配線とソース配線の積層構造の異なるアクティブマトリクス基板について図7を用いて説明する。
本実施形態では、ゲート配線とソース配線の積層構造の異なるアクティブマトリクス基板について図8を用いて説明する。
本実施形態では、ゲート配線とソース配線の積層構造の異なるアクティブマトリクス基板について図36を用いて説明する。
本実施形態においては、実施形態1における結晶化及びゲッタリング工程の変形例について、図9を用いて説明する。
本実施形態では、実施形態1と同様のゲッタリング工程を経て、チャネル保護型TFTを形成する工程について図10を用いて説明する。
本実施形態では実施形態12と同様のゲッタリング工程に従いチャネル保護型TFTを作成する方法について図11を用いて説明する。
本実施形態では、ドナー型元素を有する半導体膜の代わりに、希ガス元素を有する半導体膜を用いて触媒元素をゲッタリングしてTFTを形成する工程について、図12を用いて説明する。
本実施形態では、nチャネルTFTとpチャネルTFTとを同一基板に形成する工程を図13を用いて形成する。
本実施形態では、実施形態13と異なるゲッタリング工程により形成された結晶性半導体膜を有するnチャネル型TFT及びpチャネル型の作製工程について、図14を用いて説明する。
本実施形態においては、実施形態12を用いてゲッタリング工程を行った結晶性半導体膜を用いてnチャネルTFTとpチャネルTFTとを同一基板に形成する工程を図15を用いて形成する。
本実施形態では実施形態13の変形例を用いて、nチャネルTFTとpチャネルTFTとを同一基板に形成する工程を、図16を用いて形成する。
本実施形態では、上記実施形態において、ゲート電極とソース電極及びドレイン電極との端部の位置関係、即ちゲート電極の幅とチャネル長の大きさの関係について、図17及び図18を用いて説明する。
上記実施形態において、チャネル形成領域表面に対して垂直な端部を有するソース電極及びドレイン電極を示したが、この構造に限定されない。図21に示すように、チャネル形成領域表面に対して90度より大きく、180度未満、好ましくは135〜145度を有する端部であってもよい。また、ソース電極とチャネル形成領域表面との角度をθ1、ドレイン電極とチャネル形成領域表面との角度をθ2とすると、θ1とθ2が等しくてもよい。また、異なっていてもよい。このような形状のソース電極及びドレイン電極は、ドライエッチング法により形成することが可能である。
本実施形態では、上記実施形態に適用可能な半導体膜の結晶化工程について図23を用いて説明する。
Claims (28)
- 絶縁表面上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に触媒元素を有する層を形成し、
前記触媒元素を有する層上に第1の半導体領域を形成し、
前記第1の半導体領域上に不純物元素を有する第2の半導体領域を形成した後加熱し、
加熱された前記第2の半導体領域に接する第1の導電層を液滴吐出法により形成し、
前記第1の導電層及び前記第2の半導体領域の一部をエッチングして、ソース電極及びドレイン電極、並びにソース領域及びドレイン領域を形成し、
前記ゲート絶縁膜及び前記ソース電極及びドレイン電極上に絶縁膜を形成し、
前記絶縁膜及び前記ゲート絶縁膜の一部をエッチングして、前記ゲート電極の一部を露出した後、前記ゲート電極に接続するゲート配線を液滴吐出法により形成し、
前記絶縁膜の一部をエッチングして前記ソース電極又はドレイン電極の一部を露出した後、前記ソース電極又はドレイン電極に接続する第1の電極を形成することを特徴とする液晶表示装置の作製方法。 - 絶縁表面上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に触媒元素を有する層を形成し、
前記触媒元素を有する層上に第1の半導体領域を形成し、
前記第1の半導体領域上に不純物元素を有する第2の半導体領域を形成した後加熱し、
加熱された前記第2の半導体領域に接する第1の導電層を液滴吐出法により形成し、
前記第1の導電層及び前記第2の半導体領域の一部をエッチングして、ソース電極及びドレイン電極、並びにソース領域及びドレイン領域を形成し、
前記ソース電極又はドレイン電極の一方の少なくとも一部を覆う絶縁膜を液滴吐出法により形成し、
前記ゲート絶縁膜の一部をエッチングして、前記ゲート電極の一部を露出した後、前記ソース電極又はドレイン電極の一方の少なくとも一部を覆う絶縁膜及び前記ゲート絶縁膜上に、前記ゲート電極に接続するゲート配線を液滴吐出法により形成し、前記ソース電極又はドレイン電極の他方に接する第1の電極を形成することを特徴とする液晶表示装置の作製方法。 - 絶縁表面上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第1の半導体領域を形成し、
前記第1の半導体領域上に触媒元素を有する層を形成し、
前記触媒元素を有する層上に不純物元素を有する第2の半導体領域を形成した後加熱し、
加熱された前記第2の半導体領域に接する第1の導電層を液滴吐出法により形成し、
前記第1の導電層及び前記第2の半導体領域の一部をエッチングして、ソース電極及びドレイン電極、並びにソース領域及びドレイン領域を形成し、
前記ゲート絶縁膜及び前記ソース電極及びドレイン電極上に絶縁膜を形成し、
前記絶縁膜及び前記ゲート絶縁膜の一部をエッチングして、前記ゲート電極の一部を露出した後、前記ゲート電極に接続するゲート配線を液滴吐出法により形成し、
前記絶縁膜の一部をエッチングして前記ソース電極又はドレイン電極の一部を露出した後、前記ソース電極又はドレイン電極に接続する第1の電極を形成することを特徴とする液晶表示装置の作製方法。 - 絶縁表面上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第1の半導体領域を形成し、
前記第1の半導体領域上に触媒元素を有する層を形成し、
前記触媒元素を有する層上に不純物元素を有する第2の半導体領域を形成した後加熱し、
加熱された前記第2の半導体領域に接する第1の導電層を液滴吐出法により形成し、
前記第1の導電層及び前記第2の半導体領域の一部をエッチングして、ソース電極及びドレイン電極、並びにソース領域及びドレイン領域を形成し、
前記ソース電極又はドレイン電極の一方の少なくとも一部を覆う絶縁膜を液滴吐出法により形成し、
前記ゲート絶縁膜の一部をエッチングして、前記ゲート電極の一部を露出した後、前記ソース電極又はドレイン電極の一方の少なくとも一部を覆う絶縁膜及び前記ゲート絶縁膜上に、前記ゲート電極に接続するゲート配線を液滴吐出法により形成し、前記ソース電極又はドレイン電極の他方に接する第1の電極を形成することを特徴とする液晶表示装置の作製方法。 - 絶縁表面上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に触媒元素を有する層を形成し、
前記触媒元素を有する層上に第1の半導体領域を形成し、
前記ゲート電極、前記触媒元素を有する層、及び前記第1の半導体領域が重畳する領域上に保護層を形成し、
前記第1の半導体領域及び前記保護層上に不純物元素を有する第2の半導体領域を形成した後加熱し、
加熱された前記第2の半導体領域に接する第1の導電層を液滴吐出法により形成し、
前記第1の導電層及び前記第2の半導体領域の一部をエッチングして、ソース電極及びドレイン電極、並びにソース領域及びドレイン領域を形成し、
前記ゲート絶縁膜及び前記ソース電極及びドレイン電極上に絶縁膜を形成し、
前記絶縁膜及び前記ゲート絶縁膜の一部をエッチングして、前記ゲート電極の一部を露出した後、前記ゲート電極に接続するゲート配線を液滴吐出法により形成し、
前記絶縁膜の一部をエッチングして前記ソース電極又はドレイン電極の一部を露出した後、前記ソース電極又はドレイン電極に接続する第1の電極を形成することを特徴とする液晶表示装置の作製方法。 - 絶縁表面上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に触媒元素を有する層を形成し、
前記触媒元素を有する層上に第1の半導体領域を形成し、
前記ゲート電極、前記触媒元素を有する層、及び前記第1の半導体領域が重畳する領域上に保護層を形成し、
前記半導体領域及び前記保護層上に不純物元素を有する第2の半導体領域を形成した後加熱し、
加熱された前記第2の半導体領域に接する第1の導電層を液滴吐出法により形成し、
前記第1の導電層及び前記第2の半導体領域の一部をエッチングして、ソース電極及びドレイン電極、並びにソース領域及びドレイン領域を形成し、
前記ソース電極又はドレイン電極の一方の少なくとも一部を覆う絶縁膜を液滴吐出法により形成し、
前記ゲート絶縁膜の一部をエッチングして、前記ゲート電極の一部を露出した後、前記ソース電極又はドレイン電極の一方の少なくとも一部を覆う絶縁膜及び前記ゲート絶縁膜上に、前記ゲート電極に接続するゲート配線を液滴吐出法により形成し、前記ソース電極又はドレイン電極の他方に接する第1の電極を形成することを特徴とする液晶表示装置の作製方法。 - 絶縁表面上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第1の半導体領域を形成し、
前記第1の半導体領域上に触媒元素を有する層を形成し、
前記ゲート電極、前記第1の半導体領域、及び前記触媒元素を有する層が重畳する領域上に保護層を形成し、
前記保護層及び前記触媒元素を有する層上に不純物元素を有する第2の半導体領域を形成した後加熱し、
加熱された前記第2の半導体領域に接する第1の導電層を液滴吐出法により形成し、
前記第1の導電層及び前記第2の半導体領域の一部をエッチングして、ソース電極及びドレイン電極、並びにソース領域及びドレイン領域を形成し、
前記ゲート絶縁膜及び前記ソース電極及びドレイン電極上に絶縁膜を形成し、
前記絶縁膜及び前記ゲート絶縁膜の一部をエッチングして、前記ゲート電極の一部を露出した後、前記ゲート電極に接続するゲート配線を液滴吐出法により形成し、
前記絶縁膜の一部をエッチングして前記ソース電極又はドレイン電極の一部を露出した後、前記ソース電極又はドレイン電極に接続する第1の電極を形成することを特徴とする液晶表示装置の作製方法。 - 絶縁表面上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第1の半導体領域を形成し、
前記第1の半導体領域上に触媒元素を有する層を形成し、
前記ゲート電極、前記第1の半導体領域、及び前記触媒元素を有する層が重畳する領域上に保護層を形成し、
前記保護層及び前記触媒元素を有する層上に不純物元素を有する第2の半導体領域を形成した後加熱し、
加熱された前記第2の半導体領域に接する第1の導電層を液滴吐出法により形成し、
前記第1の導電層及び前記第2の半導体領域の一部をエッチングして、ソース電極及びドレイン電極、並びにソース領域及びドレイン領域を形成し、
前記ソース電極又はドレイン電極の一方の少なくとも一部を覆う絶縁膜を液滴吐出法により形成し、
前記ゲート絶縁膜の一部をエッチングして、前記ゲート電極の一部を露出した後、前記ソース電極又はドレイン電極の一方の少なくとも一部を覆う絶縁膜及び前記ゲート絶縁膜上に、前記ゲート電極に接続するゲート配線を液滴吐出法により形成し、前記ソース電極又はドレイン電極の他方に接する第1の電極を形成することを特徴とする液晶表示装置の作製方法。 - 基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に触媒元素を有する層を形成し、
前記触媒元素を有する層上に第1の半導体領域を形成し、
前記第1の半導体領域上に不純物元素を有する第2の半導体領域を形成した後加熱し、
加熱された前記第2の半導体領域をエッチングしてソース領域及びドレイン領域を形成し、
前記ゲート絶縁膜の一部をエッチングして、前記ゲート電極の一部を露出した後、前記ゲート電極に接続するゲート配線と、前記ソース領域及びドレイン領域に接するソース電極及びドレイン電極とを液滴吐出法により形成し、
前記ゲート絶縁膜、ゲート配線、前記ソース電極及びドレイン電極上に絶縁膜を形成し、
前記絶縁膜の一部をエッチングして、前記ゲート配線の一部を露出した後、前記ゲート配線に接続する導電層を液滴吐出法により形成し、
前記絶縁膜の一部をエッチングして前記ソース電極又はドレイン電極の一部を露出した後、前記ソース電極又はドレイン電極に接する第1の電極を形成することを特徴とする液晶表示装置の作製方法。 - 基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に触媒元素を有する層を形成し、
前記触媒元素を有する層上に第1の半導体領域を形成し、
前記第1の半導体領域上に不純物元素を有する第2の半導体領域を形成した後加熱し、
加熱された前記第2の半導体領域をエッチングしてソース領域及びドレイン領域を形成し、
前記ゲート絶縁膜の一部をエッチングして、前記ゲート電極の一部を露出した後、前記ゲート電極に接続するゲート配線と、前記ソース領域及びドレイン領域に接するソース電極及びドレイン電極とを液滴吐出法により形成し、
前記ソース電極又はドレイン電極の一方の少なくとも一部を覆う絶縁膜を形成し、
前記ソース電極又はドレイン電極の一方の少なくとも一部を覆う絶縁膜及び前記ゲート電極上に、前記ゲート配線に接続する導電層を液滴吐出法により形成し、前記ソース電極又はドレイン電極の他方に接する第1の電極を形成することを特徴とする液晶表示装置の作製方法。 - 基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第1の半導体領域を形成し、
前記第1の半導体領域上に触媒元素を有する層を形成し、
前記触媒元素を有する層上に不純物元素を有する第2の半導体領域を形成した後加熱し、
加熱された前記第2の半導体領域をエッチングしてソース領域及びドレイン領域を形成し、前記ゲート絶縁膜の一部をエッチングして、前記ゲート電極の一部を露出した後、前記ゲート電極に接続するゲート配線と、前記ソース領域及びドレイン領域に接するソース電極及びドレイン電極とを液滴吐出法により形成し、
前記ゲート絶縁膜、ゲート配線、前記ソース電極及びドレイン電極上に絶縁膜を形成し、
前記絶縁膜の一部をエッチングして、前記ゲート配線の一部を露出した後、前記ゲート配線に接続する導電層を液滴吐出法により形成し、
前記絶縁膜の一部をエッチングして前記ソース電極又はドレイン電極の一部を露出した後、前記ソース電極又はドレイン電極に接する第1の電極を形成することを特徴とする液晶表示装置の作製方法。 - 基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第1の半導体領域を形成し、
前記第1の半導体領域上に触媒元素を有する層を形成し、
前記触媒元素を有する層上に不純物元素を有する第2の半導体領域を形成した後加熱し、
加熱された前記第2の半導体領域をエッチングしてソース領域及びドレイン領域を形成し、
前記ゲート絶縁膜の一部をエッチングして、前記ゲート電極の一部を露出した後、前記ゲート電極に接続するゲート配線と、前記ソース領域及びドレイン領域に接するソース電極及びドレイン電極とを液滴吐出法により形成し、
前記ソース電極又はドレイン電極の一方の少なくとも一部を覆う絶縁膜を形成し、
前記ソース電極又はドレイン電極の一方の少なくとも一部を覆う絶縁膜及び前記ゲート電極上に、前記ゲート配線に接続する導電層を液滴吐出法により形成し、前記ソース電極又はドレイン電極の他方に接する第1の電極を形成することを特徴とする液晶表示装置の作製方法。 - 基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に触媒元素を有する層を形成し、
前記触媒元素を有する層上に第1の半導体領域を形成し、
前記ゲート電極、前記触媒元素を有する層、及び前記第1の半導体領域が重畳する領域上に保護層を形成し、
前記第1の半導体領域及び前記保護層上に不純物元素を有する第2の半導体領域を形成した後加熱し、
加熱された前記第2の半導体領域をエッチングしてソース領域及びドレイン領域を形成し、
前記ゲート絶縁膜の一部をエッチングして、前記ゲート電極の一部を露出した後、前記ゲート電極に接続するゲート配線と、前記ソース領域及びドレイン領域に接するソース電極及びドレイン電極とを液滴吐出法により形成し、
前記ゲート絶縁膜、ゲート配線、前記ソース電極及びドレイン電極上に絶縁膜を形成し、
前記絶縁膜の一部をエッチングして、前記ゲート配線の一部を露出した後、前記ゲート配線に接続する導電層を液滴吐出法により形成し、
前記絶縁膜の一部をエッチングして前記ソース電極又はドレイン電極の一部を露出した後、前記ソース電極又はドレイン電極に接する第1の電極を形成することを特徴とする液晶表示装置の作製方法。 - 基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に触媒元素を有する層を形成し、
前記触媒元素を有する層上に第1の半導体領域を形成し、
前記ゲート電極、前記触媒元素を有する層、及び前記第1の半導体領域が重畳する領域上に保護層を形成し、
前記第1の半導体領域及び前記保護層上に不純物元素を有する第2の半導体領域を形成した後加熱し、
加熱された前記第2の半導体領域をエッチングしてソース領域及びドレイン領域を形成し、
前記ゲート絶縁膜の一部をエッチングして、前記ゲート電極の一部を露出した後、前記ゲート電極に接続するゲート配線と、前記ソース領域及びドレイン領域に接するソース電極及びドレイン電極とを液滴吐出法により形成し、
前記ソース電極又はドレイン電極の一方の少なくとも一部を覆う絶縁膜を形成し、
前記ソース電極又はドレイン電極の一方の少なくとも一部を覆う絶縁膜及び前記ゲート電極上に、前記ゲート配線に接続する導電層を液滴吐出法により形成し、前記ソース電極又はドレイン電極の他方に接する第1の電極を形成することを特徴とする液晶表示装置の作製方法。 - 基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第1の半導体領域を形成し、
前記第1の半導体領域上に触媒元素を有する層を形成し、
前記ゲート電極、前記第1の半導体領域、及び前記触媒元素を有する層が重畳する領域上に保護層を形成し、
前記保護層及び前記触媒元素を有する層上に不純物元素を有する第2の半導体領域を形成した後加熱し、
加熱された前記第2の半導体領域をエッチングしてソース領域及びドレイン領域を形成し、
前記ゲート絶縁膜の一部をエッチングして、前記ゲート電極の一部を露出した後、前記ゲート電極に接続するゲート配線と、前記ソース領域及びドレイン領域に接するソース電極及びドレイン電極とを液滴吐出法により形成し、
前記ゲート絶縁膜、ゲート配線、前記ソース電極及びドレイン電極上に絶縁膜を形成し、
前記絶縁膜の一部をエッチングして、前記ゲート配線の一部を露出した後、前記ゲート配線に接続する導電層を液滴吐出法により形成し、
前記絶縁膜の一部をエッチングして前記ソース電極又はドレイン電極の一部を露出した後、前記ソース電極又はドレイン電極に接する第1の電極を形成することを特徴とする液晶表示装置の作製方法。 - 基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第1の半導体領域を形成し、
前記第1の半導体領域上に触媒元素を有する層を形成し、
前記ゲート電極、前記第1の半導体領域、及び前記触媒元素を有する層が重畳する領域上に保護層を形成し、
前記保護層及び前記触媒元素を有する層上に不純物元素を有する第2の半導体領域を形成した後加熱し、
加熱された前記第2の半導体領域をエッチングしてソース領域及びドレイン領域を形成し、
前記ゲート絶縁膜の一部をエッチングして、前記ゲート電極の一部を露出した後、前記ゲート電極に接続するゲート配線と、前記ソース領域及びドレイン領域に接するソース電極及びドレイン電極とを液滴吐出法により形成し、
前記ソース電極又はドレイン電極の一方の少なくとも一部を覆う絶縁膜を形成し、
前記ソース電極又はドレイン電極の一方の少なくとも一部を覆う絶縁膜及び前記ゲート電極上に、前記ゲート配線に接続する導電層を液滴吐出法により形成し、前記ソース電極又はドレイン電極の他方に接する第1の電極を形成することを特徴とする液晶表示装置の作製方法。 - 請求項1乃至請求項16のいずれか一項において、前記ソース電極又はドレイン電極に接する第1の電極を形成した後、前記ゲート電極に接続するゲート配線を形成することを特徴とする液晶表示装置の作製方法。
- 請求項1乃至請求項17のいずれか一項において、前記ゲート電極に接続するゲート配線を形成した後、前記ソース電極又はドレイン電極に接する第1の電極を形成することを特徴とする液晶表示装置の作製方法。
- 請求項1乃至請求項18のいずれか一項において、前記ゲート配線は、3つ以上の前記ゲート電極に接続されていることを特徴とする液晶表示装置の作製方法。
- 請求項1乃至請求項19のいずれか一項において、前記ゲート配線は、2つの前記ゲート電極に接続されていることを特徴とする液晶表示装置の作製方法。
- 請求項1乃至請求項20のいずれか一項において、前記ゲート電極は、前記絶縁表面上に導電膜を形成し、前記導電膜上に感光性樹脂を吐出又は塗布し、前記感光性樹脂の一部にレーザ光を照射してマスクを形成した後、前記マスクを用いて前記導電膜をエッチングして形成することを特徴とする液晶表示装置の作製方法。
- 請求項1乃至請求項21のいずれか一項において、前記ゲート電極は、耐熱性を有する導電層で形成されていることを特徴とする液晶表示装置の作製方法。
- 請求項1乃至請求項22いずれか一項において、前記ゲート電極は、タングステン、モリブデン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム(Cr)、コバルト、ニッケル、白金、リンを含有する結晶性珪素膜、酸化インジウムスズ、酸化亜鉛、酸化インジウム亜鉛、ガリウムを添加した酸化亜鉛、又は酸化珪素を含む酸化インジウムスズで形成されることを特徴とする液晶表示装置の作製方法。
- 請求項1乃至請求項23のいずれか一項において、前記不純物元素はリン、ヒ素、アンチモン、ビスマスから選ばれた元素であることを特徴とする液晶表示装置の作製方法。
- 請求項1乃至請求項24のいずれか一項において、前記触媒元素は、タングステン、モリブデン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、コバルト、チタン、銅、ニッケル、及び白金から選ばれる一つ又は複数であることを特徴とする液晶表示装置の作製方法。
- 請求項1乃至請求項25のいずれか一項において、前記第1の電極は、画素電極であることを特徴とする液晶表示装置の作製方法。
- 請求項1乃至請求項26のいずれか一項において、前記ゲート絶縁膜として窒化珪素膜を有する層を形成することを特徴とする液晶表示装置の作製方法。
- 請求項1乃至請求項27のいずれか一項において、前記ゲート絶縁膜として窒化珪素膜を成膜した後、前記窒化珪素膜に接するように前記触媒元素を有する層又は第1の半導体領域を形成することを特徴とする液晶表示装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005281280A JP4754918B2 (ja) | 2004-09-30 | 2005-09-28 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004287976 | 2004-09-30 | ||
JP2004287976 | 2004-09-30 | ||
JP2005281280A JP4754918B2 (ja) | 2004-09-30 | 2005-09-28 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006128654A true JP2006128654A (ja) | 2006-05-18 |
JP2006128654A5 JP2006128654A5 (ja) | 2007-11-08 |
JP4754918B2 JP4754918B2 (ja) | 2011-08-24 |
Family
ID=36722946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005281280A Expired - Fee Related JP4754918B2 (ja) | 2004-09-30 | 2005-09-28 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4754918B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008034578A (ja) * | 2006-07-28 | 2008-02-14 | Sony Corp | 半導体装置およびその製造方法 |
JP2011029579A (ja) * | 2008-10-03 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | 表示装置およびその作製方法 |
JP2013042150A (ja) * | 2009-03-12 | 2013-02-28 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2014197681A (ja) * | 2008-10-03 | 2014-10-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2017092493A (ja) * | 2008-08-08 | 2017-05-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US20180233589A1 (en) | 2009-06-30 | 2018-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08330602A (ja) * | 1995-03-27 | 1996-12-13 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JPH11177104A (ja) * | 1997-12-12 | 1999-07-02 | Semiconductor Energy Lab Co Ltd | 薄膜半導体装置作製方法 |
JPH11284197A (ja) * | 1998-03-27 | 1999-10-15 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2000353666A (ja) * | 1999-06-11 | 2000-12-19 | Matsushita Electric Ind Co Ltd | 半導体薄膜およびその製造方法 |
JP2002124683A (ja) * | 2000-06-30 | 2002-04-26 | Hannstar Display Corp | 多結晶フィルムトランジスタ液晶表示パネルの製造方法 |
JP2002324808A (ja) * | 2001-01-19 | 2002-11-08 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
-
2005
- 2005-09-28 JP JP2005281280A patent/JP4754918B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08330602A (ja) * | 1995-03-27 | 1996-12-13 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JPH11177104A (ja) * | 1997-12-12 | 1999-07-02 | Semiconductor Energy Lab Co Ltd | 薄膜半導体装置作製方法 |
JPH11284197A (ja) * | 1998-03-27 | 1999-10-15 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2000353666A (ja) * | 1999-06-11 | 2000-12-19 | Matsushita Electric Ind Co Ltd | 半導体薄膜およびその製造方法 |
JP2002124683A (ja) * | 2000-06-30 | 2002-04-26 | Hannstar Display Corp | 多結晶フィルムトランジスタ液晶表示パネルの製造方法 |
JP2002324808A (ja) * | 2001-01-19 | 2002-11-08 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008034578A (ja) * | 2006-07-28 | 2008-02-14 | Sony Corp | 半導体装置およびその製造方法 |
JP2017092493A (ja) * | 2008-08-08 | 2017-05-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2014197681A (ja) * | 2008-10-03 | 2014-10-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9570470B2 (en) | 2008-10-03 | 2017-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
JP2011029579A (ja) * | 2008-10-03 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | 表示装置およびその作製方法 |
US10367006B2 (en) | 2008-10-03 | 2019-07-30 | Semiconductor Energy Laboratory Co., Ltd. | Display Device |
JP2013042150A (ja) * | 2009-03-12 | 2013-02-28 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US8993386B2 (en) | 2009-03-12 | 2015-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US9768281B2 (en) | 2009-03-12 | 2017-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US20180233589A1 (en) | 2009-06-30 | 2018-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
KR101903930B1 (ko) * | 2009-06-30 | 2018-10-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제조 방법 |
US10418467B2 (en) | 2009-06-30 | 2019-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US10790383B2 (en) | 2009-06-30 | 2020-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US11417754B2 (en) | 2009-06-30 | 2022-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4754918B2 (ja) | 2011-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7977253B2 (en) | Manufacturing method of semiconductor device | |
US8575618B2 (en) | Electronic device, semiconductor device and manufacturing method thereof | |
JP5153922B2 (ja) | 液晶表示装置 | |
US7622338B2 (en) | Method for manufacturing semiconductor device | |
US8148259B2 (en) | Method for manufacturing semiconductor device | |
JP4801406B2 (ja) | 液晶表示装置の作製方法 | |
JP5238132B2 (ja) | 半導体装置、モジュール、および電子機器 | |
JP4954495B2 (ja) | 半導体装置の作製方法 | |
KR20120096586A (ko) | 반도체장치 제조방법 | |
JP4754918B2 (ja) | 半導体装置の作製方法 | |
JP4584075B2 (ja) | 半導体装置の作製方法 | |
JP2006148082A (ja) | 配線基板及び半導体装置の作製方法 | |
US7756600B2 (en) | Method for manufacturing semiconductor device | |
JP4610285B2 (ja) | 液晶表示装置の作製方法 | |
JP4698998B2 (ja) | 液晶表示装置の作製方法 | |
JP4827343B2 (ja) | 液晶表示装置及び液晶表示装置の作製方法 | |
JP2008085311A (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070920 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110526 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |