CN101329486A - 显示装置 - Google Patents

Abstract

本发明提供一种显示装置，该显示装置在基板上具有薄膜晶体管，上述薄膜晶体管包括：与栅极信号线连接的栅电极；隔着绝缘膜跨上述栅电极而形成的半导体层；与漏极信号线连接而形成在上述半导体层上的漏电极；以及与上述漏电极相对而形成在上述半导体层的源电极，平面观察时，上述漏电极的与源电极面对的边不与上述栅电极重叠而形成，上述源电极的与漏电极面对的边不与上述栅电极重叠而形成。该显示装置虽然结构极为简单，但具备实现截止电流减少的薄膜晶体管。

Description

显示装置

技术领域

本发明涉及显示装置，尤其涉及具有薄膜晶体管的显示装置。

背景技术

这种显示装置构成为，在其显示部具有呈矩阵状配置的多个像素，并通过经由栅极信号线提供的扫描信号而使上述各像素所具有的薄膜晶体管导通，从而依次选择上述各像素队列，按照该选择的定时，通过与其他像素队列相对的像素共同连接的漏极信号线，向该像素队列的各像素提供视频信号。

另外，有时会在通过上述各像素的集合体构成的显示区域周边形成驱动显示装置的驱动电路，该驱动电路也构成为具有薄膜晶体管。

作为上述薄膜晶体管，例如通过如下部分构成：与上述栅极信号线连接的栅电极；隔着绝缘膜跨上述栅电极而形成的半导体层；与上述漏极信号线连接并形成在上述半导体层上的漏电极；以及与上述像素电极连接、与上述漏电极相对而形成在上述半导体层上的源电极。

上述漏电极与源电极之间的半导体层作为沟道区域而发挥作用，按照对上述栅电极施加的电压，电流通过上述沟道区域而在上述漏电极与源电极之间流动。

另外，上述薄膜晶体管，通常在上述沟道区域与漏电极之间、以及在上述沟道区域与源电极之间分别设置电场缓和区域。该电场缓和区域通过由比较高的电阻组成的半导体层构成，通过该电场缓和区域，能够避免在上述沟道区域与漏电极之间、以及在上述沟道区域与源电极之间产生电场集中，由此实现缓和截止电流。

而且，已知这种电场缓和区域有平面配置于半导体层的沟道区域与漏极区域之间以及沟道区域与源极区域之间的结构，还有与漏电极和源电极重叠而垂直配置的结构。作为后者的结构，例如在日本特开2001-102584号公报中已经详细进行了公开。

发明内容

但是，上述显示装置的薄膜晶体管的电场缓和区域如果形成为平面形成的结构，则与漏极区域或者源极区域相比就必须形成杂质浓度较低的区域，因而需要掩膜工序。

另外，如果电场缓和区域形成为垂直形成的结构，则除了作为沟道区域发挥作用的半导体层之外，还需要形成作为电场缓和区域发挥作用的半导体层。

因此无论何种情况其结构都会变得复杂，由此具有导致制造工时的增加的不便情况。

本发明的目的在于，提供一种显示装置，该显示装置尽管结构极为简单，但具有实现截止电流减少的薄膜晶体管。

如下对本申请所公开的发明之中具有代表性结构的概要简单加以说明。

(1)本发明的显示装置的特征在于，例如在基板上具有薄膜晶体管，薄膜晶体管具有：与栅极信号线连接的栅电极；隔着绝缘膜跨上述栅电极而形成的半导体层；与漏极信号线连接而形成在半导体层上的漏电极；以及与漏电极相对而形成在半导体层上的源电极，平面观察时，漏电极的与源电极相对的边不与栅电极重叠而形成，源电极的与漏电极相对的边不与栅电极重叠而形成。

(2)本发明的显示装置的特征在于，例如具有薄膜晶体管，薄膜晶体管具有：与漏极信号线连接的漏电极；与该漏电极相对的源电极；在这些漏电极和源电极之间的区域上，与漏电极和源电极重叠而形成的半导体层；以及隔着绝缘膜而在半导体层上的漏电极与源电极之间的区域所形成的栅电极，平面观察时，漏电极的与源电极相对的边不与栅电极重叠而形成，源电极的与漏电极相对的边不与栅电极重叠而形成。

(3)本发明的显示装置的特征在于，平面观察时，漏电极的与源电极相对的边和栅电极的距离在0至5μm的范围内，源电极的与漏电极相对的边和栅电极的距离在0至5μm的范围内。

(4)本发明的显示装置的特征在于，平面观察时，漏电极的与源电极相对的边和栅电极的距离在2μm至5μm的范围内，源电极的与漏电极相对的边和栅电极的距离在2μm至5μm的范围内。

附图说明

图1是表示本发明的显示装置的一个实施例的主要部分结构图。

图2是表示本发明的显示装置的像素的一个实施例的等效电路图。

图3是表示本发明的显示装置的像素的一个实施例的结构图。

图4是表示本发明的显示装置的薄膜晶体管的特性的图表。

图5是表示现有的显示装置的薄膜晶体管的一个例子的说明图。

图6是表示现有的显示装置的薄膜晶体管的特性的图表。

图7是与现有的薄膜晶体管相比较来表示本发明的显示装置的薄膜晶体管的效果的图表。

图8是表示本发明的显示装置的制造方法的一个实施例的工序图。

符号说明

TFT：薄膜晶体管；GL：栅极信号线；GT：栅电极；PS：半导体层；DT：漏电极；ST：源电极；SW(R)、SW(G)、SW(B)：分时开关；SUB：基板；GI：绝缘膜；CNL：接触层；PX：像素电极；DL：漏极信号线；Cadd：电容元件；IN1：保护膜；IN2：平坦化膜；LC：液晶；BM：黑矩阵；FIL：滤色器；OC：平坦化膜；ORI：取向膜；POL：偏振板。

具体实施方式

下面，使用附图说明本发明的显示装置的实施例。

(像素及其附近的等效电路)

图2是例如在液晶显示装置中，形成在隔着液晶而相对配置的各基板之中的一块基板的该液晶侧的显示区域部的等效电路图。

图2表示在上述显示区域部呈矩阵状配置的各像素中2×3个像素的等效电路。

在图2中，各像素通过在图中y方向上延伸且相邻的一对漏极信号线DL、在x方向上延伸且相邻的一对栅极信号线GL，划分出其他相邻的像素及其区域。

而且，在像素的一角形成有由MIS(Metal Insulator Semiconductor)型结构构成的薄膜晶体管TFT(Thin Film Transistor)，其栅电极与邻近的栅极信号线GL连接，漏电极与邻近的漏极信号线DL连接。

另外，在各像素的区域内形成像素电极PX，该像素电极PX与上述薄膜晶体管TFT的源电极连接。

而且虽然没有图示，然而在隔着液晶而相对配置的各基板中的另一块基板的该液晶侧的显示区域部，在各像素中与像素电极PX相对而配置有公共的对置电极。

在这种电路结构中，向上述对置电极施加基准电压(相对于视频信号成为基准的电压)，向栅极信号线GL例如从图中上方依次施加栅极电压，从而选择像素行，按照该选择定时向各漏极信号线DL提供视频信号，由此在上述像素行的各像素中，通过由上述栅极电压而导通的薄膜晶体管TFT对像素电极PX施加该视频信号的电压。而且，在该像素电极PX和上述对置电极之间产生了对应于上述视频信号的电压的强度的电场，按照该电场强度使液晶分子工作。

另外，上述各像素是表示在显示区域中例如位于下段的像素，在这些各像素下方形成了所谓的分时开关SW(R)、SW(G)、SW(B)的结构。

即，并列设置在图中x方向上的像素依次重复担任红(R)、绿(G)、蓝(B)各色。担任相邻的红(R)、绿(G)、蓝(B)各色的像素构成彩色显示下的一个像素。另外，并列设置在图中y方向上的像素所担任的颜色是共同的。

通过分时开关SW(R)从共同的漏极信号线DLc向担任红色的像素的漏极信号线DL提供视频信号，通过分时开关SW(G)从上述共同的漏极信号线DLc向担任绿色的像素的漏极信号线DL提供视频信号，通过分时开关SW(B)从上述共同的漏极信号线DLc向担任蓝色的像素的漏极信号线DL提供视频信号。

而且，通过提供给这些栅极的信号使上述各分时开关SW(R)、SW(G)、SW(B)分时导通，由此来自共同的漏极信号线DLc的视频信号被提供给担任不同颜色的各像素。

各分时开关SW(R)、SW(G)、SW(B)为与上述薄膜晶体管TFT相同的结构，在形成该薄膜晶体管TFT时同时被形成。

通过采用这种结构，实现如下效果：可以在相比上述各分时开关SW(R)、SW(G)、SW(B)靠前的部分由一根共同的漏极信号线DLc构成向担任红(R)、绿(G)、蓝(B)的各像素提供视频信号的各漏极信号线DL。

(像素的结构)

图3A是表示在具有图2所示的等效电路的基板SUB1上，其液晶侧的面(主表面)上的一个像素结构的俯视图。另外，图3B是将图3A的b-b线的截面与面对上述基板SUB1而配置的基板SUB2一并描绘出来的图。

上述像素例如表示担任红(R)的像素，另外还一并描绘出上述分时开关SW(R)、SW(G)。

在上述基板SUB1的主表面上首先形成有在图中x方向上延伸且并列设置在y方向上的栅极信号线GL。这些各栅极信号线GL与后述的漏极信号线DL一起划分出一个像素的区域。

上述栅极信号线GL的一部分上具有朝像素侧突出的延伸部，该延伸部构成后述的薄膜晶体管TFT的栅电极GT。

基板SUB1的主表面上覆盖栅极信号线GL而形成有绝缘膜GI。该绝缘膜GI作为上述薄膜晶体管TFT的栅极绝缘膜发挥作用，还作为栅极信号线GL与漏极信号线DL的层间绝缘膜发挥作用。

在作为上述绝缘膜GI的表面的上述薄膜晶体管TFT的形成区域，呈岛状形成有跨上述栅电极GT而被重叠的半导体层PS。该半导体层PS例如通过由多晶硅构成的半导体层形成。

另外，在上述绝缘膜GI的表面形成有在图中y方向延伸且在x方向并列设置的漏极信号线DL。

漏极信号线DL的一部分具有重叠于上述薄膜晶体管TFT的半导体层PS而延伸的延伸部，该延伸部构成该薄膜晶体管TFT的漏电极DT。

另外，在形成漏极信号线DL时，在上述半导体层PS上与漏电极DT相对而形成上述薄膜晶体管TFT的源电极ST。

该源电极ST超过半导体层PS的形成区域而在像素侧延伸，具有后述的实现与像素电极PX的连接的焊盘部PD。

这样构成的薄膜晶体管TFT构成被称为所谓的底栅结构的MIS(Metal Insulator Semiconductor)型晶体管。在这里，在这种MIS型晶体管中，通过偏置状态来确定漏电极DT和源电极ST各自的名称，然而在该说明书中，为了方便而将与漏极信号线DL连接的一侧称作漏电极DT，将与像素电极PX连接的一侧称作源电极ST。此外，后面将会使用图1来说明该薄膜晶体管TFT的详细结构。

基板SUB1的主表面上，覆盖如上构成的薄膜晶体管TFT而依次层叠形成有保护膜IN1和平坦化膜IN2。保护膜IN1用以避免上述薄膜晶体管TFT与液晶LC直接接触。

在平坦化膜IN2的表面上形成有例如由ITO(Indium Tin Oxide)膜构成的透明的像素电极PX，该像素电极PX通过贯穿了上述平坦化膜IN2和保护膜IN1的通孔，与上述薄膜晶体管TFT的源电极ST(焊盘部PD)电连接。

并且，该像素电极PX一部分重叠于驱动上述薄膜晶体管TFT的栅极信号线GL和夹着该像素电极PX与该栅极信号线GL相对的另一条栅极信号线GL而形成，与该另一条栅极信号线GL之间构成电容元件Cadd。该电容元件Cadd较长时间内蓄积提供给像素电极PX的视频信号。

另外，在基板SUB 1的主表面上，覆盖上述像素电极PX而形成有取向膜ORI1。该取向膜ORI1是与液晶LC直接接触的膜，与形成在基板SUB2侧的后述的取向膜ORI2一起，确定该液晶LC的分子的初始取向方向。

并且，在基板SUB1的与液晶LC相反侧的面上形成偏振板POL1，该偏振板POL1与形成在基板SUB2侧的后述的偏振板POL2一起，可以视觉观察液晶LC的分子动向。

隔着液晶LC而与如上构成的基板SUB1相对配置的基板SUB2，如图3B所示，在其液晶侧的面(主表面)上首先形成有黑矩阵BM。

该黑矩阵BM例如划分该像素与其他相邻的像素而被形成，在除去该像素周边的部分上具有开口。

黑矩阵BM的开口部上覆盖该开口而形成有滤色器FIL，其表面上还覆盖上述黑矩阵BM而形成有平坦化膜OC。

在平坦化膜OC的表面上形成有例如由ITO(Indium Tin Oxide)膜构成的透明的对置电极CT。该对置电极CT形成在显示区域部的整个区域上，在各像素中是共同的。

而且，在对置电极CT的表面上形成有取向膜ORI2，在基板SUB2的与液晶LC相反侧的面上形成有偏振板POL2。

(薄膜晶体管的结构)

图1A是表示上述薄膜晶体管TFT的详细结构的俯视图，是与图3A的虚线框架Q的部分相对应的图。另外，图1B是图1A的b-b线的剖视图，描绘出除去图3B所示的保护膜IN1、平坦化膜IN2等之外的部分。

在从栅极信号线GL的一部分突出的作为延伸部而被形成的栅电极GT上，隔着绝缘膜GI而形成有半导体层PS。

该半导体层PS的两端从上述栅电极GT的两肋部充分凸出，跨该栅电极GT而被形成。

即，上述半导体层PS在与栅电极GT重叠的部分上作为沟道区域发挥作用，在从栅电极GT的两肋部凸出的部分上分别作为漏极区域和源极区域发挥作用。

而且，与上述半导体层PS的上述漏极区域重叠地形成有漏电极DT，与源极区域重叠地形成有源电极ST。

在这种情况下，本实施例中，漏电极DT的与该源电极ST相对的边离开上述栅电极GT的漏电极DT侧的边ΔL(例如2μm)的距离而被配置形成。换言之，漏电极DT的与该源电极ST相对的边部不与上述栅电极GT的漏电极DT侧的边部重叠而形成。

另外，源电极ST的与该漏电极DT相对的边离开上述栅电极GT的源电极ST侧的边ΔL的距离而被配置形成。换言之，源电极ST的与该漏电极DT相对的边部不与上述栅电极GT的源电极ST侧的边部重叠而形成。

当平面观察这样构成的薄膜晶体管TFT时，该漏电极DT和源电极ST分别不与栅电极GT重叠而形成。因此，能够在漏电极DT和栅电极GT之间、以及在源电极ST和栅电极GT之间形成高电阻的区域，从而成为在该区域电场难以集中的结构。即，图1中表示为ΔL的半导体层PS的区域作为电场集中缓和区域发挥作用。

并且，图1所示的薄膜晶体管TFT在该漏电极DT与半导体层PS的界面、以及源电极ST与半导体层PS的界面，分别形成有由杂质浓度高的半导体层构成的接触层CNL。

另外，图3A中，分时开关SW(R)在其漏电极和源电极之中的一个电极上连接有该像素的漏极信号线DL，在另一个电极上连接有共同的漏极信号线DLc。同样地，分时开关SW(G)在其漏电极和源电极之中的一个电极上连接有与该像素在图中右侧相邻的像素的漏极信号线DL，在另一个电极上连接有共同的漏极信号线DLc。

如上所述，这些分时开关SW(R)、SW(G)与薄膜晶体管TFT具有相同的结构，这些栅电极与分时开关SW的栅电极共同连接着，其中该分时开关SW与担任相同颜色的像素的漏极信号线DL连接。

(薄膜晶体管的特性)

图4是表示上述薄膜晶体管TFT的栅极电压(Vg)-漏极电流(Id)的特性图的图表。在图2中，其横轴取为栅极电压(Vg)，纵轴取为漏极电流(Id)。在对该薄膜晶体管TFT的栅电极GT施加+电压的情况和施加-电压的情况下，漏极电流值具有较大差异，可知能够获得具有可靠性的开关元件。

这样构成的薄膜晶体管TFT仅考虑漏电极DT和源电极ST相对于栅电极GT的配置关系即可，能够获得不需要形成电场集中缓和区域的特殊工序的效果。

并且，图5是表示现有的薄膜晶体管的结构的图，是与图1对应地进行描绘的图。

根据图5可知，漏电极DT以其源电极ST的边部与上述栅电极GT的漏电极DT侧的边部重叠的方式而形成，另外源电极ST以其漏电极DT的边部与上述栅电极GT的源电极ST侧的边部重叠的方式而形成。

而且，如对应于图4进行描绘的图6所示，这样构成的薄膜晶体管TFT的栅极电压(Vg)-漏极电流(Id)的特性图中，在对栅电极GT施加正(+)电压的情况和施加负(-)电压的情况下，漏极电流值不具有明显差异，作为开关元件会产生不良情况。

另外，图7是表示在本实施例的薄膜晶体管TFT中，漏电极DT的与源电极ST相对的边和栅电极GT的漏电极DT侧的边的距离为ΔL、以及源电极ST的与漏电极DT相对的边和栅电极GT的源电极ST侧的边的距离为ΔL分别为0.1μm和2μm的情况下的导通电流Ion和截止电流Ioff之比的图表，横轴取为距离ΔL，纵轴取为Ion/Ioff。

而且，该图表中为进行比较还一并表示了现有薄膜晶体管中的Ion/Ioff。在这种情况下，分别用负(-)来表示漏电极DT的与源电极ST相对的边部和栅电极GT的漏电极DT侧的边部重叠的宽度ΔL、以及源电极ST的与漏电极DT相对的边部和栅电极GT的源电极ST侧的边部重叠的宽度ΔL。因此，该图表中，其横轴上ΔL在0以上的情况下表示本发明的薄膜晶体管TFT的特性，当ΔL小于0时表示现有的薄膜晶体管TFT的特性。由此，本发明的薄膜晶体管TFT的Ion/Ioff大幅增大，可知其获得了作为开关元件的可靠性。

并且，图7中设薄膜晶体管TFT的漏电极DT与源电极ST相对于栅电极GT的距离(ΔL)为0μm、1μm、2μm来表示出其特性。然而已知即使为3μm、4μm、5μm也会更有效果。因此，也可以将薄膜晶体管TFT的漏电极DT和源电极ST相对于栅电极GT的距离(ΔL)设定在0至5μm的范围内，优选为设定在2μm至5μm的范围内。

(制造方法)

图8是表示本发明的显示装置的制造方法的一个实施例的工序图，通过以薄膜晶体管TFT的形成部分为主的剖视图(图3A的VI-VI线剖视图)进行表示。下面按照工序顺序进行说明。

工序1.

如图8A所示，例如在由玻璃构成的基板SUB1的主表面上形成了栅电极GT(栅极信号线GL)之后，在基板SUB1的主表面上覆盖该栅电极GT(栅极信号线GL)而形成绝缘膜GI。上述栅电极GT(栅极信号线GL)例如由Mo或者其合金构成，其膜厚形成为50～150nm左右。绝缘膜GI例如由SiO或者SiN构成，其膜厚形成为100～300nm左右。

工序2.

如图8B所示，在绝缘膜GI的表面例如使用CVD形成非晶硅层，进行了脱水处理之后，通过照射脉冲或者连续振荡激光，从而形成通过使该非晶硅层结晶之后的多晶硅构成的半导体层PS。进而在上述半导体层PS的上表面例如使用CVD，形成例如通过高浓度地掺加磷(P)的半导体层构成的接触层CNL。半导体层PS的厚度例如形成为50～300nm左右，接触层CNL的厚度例如形成为20～50nm左右。

工序3.

如图8C所示，通过应用了光刻技术的选择蚀刻将半导体层PS和接触层CNL的层叠体形成为岛状。

工序4.

如图8D所示，在基板SUB1的主表面上覆盖经过了选择蚀刻的半导体层PS和接触层CNL的层叠体而形成金属层MTL。上述金属层MTL例如通过溅射将AL或者其合金形成为其厚度为30～100nm左右。在这种情况下，也可以在AL或者其合金的上表面形成30～100nm左右厚度的Ti或者Mo等高熔点金属或其合金。这是为了利用金属阻挡层来避免Al的扩散。

工序5.

如图8E所示，通过应用了光刻技术的选择蚀刻对金属层MTL形成漏电极DT和源电极ST。虽然没有图示，然而此时同时也形成了与漏电极DT连接的漏极信号线DL、与源电极ST连接的焊盘部PD。

进而，以漏电极DT和源电极ST作为掩膜，通过对从这些漏电极DT和源电极ST露出的接触层CNL进行蚀刻，从而使其下层的半导体层PS的表面呈现出来。由此，接触层CNL仅存在于漏电极DT和半导体层PS的界面、以及源电极ST和半导体层PS的界面上。

工序6.

如图8F所示，在基板SUB1的主表面上覆盖上述漏电极DT和源电极ST等依次形成保护膜IN1和平坦化膜IN2。上述保护膜IN1例如通过CVD将SiN形成为100～200nm左右的厚度。另外，平坦化膜IN2例如使用感光性树脂。

进而，形成贯穿了上述平坦化膜IN2和保护膜IN1的通孔，露出源电极ST的一部分(焊盘部PD)，在上述平坦化膜IN2的表面形成ITO膜。

然后，通过对上述ITO膜进行使用了光刻技术的选择蚀刻，从而在上述通孔部分形成与源电极ST电连接的像素电极PX。上述ITO膜例如通过溅射而将其厚度形成在50～150nm左右。

另外，在上述实施例中表示了被称作底栅型的薄膜晶体管。然而也可以适用于被称作顶栅型的薄膜晶体管。

被称作顶栅型的薄膜晶体管中，彼此离开地形成有漏电极、源电极，在这些漏电极和源电极之间的区域上与上述漏电极和源电极重叠而形成有半导体层，其具有隔着绝缘膜而在上述半导体层上的上述漏电极和源电极之间的区域具有栅电极的结构。

而且，在这种情况下进行平面观察，则可以形成为上述漏电极中与源电极相对的边不与上述栅电极重叠；上述源电极的与漏电极相对的边不与上述栅电极重叠。

另外，本实施例中，说明了被称作所谓纵电场方式的液晶显示装置。但不限于此，也例如可以适用于被称作横电场方式(例如IPS(In-Plane-Switching)方式)的液晶显示装置。这是因为，在被称作横电场方式的液晶显示装置中，通过在各像素中具备薄膜晶体管TFT，从而在该薄膜晶体管TFT中也具有与上述相同的课题。

另外，在本实施例中说明了液晶显示装置。但不限于此，例如也可以应用在有机EL显示装置等其他显示装置中。这是因为，在其他显示装置中，通过在各像素中具备薄膜晶体管TFT，从而在该薄膜晶体管TFT中也具有与上述相同的课题。

上述各实施例既可以分别单独使用，也可以组合起来使用。这是由于可以单独或者叠加而获得各实施例中的效果。

Claims (12)

1.一种显示装置，其特征在于，包括：

基板；

设置在基板上的薄膜晶体管；

栅极信号线；

与栅极信号线连接的栅电极；

隔着绝缘膜跨栅电极而形成的、通过照射激光而被多晶硅化的半导体层；

漏极信号线；

与漏极信号线连接而形成在半导体层上的漏电极；以及

与漏电极相对而形成在半导体层上的源电极，

平面观察时，

漏电极的与源电极相对的边不与栅电极重叠，

源电极的与漏电极相对的边不与栅电极重叠。

2.根据权利要求1所述的显示装置，其特征在于：

平面观察时，漏电极的与源电极相对的边与栅电极之间的距离在0至5μm的范围内，源电极的与漏电极相对的边与栅电极之间的距离在0至5μm的范围内。

3.根据权利要求1所述的显示装置，其特征在于：

平面观察时，漏电极的与源电极相对的边与栅电极之间的距离在2μm至5μm的范围内，源电极的与漏电极相对的边与栅电极之间的距离在2μm至5μm的范围内。

4.根据权利要求1所述的显示装置，其特征在于：

半导体层由多晶硅构成。

5.根据权利要求1所述的显示装置，其特征在于：

在基板上形成有配置了多个像素的显示区域和包围显示区域的周边区域，

薄膜晶体管分别形成在多个像素中。

6.根据权利要求1所述的显示装置，其特征在于：

在基板上形成有配置了多个像素的显示区域和包围显示区域的周边区域，薄膜晶体管形成在周边区域上。

7.一种显示装置，其特征在于，包括：

薄膜晶体管；

漏极信号线；

与漏极信号线连接的漏电极；

与漏电极相对的源电极；

重叠而形成在漏电极和源电极之下的、通过照射激光而被多晶硅化的半导体层；以及

隔着绝缘膜而形成在半导体层之下的栅电极，

平面观察时，

漏电极的与源电极相对的边不与栅电极重叠而形成，

源电极的与漏电极相对的边不与栅电极重叠而形成。

8.根据权利要求7所述的显示装置，其特征在于：

平面观察时，漏电极的与源电极相对的边与栅电极之间的距离在0至5μm的范围内，源电极的与漏电极相对的边与栅电极之间的距离在0至5μm的范围内。

9.根据权利要求7所述的显示装置，其特征在于：

平面观察时，漏电极的与源电极相对的边与栅电极之间的距离在2μm至5μm的范围内，源电极的与漏电极相对的边与栅电极之间的距离在2μm至5μm的范围内。

10.根据权利要求7所述的显示装置，其特征在于：

上述半导体层由多晶硅构成。

11.根据权利要求7所述的显示装置，其特征在于：

在基板上形成有配置了多个像素的显示区域和包围显示区域的周边区域，

薄膜晶体管分别形成在多个像素中。

12.根据权利要求7所述的显示装置，其特征在于：

在基板上形成有配置了多个像素的显示区域和包围显示区域的周边区域，薄膜晶体管形成在周边区域上。

Images