JP2904188B2 - 薄膜トランジスタの製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は特にアクティブマト
リクス型の液晶ディスプレイやイメージセンサや３次元
集積回路など応用される薄膜トランジスタの製造方法に
関する。

【０００２】

【従来の技術】従来の薄膜トランジスタの構造の一例を
図２を用いて説明する。この図はチャネル方向の構造断
面図であるが、ガラス、石英、サファイア等の絶縁基板
２０１上にドナーあるいはアクセプタとなる不純物を添
加した多結晶シリコン、非結晶シリコン等のシリコン薄
膜からなるソース領域２０２及びドレイン領域２０３が
形成されている。このソース領域端の上側とドレイン領
域の上側に接して、この両者を結ぶ様に多結晶シリコ
ン、あるいは非結晶シリコン等のシリコン薄膜からなる
チャネル領域２０４が設けられている。また金属、透明
導電膜等から成るソース電極２０５がソース領域２０２
に接しており、同じくドレイン領域２０６がドレイン領
域２０３に接している。これら全体をシリコン酸化膜等
の絶縁膜から成るゲート絶縁膜２０７が被覆しており、
この上に金属、透明導電膜等から成るゲート電極２０８
がソース領域２０２及びドレイン領域２０３の両方に、
少なくても一部がかぶさる様に設けられている。ゲート
絶縁膜２０７は配線間の絶緑を保持する層間絶縁膜も兼
ねている。

【０００３】

【発明が解決しようとする課題】しかし、前述の従来技
術には以下に述べるような課題がある。

【０００４】図３は図２で説明した様な構造を持つ薄膜
トランジスタの特性の一例を示すグラフであり、横軸が
ゲート電圧ＶｇＳ、縦軸はドレイン電流Ｉｄの対数値で
ある。ここでトランジスタがオフ状態の時にソース、ド
レイン間に流れる電流をオフ電流Ｉｏｆｆ、トランジス
タがオン状態の時にソース、ドレイン間に流れる電流を
オン電流Ｉｏｎと呼ぶ。オン電流か大きくオフ電流の小
さな特性、言い替えるとオン／オフ比Ｉｏｎ／Ｉｏｆｆ
の大きな特性が望ましい。ところが一般にオン電流を上
げるとオフ電流も増加する傾向にあり、この事は特にド
ライバー内蔵型の液晶ディスプレイを実現する上で問題
となる。即ち液晶ディスプレイの画素部に用いるトラン
ジスタには特にオフ電流の少ない特性が要求されるのに
対し、周辺回路に用いるトランジスタには高速動作をさ
せる為に、オン電流の大きい特性が要求される。

【０００５】本発明はこの様な問題点を解決するもので
あり、その目的とするところはオン／オフ比Ｉｏｎ／Ｉ
ｏｆｆの大きな特性を持つ薄膜トランジスタを提供する
事にある。

【０００６】

【課題を解決するための手段】本発明は基板にチャネル
領域となる第１シリコン薄膜を形成する工程と、前記第
１シリコン薄膜上にゲート絶縁膜となる第１絶縁膜を形
成する工程と、前記第１絶縁膜上にゲート電極を形成す
る工程と、前記第１シリコン薄膜、前記第１絶縁膜及び
前記ゲート電極上に第２絶縁膜を形成する工程と、前記
第１シリコン薄膜上の前記第１及び第２絶縁膜を前記ゲ
ート電極の周辺に残すように除去する工程と、前記除去
された前記第１シリコン薄膜に接するようにソース・ド
レイン領域となる第２シリコン薄膜を形成する工程と、
前記第２シリコン薄膜上に第３絶縁膜を形成する工程
と、前記第３絶縁膜に形成したコンタクトホールを介し
て前記第２シリコン薄膜に接するように電極を形成する
工程とを有することを特徴とする。

【０００７】

【作用】図３で示した従来型薄膜トランジスタの特性か
ら分る様に、オフ電流にはゲート電圧依存性、詳しく言
うとゲートードレイン間電圧依存性がある。そしてその
値は、チャネル部へしきい地制御の為の不純物添加を行
っていなければゲート電圧ＯＶ付近で最小となる。本発
明の薄膜トランジスタの構成によれば、ゲート電極がソ
ース領域及びドレイン領域上にかぶさっていない、いわ
ゆるオフセット構造になっているので、オフ時のゲート
ードレイン間の電圧を実効的に下げる効果がある。従っ
て、そのオフ電流は図４に示す如く、従来型トランジス
タにおけるゲート電圧ＯＶ付近のオフ電流の値をそのま
ま保つ事ができ、そのオフ特性は大幅に改善される。一
方オン電流は従来型トランジスタに比べてそれほど低下
していない。これは薄膜トランジスタに於いてはチャネ
ル部のシリコン層が薄い為空乏層の延びる範囲が限ら
れ、反転層ができやすいのでオフセット部の距離を最適
化してやればオン電流の減少を抑える事ができるからで
ある。この結果オン／オフ比の大きい優れた特性を持つ
薄膜トランジスタを提供する事が可能になった。

【０００８】

【発明の実施の形態】以下実施例に基づいて本発明を詳
しく説明する。

【０００９】図１は本発明による薄膜トランジスタを示
す断面構造図の一例である。ガラス、石英、サファイア
等の絶縁基板１０１上にドナーあるいはアクセプタとな
る不純物を添加した多結晶シリコン、非結晶シリコン等
のシリコン薄膜からなるソース領域１０２及びドレイン
領域１０３が形成されている。このソース領域とドレイ
ン領域に接して、この両者を結ぶ様に多結晶シリコン、
あるいは非結晶シリコン等のシリコン薄膜からなるチャ
ネル領域１０４が設けられている。また金属、透明導電
膜等から成るソース電極１０５がソース領域１０２に接
しており、同じくドレイン電極１０６がドレイン領域１
０３に接している。これら全体をシリコン酸化膜等の絶
縁膜から成るゲート絶縁膜１０７が被覆しており、この
上に金属、透明導電膜、不純物を添加して多結晶シリコ
ン膜等から成るゲート電極１０８がソース領域１０２及
びドレイン領域１０３の少なくても片方にかぶさらない
様に設けられている。ゲート絶縁膜１０７は配線間の絶
縁を保持する層間絶縁膜も兼ねている。

【００１０】（発明の他の実施例１）このような薄膜ト
ランジスタは例えば次の様な工程でも実現できる。図５
は本発明による薄膜トランジスタを実現する為の工程を
示す工程断面図の一例である。ガラス、石英、サファイ
ア等の絶縁基板５０１上に多結晶シリコン、非結晶シリ
コン等のシリコン薄膜からなるパターン５０２及び５０
３を形成する。両者上側に接して、かつ、この両者を結
ぶ様に多結晶シリコン、あるいは非結晶シリコン等のシ
リコン薄膜からなるパターン５０４を設ける。次にこれ
ら全体をシリコン酸化膜等の絶縁膜から成るゲート絶縁
膜５０５で被覆し、この上に金属、透明導電膜、不純物
を添加した多結晶シリコン膜等から成るゲート電極５０
６を形成する。（図５（ａ）参照） 続いて、全体にたとえばシリコン酸化膜等の絶縁膜５０
７を形成し、ドナー或いはアクセプタとなる不純物をイ
オン注入により添加して自己整合的にソース領域５０８
及びドレイン領域５０９を形成する。この時、ゲート側
壁に形成されたシリコン酸化膜５０７は、垂直方向から
見た場合、実効的に厚い膜であり、打ち込まれるイオン
のストッパーとなる。したがってオフセット構造のトラ
ンジスタが形成される。（図５（ｂ）参照） 後は通常の工程に従って金属、透明導電膜等から成るソ
ース電極５１０、同じくドレイン電極５１１をそれぞれ
ソース領域５０８、ドレイン領域５０９に接続して本発
明による薄膜トランジスタが完成する。（図５（ｃ）参
照） （発明の他の実施例２）図６は本発明による薄膜トラン
ジスタを実現する工程の他の実施例を示す工程断面図で
ある。ガラス、石英、サファイア等の絶縁基板６０１上
に多結晶シリコン、非結晶シリコン等のシリコン薄膜か
らなるパターン６０２及び６０３を形成する。両者上側
に接して、かつ、この両者を結ぶ様に多結晶シリコン、
あるいは非結晶シリコン等のシリコン薄膜からなるパタ
ーン６０４を設ける。次にこれら全体をシリコン酸化膜
等の絶縁膜から成るゲート絶縁膜６０５で被覆し、この
上に金属、透明導電膜、不純物を添加した多結晶シリコ
ン膜等から成るゲート電極６０６を形成する。（図６
（ａ）参照） 続いて、全体にたとえばシリコン酸化膜等の絶縁膜６０
７を形成した後、異方性エッチングによりこの絶縁膜６
０７をエッチングしてゲート電極６０６の側壁のみに残
す。次に、ドナー或いはアクセプタとなる不純物をイオ
ン注入により添加して自己整合的にソース領域６０８及
びドレイン領域６０９を形成するが、この時ゲート側壁
に残ったシリコン酸化膜６０７がイオン注入される際の
ストッパーとなり、オフセット構造のトランジスタが形
成する。（図６（ｂ）参照） 後は通常の工程に従って金属、透明導電膜等から成るソ
ース電極６１０、同じくドレイン電極６１１をそれぞれ
ソース領域６０８、ドレイン領域６０９に接続して本発
明による薄膜トランジスタか完成する。（図６（ｃ）参
照） （発明の他の実施例３）図７も本発明による薄膜トラン
ジスタを実現する工程の他の実施例を示す工程断面図で
ある。

【００１１】ガラス、石英、サファイア等の絶縁基板７
０１上に多結晶シリコン、非結晶シリコン等のシリコン
薄膜からなるパターン７０２及び７０３を形成する。両
者上側に接して、かつ、この両者を結ぶ様に多結晶シリ
コン、あるいは非結晶シリコン等のシリコン薄膜からな
るパターン７０４を設ける。次にこれら全体をシリコン
酸化膜等の絶縁膜から成るゲート絶縁膜７０５、ゲート
電極となる導電膜７０６を順次形成する。（図７（ａ）
参照） 次に導電膜７０６上に光露光技術を用いてレジストパタ
ーン７０７を形成し、これをマスクにして選択的に、か
つレジストパターンに対して細くなるように導電膜７０
６をエッチングしてゲート電極７０８を形成する。続い
て、ドナー或いはアクセプタとなる不純物をイオン注入
により添加して自己整合的にソース領域７０９及びドレ
イン領域７１０を形成した後、レジストパターン７０７
を除去する。（図７（ｂ）参照） 後は通常の工程に従って金属、透明導電膜等から成るソ
ース電極７１１、同じくドレイン電極７１２をそれぞれ
ソース領域７０９、ドレイン領域７１０に接続して本発
明による薄膜トランジスタが完成する。（図７（ｃ）参
照） （発明の他の実施例４）図８も本発明による薄膜トラン
ジスタを実現する工程の他の実施例を示す工程断面図で
ある。

【００１２】ガラス、石英、サファイア等の絶縁基板８
０１上に多結晶シリコン、非結晶シリコン等のシリコン
薄膜からなるパターン８０２及び８０３を形成する。両
者上側に接して、かつこの両者を結ぶ様に多結晶シリコ
ン、あるいは非結晶シリコン等のシリコン薄膜からなる
パターン８０４を設ける。次にこれら全体をシリコン酸
化膜等の絶縁膜から成るゲート絶縁膜８０５、ゲート電
極となる導電膜８０６を順次形成する。（図８（ａ）参
照） 次に導電膜８０６上に光露光技術を用いてレジストパタ
ーン８０７を形成し、これをマスクにして選択的に、導
電膜８０６をエッチングしてゲート電極８０８を形成す
る。続いて、ドナー或いはアクセプタとなる不純物をイ
オン注入により添加して自己整合的にソース領域８０９
及びドレイン領域８１０を形成した後、レジストパター
ン８０７に対して細くなるようにゲート電極８０８をエ
ッチングする。その後レジストパターン８０７を除去す
る。（第８図（ｂ）参照） 後は通常の工程に従って金属、透明導電膜等から成るソ
ース電極８１１、同じくドレイン電極８１２をそれぞれ
ソース領域８０９、ドレイン領域８１０に接続して本発
明による薄膜トランジスタが完成する。（図８（ｃ）参
照） （発明の他の実施例５）図９も本発明による薄膜トラン
ジスタを実現する工程の他の実施例を示す工程断面図で
ある。

【００１３】ガラス、石英、サファイア等の絶縁基板９
０１上に多結晶シリコン、非結晶シリコン等のシリコン
薄膜からなるパターン９０２及び９０３を形成する。両
者上側に接して、かつ、この両者を結ぶ様に多結晶シリ
コン、あるいは非結晶シリコン等のシリコン薄膜からな
るパターン９０４を設ける。次にこれら全体をシリコン
酸化膜等の絶縁膜から成るゲート絶縁膜９０５、ゲート
電極となる導電膜９０６、例えばシリコン酸化膜等の膜
９０７を順次形成する。（図９（ａ）参照） 次にシリコン酸化膜９０７上に光露光技術を用いてレジ
ストパターン９０８を形成し、これをマスクにして選択
的にシリコン酸化膜９０７をエッチングする。（図９
（ｂ）参照） その後レジストパターン９０８を除去する。続いて、シ
リコン酸化膜９０７をマスクにして選択的に、かつ、シ
リコン酸化膜パターンに対して細くなるように導電膜９
０６をエッチングしてゲート電極９０９を形成する。続
いて、ドナー或いはアクセプタとなる不純物をイオン注
入により添加して自己整合的にソース領域９１０及びド
レイン領域９１１を形成する。（図９（ｃ）参照） 後は通常の工程に従って金属、透明導電膜等から成るソ
ース電極９１２、同じくドレイン電極９１３をそれぞれ
ソース領域９１０、ドレイン領域９１１に接続して本発
明による薄膜トランジスタが完成する。（図９（ｄ）参
照） （発明の他の実施例６）図１０も本発明による薄膜トラ
ンジスタを実現する工程の他の実施例を示す工程断面図
である。

【００１４】ガラス、石英、サファイア等の絶縁基板１
００１上に多結晶シリコン、非結晶シリコン等のシリコ
ン薄膜からなるパターン１００２及び１００３を形成す
る。両者上側に接して、かつ、この両者を結ぶ様に多結
晶シリコン、あるいは非結晶シリコン等のシリコン薄膜
からなるパターン１００４を設ける。次にこれら全体を
シリコン酸化膜等の絶縁膜から成るゲート絶縁膜１００
５、ゲート電極となる導電膜１００６、例えばシリコン
酸化膜等の膜１００７を順次形成する。（図１０（ａ）
参照） 次にシリコン酸化膜１００７上に光露光技術を用いてレ
ジストパターン１００８を形成し、これをマスクにして
選択的にシリコン酸化膜１００７をエッチングする。
（図１０（ｂ）参照） その後レジストパターン１００８を除去する。続いて、
シリコン酸化膜１００７をマスクにして選択的に導電膜
１００６をエッチングしてゲート電極１００９を形成す
る。続いて、ドナー或いはアクセプタとなる不純物をイ
オン注入により添加して自己整合的にソース領域１０１
０及びドレイン領域１０１１を形成する。次にゲート電
極１００９をシリコン酸化膜１００７に対して細くなる
ようにゲート電極１００９をエッチングする。（図１０
（ｃ）参照） 後は通常の工程に従って金属、透明導電膜等から成るソ
ース電極１０１２、同じくドレイン電極１０１３をそれ
ぞれソース領域１０１０、ドレイン領域１０１１に接続
して本発明による薄膜トランジスタが完成する。（図１
０（ｄ）参照） （発明の他の実施例７）図１１も本発明による薄膜トラ
ンジスタを実現する工程の他の実施例を示す工程断面図
である。

【００１５】ガラス、石英、サファイア等の絶縁基板１
１０１上に多結晶シリコン、非結晶シリコン等のシリコ
ン薄膜からなるパターン１１０２及び１１０３を形成す
る。両者上側に接して、かつ、この両者を結ぶ様に多結
晶シリコン、あるいは非結晶シリコン等のシリコン薄膜
からなるパターン１１０４を設ける。次にこれら全体を
シリコン酸化膜等の絶縁膜から成るゲート絶縁膜１１０
５、ゲート電極となる導電膜１１０６を順次形成する。
（図１１（ａ）参照） 次に導電膜１１０６上に光露光技術を用いてレジストパ
ターン１１０７を形成し、これをマスクにして選択的に
導電膜１１０６をエッチングしてゲート電極１１０８を
形成する。（第１１図（ｂ）参照） その後レジストパターン１１０７を除去する。続いて、
ドナー或いはアクセプタとなる不純物をイオン注入によ
り添加して自己整合的にソース領域１１０９及びドレイ
ン領域１１１０を形成する。次にゲート電極１１０８を
エッチングして細くする。（図１１（ｃ）参照） 後は通常の工程に従って金属、透明導電膜等から成るソ
ース電極１１１１、同じくドレイン電極１１１２をそれ
ぞれソース領域１１１０、ドレイン領域１１１１に接続
して本発明による薄膜トランジスタが完成する。（図１
１（ｄ）参照） （発明の他の実施例８）図１２も本発明による薄膜トラ
ンジスタを実現する工程の他の実施例を示す工程断面図
である。

【００１６】ガラス、石英、サファイア等の絶縁基板１
２０１上に多結晶シリコン、非結晶シリコン等のシリコ
ン薄膜からなるパターン１２０２及び１２０３を形成す
る。両者上側に接して、かつ、この両者を結ぶ様に多結
晶シリコン、あるいは非結晶シリコン等のシリコン薄膜
からなるパターン１２０４を設ける。次にこれら全体を
シリコン酸化膜等の絶縁膜から成るゲート絶縁膜１２０
５、ゲート電極となる導電膜１２０６、例えばシリコン
酸化膜等の絶縁膜１２０７を順次形成する。（図１２
（ａ）参照） 次にシリコン酸化膜１２０７上に光露光技術を用いてレ
ジストパターン１２０８を形成し、これをマスクにして
選択的にシリコン酸化膜１２０７をエッチングする。
（図１２（ｂ）参照） 続いて、シリコン酸化膜１２０７をマスクにして選択的
に導電膜１２０６をエッチングしてゲート電極１２０９
を形成し、その後レジストパターン１２０８を除去す
る。続いて、全体にたとえばシリコン酸化膜等の絶縁膜
１２１０を形成した後、異方性エッチングによりこのシ
リコン酸化膜１２１０をエッチングしてゲート電極１２
０９の側壁に残す。この時ゲート電極１２０９はシリコ
ン酸化膜１２０７、及び１２１０で覆われている。続い
て、ドナー或いはアクセプタとなる不純物をイオン注入
により添加して自己整合的にソース領域１２１１及びド
レイン領域１２１２を形成する。（図１２（ｃ）参照） 後は通常の工程に従って金属、透明導電膜等から成るソ
ース電極１２１３、同じくドレイン電極１２１４をそれ
ぞれソース領域１２１１、ドレイン領域１２１２に接続
して本発明による薄膜トランジスタが完成する。（図１
２（ｄ）参照） （発明の他の実施例９）図１３も本発明による薄膜トラ
ンジスタを実現する工程の他の実施例を示す工程断面図
である。

【００１７】ガラス、石英、サファイア等の絶縁基板１
３０１上に多結晶シリコン、非結晶シリコン等のシリコ
ン薄膜からなるパターン１３０２を設ける。次にこれら
全体をシリコン酸化膜等の絶縁膜から成るゲート絶縁膜
１３０３で被覆し、この上に金属、透明導電膜、不純物
を添加した多結晶シリコン膜等から成るゲート電極１３
０４を形成する。（図１３（ａ）参照） 続いて、全体にたとえばシリコン酸化膜等の絶縁膜１３
０５を形成した後、このシリコン酸化膜１３０５及びゲ
ート絶縁膜１３０３を選択的にエッチングして、少なく
ても多結晶シリコン、非結晶シリコン等のシリコン薄膜
からなるパターン１３０２の一部を露出させる。次に、
多結晶シリコン、非結晶シリコン等のシリコン薄膜から
なるパターン１３０２と接続させて、たとえば不純物を
添加した多結晶シリコン膜からなるソース１３０６、及
びドレイン１３０７をそれぞれ形成する。（図１３
（ｂ）参照） 後は通常の工程に従って金属、透明導電膜等から成るソ
ース電極１３０８、同じくドレイン電極１３０９をそれ
ぞれソース領域１３０６、ドレイン領域１３０７に接続
して本発明による薄膜トランジスタが完成する。（図１
３（ｃ）参照） （発明の他の実施例１０）図１４も本発明による薄膜ト
ランジスタを実現する工程の他の実施例を示す工程断面
図である。

【００１８】ガラス、石英、サファイア等の絶縁基板１
４０１上に多結晶シリコン、非結晶シリコン等のシリコ
ン薄膜からなるパターン１４０２及び１４０３を形成す
る。両者上側に接して、かつこの両者を結ぶ様に多結晶
シリコン、あるいは非結晶シリコン等のシリコン薄膜か
らなるパターン１４０４を設ける。次にこれら全体をシ
リコン酸化膜等の絶縁膜から成るゲート絶縁膜１４０５
で被覆し、この上に金属、透明導電膜、不純物を添加し
た多結晶シリコン膜等から成るゲート電極１４０６を形
成する。（図１４（ａ）参照） 続いて、全体にたとえばシリコン酸化膜等の絶縁膜１４
０７を形成し、次にこの上に光露光技術を用いてレジス
トパターン１４０８を形成し、これをマスクにして少な
くとも多結晶シリコン、非結晶シリコン等のシリコン薄
膜からなるパターン１４０２及び１４０３の一部にドナ
ー或いはアクセプタとなる不純物をイオン注入により添
加してソース領域１４０９及びドレイン領域１４１０を
形成する。（図１４（ｂ）参照） その後レジストパターン１４０８を除去し、後は通常の
工程に従って金属、透明導電膜等から成るソース電極１
４１１、同じくドレイン電極１４１２をそれぞれソース
領域１４０９、ドレイン領域１４１０に接続して本発明
による薄膜トランジスタが完成する。（図１４（ｃ）参
照） 以上本発明を実現する為の実施例を説明したがここで述
べられた材料以外でも実現可能であり、特許請求の範囲
を逸脱しない。また、実施例は主にソース、ドレイン領
域とチャネル部のシリコン膜厚の異なる構造で説明した
が、例えば図１５に示す如くソース１５０１、ドレイン
１５０２領域とチャネル部１５０３のシリコン膜厚が同
じ構造の薄膜トランジスタ等に於いても、本発明の主旨
を逸脱しない。

【００１９】

【発明の効果】以上のべたように本発明によれば基板に
チャネル領域となる第１シリコン薄膜を形成する工程
と、前記第１シリコン薄膜上にゲート絶縁膜となる第１
絶縁膜を形成する工程と、前記第１絶縁膜上にゲート電
極を形成する工程と、前記第１シリコン薄膜、前記第１
絶縁膜及び前記ゲート電極上に第２絶縁膜を形成する工
程と、前記第１シリコン薄膜上の前記第１及び第２絶縁
膜を前記ゲート電極の周辺に残すように除去する工程
と、前記除去された前記第１シリコン薄膜に接するよう
にソース・ドレイン領域となる第２シリコン薄膜を形成
する工程と、前記第２シリコン薄膜上に第３絶縁膜を形
成する工程と、前記第３絶縁膜に形成したコンタクトホ
ールを介して前記第２シリコン薄膜に接するように電極
を形成する工程とを有することによりパターンずれに対
する許容度が大きくなり、高精細な表示が可能なオフセ
ット構造を提供できる。

【００２０】この様に、本発明はイメージセンサー、液
晶デイプレイ等薄膜トランジスタを用いたすべての分野
に応用できるもので、その性能向上とコストダウンに多
大な貢献をするものである。

【図面の簡単な説明】

【図１】本発明に於ける薄膜トランジスタの断面構造の
一例を示す図。

【図２】従来の薄膜トランジスタの断面構造の一例をし
めす図。

【図３】従来の薄膜トランジスタの特性を示すグラフ。

【図４】本発明に於ける薄膜トランジスタの特性を示す
グラフ。

【図５】（ａ）〜（ｃ）は本発明に於ける薄膜トランジ
スタを実現する実施例を示す工程断面図。

【図６】（ａ）〜（ｃ）は本発明に於ける薄膜トランジ
スタを実現する実施例を示す工程断面図。

【図７】（ａ）〜（ｃ）は本発明に於ける薄膜トランジ
スタを実現する実施例を示す工程断面図。

【図８】（ａ）〜（ｃ）は本発明に於ける薄膜トランジ
スタを実現する実施例を示す工程断面図。

【図９】（ａ）〜（ｄ）は本発明に於ける薄膜トランジ
スタを実現する実施例を示す工程断面図。

【図１０】（ａ）〜（ｄ）は本発明に於ける薄膜トラン
ジスタを実現する実施例を示す工程断面図。

【図１１】（ａ）〜（ｄ）は本発明に於ける薄膜トラン
ジスタを実現する実施例を示す工程断面図。

【図１２】（ａ）〜（ｄ）は本発明に於ける薄膜トラン
ジスタを実現する実施例を示す工程断面図。

【図１３】（ａ）〜（ｃ）は本発明に於ける薄膜トラン
ジスタを実現する実施例を示す工程断面図。

【図１４】（ａ）〜（ｃ）は本発明に於ける薄膜トラン
ジスタを実現する実施例を示す工程断面図。

【図１５】薄膜トランジスタの断面構造の一例を示す
図。

【符号の説明】

１０１、２０１、５０１、６０１、７０１、８０１、９
０１、１００１、１１０１、１２０１、１３０１、１４
０１、１５０８・・・・・基板 ５０２、５０３、５１１、６０２、６０３、６０４、７
０２、７０３、７０４、８０２、８０３、８０４、９０
２、９０３、９０４、１００２、１００３、１００４、
１１０２、１１０３、１１０４、１２０２、１２０３、
１２０４、１３０２、１４０２、１４０３、１４０４・
・シリコンパターン １０７７、２０７、５０５、６０５、７０５、８０５、
９０５、１００５、１１０５、１２０５、１３０３、１
４０５、１５０５・・・・・ゲート絶縁膜 ７０７、８０７、９０８、１００８、１１０７、１２０
８、１４０８・・・・・レジストパターン ７０６、８０６、９０６、１００６、１１０６、１２０
６・・・・・導電膜 ５０７、６０７、９０７、１００７、１２０７、１２１
０、１３０５、１４０７・・・・・シリコン酸化膜 １０８、２０８、５０６、６０６、７０８、８０８、９
０９、１００９、１１０８、１２０９、１３０４、１４
０６、１５０４・・・・・ゲート電極 １０２、２０２、５０８、６０８、７０９、８０９、９
１０、１０１０、１１０９、１２１１、１３０６、１４
０９、１５０１・・・・・ソース領域 １０３、２０３、５０９、６０９、７１０、８１０、９
１１、１０１１、１１１０、１２１２、１３０７、１４
１０、１５０２・・・・・ドレイン領域 １０４、２０４、１５０３・・・・・チャネル領域 １０５、２０５、５１０、６１０、７１１、８１１、９
１２、１０１２、１１１１、１２１３、１３０８、１４
１１、１５０６・・・・・ソース電極 １０６、２０６、５１１、６１１、７１２、８１２、９
１３、１０１３、１１１２、１２１４、１３０９、１４
１２、１５０７・・・・・ドレイン電極

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 基板にチャネル領域となる第１シリコン
   薄膜を形成する工程と、前記第１シリコン薄膜上にゲー
   ト絶縁膜となる第１絶縁膜を形成する工程と、前記第１
   絶縁膜上にゲート電極を形成する工程と、前記第１シリ
   コン薄膜、前記第１絶縁膜及び前記ゲート電極上に第２
   絶縁膜を形成する工程と、前記第１シリコン薄膜上の前
   記第１及び第２絶縁膜を前記ゲート電極の周辺に残すよ
   うに除去する工程と、前記除去された前記第１シリコン
   薄膜に接するようにソース・ドレイン領域となる第２シ
   リコン薄膜を形成する工程と、前記第２シリコン薄膜上
   に第３絶縁膜を形成する工程と、前記第３絶縁膜に形成
   したコンタクトホールを介して前記第２シリコン薄膜に
   接するように電極を形成する工程とを有することを特徴
   とする薄膜トランジスタの製造方法。