KR20100034545A - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20100034545A
KR20100034545A KR1020080093742A KR20080093742A KR20100034545A KR 20100034545 A KR20100034545 A KR 20100034545A KR 1020080093742 A KR1020080093742 A KR 1020080093742A KR 20080093742 A KR20080093742 A KR 20080093742A KR 20100034545 A KR20100034545 A KR 20100034545A
Authority
KR
South Korea
Prior art keywords
substrate
passivation layer
thin film
film transistor
metal
Prior art date
Application number
KR1020080093742A
Other languages
English (en)
Other versions
KR101243824B1 (ko
Inventor
정상철
이정훈
권당
조항섭
이은하
김호수
김기승
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080093742A priority Critical patent/KR101243824B1/ko
Priority to US12/318,292 priority patent/US7995162B2/en
Publication of KR20100034545A publication Critical patent/KR20100034545A/ko
Application granted granted Critical
Publication of KR101243824B1 publication Critical patent/KR101243824B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 블랙 매트릭스를 삭제하여 개구율의 감소없이 빛샘 불량을 해결함과 동시에 생산비를 줄이도록 한 액정표시장치 및 그의 제조방법에 관한 것으로서, 제 1 기판상에 형성되는 박막트랜지스터와, 상기 박막트랜지스터를 포함한 제 1 기판의 전면에 형성되는 제 1 패시베이션층과, 상기 제 1 패시베이션층상에 형성되는 칼라 필터층과, 상기 칼라 필터층을 포함한 제 1 기판의 전면에 형성되는 제 2 패시베이션층과, 상기 제 2 패시베이션층과 제 1 패시베이션층을 관통하여 상기 박막트랜지스터의 일부분과 전기적으로 연결되며 투명 금속과 불투명 금속의 적층 구조를 가지며 상기 투명 금속이 상기 불투명 금속보다 넓은 폭을 갖고 형성되는 화소전극과, 상기 제 1 기판과 대응되게 형성되는 제 2 기판을 포함하여 구성되는 것을 특징으로 한다.
액정표시장치, 블랙 매트릭스, ITO, MoSi, 불투명 금속

Description

액정표시장치 및 그 제조방법{Liquid Crystal Display Device and method for Manufacturing the same}
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히 휘도를 향상시키도록 한 액정표시장치 및 그 제조방법에 관한 것이다.
최근 정보화 사회로 시대가 발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시 장치(flat panel display)의 필요성이 대두되었는데, 이 중 액정 표시 장치(liquid crystal display device)가 해상도, 컬러표시, 화질 등에서 우수하여 노트북이나 데스크탑 모니터에 활발하게 적용되고 있다.
일반적으로 액정 표시 장치는 일측에 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
액정 표시 장치의 하부 기판은 화소 전극에 신호를 인가하기 위한 박막 트랜 지스터를 포함하는 어레이 기판으로 박막을 형성하고 사진 식각하는 공정을 반복함으로써 이루어지고, 상부 기판은 공통 전극 및 컬러필터를 포함하는 기판으로 컬러필터는 적(R), 녹(G), 청(B)의 세 가지 색이 순차적으로 배열되어 있으며, 안료분산법이나 염색법, 전착법 등의 방법으로 제작되는데, 이 중 안료분산법이 정교성이 뛰어나고 재현성이 좋아 널리 사용되고 있다.
이러한 액정 표시 장치는 어레이 기판과 컬러필터 기판을 각각 형성하고 하부의 화소 전극과 상부의 컬러필터가 일대일 대응되도록 배치하는 공정을 통해 형성되는데, 기판을 배치하는 과정에서 오정렬(misalign)이 발생하여 빛샘과 같은 불량이 생길 수 있다.
이를 방지하기 위해 상부 기판의 블랙 매트릭스 폭을 넓게 형성할 수 있는데, 이러한 경우 액정 표시 장치의 개구율이 낮아지게 된다.
따라서, 최근에는 액정 표시 장치의 오정렬을 방지하고 개구율을 향상시키기 위해 컬러필터를 어레이 기판상에 형성하는 방법이 제시되었는데, 컬러필터를 박막 트랜지스터의 상부에 형성하는 구조를 컬러필터 온 박막 트랜지스터(color filter on thin film transistor; COT) 구조라고 한다.
도 1은 일반적인 COT 구조를 갖는 액정표시장치를 나타낸 단면도이다.
도 1에 도시한 바와 같이, 투명한 제 1 기판(11) 위에 금속과 같은 도전 물질로 이루어진 게이트 전극(12)이 형성되어 있고, 상기 게이트 전극(12) 위에 실리콘 질화막(SiNx)이나 실리콘 산화막(SiO2)으로 이루어진 게이트 절연막(13)이 게이 트 전극(12)을 덮고 있다.
상기 게이트 전극(12) 상부의 게이트 절연막(13) 위에는 비정질 실리콘으로 이루어진 액티브층(14)이 형성되어 있으며, 그 위에 불순물이 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층(15)이 형성되어 있다.
상기 오믹 콘택층(15) 상부에는 금속과 같은 도전 물질로 이루어진 소오스 전극(16a) 및 드레인 전극(16b)이 형성되어 있는데, 상기 소오스 및 드레인 전극(16a, 16b)은 상기 게이트 전극(12)과 함께 박막트랜지스터(T)를 이룬다.
한편, 도면에는 도시하지 않았지만, 상기 게이트 전극(12)은 게이트 배선과 연결되어 있고, 상기 소오스 전극(16a)은 데이터 배선과 연결되어 있으며, 게이트 배선과 데이터 배선은 서로 직교하여 화소 영역을 정의한다.
상기 소오스 및 드레인 전극(16a, 16b)을 포함한 제 1 기판(11)의 전면에는 실리콘 질화막이나 실리콘 산화막 또는 유기 절연막으로 이루어져 상기 박막트랜지스터(T)를 보호하기 위한 보호막(17)이 형성되어 있다.
상기 보호막(17) 상부의 화소 영역에는 컬러필터(18)가 형성되어 있는데, 상기 컬러필터(18)는 적(R), 녹(G), 청(B)의 색이 순차적으로 배열되고 하나의 색이 하나의 화소 영역에 대응한다. 여기서, 상기 컬러필터(18)는 상기 보호막(17)과 함께, 드레인 전극(16b)을 드러내는 콘택홀(19)을 가진다.
상기 컬러필터(18) 상부에는 상기 콘택홀(19)을 통해 상기 드레인 전극(16b)과 전기적으로 연결되는 투명 도전 물질로 이루어진 화소 전극(20)이 형성되어 있다.
한편, 상기 제 1 기판(11) 상부에는 제 1 기판(11)과 일정 간격을 가지고 이격되어 있으며 투명한 제 2 기판(21)이 배치되어 있고, 상기 제 2 기판(21)의 안쪽면에는 블랙 매트릭스(22)가 박막트랜지스터(T)와 대응되는 위치에 형성되어 있는데, 도시하지 않았지만 상기 블랙 매트릭스(22)는 상기 화소 전극(20)과 대응하는 부분에 개구부를 가지고 기판 전면에 형성되어 있다.
따라서, 상기 블랙 매트릭스(22)는 화소 전극(20) 이외의 부분에서 액정 분자가 틸트됨으로써 발생하는 빛샘 현상을 막으며, 또한 박막트랜지스터(T)의 채널부로 빛이 입사되는 것을 차단하여, 광 누설 전류가 발생하는 것을 방지하는 역할을 한다.
이어, 상기 블랙 매트릭스(22)를 포함한 제 2 기판(21)의 전면에 오버 코트층(23)이 형성되어 있다.
그리고 상기 제 1 기판(21)과 제 2 기판(21) 사이에 액정층(30)이 형성되어 있다.
상기와 같이 구성된 일반적인 COT 구조를 갖는 액정표시장치는 상기 컬러필터(18)를 제 1 기판(11)에 형성하므로 제 1 기판(11)과 제 2 기판(21)의 합착시 컬러필터(18)와 화소 전극(20)의 오정렬이 발생하지 않는다.
따라서, 제 2 기판(21)의 블랙 매트릭스(22)의 합착 마진을 감소시킬 수 있으며, 배리어 패턴을 빛의 투과를 방지하는 블랙 매트릭스 물질로 형성할 경우에는 제 2 기판(21)의 블랙 매트릭스(22)를 생략할 수 있으므로 액정 표시 장치의 개구율을 향상시킬 수 있다.
도 2a 내지 도 2d는 종래 기술에 의한 COT 구조를 갖는 액정표시장치의 제조방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와 같이, 투명한 재질의 제 1 기판(31)상에 금속 물질을 증착하고, 포토 및 식각 공정을 통해 상기 금속 물질을 선택적으로 제거하여 게이트 전극(32) 및 공통배선(33)을 형성한다.
여기서, 상기 게이트 전극(32)의 형성시 게이트 전극(32)과 연결되어 일방향으로 연장되어 있는 게이트 배선(도시하지 않음)도 함께 형성된다.
이어서, 상기 게이트 전극(32)을 포함한 제 1 기판(31)의 전면에 실리콘 질화막 또는 실리콘 산화막과 같은 절연 물질을 증착하여 게이트 절연막(34)을 형성한다.
도 2b에 도시한 바와 같이, 상기 게이트 절연막(33)상에 비정질 실리콘층 및 불순물이 도핑된 비정질 실리콘층을 차례로 증착한다.
이어서, 포토 및 식각 공정을 통해 상기 불순물이 도핑된 비정질 실리콘층 및 비정질 실리콘층을 선택적으로 제거하여 액티브층(35)과 오믹콘택층(36)을 형성한다.
이어서, 상기 제 1 기판(31)의 전면에 금속 물질을 증착한 후, 포토 및 식각공정을 통해 상기 금속 물질을 선택적으로 제거하여 소오스 전극(37a) 및 드레인 전극(37b)을 형성한다.
여기서, 상기 소오스 전극(37a) 및 드레인 전극(37b)의 형성시 상기 소오스 전극(37a)에 연장되어 상기 게이트 배선과 직교하여 화소영역을 정의하는 데이터 배선(도시하지 않음)도 함께 형성된다.
그리고 상기 소오스 전극(37a) 및 드레인 전극(37b)에 의해 노출된 오믹콘택층(36)을 선택적으로 제거한다. 이때, 상기 소오스 전극(37a) 및 드레인 전극(37b)은 추후 공정에서 채널을 형성하기 위해, 서로 일정간격 이격되도록 형성한다.
이어서, 상기 소오스 및 드레인 전극(37a,37b)을 포함한 제 1 기판(31)의 전면에 제 1 패시베이션층(38)을 형성한다.
도 2c에 도시한 바와 같이, 상기 제 1 패시베이션층(38) 상부에 감광성 물질을 도포하고 노광 및 패터닝함으로써 화소 영역에 컬러 필터층(39)을 형성한다.
여기서, 상기 컬러 필터층(39)은 적, 녹, 청의 세 가지 색으로 이루어지므로, 이러한 도포와 노광 및 현상 공정을 세 번 반복하여 각각의 색을 구현하는 컬러 필터층을 형성한다.
이어서, 상기 컬러 필터층(39)을 포함한 제 1 기판(31)의 전면에 제 2 패시베이션층(40)을 형성하고, 포토 및 식각 공정을 통해 상기 제 2 패시베이션층(40) 및 제 1 패시베이션층(38)을 선택적으로 제거하여 상기 드레인 전극(37b)이 소정부분 노출되는 콘택홀을 형성한다.
그리고 상기 콘택홀을 포함한 제 1 기판(31)의 전면에 투명 도전 물질을 증착하고, 포토 및 식각공정을 이용하여 상기 투명 도전물질을 선택적으로 제거하여 상기 콘택홀을 통해 상기 드레인 전극(37b)과 전기적으로 연결되어 있는 화소 전극(41) 및 상기 화소전극(41)과 일정한 간격을 갖는 공통전극(42)을 형성한다.
도 2d에 도시한 바와 같이, 상기 제 1 기판(31)과 대응되는 제 2 기판(51)상 기 화소영역을 제외한 박막트랜지스터에 대응되게 일정한 간격을 갖는 블랙 매트릭스(52)를 형성하고, 상기 블랙 매트릭스(52)를 포함한 제 2 기판(51)의 전면에 평탄화를 위해 오버 코트층(53)을 형성한다.
그러나 상기와 같은 액정표시장치의 제조방법은 다음과 같은 문제점이 있었다.
즉, 하판에 형성된 박막트랜지스터에 대응되게 상판에 블랙 매트릭스를 형성하여 컬러 오버랩(color overlap)에 의한 단차부 빛샘을 차단하고 있는데, 블랙 매트릭스의 형성으로 인한 생산비의 증가와 함께 블랙 매트릭스의 형성시 미스 얼라인을 통해 빛샘 현상이 발생한다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로 블랙 매트릭스를 삭제하여 개구율의 감소없이 빛샘 불량을 해결함과 동시에 생산비를 줄이도록 한 액정표시장치 및 그의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 액정표시장치는 제 1 기판상에 형성되는 박막트랜지스터와, 상기 박막트랜지스터를 포함한 제 1 기판의 전면에 형성되는 제 1 패시베이션층과, 상기 제 1 패시베이션층상에 형성되는 칼라 필터층과, 상기 칼라 필터층을 포함한 제 1 기판의 전면에 형성되는 제 2 패시베이션층과, 상기 제 2 패시베이션층과 제 1 패시베이션층을 관통하여 상기 박막트랜지 스터의 일부분과 전기적으로 연결되며 투명 금속과 불투명 금속의 적층 구조를 가지며 상기 투명 금속이 상기 불투명 금속보다 넓은 폭을 갖고 형성되는 화소전극과, 상기 제 1 기판과 대응되게 형성되는 제 2 기판을 포함하여 구성되는 것을 특징으로 한다.
또한, 본 발명에 의한 액정표시장치의 제조방법은 제 1 기판상에 박막트랜지스터를 형성하는 단계; 상기 박막트랜지스터를 포함한 제 1 기판의 전면에 제 1 패시베이션층을 형성하는 단계; 상기 제 1 패시베이션층상에 칼라 필터층을 형성하는 단계; 상기 칼라 필터층을 포함한 제 1 기판의 전면에 제 2 패시베이션층을 형성하는 단계; 상기 제 2 패시베이션층과 제 1 패시베이션층을 선택적으로 제거하여 상기 박막트랜지스터의 일부분이 노출되는 콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 제 1 기판의 전면에 투명 금속과 불투명 금속을 차례로 적층하여 형성하는 단계; 상기 불투명 금속과 투명 금속을 선택적으로 제거하여 상기 콘택홀을 통해 상기 박막트랜지스터의 일부분과 전기적으로 연결되는 화소전극을 형성하는 단계; 상기 투명 금속의 에지 부분이 노출되도록 상기 불투명 금속을 선택적으로 제거하는 단계; 상기 제 1 기판과 대응되게 제 2 기판을 형성하는 단계를 포함하여 형성하는 것을 특징으로 한다.
본 발명에 의한 액정표시장치 및 그의 제조방법은 다음과 같은 효과가 있다.
첫째, 상판에 블랙 매트릭스를 형성하지 않고 화소전극을 형성할 때 투명전극과 불투명 전극을 적층 구조로 형성함으로써 전극 상부는 불투명 금속으로 덮어 블랙 휘도를 낮출 수 있고, 전극 에지부는 투명전극을 사용하여 전극부를 오픈시켜 휘도를 향상시킬 수 있다.
둘째, 블랙 매트릭스와 오버 코트층을 형성하지 않음으로써 공정 단순화와 함께 생산비를 줄일 수 있다.
이하, 첨부된 도면을 근거로 본 발명에 의한 액정표시장치 및 그의 제조방법을 보다 상세히 설명하면 다음과 같다.
도 3은 본 발명에 의한 액정표시장치를 나타낸 단면도이다.
도 3에 도시한 바와 같이, 제 1 기판(101)상에 일정한 간격을 갖고 형성되는 게이트 전극(102) 및 공통배선(103)과, 상기 게이트 전극(102)을 포함한 제 1 기판의 전면에 형성되는 게이트 절연막(104)과, 상기 게이트 절연막(104)상에 상기 게이트 전극(102)과 대응되게 형성되는 액티브층(105)과, 상기 액티브층(105)의 양측단에 일정한 간격을 갖고 오믹콘택층(106)을 개재하여 형성되는 소오스 전극(107a) 및 드레인 전극(107b)과, 상기 소오스 전극(107a) 및 드레인 전극(107b)을 포함한 제 1 기판(101)의 전면에 형성되는 제 1 패시베이션층(108)과, 상기 제 1 패시베이션층(108)상에 형성되는 칼라 필터층(109)과, 상기 칼라 필터층(109)을 포함한 제 1 기판(101)의 전면에 형성되는 제 2 패시베이션층(110)과, 상기 제 2 패시베이션층(110)과 제 1 패시베이션층(108)을 관통하여 상기 드레인 전극(107b)과 전기적으로 연결되게 형성되는 화소전극(115)과, 상기 화소전극(115)과 일정한 간격을 갖고 상기 제 2 패시베이션층(110)상에 형성되는 공통전극(116)과, 상기 제 1 기판(101) 과 대응되게 형성되는 제 2 기판(201)을 포함하여 구성되어 있다.
여기서, 상기 화소전극(115)과 공통전극(116)은 투명 금속(112)과 불투명 금속(113)이 적층된 구조를 갖는데, 상기 불투명 금속(113)이 상기 투명 금속(112)보다 좁은 폭을 가지면서 상기 투명 금속(112)의 에지 부분이 노출되어 있다. 즉, 상기 투명 금속(112)의 양측 에지 부분이 노출되도록 상기 불투명 금속(113)은 투명 금속(112)보다 좁은 폭을 가지게 된다.
또한, 상기 게이트 전극(102)과 액티브층(106), 소오스 전극(107a) 및 드레인 전극(107b)은 박막트랜지스터를 구성한다.
도 4a 내지 도 4g는 본 발명에 의한 액정표시장치의 제조방법을 나타낸 공정 단면도이다.
도 4a에 도시한 바와 같이, 투명한 재질의 제 1 기판(101)상에 금속 물질을 증착하고, 포토 및 식각 공정을 통해 상기 금속 물질을 선택적으로 제거하여 게이트 전극(102) 및 공통배선(103)을 형성한다.
여기서, 상기 게이트 전극(102)의 형성시 게이트 전극(102)과 연결되어 일방향으로 연장되어 있는 게이트 배선(도시하지 않음)도 함께 형성된다.
또한, 상기 금속 물질은 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 저저항 금속을 증착하여 단일층을 형성하거나 또는 상기 저저항 금속 중 서로 다른 금속을 연속적으로 증착하여 이중층으로 형성한다.
이어서, 상기 게이트 전극(102)을 포함한 제 1 기판(101)의 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)등의 무기 절연물질을 통상, 플라즈마 강화형 화학 증기 증착(PECVD : plasma enhanced chemical vapor deposition) 방법으로 증착하여 게이트 절연막(103)을 형성한다.
도 4b에 도시한 바와 같이, 상기 게이트 절연막(103)상에 비정질 실리콘층 및 불순물이 도핑된 비정질 실리콘층을 차례로 증착한다.
이어서, 포토 및 식각 공정을 통해 상기 불순물이 도핑된 비정질 실리콘층 및 비정질 실리콘층을 선택적으로 제거하여 액티브층(105)과 오믹콘택층(106)을 형성한다.
이어서, 상기 제 1 기판(101)의 전면에 금속 물질을 증착한 후, 포토 및 식각공정을 통해 상기 금속 물질을 선택적으로 제거하여 소오스 전극(107a) 및 드레인 전극(107b)을 형성한다.
여기서, 상기 소오스 전극(107a) 및 드레인 전극(107b)의 형성시 상기 소오스 전극(107a)에 연장되어 상기 게이트 배선과 직교하여 화소영역을 정의하는 데이터 배선(도시하지 않음)도 함께 형성된다.
또한, 상기 금속 물질은 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 저저항 금속을 증착하여 단일층을 형성하거나 또는 상기 저저항 금속 중 서로 다른 금속을 연속적으로 증착하여 이중층으로 형성한다.
그리고 상기 소오스 전극(107a) 및 드레인 전극(107b)에 의해 노출된 오믹콘택층(106)을 선택적으로 제거한다. 이때, 상기 소오스 전극(107a) 및 드레인 전 극(107b)은 추후 공정에서 채널을 형성하기 위해, 서로 일정간격 이격되도록 형성한다.
한편, 본 발명의 실시예에서는 상기 액티브층(105)과 소오스 전극(107a) 및 드레인 전극(107b)을 형성할 때 서로 다른 마스크 공정을 통해 형성하고 있지만, 이에 한정하지 않고 마스크 수를 줄이기 위해 비정질 실리콘층 및 불순물이 도핑된 비정질 실리콘층을 차례로 형성한 다음 금속 물질을 증착하여 하나의 마스크를 사용하여 일괄적으로 에칭할 수도 있다.
이어서, 상기 소오스 및 드레인 전극(107a,107b)을 포함한 제 1 기판(101)의 전면에 제 1 패시베이션층(108)을 형성한다.
도 4c에 도시한 바와 같이, 상기 제 1 패시베이션층(108) 상부에 감광성 물질을 도포하고 노광 및 패터닝함으로써 화소 영역에 컬러 필터층(109)을 형성한다.
여기서, 상기 컬러 필터층(109)은 적, 녹, 청의 세 가지 색으로 이루어지므로, 이러한 도포와 노광 및 현상 공정을 세 번 반복하여 각각의 색을 구현하는 컬러 필터층을 형성한다.
이어서, 상기 컬러 필터층(109)을 포함한 제 1 기판(101)의 전면에 제 2 패시베이션층(110)을 형성하고, 포토 및 식각 공정을 통해 상기 제 2 패시베이션층(110) 및 제 1 패시베이션층(108)을 선택적으로 제거하여 상기 드레인 전극(37b)이 소정부분 노출되는 콘택홀(111)을 형성한다.
도 4d에 도시한 바와 같이, 상기 콘택홀(111)을 포함한 제 1 기판(101)의 전면에 투명 금속(112)과 불투명 금속(113)을 차례로 증착한다.
여기서, 상기 투명 금속(112)으로는 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO 등을 사용할 수 있다.
또한, 상기 불투명 금속(113)으로는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등을 사용할 수 있다.
한편, 본 발명의 실시예에서는 투명 금속으로 ITO을 사용하였고, 불투명 금속으로 MoTi를 사용하고 있다.
이어서, 상기 불투명 금속(113)상에 포토레지스트(114)를 도포한 후, 노광 및 현상 공정으로 상기 포토레지스트(114)를 선택적으로 패터닝한다.
도 4e에 도시한 바와 같이, 상기 패터닝된 포토레지스트(114)를 마스크로 이용하여 상기 불투명 금속(113)과 투명 금속(112)을 선택적으로 제거하여 화소전극(115)과 공통전극(116)을 형성한다.
도 4f에 도시한 바와 같이, 상기 패터닝된 포토레지스트(114)를 O2 애싱처리하여 상기 포토레지스트(114)의 두께 및 폭을 줄인다.
이어서, 상기 애싱 처리된 포토레지스트(114a)를 마스크로 이용하여 상기 불투명 금속(113)을 선택적으로 제거한다.
이때 상기 선택적으로 제거된 불투명 금속(113)은 상기 투명 금속(112)보다 좁은 폭을 갖도록 하여 상기 투명 금속(112)의 에지 부분이 노출되도록 한다.
도 4g에 도시한 바와 같이, 상기 포토레지스트(114a)를 제거하고, 상기 제 1 기판(101)과 대응되게 제 2 기판(201)을 준비한다.
한편, 도면에는 도시하지 않았지만, 상기 제 2 기판(201)에 컬럼 스페이서를 형성한 후 상기 제 1 기판(101)과 제 2 기판(201)을 합착한 후 액정을 주입한다.
또한, 본 발명의 실시예에서는 액정을 주입하는 것을 설명하고 있지만, 상기 제 1 기판(101) 및 제 2 기판(201)의 합착 전에 제 1 기판(101)의 가장자리에 씰런트를 형성한 후 중심 부분에 액정을 적하하고, 상기 제 1 기판(101)과 제 2 기판(201)을 합착할 수도 있다.
아래의 표 1은 본 발명의 실시예에서 ITO와 MoTi의 적층 구조를 갖는 화소전극의 휘도와 CR 특성을 나타낸 것이다.
ITO MoTi ITO+MoTi
White 휘도(nit) 600 550 597
C/R 1000 1200 1147
Black 휘도(nit) 0.6 0.45 0.52
상기의 표 1에서와 같이 ITO는 MoTi보다 White 휘도와 Black 휘도가 높음을 알 수 있고, 반대로 MoTi는 ITO보다 C/R이 높음을 알 수 있다.
따라서 본 발명에서는 상기와 장점을 갖는 ITO + MoTi 적층 구조를 갖도록 함으로써 White 또는 Black 휘도의 향상과 더불어 C/R를 향상시킬 수 있다. 즉, 본 발명은 투과율 증가 및 Black 휘도 감소를 이룰 수 있다.
한편, 본 발명의 실시예에서는 제 1, 제 2 패시베이션층을 이용하여 COT 구조를 갖는 액정표시장치 및 그 제조방법을 설명하고 있지만, 이에 한정하지 않고 칼라 필터층을 제 2 기판에 형성하는 일반적인 IPS 모드의 액정표시장치 및 그 제조방법에도 적용할 수 있다.
즉, 제 1 기판(101)상에 전술한 바와 같이 박막트랜지터를 형성한 후, 상기 박막트랜지스터를 포함한 전면에 패시베이션층을 형성하고, 상기 박막트랜지스터의 드레인 전극이 노출되도록 상기 패시베이션층을 선택적으로 제거하여 콘택홀을 형성한다. 이어서, 상기 콘택홀을 포함한 제 1 기판의 전면에 투명 금속과 불투명 금속을 차례로 증착한 후 전술한 바와 같은 포토 및 식각공정을 통해 화소전극과 공통전극을 형성하고, 상기 제 1 기판과 대응되는 제 2 기판상에 칼라 필터층을 형성할 수도 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 일반적인 COT 구조를 갖는 액정표시장치를 나타낸 단면도
도 2a 내지 도 2d는 종래 기술에 의한 COT 구조를 갖는 액정표시장치의 제조방법을 나타낸 공정단면도
도 3은 본 발명에 의한 액정표시장치를 나타낸 단면도
도 4a 내지 도 4g는 본 발명에 의한 액정표시장치의 제조방법을 나타낸 공정 단면도
도면의 주요 부분에 대한 부호의 설명
101 : 제 1 기판 102 : 게이트 전극
108 : 제 1 패시베이션층 109 : 칼라 필터층
110 : 제 2 패시베이션층 115 : 화소전극
116 : 공통전극

Claims (7)

  1. 제 1 기판상에 형성되는 박막트랜지스터와,
    상기 박막트랜지스터를 포함한 제 1 기판의 전면에 형성되는 제 1 패시베이션층과,
    상기 제 1 패시베이션층상에 형성되는 칼라 필터층과,
    상기 칼라 필터층을 포함한 제 1 기판의 전면에 형성되는 제 2 패시베이션층과,
    상기 제 2 패시베이션층과 제 1 패시베이션층을 관통하여 상기 박막트랜지스터의 일부분과 전기적으로 연결되며 투명 금속과 불투명 금속의 적층 구조를 가지며 상기 투명 금속이 상기 불투명 금속보다 넓은 폭을 갖고 형성되는 화소전극과,
    상기 제 1 기판과 대응되게 형성되는 제 2 기판을 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 화소전극과 일정한 간격을 갖고 상기 제 2 패시베이션층상에 투명 금속과 불투명 금속의 적층 구조를 가지며 상기 투명 금속이 상기 불투명 금속보다 넓은 폭을 갖고 형성되는 공통전극을 더 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
  3. 제 1 기판상에 형성되는 박막트랜지스터와,
    상기 박막트랜지스터를 포함한 제 1 기판의 전면에 형성되는 패시베이션층과,
    상기 패시베이션층을 관통하여 상기 박막트랜지스터의 일부분과 전기적으로 연결되며 투명 금속과 불투명 금속의 적층 구조를 가지며 상기 투명 금속이 상기 불투명 금속보다 넓은 폭을 갖고 형성되는 화소전극과,
    상기 제 1 기판과 대응되게 형성되고 칼라 필터층이 형성되어 있는 제 2 기판을 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
  4. 제 1 기판상에 박막트랜지스터를 형성하는 단계;
    상기 박막트랜지스터를 포함한 제 1 기판의 전면에 제 1 패시베이션층을 형성하는 단계;
    상기 제 1 패시베이션층상에 칼라 필터층을 형성하는 단계;
    상기 칼라 필터층을 포함한 제 1 기판의 전면에 제 2 패시베이션층을 형성하는 단계;
    상기 제 2 패시베이션층과 제 1 패시베이션층을 선택적으로 제거하여 상기 박막트랜지스터의 일부분이 노출되는 콘택홀을 형성하는 단계;
    상기 콘택홀을 포함한 제 1 기판의 전면에 투명 금속과 불투명 금속을 차례로 적층하여 형성하는 단계;
    상기 불투명 금속과 투명 금속을 선택적으로 제거하여 상기 콘택홀을 통해 상기 박막트랜지스터의 일부분과 전기적으로 연결되는 화소전극을 형성하는 단계;
    상기 투명 금속의 에지 부분이 노출되도록 상기 불투명 금속을 선택적으로 제거하는 단계;
    상기 제 1 기판과 대응되게 제 2 기판을 형성하는 단계를 포함하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  5. 제 4 항에 있어서, 상기 화소전극을 형성할 때 상기 화소전극과 일정한 간격을 갖고 상기 화소전극과 동일한 구조를 갖는 공통전극을 동시에 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 제 4 항에 있어서, 상기 화소전극은
    상기 불투명 금속상에 포토레지스트를 도포한 후 노광 및 현상하여 선택적으로 패터닝하는 단계;
    상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 불투명 금속과 투명 금속을 선택적으로 제거하여 화소전극을 형성하는 단계;
    상기 포토레지스트를 O2 애싱처리하여 포토레지스트의 두께 및 폭을 줄이는 단계;
    상기 애싱 처리된 포토레지스트를 마스크로 이용하여 상기 불투명 금속의 소정부분을 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제 1 기판상에 박막트랜지스터를 형성하는 단계;
    상기 박막트랜지스터를 포함한 제 1 기판의 전면에 패시베이션층을 형성하는 단계;
    상기 패시베이션층을 선택적으로 제거하여 상기 박막트랜지스터의 일부분이 노출되는 콘택홀을 형성하는 단계;
    상기 콘택홀을 포함한 제 1 기판의 전면에 투명 금속과 불투명 금속을 차례로 적층하여 형성하는 단계;
    상기 불투명 금속과 투명 금속을 선택적으로 제거하여 상기 콘택홀을 통해 상기 박막트랜지스터의 일부분과 전기적으로 연결되는 화소전극 및 공통전극을 형성하는 단계;
    상기 투명 금속의 에지 부분이 노출되도록 상기 불투명 금속을 선택적으로 제거하는 단계;
    상기 제 1 기판과 대응되는 제 2 기판에 칼라 필터층을 형성하는 단계를 포함하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020080093742A 2008-09-24 2008-09-24 액정표시장치 및 그 제조방법 KR101243824B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080093742A KR101243824B1 (ko) 2008-09-24 2008-09-24 액정표시장치 및 그 제조방법
US12/318,292 US7995162B2 (en) 2008-09-24 2008-12-24 Liquid crystal display device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080093742A KR101243824B1 (ko) 2008-09-24 2008-09-24 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100034545A true KR20100034545A (ko) 2010-04-01
KR101243824B1 KR101243824B1 (ko) 2013-03-18

Family

ID=42037284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080093742A KR101243824B1 (ko) 2008-09-24 2008-09-24 액정표시장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US7995162B2 (ko)
KR (1) KR101243824B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130013042A (ko) * 2011-07-27 2013-02-06 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판의 제조방법
KR20130115899A (ko) * 2012-04-13 2013-10-22 삼성디스플레이 주식회사 표시장치
KR20140091397A (ko) * 2013-01-11 2014-07-21 엘지디스플레이 주식회사 씨오티 구조의 액정표시장치 및 이의 제조 방법
US9110318B2 (en) 2012-11-13 2015-08-18 Samsung Electronics Co., Ltd. Driving device of display apparatus and method of manufacturing the driving device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101939694B (zh) * 2008-02-27 2014-01-29 株式会社半导体能源研究所 液晶显示器件及其制造方法以及电子装置
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
KR101295536B1 (ko) * 2012-03-26 2013-08-12 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치 및 그 제조 방법
TWI486685B (zh) * 2012-12-28 2015-06-01 Ye Xin Technology Consulting Co Ltd 液晶顯示面板、薄膜電晶體基板及其製造方法
TWI584028B (zh) * 2012-12-28 2017-05-21 鴻海精密工業股份有限公司 液晶顯示面板及薄膜電晶體基板
KR20140137922A (ko) 2013-05-24 2014-12-03 삼성디스플레이 주식회사 어레이 기판 및 이의 제조방법
CN103345092B (zh) * 2013-07-08 2017-03-29 合肥京东方光电科技有限公司 阵列基板及其制作方法、显示装置
KR102054000B1 (ko) 2013-09-11 2019-12-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법
KR102254619B1 (ko) 2013-11-15 2021-05-24 삼성디스플레이 주식회사 표시 기판 및 그의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002202527A (ja) 2000-12-28 2002-07-19 Nec Corp アクティブマトリクス型液晶表示装置
JP4943589B2 (ja) * 2001-04-26 2012-05-30 ゲットナー・ファンデーション・エルエルシー 液晶表示装置の製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100916603B1 (ko) * 2002-12-09 2009-09-14 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100652055B1 (ko) * 2004-12-03 2006-12-01 엘지.필립스 엘시디 주식회사 유기 박막 트랜지스터, 그 제조방법, 및 그를 이용한액정표시소자
JP2006318910A (ja) * 2005-05-11 2006-11-24 Lg Electronics Inc 電界発光素子及びその製造方法、電界発光表示装置及びその製造方法
KR100643404B1 (ko) 2005-09-22 2006-11-10 삼성전자주식회사 디스플레이장치 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130013042A (ko) * 2011-07-27 2013-02-06 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판의 제조방법
KR20130115899A (ko) * 2012-04-13 2013-10-22 삼성디스플레이 주식회사 표시장치
US9110318B2 (en) 2012-11-13 2015-08-18 Samsung Electronics Co., Ltd. Driving device of display apparatus and method of manufacturing the driving device
KR20140091397A (ko) * 2013-01-11 2014-07-21 엘지디스플레이 주식회사 씨오티 구조의 액정표시장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US7995162B2 (en) 2011-08-09
US20100073612A1 (en) 2010-03-25
KR101243824B1 (ko) 2013-03-18

Similar Documents

Publication Publication Date Title
KR101243824B1 (ko) 액정표시장치 및 그 제조방법
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
US8045077B2 (en) Liquid crystal display device and fabrication method thereof
KR20090044119A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101473675B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20090077117A (ko) 표시 기판 및 이의 제조 방법
US20090109363A1 (en) Liquid crystal display panel and method for fabricating the same
KR101955992B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
CN111679517A (zh) 一种显示面板及其制造方法，显示装置
KR20110119002A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이기판 및 이의 제조 방법
CN113467145B (zh) 阵列基板及制作方法、显示面板
KR20080047085A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080021994A (ko) 표시 패널 및 이의 제조 방법
KR101341783B1 (ko) 액정표시장치 및 그의 제조방법
KR20120072817A (ko) 액정 표시 장치 및 이의 제조 방법
KR101898205B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
KR100754125B1 (ko) 액정 표시장치의 제조방법
KR101887692B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 제조방법
KR20080048726A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20090100046A (ko) 액정표시장치용 어레이 기판의 제조방법
KR102084397B1 (ko) 액정표시장치의 제조방법
KR101888437B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 8