KR102173492B1 - 유기발광다이오드 표시장치 및 이의 제조방법 - Google Patents
유기발광다이오드 표시장치 및 이의 제조방법 Download PDFInfo
- Publication number
- KR102173492B1 KR102173492B1 KR1020130134400A KR20130134400A KR102173492B1 KR 102173492 B1 KR102173492 B1 KR 102173492B1 KR 1020130134400 A KR1020130134400 A KR 1020130134400A KR 20130134400 A KR20130134400 A KR 20130134400A KR 102173492 B1 KR102173492 B1 KR 102173492B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- organic light
- gate
- emitting diode
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Abstract
본 발명에 따른 유기발광다이오드 표시장치는 스위칭 및 구동영역에 형성된 스위칭 및 박막트랜지스터의 산화물 반도체층에 도달되는 유기발광층의 빛을 차폐층을 통해 빛의 투과를 최소화하여, 각 박막트랜지스터의 빛에 의한 열화를 감소시킬 수 있는 효과를 갖는다. 이에 유기발광다이오드 표시장치의 수명을 증가시킬 수 있는 효과를 가질 수 있다.
Description
본 발명은 유기발광다이오드 표시장치에 관한 것으로, 특히 산화물 반도체를 반도체층으로 사용한 유기발광다이오드 표시장치 및 이의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: liquid crystal display), 플라즈마표시장치(PDP: plasma display panel), 유기발광다이오드 (OLED: organic light emitting diode)와 같은 여러가지 평판표시장치(flat display device)가 활용되고 있다.
이러한 평판표시장치는 박막트랜지스터를 포함하는 다수의 화소를 정의하는 표시패널과, 표시패널을 구동하는 구동부로 구성된다.
여기서 박막트랜지스터는 게이트전극과, 액티브층과, 소스전극 및 드레인전극으로 구성된다. 여기서, 액티브층은 주로 비정질 실리콘과 같은 반도체 물질을 이용하여 제작되었으나, 이러한 비정질 실리콘은 이동도(mobility)가 낮아 구동회로 내장 등에 어려움이 있었다.
최근에는 이동도 개선을 위하여 ZO, IGZO, ZIO, ZGO와 같은 산화물 반도체 물질을 이용하여 제작되기도 한다.
그런데, 산화물 반도체 물질로 이루어지는 액티브층은 빛에 노출되는 경우 열화가 발생하는데, 이를 도면을 참조하여 설명한다.
도 1은 종래의 산화물 반도체를 이용하는 유기발광다이오드 표시장치에서 유기발광층으로부터 출사된 빛이 산화물 반도체물질의 액티브층으로 도달하여 액티브층이 열화되는 것을 보여주는 단면도이며, 유기발광다이오드 표시장치는 하부발광방식이다.
도 1에 도시한 바와 같이, 유기발광다이오드 표시장치(10)는 제1기판(1)과, 제1기판(1)과 마주하는 제2기판(15)으로 구성된다.
이를 좀더 자세히 살펴보면, 제1기판(1)의 상부에는 각 화소영역(P)별로 게이트라인(3)과, 구동 박막트랜지스터(DTr)가 형성되어 있고, 각각의 구동 박막트랜지스터(DTr)와 연결되는 제1전극(13a)과, 제1전극(13a)의 상부에 빛을 발광하는 유기발광층(13b), 유기발광층(13b)의 상부에 제2전극(13c)이 구성된다.
이들 제1 및 제2전극(13a, 13c)과 그 사이에 형성된 유기발광층(13b)은 유기발광다이오드(E)를 이루게 된다.
이 때, 유기발광다이오드(E)에서 나오는 빛 (L1)은 제1기판(1)으로 출사되어 사용자에게 표시영상을 제공하게 된다.
한편, 빛은 매질이 서로 다른 물질의 경계 면에서 일부는 통과되나, 일부는 반사된다. 따라서, 유기발광다이오드(E)에서 나오는 빛 중 일부(L2)는 화소영역(P)을 벗어나 금속물질의 게이트라인(3)으로 도달하게 된다. 게이트라인(3)으로 도달한 일부 빛(L2)은 보호층(11)으로 다시 반사되고, 보호층(11)과 게이트라인(3) 사이에서 반사가 지속적으로 일어나면서 구동 박막트랜지스터(DTr)의 반도체층으로 도달하게 된다.
이에 따라, 반도체층의 산화물 반도체 물질은 반도체층에 도달한 빛에 의하여 열화 되고, 또한 열화 현상에 의하여 반도체층의 수명이 단축되는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 유기발광다이오드로부터 게이트라인으로 입사되는 빛을 차단하여 산화물 반도체의 열화를 방지하고, 수명을 증가시키는데 그 목적이 있다.
전술한 바와 같이 목적을 달성하기 위해, 본 발명은 기판과; 상기 기판 상부에 형성되는 게이트라인과; 상기 게이트라인을 덮는 게이트절연막과; 상기 게이트절연막 상부에 형성되고 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인 및 전원배선과; 상기 게이트라인 및 상기 데이터라인에 연결되는 스위칭 박막트랜지스터와, 상기 스위칭 박막트랜지스터 및 상기 전원배선에 연결되는 구동 박막트랜지스터와; 상기 게이트절연막 상부에 형성되고 상기 게이트라인을 덮는 차폐층과; 상기 스위칭 및 구동 박막트랜지스터와 상기 차폐층 상부에 형성되는 평탄화막과; 상기 평탄화막 상부에 형성되고 상기 구동 박막트랜지스터와 연결되는 유기발광다이오드를 포함하는 유기발광다이오드 표시장치를 제공한다.
상기 차폐층은 상기 데이터라인 및 상기 전원배선 사이의 상기 게이트라인 상부의 상기 게이트절연막 상부에 형성되는 것을 특징으로 한다.
상기 게이트절연막은 상기 게이트라인을 노출시키는 콘택홀을 포함하고, 상기 차폐층은 상기 콘택홀을 통해 상기 게이트라인과 접촉되는 것을 특징으로 한다.
상기 차폐층은 상기 데이터라인 및 상기 전원배선과 중첩되어 형성되는 것을 특징으로 한다.
상기 차폐층은 블랙수지 또는 비정질 카본(Amorphous-Carbon)을 포함하는 불투명 비금속그룹 중 선택된 어느 하나의 물질로 형성되는 것을 특징으로 한다.
한편, 본 발명의 유기발광다이오드 표시장치를 제조하기 위해 기판을 준비하는 단계와; 상기 기판 상부에 게이트라인을 형성하는 단계와; 상기 게이트라인을 덮는 게이트절연막을 형성하는 단계와; 상기 게이트절연막 상부에 데이터라인 및 상기 데이터라인과 이격하는 전원배선을 형성하는 단계와; 상기 게이트라인 및 상기 데이터라인과 연결되는 스위칭 박막트랜지스터와, 상기 스위칭 박막트랜지스터 및 상기 전원배선에 연결되는 구동 박막트랜지스터를 형성하는 단계와; 상기 게이트절연막 상부로 상기 게이트라인을 덮는 차폐층을 형성하는 단계와; 상기 스위칭 및 구동 박막트랜지스터와 상기 차폐층 상부에 평탄화막을 형성하는 단계와; 상기 평탄화막 상부로 상기 구동 박막트랜지스터와 연결되는 유기발광다이오드를 형성하는 단계를 포함하는 유기발광다이오드 표시장치의 제조방법을 제공한다.
상기 스위칭 박막트랜지스터와 상기 구동 박막트랜지스터를 형성하는 단계는, 제1, 제2게이트전극을 형성하는 단계와; 제1, 제2산화물 반도체층을 형성하는 단계와; 제1, 제2소스전극 및 제1, 제2드레인전극을 형성하는 단계를 포함하고, 상기 차폐층을 형성하는 단계는, 상기 제1, 제2게이트전극을 형성하는 단계와 상기 제1, 제2산화물 반도체층을 형성하는 단계 사이에서 수행된다.
상기 차폐층은 상기 데이터라인 및 전원배선 사이에 형성되는 것을 특징한다.
상기 게이트절연막을 형성하는 단계는, 상기 게이트라인을 노출하는 콘택홀을 형성하는 단계를 포함하고, 상기 차폐층은 상기 콘택홀을 통해 상기 게이트라인에 접촉되는 것을 특징으로 한다.
상기 스위칭 박막트랜지스터와 상기 구동 박막트랜지스터를 형성하는 단계는, 제1, 제2게이트전극을 형성하는 단계와; 제1, 제2산화물 반도체층을 형성하는 단계와; 제1, 제2소스전극 및 제1, 제2드레인전극을 형성하는 단계를 포함하고, 상기 차폐층을 형성하는 단계는, 상기 제1, 제2 산화물 반도체층을 형성하는 단계와 상기 제1, 제2소스전극 및 제1, 제2드레인전극을 형성하는 단계 사이에서 수행된다.
상기 차폐층은 상기 데이터라인 및 상기 전원배선과 중첩되어 형성되는 것을 특징으로 한다.
또는, 기판을 준비하는 단계와; 상기 기판 상부에 게이트라인과 제1 및 제2게이트전극을 형성하는 단계와; 상기 게이트라인과 제1 및 제2게이트전극이 형성된 상기 기판 전면에 게이트절연막을 형성하는 단계와; 상기 게이트절연막 상부에 상기 게이트라인을 덮는 차폐층을 형성하는 단계와; 상기 제1 및 제2게이트전극 상의 상기 게이트절연막 상부에 제1 및 제2산화물 반도체층을 형성하는 단계와; 상기 제1산화물 반도체층과 접촉되고 서로 이격된 제1소스 및 제1드레인전극과, 상기 제2산화물 반도체층과 접촉되고 서로 이격된 제2소스 및 제2드레인전극과, 상기 게이트라인과 교차하는 데이터라인과 상기 데이터라인과 이격하는 전원배선을 형성하는 단계와; 상기 제1 및 제2소스전극 및 상기 제1 및 제2드레인전극, 상기 데이터라인 및 상기 전원배선을 덮는 평탄화막을 형성하는 단계와; 상기 평탄화막 상에 제1 또는 제2드레인전극과 연결되는 제1전극을 형성하는 단계와, 상기 제1전극 상에 유기발광층을 형성하고, 상기 유기발광층 상에 제2전극을 형성하는 단계를 포함하는 유기발광다이오드 표시장치의 제조방법을 제공한다.
상기 차폐층을 형성하는 단계는, 상기 제1, 제2게이트전극을 형성하는 단계와 상기 제1, 제2산화물 반도체층을 형성하는 단계 사이에서 수행된다.
상기 차폐층을 형성하는 단계는, 상기 제1, 제2산화물 반도체층을 형성하는 단계와 상기 제1 소스 및 제2드레인전극, 제2 소스 및 제2드레인전극과 데이터라인과 전원배선을 형성하는 단계 사이에서 수행된다.
상기 게이트절연막을 형성하는 단계는, 상기 게이트라인을 노출하는 콘택홀을 형성하는 단계를 포함하고, 상기 차폐층은 상기 콘택홀을 통해 상기 게이트라인에 접촉되는 것을 특징으로 한다.
상술한 바와 같이, 본 발명에 따른 유기발광다이오드 표시장치는 구동 박막트랜지스터의 반도체층에 도달하는 빛을 차단할 수 있는 것으로, 빛에 의한 반도체층의 열화를 방지할 수 있는 효과를 갖는다.
또한, 유기발광다이오드 표시장치의 수명을 증가시킬 수 있는 효과를 갖는다.
도 1은 종래의 산화물 반도체를 이용하는 유기발광다이오드 표시장치에서 유기발광층으로부터 출사된 빛이 산화물 반도체물질의 반도체층으로 도달하여 반도체층이 열화되는 것을 보여주는 단면도이다.
도 2는 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치의 평면도이다.
도 3은 도 2의 Ⅲ-Ⅲ'선을 따라 취한 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치의 단면도이다.
도 4a 내지 도 4k는 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치의 공정순서를 나타낸 순서도이다.
도 5a 및 5b는 종래의 유기발광다이오드 표시장치와 본 발명의 유기발광다이오드 표시장치의 반도체층으로 빛이 도달하는 것을 실험한 시뮬레이션 결과이다.
도 6은 본 발명의 제2실시예에 따른 유기발광다이오드 표시장치의 평면도이다.
도 7은 도 6의 Ⅵ-Ⅵ'선을 따라 취한 본 발명의 제2실시예에 따른 유기발광다이오드 표시장치의 단면도이다.
도 8a 내지 도 8j는 본 발명의 제2실시예에 따른 유기발광다이오드 표시장치의 공정순서를 나타낸 순서도이다.
도 9는 본 발명의 제3실시예에 따른 유기발광다이오드 표시장치의 단면도이다.
도 2는 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치의 평면도이다.
도 3은 도 2의 Ⅲ-Ⅲ'선을 따라 취한 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치의 단면도이다.
도 4a 내지 도 4k는 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치의 공정순서를 나타낸 순서도이다.
도 5a 및 5b는 종래의 유기발광다이오드 표시장치와 본 발명의 유기발광다이오드 표시장치의 반도체층으로 빛이 도달하는 것을 실험한 시뮬레이션 결과이다.
도 6은 본 발명의 제2실시예에 따른 유기발광다이오드 표시장치의 평면도이다.
도 7은 도 6의 Ⅵ-Ⅵ'선을 따라 취한 본 발명의 제2실시예에 따른 유기발광다이오드 표시장치의 단면도이다.
도 8a 내지 도 8j는 본 발명의 제2실시예에 따른 유기발광다이오드 표시장치의 공정순서를 나타낸 순서도이다.
도 9는 본 발명의 제3실시예에 따른 유기발광다이오드 표시장치의 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 2는 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치의 평면도이고, 도 3은 도 2의 Ⅲ-Ⅲ'선을 따라 취한 단면도로 구동영역과 화소영역을 도시한다.
도 2 및 도 3을 참조하면, 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치는 각 화소영역(P)에 스위칭 박막트랜지스터(STr)와 구동 박막트랜지스터(DTr)가 형성된다.
조금 더 자세히 설명하면, 기판(100) 상부에는 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴 합금(MoTi) 중 어느 하나로 이루어져 단일층 구조를 갖거나 또는 둘 이상의 물질로 이루어져 다중층 구조를 가지며 일 방향으로 연장하는 게이트라인(113)이 형성되고 있으며, 구동영역(DA)과 스위칭 영역(SA)에는 각각 제1, 제2게이트 전극(140, 150)이 형성되고 있다. 이때, 제1게이트 전극(140)과 게이트라인(113)은 연결되고 있다.
게이트라인(113)과 제1, 제2게이트 전극(140, 150) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 게이트절연막(111)이 형성되어 있다.
각 스위칭 영역(SA)과 구동영역(DA)에는 게이트절연막(111) 위로 산화물 반도체 물질, 예를 들면, Zn, Cd, Ga,In, Sn, Hf 및 Zr 중 적어도 하나와 산소(O)를 포함하는 결정질 또는 비정질의 물질로, 예를들면, ZnO, InGaZnO4, ZnInO, ZnSnO, InZnHfO, SnInO 및 SnO 중에서 이루어진 제1, 제2산화물 반도체층(123a, 123b)과, 제1, 제2산화물 반도체층(123a, 123b) 위의 그 중앙부에 절연물질로 이루어진 제1, 제2에치스토퍼(125a, 125b)가 형성되어 있다.
제1에치스토퍼(125a) 상부에는 서로 이격하며 제1소스전극(142) 및 제1드레인전극(144)이 형성되어 있고, 제1소스 및 제1드레인전극(142, 144)은 제1에치스토퍼(125a) 외측으로 노출된 제1산화물 반도체층(123a)의 끝단과 접촉한다. 이와 동일하게 제2에치스토퍼(125b) 상부에는 서로 이격하며 제2소스 및 제2드레인전극(152, 154)이 형성되어 있고, 제2소스 및 제2드레인전극(152, 154)은 제2에치스토퍼(125b) 외측으로 노출된 제2산화물 반도체층(123b)의 끝단과 접촉한다. 그리고, 제1소스전극(142a)은 데이터라인(115)과 연결되고 있다.
한편, 게이트절연막(111) 상부에는 전술한 저저항 금속물질로 단일층 또는 다중층 구조를 가지며, 게이트라인(113)과 교차하여 화소영역(P)을 정의하는 데이터라인(115)과, 이와 이격하여 나란하게 전원배선(127)이 형성되고 있다.
이 때, 순차 적층된 제1게이트전극(140), 게이트절연막(111), 제1산화물 반도체층(123a), 제1에치스토퍼(125a), 제1소스 및 제1드레인전극(142, 144)은 스위칭 박막트랜지스터(STr)을 이루고, 제2게이트전극(150), 게이트절연막(111), 제2산화물 반도체층(123b), 제2에치스토퍼(125b), 제2소스 및 제2드레인전극(152, 154)은 구동 박막트랜지스터(DTr)을 이룬다.
스위칭 및 구동 박막트랜지스터(STr, DTr) 위로는 보호막(121)이 형성되어 있다. 그리고, 보호막(121) 상부에는 컬러필터(C/F)가 형성되어 있다. 이 때, 컬러필터(C/F)는 일반적으로 적, 녹, 청의 컬러레진을 패터닝하여 형성할 수 있다. 한편, 컬러필터(C/F)는 백색을 포함할 수도 있는데, 이 때 컬러필터(C/F)는 후술하는 유기발광층(131b)에서 출사되는 빛이 백색과 상이한 빛이라면 백색에 해당하는 화소영역에는 백색을 표현하는 컬러필터(C/F)가 구비될 수 있으며, 또는 유기발광층(131b)에서 출사되는 빛이 백색인 경우 백색에 해당하는 화소영역에는 컬러필터(C/F)가 구비되지 않는다.
컬러필터(C/F)를 포함하는 기판(100) 전면에 평탄화막(130)이 형성되어 있다. 이 때, 평탄화막(130)과 보호막(121)은 구동 박막트랜지스터(DTr)의 드레인 전극(154)을 노출시키는 드레인 콘택홀(156)을 갖는다.
또한, 평탄화막(130) 위로는 구동 박막트랜지스터(DTr)의 제2드레인 전극(154b)과 드레인 콘택홀(156)을 통해 접촉되며, 각 화소영역(P) 별로 일함수 값이 비교적 큰 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO)로 이루어진 제1전극(131a)이 형성되어 있다. 이 때, 제1전극(131a)은 단일층 구조일 수 있다.
또한, 제1전극(131a)의 가장자리와 중첩하며 평탄화막(130) 위로 각 화소영역(P)의 경계에는 뱅크(133)가 형성되어 있다.
그리고, 뱅크(133)로 둘러싸인 각 화소영역(P) 내부에는 제1전극(131a) 위로 유기발광층(131b)이 형성되고 있다. 이때, 유기발광층(131b)은 유기 발광 물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 발광 효율을 높이기 위해 다중층 구조로 이루어질 수도 있다.
유기발광층(131b)이 다중층 구조를 이루는 경우, 애노드 전극의 역할을 하는 제1전극(131a) 상부로부터 순차적으로 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광층(emitting material layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer의 5중층 구조로 형성될 수도 있으며, 또는 정공수송층(hole transporting layer), 발광층(emitting material layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)의 4중층 구조, 정공수송층(hole transporting layer), 발광층(emitting material layer), 전자수송층(electron transporting layer)의 3중층 구조로 형성될 수도 있다.
유기발광층(131b) 및 뱅크(133)의 상부에는 표시영역 전면에 캐소드 전극의 역할을 하며, 그 평균적인 일함수 값이 제1전극(131a)의 일함수 값보다는 작은 불투명한 특성을 갖는 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 은(Ag), 마그네슘(Mg), 금(Au), 알루미늄마그네슘 합금(AlMg) 중 하나 또는 둘 이상의 물질로 이루어진 제2전극(131c)이 형성되어 있다.
이때, 제1 및 제2전극(131a, 131c)과 그 사이에 형성된 유기발광층(131b)은 유기발광다이오드(E)를 이루게 된다.
그리고, 유기발광다이오드(E)가 구비된 제1기판(100) 최외측으로 실패턴(미도시)이 구비되어, 실패턴을 통해 합착(encapsulation)되는 제2기판(160)이 구비되고 있다.
한편, 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치는 데이터 및 전원배선(115, 127)과 교차하지 않는 게이트라인(113) 상부, 즉 데이터 및 전원배선(115, 127) 사이의 게이트라인(113) 상부에 유기발광다이오드(E)로부터 출사되는 빛이 게이트라인(113)으로 입사하여 반사되는 것을 막기 위한 차폐층(120)이 형성되는 것을 특징으로 한다.
이 때, 차폐층(120)은 불투명한 물질 중에서 특히 비전도성 물질 예를 들어 블랙수지 또는 비정질 카본(Amorphous-Carbon)을 포함하는 비금속그룹 중 선택된 어느 하나로 형성할 수 있다. 또는 컬러필터(C/F)를 형성하기 위해 사용되는 컬러레진을 두 가지 이상 이용하여 단일층으로 구성하거나, 다중층으로 구성할 수도 있다.
이하에서는, 도 4a 내지 도 4k를 참고하여, 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치의 제조방법에 대해 구체적으로 설명한다.
도 4a 내지 도 4k는 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치의 공정순서를 나타낸 도면으로, 도 2의 Ⅲ-Ⅲ'에 대응되는 단면을 도시한다. 이 때, 설명의 편의상 도면에는 구동 박막트랜지스터(DTr)만 도시 하였지만, 실제 구동 박막트랜지스터(DTr)의 그 구조나 물질이 동일하게 스위칭 박막트랜지스터(STr)가 형성된다.
도 4a에 도시한 바와 같이, 기판(100) 상에 금속박막을 적층하고, 이를 패터닝하여, 게이트라인(113)과, 이와 연결되는 게이트전극(150)을 형성한다. 이 때, 게이트라인(113)과 게이트전극(150)은 도전성을 갖는 금속으로 선택되는데, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴 합금(MoTi) 중 적어도 하나의 단일층 또는 둘 이상의 이중충으로 선택하여 형성할 수 있다.
이어서, 게이트라인(113)과 게이트전극(150)이 형성된 기판(100) 상의 전면에 무기절연물질 예를 들어 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여, 게이트라인(113)과 게이트전극(150)을 커버하는 게이트절연막(111)을 형성한다.
다음으로, 도 4b에 도시한 바와 같이, 게이트절연막(111) 상에 전면으로 차폐물질층(120a)을 형성한다. 이 때, 차폐물질층(120a)은 불투명한 물질 중에서 특히 비전도성 물질 예를 들어 블랙수지 또는 비정질 카본(Amorphous-Carbon)을 포함하는 비금속그룹 중 선택하여 어느 하나를 증착하여 형성할 수 있다. 한편, 도시하지 않았지만 차폐물질층(120a)은 컬러필터를 형성하기 위해 사용되는 컬러레진을 두 가지 이상 조합하여 단일층으로 형성하거나, 다중층으로 형성할 수도 있다.
다음으로, 도 4c에 도시한 바와 같이, 차폐물질층(도 4b의 120a)을 포토공정을 통해 게이트라인(113)을 덮도록 패터닝하여 차폐층(120)을 형성한다.
다음으로 도 4d에 도시한 바와 같이, 반도체 물질, 예를 들면 Zn, Cd, Ga,In, Sn, Hf 및 Zr 중 적어도 하나와 산소(O)를 포함하는 결정질 또는 비정질의 물질로 예를 들면, ZnO, InGaZnO4, ZnInO, ZnSnO, InZnHfO, SnInO 및 SnO 중에서 이루어진 산화물 반도체물질층을 차폐층(120)을 포함하는 기판(100) 전면에 형성하고, 산화물 반도체물질층을 포토공정을 통해 선택적으로 패터닝하여 게이트전극(150) 상부에 산화물 반도체물질로 이루어진 산화물 반도체층(123)을 형성한다.
이어서, 도 4e에 도시한 바와 같이, 차폐층(120)과 산화물 반도체층(123)과 차폐층(120)이 형성된 기판(100) 전면에 절연물질을 적층하고, 포토공정을 통해 선택적으로 패터닝하여 산화물 반도체층(123) 상부를 커버하는 에치스토퍼(125)를 형성한다.
산화물 반도체물질은 식각 공정에 필요한 식각액 또는 식각가스 및 플라즈마 처리 공정에 필요한 플라즈마 가스에 의해 쉽게 반도체 특성을 잃고, 도체로 변질되는 단점을 갖는다. 이에 따라, 후술되는 소스전극과 드레인 전극의 형성과정 등에 의해, 산화물 반도체층(123)이 반도체특성을 상실할 염려가 있으므로, 이를 방지하기 위하여, 산화물 반도체층(123) 상에 에치스토퍼(125)를 형성한다.
즉, 에치스토퍼에(125)에 의해, 산화물 반도체층(123) 상부가 커버되어, 식각액 또는 식각가스, 또는 플라즈마 가스 등에 노출되지 않게 된다. 이 때, 산화물 반도체층(123)의 적어도 일부분은 소스전극 및 드레인전극(도 4f의 152, 154) 각각과 접할 수 있는 노출부분을 가진다.
다음으로, 도 4f에 도시한 바와 같이 산화물 반도체층(123) 및 에치스토퍼(125)가 형성된 기판(100) 상에 금속박막을 적층하고, 이를 패터닝하여 산화물 반도체층(123)의 일측과 접하는 소스전극(152)과, 소스전극(152)으로부터 이격되어 산화물 반도체층(123)의 다른 일측과 접하는 드레인전극(154)을 형성한다. 이 때, 도시하지는 않았지만 소스 및 드레인전극(152, 154)과 동일한 공정으로 게이트절연막(111) 상으로 게이트라인(113)과 교차하여 화소영역(P)을 정의하는 데이터라인(도 3의 115)과, 데이터라인(도 3의 115)과 이격하는 전원배선(도 3의 127)이 형성된다.
한편, 순차 적층된 게이트 전극(150), 게이트절연막(111), 산화물 반도체층(123), 에치스토퍼(125), 소스전극(152) 및 드레인 전극(154)은 각각 구동 박막트랜지스터(DTr)를 이룬다. 이 때, 구동 박막트랜지스터(DTr)과 동일하게 구동 박막트랜지스터(DTr) 외측으로 스위칭 박막트랜지스터(도 3의 STr)가 형성된다.
다음으로, 도 4g에 도시한 바와 같이, 스위칭 및 구동 박막트랜지스터(미도시, DTr)와 차폐층(120)을 포함하는 기판(100) 상의 전면에 보호막(121)을 형성한다.
이어서, 도 4h에 도시된 바와 같이, 보호막(121) 상부로 각 화소영역에 컬러필터(C/F)를 형성한다. 이 때, 컬러필터(C/F)는 RGB 컬러별로 감광성을 가지는 재질에 컬러레진을 섞어 막을 적층하고 마스크 기법을 이용하는 방법으로 형성할 수 있다. 이 때, 컬러필터(C/F)는 백색을 표현하는 W 컬러를 포함할 수 있는데, 후술하는 유기발광층에서 발산하는 광이 백색과 상이한 광이라면 백색에 해당하는 화소영역에는 백색을 표현하는 컬러필터(C/F)가 구비될 수 있으며, 또는 유기발광층에서 발산하는 광이 백색인 경우 백색에 해당하는 화소영역에는 컬러필터(C/F)가 구비되지 않는다.
이어서, 도 4i에 도시한 바와 같이, 컬러필터(C/F)가 형성된 기판(100) 상의 전면에 무기물질 또는 유기물질로 평탄화막(130)을 형성하고, 포토공정을 통해 선택적으로 패터닝하여 평탄화막(130)과 보호막(121)의 일부분을 제거하여 드레인전극(154)을 노출하는 드레인 콘택홀(156)을 형성한다.
이어서, 각 화소영역 별로 드레인 콘택홀(156)을 통해 드레인전극(154)과 전기적으로 접촉되는 제1전극(131a)을 형성한다.
이 때, 제1전극(131a)은 일함수 값이 비교적 큰 물질, 예를 들면 인듐-틴-옥사이드(ITO)와 같이 투과율이 뛰어난 투명한 도전물질층을 증착하고, 포토공정을 통해 선택적으로 패터닝하여 형성할 수 있다.
이어서, 도 4j에 도시한 바와 같이, 제1전극(131a)의 가장자리에 뱅크(133)를 형성한다. 이 때, 뱅크(133)는 일반적인 투명한 유기절연물질층을 제1전극(131a)이 형성된 기판(100) 상에 전면으로 형성하고 패터닝하여 뱅크(133)를 형성할 수 있다. 여기서 투명한 유기절연물질은 예를 들면 폴리이미드(polyimide), 포토아크릴(photo acryl), 벤조사이클로뷰텐(BCB) 중 어느 하나로 이루어질 수 있으며, 또는 블랙을 나타내는 물질 예를 들면 블랙수지로 이루어질 수도 있다.
이어서, 도 4k에 도시한 바와 같이, 뱅크(133)로 둘러싸인 각 화소영역의 제1전극(131a) 위로 유기발광층(131b)을 형성하고, 유기발광층(131b) 및 뱅크(133) 상부의 표시영역 전면에 제2전극(131c)을 형성한다.
여기서, 유기발과층(131b)은 유기 발광 물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 발광 효율을 높이기 위해 다중층 구조로 이루어질 수도 있다.
이 때, 유기발광층(131b)이 다중층 구조를 이루는 경우, 애노드 전극의 역할을 하는 제1전극(131a) 상부로부터 순차적으로 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광층(emitting material layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer의 5중층 구조로 형성될 수도 있으며, 또는 정공수송층(hole transporting layer), 발광층(emitting material layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)의 4중층 구조, 정공수송층(hole transporting layer), 발광층(emitting material layer), 전자수송층(electron transporting layer)의 3중층 구조로 형성될 수도 있다.
그리고 제2전극(131c)은 평균적인 일함수 값이 제1전극(131a)의 일함수 값보다는 작은 불투명한 특성을 갖는 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 은(Ag), 마그네슘(Mg), 금(Au), 알루미늄마그네슘 합금(AlMg) 중 하나 또는 둘 이상의 물질로 형성할 수 있다.
이때, 제1 및 제2전극(131a, 131c)과 그 사이에 형성된 유기발광층(131b)은 유기발광다이오드(E)를 이루게 된다.
그리고, 유기발광다이오드(E)가 구비된 제1기판(100)에 대응하여 인캡슐레이션을 위한 제2기판(160)을 형성한다.
전술한 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치의 빛의 반사과정을 이하 도 5a 및 도 5b를 참고하여 설명한다.
도 5a는 종래의 유기발광다이오드 표시장치에서 유기발광다이오드(E)로부터 출사된 빛이 다반사되어 반도체층으로 도달하는 것을 실험한 시뮬레이션 결과이고, 도 5b는 본 발명의 실시예에 따른 유기발광다이오드 표시장치의 구조에 대해 실험한 시뮬레이션 결과이다. 이 때, 도 2의 Ⅲ-Ⅲ'의 구조로 구동영역과 화소영역을 도시하며, 도면부호는 생략한다.
도 5a에 도시한 바와 같이, 종래의 유기발광다이오드 표시장치의 유기발광다이오드(E)에서 나오는 빛은 제1기판으로 출사되어 사용자에게 표시영상을 제공하게 된다. 동시에 유기발광다이오드(E)에서 나오는 빛 중 일부는 구동영역으로 출사되어 다반사가 일어나는데, 특히 게이트배선으로 도달된 빛이 게이트배선과 게이트배선 상부의 보호막 또는 하부의 게이트절연막 사이에서 반사가 지속적으로 발생하게 되어, 이에 구동 박막트랜지스터의 반도체층으로 도달하는 것을 확인할 수 있다.
한편, 도 5b에 도시한 바와 같이, 본 발명의 실시예에 따른 유기발광다이오드 표시장치에서는 유기발광광다이오드(E)로부터 출사된 빛이 차폐층으로 인하여, 게이트배선으로 도달하지 못하고, 이에 게이트라인과 게이트라인 상부의 보호막 또는 하부의 게이트절연막 사이에서 반사가 발생하지 않게 되어, 이에 구동 박막트랜지스터의 반도체층으로 도달하지 않는 것을 확인할 수 있다.
전술한 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치는 스위칭 및 구동영역(SA, DA)에 형성된 스위칭 및 박막트랜지스터(STr, DTr)의 산화물 반도체층(미도시, 154)에 도달되는 유기발광층(131b)의 빛을 차폐층(120)을 통해 빛의 투과를 차단함으로써, 각 박막트랜지스터(STr, DTr)의 빛에 의한 열화를 방지할 수 있는 효과를 갖는다. 이에 유기발광다이오드 표시장치의 수명을 증가시킬 수 있는 효과를 가질 수 있다.
이하, 본 발명의 제2실시예에 따른 유기발광다이오드 표시장치를 도면을 참고하여 설명한다.
도 6은 본 발명의 제2실시예에 따른 유기발광다이오드 표시장치의 평면도이고, 도 7은 도 6의 Ⅵ-Ⅵ'선을 따라 취한 단면도이다.
본 발명의 제2실시예에 따른 유기발광다이오드 표시장치는 제1실시예와 비교하여, 데이터 및 전원배선(215, 227) 사이의 게이트라인(213)상부에 형성되던 차폐층(220)을 스위칭 및 구동박막트랜지스터(STr, DTr)와 화소영역(P)을 제외한 게이트라인(213)에 대응되도록 형성하는 것이 차이점이다.
이를 도 6 및 도 7을 참조하여 설명하면, 기판(200) 상부에 저저항 금속물질 예를 들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴 합금(MoTi) 중 어느 하나로 이루어져 단일층 구조를 갖거나 또는 둘 이상의 물질로 이루어져 다중층 구조를 가지며 일 방향으로 연장하는 게이트라인(213)이 형성되고 있으며, 구동영역(DA)과 스위칭 영역(SA)에는 각각 제1, 제2게이트 전극(240, 250)이 형성되고 있다. 이때, 제1게이트 전극(240)과 게이트라인(213)은 연결되고 있다.
그리고, 게이트라인(213)과 제1, 제2게이트 전극(240, 250) 위로 전면에 무기절연물질 예를 들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 게이트절연막(211)이 형성되어 있다.
게이트절연막(211) 상부에는 불투명한 물질 중에서 특히 비전도성 물질 예를 들어 블랙수지 또는 비정질 카본(Amorphous-Carbon)을 포함하는 비금속그룹 중 선택된 어느 하나로 차폐층(220)이 형성되어 있다. 이 때, 차폐층(220)은 컬러필터(C/F)를 형성하기 위해 사용되는 컬러레진을 두 가지 이상 이용하여 단일층으로 구성하거나, 다중층으로 구성할 수도 있다.
그리고 차폐층(220) 위로는 차폐층(220)에 대응되는 층간절연막(217)이 형성되어 있다. 그리고, 스위칭 영역(SA)과 구동영역(DA)에 게이트절연막(211) 위로 산화물 반도체 물질, 예를 들면, Zn, Cd, Ga,In, Sn, Hf 및 Zr 중 적어도 하나와 산소(O)를 포함하는 결정질 또는 비정질의 물질로, 예를들면, ZnO, InGaZnO4, ZnInO, ZnSnO, InZnHfO, SnInO 및 SnO 중에서 이루어진 제1, 제2산화물 반도체층(223a, 223b)과, 제1, 제2산화물 반도체층(223a, 223b) 위의 그 중앙부에 절연물질로 이루어진 제1, 제2에치스토퍼(225a, 225b)가 형성되어 있다.
제1에치스토퍼(225a) 상부에는 서로 이격하며 제1소스전극(242) 및 제1드레인전극(244)이 형성되어 있고, 제1소스 및 제1드레인전극(242, 244)은 제1에치스토퍼(225a) 외측으로 노출된 제1산화물 반도체층(223a)의 끝단과 접촉한다. 이와 동일하게 제2에치스토퍼(225b) 상부에는 서로 이격하며 제2소스 및 제2드레인전극(252, 254)가 형성되어, 제2소스 및 제2드레인전극(252, 254)은 제2에치스토퍼(225b) 외측으로 노출된 제2산화물 반도체층(223b)의 끝단과 접촉한다.
그리고, 층간절연막(217) 상부에는 저저항 금속물질로 단일층 또는 다중층 구조를 가지며, 게이트라인(213)과 교차하여 화소영역(P)을 정의하는 데이터라인(215)과, 이와 이격하여 나란하게 전원배선(227)이 형성되고 있다.
그리고, 제1소스전극(242)은 데이터라인(215)과 연결되고 있다.
한편, 제1게이트전극(240), 게이트절연막(211), 제1산화물 반도체층(223a), 제1에치스토퍼(225a), 제1소스 및 제1드레인전극(242, 244)은 스위칭 박막트랜지스터(STr)을 이루고, 제2게이트전극(250), 게이트절연막(211), 제2산화물 반도체층(223b), 제2에치스토퍼(225b), 제2소스 및 제2드레인전극(252, 254)은 구동 박막트랜지스터(DTr)을 이룬다.
이러한 스위칭 및 구동 박막트랜지스터(STr, DTr) 위로는 보호막(221)이 형성되어 있고, 보호막(221) 상부에는 컬러필터(C/F)가 형성되어 있다. 이 때, 컬러필터(C/F)는 일반적으로 적, 녹, 청의 컬러레진을 패터닝하여 형성할 수 있다. 이 때, 컬러필터(C/F)는 후술하는 유기발광층(231b)에서 출사되는 빛이 백색과 상이한 빛이라면 백색에 해당하는 화소영역에는 백색을 표현하는 컬러필터(C/F)가 구비될 수 있으며, 또는 유기발광층(231b)에서 출사되는 빛이 백색인 경우 백색에 해당하는 화소영역에는 컬러필터(C/F)가 구비되지 않는다.
그리고 컬러필터(C/F)를 포함하는 기판(200) 전면에 평탄화막(230)이 형성되어 있다. 이 때, 평탄화막(230)과 보호막(221)은 구동 박막트랜지스터(DTr)의 제2드레인 전극(254b)을 노출시키는 드레인 콘택홀(256)을 갖는다.
또한, 평탄화막(230) 위로는 구동 박막트랜지스터(DTr)의 제2드레인 전극(254b)과 드레인 콘택홀(256)을 통해 접촉되며, 각 화소영역(P) 별로 일함수 값이 비교적 큰 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO)로 이루어진 단일층 구조의 제1전극(231a)이 형성되어 있다.
또한, 제1전극(231a)의 가장자리와 중첩하며 평탄화막(230) 위로 각 화소영역(P)의 경계에는 뱅크(233)가 형성되어 있다.
그리고, 뱅크(233)로 둘러싸인 각 화소영역(P) 내부에는 제1전극(231a) 위로 유기발광층(231b)이 형성되고 있다. 이때, 유기발광층(231b)은 유기 발광 물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 발광 효율을 높이기 위해 다중층 구조로 이루어질 수도 있다.
유기발광층(231b)이 다중층 구조를 이루는 경우, 애노드 전극의 역할을 하는 제1전극(131a) 상부로부터 순차적으로 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광층(emitting material layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer의 5중층 구조로 형성될 수도 있으며, 또는 정공수송층(hole transporting layer), 발광층(emitting material layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)의 4중층 구조, 정공수송층(hole transporting layer), 발광층(emitting material layer), 전자수송층(electron transporting layer)의 3중층 구조로 형성될 수도 있다.
유기발광층(231b) 및 뱅크(233)의 상부에는 표시영역 전면에 캐소드 전극의 역할을 하며, 그 평균적인 일함수 값이 제1전극(231a)의 일함수 값보다는 작은 불투명한 특성을 갖는 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 은(Ag), 마그네슘(Mg), 금(Au), 알루미늄마그네슘 합금(AlMg) 중 하나 또는 둘 이상의 물질로 이루어진 제2전극(231c)이 형성되어 있다.
이때, 제1 및 제2전극(231a, 231c)과 그 사이에 형성된 유기발광층(231b)은 유기발광다이오드(E)를 이루게 된다.
그리고, 유기발광다이오드(E)가 구비된 제1기판(100) 최외측으로 실패턴(미도시)이 구비되어, 실패턴을 통해 합착(encapsulation)되는 제2기판(160)이 구비되고 있다.
이하에서는, 도 8a 내지 8j를 참고하여, 본 발명의 제2실시예에 유기발광다이오드 표시장치의 제조방법에 대해 구체적으로 설명한다.
도 8a 내지 도 8j는 도 2의 Ⅲ-Ⅲ'에 대응되는 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치의 공정순서를 나타낸 순서도이다. 이 때, 설명의 편의상 도면에는 구동 박막트랜지스터(DTr)만 도시 하였지만, 실제 구동 박막트랜지스터(DTr)의 그 구조나 물질이 동일하게 스위칭 박막트랜지스터(STr)가 형성된다.
도 8a에 도시한 바와 같이, 기판(200) 상에 금속박막을 적층하고, 이를 패터닝하여, 게이트라인(213)과, 이와 연결되는 게이트전극(250)을 형성한다. 이 때, 게이트라인(213)과 게이트전극(250)은 도전성을 갖는 금속으로 선택되는데, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴 합금(MoTi)중 적어도 하나의 단일층 또는 둘 이상의 이중충 으로 선택하여 헝성할 수 있다.
이어서, 도 8b에 도시한 바와 같이, 게이트라인(213)과 게이트전극(250)이 형성된 기판(200) 상의 전면에 무기절연물질 예를 들어 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여, 게이트라인(213)과 게이트전극(250)을 커버하는 게이트절연막(211)을 형성한다.
이어서 도 8c에 도시한 바와 같이, 반도체 물질, 예를 들면 Zn, Cd, Ga,In, Sn, Hf 및 Zr 중 적어도 하나와 산소(O)를 포함하는 결정질 또는 비정질의 물질로 예를 들면, ZnO, InGaZnO4, ZnInO, ZnSnO, InZnHfO, SnInO 및 SnO 중에서 이루어진 산화물 반도체물질을 게이트절연막(211)이 형성된 기판(200) 전면에 형성하고, 산화물 반도체물질층을 형성하고, 포토공정을 통해 선택적으로 패터닝하여 게이트전극(250) 상부에 산화물 반도체물질로 이루어진 산화물 반도체층(223)을 형성한다.
이어서, 게이트절연막(211)과 산화물 반도체층(223)이 형성된 기판(200) 전면에 절연물질을 적층하고, 포토공정을 통해 선택적으로 패터닝하여 산화물 반도체층(223) 상부를 커버하는 에치스토퍼(225)를 형성한다.
이어서 도 8d에 도시한 바와 같이, 에치스토퍼(225)가 형성된 게이트절연막(211) 상에 전면으로 차폐물질을 증착하여 차폐물질층을 형성하고, 차폐물질층 상에 전면으로 절여물질을 증착하여 층간절연층을 형성하여 포토공정을 통해 게이트라인(211)을 덮도록 패터닝하여 차폐층(220)과 층간절연막(217)을 형성한다. 이 때, 차폐물질은 불투명한 물질 중에서 특히 비전도성 물질 예를 들어 블랙수지 또는 비정질 카본(Amorphous-Carbon)을 포함하는 비금속그룹 중 선택하여 어느 하나로 형성할 수 있다. 한편, 도시하지 않았지만 차폐층(220)은 컬러필터를 형성하기 위해 사용되는 염료를 두 가지 이상 조합하여 단일층으로 형성하거나, 다중층으로 형성할 수도 있다.
이어서, 도 8e에 도시한 바와 같이, 에치스토퍼(225) 및 층간절연막(217)이 형성된 기판(200) 상에 금속박막을 적층하고, 이를 패터닝하여 산화물 반도체층(223)의 일측과 접하는 소스전극(252)과, 소스전극(252)으로부터 이격되어 산화물 반도체층(223)의 다른 일측과 접하는 드레인전극(254)을 형성한다. 이 때, 소스 및 드레인전극(252, 254)와 동일한 공정으로 층간절연막(271) 상에 게이트라인(213)과 교차하여 화소영역(P)을 정의하는 데이터라인(215)과, 데이터라인(215)과 이격하는 전원배선(227)이 형성된다.
한편, 순차 적층된 게이트 전극(250), 게이트절연막(211), 산화물 반도체층(223), 에치스토퍼(225), 소스전극(252) 및 드레인 전극(254)은 각각 구동 박막트랜지스터(DTr)를 이룬다. 이 때, 구동 박막트랜지스터(DTr)과 동일하게 구동 박막트랜지스터(DTr) 외측으로 스위칭 박막트랜지스터(도 7의 STr)가 형성된다.
이어서, 도 8f에 도시한 바와 같이, 스위칭 및 구동 박막트랜지스터(미도시, DTr)과 데이터 및 전원배선(215, 226)을 포함하는 기판(200) 상의 전면에 보호막(221)을 형성한다.
이어서, 도 8g에 도시된 바와 같이, 보호막(221) 상부로 각 화소영역에 컬러필터(C/F)를 형성한다. 이 때, 컬러필터(C/F)는 RGB 컬러별로 감광성을 가지는 재질에 컬러레진을 섞어 막을 적층하고 마스크 기법을 이용하는 방법으로 형성한다. 이 때, 컬러필터(C/F)는 백색을 표현하는 W 컬러를 포함할 수 있는데, 후술하는 유기발광층에서 발산하는 광이 백색과 상이한 광이라면 백색에 해당하는 화소영역에는 백색을 표현하는 컬러필터(C/F)가 구비될 수 있으며, 유기발광층에서 발산하는 광이 백색인 경우 백색에 해당하는 화소영역에는 컬러필터(C/F)가 구비되지 않는다.
이어서, 도 8h에 도시한 바와 같이, 컬러필터(C/F)가 형성된 기판(200) 상의 전면에 무기물질 또는 유기물질로 평탄화막(230)을 형성하고, 포토공정을 통해 선택적으로 패터닝하여 평탄화막(230)과 보호막(221)의 일부분을 제거하여 드레인전극(254)을 노출하는 드레인 콘택홀(256)을 형성한다.
이어서, 각 화소영역 별로 드레인 콘택홀(256)을 통해 드레인전극(254)과 전기적으로 접촉되는 제1전극(231a)을 형성한다.
이 때, 제1전극(231a)은 일함수 값이 비교적 큰 물질, 예를 들면 인듐-틴-옥사이드(ITO)와 같이 투과율이 뛰어난 투명한 도전물질을 증착하고, 포토공정을 통해 선택적으로 패터닝하여 형성할 수 있다.
이어서, 도 8i에 도시한 바와 같이, 제1전극(231a)의 가장자리에 뱅크(233)를 형성한다. 이 때, 뱅크(233)는 일반적인 투명한 유기절연물질층을 제1전극(231a)이 형성된 제1기판(200) 상의 전면으로 형성하고, 선택적으로 패터닝하여 뱅크(233)를 형성할 수 있다. 여기서 투명한 유기절연물질은 예를 들면 폴리이미드(polyimide), 포토아크릴(photo acryl), 벤조사이클로뷰텐(BCB) 중 어느 하나로 이루어질 수 있으며, 또는 블랙을 나타내는 물질 예를 들면 블랙수지로 이루어질 수도 있다.
이어서, 도 8j에 도시한 바와 같이, 뱅크(233)로 둘러싸인 각 화소영역의 제1전극(231a) 위로 유기발광층(231b)을 형성하고, 유기발광층(231b) 및 뱅크(233) 상부의 표시영역 전면에 제2전극(231c)을 형성한다.
여기서, 유기발광층(231b)은 유기 발광 물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 발광 효율을 높이기 위해 다중층 구조로 이루어질 수도 있다.
이 때, 유기발광층(231b)이 다중층 구조를 이루는 경우, 애노드 전극의 역할을 하는 제1전극(131a) 상부로부터 순차적으로 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광층(emitting material layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer의 5중층 구조로 형성될 수도 있으며, 또는 정공수송층(hole transporting layer), 발광층(emitting material layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)의 4중층 구조, 정공수송층(hole transporting layer), 발광층(emitting material layer), 전자수송층(electron transporting layer)의 3중층 구조로 형성될 수도 있다.
그리고 제2전극(231c)은 평균적인 일함수 값이 제1전극(231a)의 일함수 값보다는 작은 불투명한 특성을 갖는 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 은(Ag), 마그네슘(Mg), 금(Au), 알루미늄마그네슘 합금(AlMg) 중 하나 또는 둘 이상의 물질로 형성할 수 있다.
이때, 제1 및 제2전극(231a, 231c)과 그 사이에 형성된 유기발광층(231b)은 유기발광다이오드(E)를 이루게 된다.
그리고, 유기발광다이오드(E)가 구비된 제1기판(200)에 대응하여 인캡슐레이션을 위한 제2기판(260)을 형성한다.
전술한 본 발명의 제2실시예에 따른 유기발광다이오드 표시장치는 스위칭 및 구동영역(SA, DA)에 형성된 스위칭 및 박막트랜지스터(STr, DTr)의 제1, 제2산화물 반도체층(233a, 233b)에 도달되는 유기발광층(231b)의 빛을 스위칭 및 구동박막트랜지스터(STr, DTr)와 화소영역(P)을 제외한 게이트라인(213)을 덮도록 차폐층(220)을 형성하는 것으로, 빛의 투과를 차단하여 각 박막트랜지스터(STr, DTr)의 빛에 의한 열화를 방지시킬 수 있는 효과를 갖는다. 이에 유기발광다이오드 표시장치의 수명을 증가시킬 수 있는 효과를 가질 수 있다.
이하, 본 발명의 제3실시예에 따른 유기발광다이오드 표시장치를 도면을 참고하여 설명한다.
도 9는 본 발명의 제3실시예에 따른 유기발광다이오드 표시장치의 단면도이다.
본 발명의 제3실시예에 따른 유기발광다이오드 표시장치는 제1실시예와 비교하여, 게이트라인(313)에 차폐층(320)을 접촉시키는 것이 차이점이다. 이 때, 기판(300) 상에 금속박막을 적층하고, 이를 패터닝하여, 게이트라인(313)과 이와 연결되는 게이트전극(350)을 형성한 후, 게이트라인(313)과 게이트전극(350)을 포함한 기판(300) 상의 전면에 무기절연물질을 증착하여 게이트라인(313)과 게이트전극(350)을 커버하는 게이트절연막(311)을 형성한 후, 게이트라인(313)을 노출시키는 콘택홀(390)을 형성하고, 콘택홀(390)을 통해 노출된 게이트라인(313)과 접촉되도록 차폐층(320)을 형성할 수 있다.
이외의 구성요소 각 박막트랜지스터(STr, DTr), 보호막(도 3의 121), 컬러필터(도 3의 C/F), 드레인 콘택홀(도 3의 156), 제1전극(도 3의 131a), 뱅크(도 3의 133), 유기발광층(도 3의 131b), 제2전극(131c), 제2기판(도 3의 160)은 제1실시예와 동일하게 형성할 수 있다.
이처럼, 게이트라인(313) 위로 형성되는 게이트절연막(321)을 식각하고, 게이트라인(313)과 중첩되는 차폐층(320)을 형성시키는 것으로, 유기발광층(도 3의 131b)에서 발산하는 빛이 게이트절연막(321)을 따라 반사되어 반도체층(354)으로 도달하는 것을 줄일 수 있는 효과를 갖는다.
이상 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다.
P : 화소영역 SA : 스위칭영역
DA : 구동영역 DTr : 구동 박막트랜지스터
STr : 스위칭 박막트랜지스터 E : 유기발광다이오드
100 : 제1기판 111 : 게이트절연막
113 : 게이트라인 115 : 데이터라인
120 : 차폐층 121 : 보호막
127 : 전원배선 130 : 평탄화막
131a : 제1전극 131b : 유기발광층
131c : 제2전극 140 : STr의 게이트전극
142 : STr의 소스전극 144 : STr의 드레인전극
150 : DTr의 게이트전극 152 : DTr의 소스전극
154 : DTr의 드레인전극 156 : DTr의 드레인 콘택홀
DA : 구동영역 DTr : 구동 박막트랜지스터
STr : 스위칭 박막트랜지스터 E : 유기발광다이오드
100 : 제1기판 111 : 게이트절연막
113 : 게이트라인 115 : 데이터라인
120 : 차폐층 121 : 보호막
127 : 전원배선 130 : 평탄화막
131a : 제1전극 131b : 유기발광층
131c : 제2전극 140 : STr의 게이트전극
142 : STr의 소스전극 144 : STr의 드레인전극
150 : DTr의 게이트전극 152 : DTr의 소스전극
154 : DTr의 드레인전극 156 : DTr의 드레인 콘택홀
Claims (16)
- 기판과;
상기 기판 상부에 형성되는 게이트라인과;
상기 게이트라인을 덮는 게이트절연막과;
상기 게이트절연막 상부에 형성되고 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인 및 전원배선과;
상기 게이트라인 및 상기 데이터라인에 연결되며, 제1 게이트 전극, 상기 게이트 절연막을 사이에 두고 상기 제1 게이트 전극과 중첩하는 제1 반도체층, 상기 제1 반도체층의 일측과 접촉하는 제1 소스 전극, 및 상기 제1 반도체층의 타측과 접촉하는 제1 드레인 전극을 포함하는 스위칭 박막트랜지스터와;
상기 스위칭 박막트랜지스터 및 상기 전원배선에 연결되며, 제2 게이트 전극, 상기 게이트 절연막을 사이에 두고 상기 제2 게이트 전극과 중첩하는 제2 반도체층, 상기 제2 반도체층의 일측과 접촉하는 제2 소스 전극, 및 상기 제2 반도체층의 타측과 접촉하는 제2 드레인 전극을 포함하는 구동 박막트랜지스터와;
상기 게이트절연막 상부에 형성되며, 상기 게이트라인보다 넓은 폭을 가지고 상기 게이트라인을 덮으며 빛을 차단하는 기능을 가지는 차폐층과;
상기 스위칭 및 구동 박막트랜지스터와 상기 차폐층 상부에 형성되는 평탄화막과;
상기 평탄화막 상부에 형성되고 상기 구동 박막트랜지스터와 연결되는 유기발광다이오드를 포함하며,
상기 차폐층은 상기 게이트라인과 상기 데이터라인 사이에 위치하고,
상기 유기발광다이오드의 유기발광층으로부터 출사된 빛은 상기 기판을 통해 외부로 출력되는 하부발광방식이며,
상기 차폐층은 상기 유기발광다이오드의 유기발광층으로부터 출사되는 빛이 상기 게이트라인으로 입사하여 반사되는 것을 막아 상기 스위칭 및 구동 박막트랜지스터의 제1 및 제2 반도체층에 도달되는 빛을 차단하는 유기발광다이오드 표시장치.
- 제 1 항에 있어서
상기 차폐층은 상기 데이터라인 및 상기 전원배선 사이의 상기 게이트라인 상부의 상기 게이트절연막 상부에 형성되는 것을 특징으로 하는 유기발광다이오드 표시장치.
- 제 2 항에 있어서,
상기 게이트절연막은 상기 게이트라인을 노출시키는 콘택홀을 포함하고,
상기 차폐층은 상기 콘택홀을 통해 상기 게이트라인과 접촉되는 것을 특징으로 하는 유기발광다이오드 표시장치.
- 제 1 항에 있어서,
상기 차폐층은 상기 데이터라인 및 상기 전원배선과 중첩되어 형성되는 것을 특징으로 하는 유기발광다이오드 표시장치.
- 제 1 항 내지 제 4 항 중 어느 하나의 항에 있어서,
상기 차폐층은 블랙수지 또는 비정질 카본(Amorphous-Carbon)을 포함하는 불투명 비금속그룹 중 선택된 어느 하나의 물질로 형성되는 것을 특징으로 하는 유기발광다이오드 표시장치.
- 기판을 준비하는 단계와;
상기 기판 상부에 게이트라인을 형성하는 단계와;
상기 게이트라인을 덮는 게이트절연막을 형성하는 단계와;
상기 게이트절연막 상부에 데이터라인 및 상기 데이터라인과 이격하는 전원배선을 형성하는 단계와;
상기 게이트라인 및 상기 데이터라인과 연결되며 제1 게이트 전극을 포함하는 스위칭 박막트랜지스터와, 상기 스위칭 박막트랜지스터 및 상기 전원배선에 연결되며 제2 게이트 전극을 포함하는 구동 박막트랜지스터를 형성하는 단계와;
상기 게이트절연막 상부로 상기 게이트라인보다 넓은 폭을 가지고 상기 게이트라인을 덮으며 빛을 차단하는 차폐층을 형성하는 단계와;
상기 스위칭 및 구동 박막트랜지스터와 상기 차폐층 상부에 평탄화막을 형성하는 단계와;
상기 평탄화막 상부로 상기 구동 박막트랜지스터와 연결되는 유기발광다이오드를 형성하는 단계를 포함하며,
상기 차폐층은 상기 게이트라인과 상기 데이터라인 사이에 위치하고,
상기 유기발광다이오드의 유기발광층으로부터 출사된 빛은 상기 기판을 통해 외부로 출력되는 하부발광방식이며,
상기 차폐층은 상기 유기발광다이오드의 유기발광층으로부터 출사되는 빛이 상기 게이트라인으로 입사하여 반사되는 것을 막아 상기 스위칭 및 구동 박막트랜지스터의 제1 및 제2산화물 반도체층에 도달되는 빛을 차단하는 유기발광다이오드 표시장치의 제조방법.
- 제 6 항에 있어서,
상기 스위칭 박막트랜지스터와 상기 구동 박막트랜지스터를 형성하는 단계는,
상기 제1, 제2게이트전극을 형성하는 단계와;
상기 제1, 제2산화물 반도체층을 형성하는 단계와;
제1, 제2소스전극 및 제1, 제2드레인전극을 형성하는 단계를 포함하고,
상기 차폐층을 형성하는 단계는,
상기 제1, 제2게이트전극을 형성하는 단계와 상기 제1, 제2산화물 반도체층을 형성하는 단계 사이에서 수행되는 유기발광다이오드 표시장치의 제조방법.
- 제 7 항에 있어서,
상기 차폐층은 상기 데이터라인 및 전원배선 사이에 형성되는 것을 특징으로 하는 유기발광다이오드 표시장치의 제조방법.
- 제 6 항에 있어서,
상기 게이트절연막을 형성하는 단계는, 상기 게이트라인을 노출하는 콘택홀을 형성하는 단계를 포함하고,
상기 차폐층은 상기 콘택홀을 통해 상기 게이트라인에 접촉되는 것을 특징으로 하는 유기발광다이오드 표시장치의 제조방법.
- 제 6 항에 있어서,
상기 스위칭 박막트랜지스터와 상기 구동 박막트랜지스터를 형성하는 단계는,
상기 제1, 제2게이트전극을 형성하는 단계와;
상기 제1, 제2산화물 반도체층을 형성하는 단계와;
제1, 제2소스전극 및 제1, 제2드레인전극을 형성하는 단계를 포함하고,
상기 차폐층을 형성하는 단계는,
상기 제1, 제2 산화물 반도체층을 형성하는 단계와 상기 제1, 제2소스전극 및 제1, 제2드레인전극을 형성하는 단계 사이에서 수행되는 유기발광다이오드 표시장치의 제조방법.
- 제 10항에 있어서,
상기 차폐층은 상기 데이터라인 및 상기 전원배선과 중첩되어 형성되는 것을 특징으로 하는 유기발광다이오드 표시장치의 제조방법.
- 기판을 준비하는 단계와;
상기 기판 상부에 게이트라인과 제1 및 제2게이트전극을 형성하는 단계와;
상기 게이트라인과 제1 및 제2게이트전극이 형성된 상기 기판 전면에 게이트절연막을 형성하는 단계와;
상기 게이트절연막 상부에 상기 게이트라인보다 넓은 폭을 가지고 상기 게이트라인을 덮으며 빛을 차단하는 차폐층을 형성하는 단계와;
상기 제1 및 제2게이트전극 상의 상기 게이트절연막 상부에 제1 및 제2산화물 반도체층을 형성하는 단계와;
상기 제1산화물 반도체층과 접촉되고 서로 이격된 제1소스 및 제1드레인전극과, 상기 제2산화물 반도체층과 접촉되고 서로 이격된 제2소스 및 제2드레인전극과, 상기 게이트라인과 교차하는 데이터라인과 상기 데이터라인과 이격하는 전원배선을 형성하는 단계와;
상기 제1 및 제2소스전극 및 상기 제1 및 제2드레인전극, 상기 데이터라인 및 상기 전원배선을 덮는 평탄화막을 형성하는 단계와;
상기 평탄화막 상에 제1 또는 제2드레인전극과 연결되는 제1전극을 형성하는 단계와, 상기 제1전극 상에 유기발광층을 형성하고, 상기 유기발광층 상에 제2전극을 형성하는 단계를 포함하며,
상기 차폐층은 상기 게이트라인과 상기 데이터라인 사이에 위치하고,
상기 유기발광층으로부터 출사된 빛은 상기 기판을 통해 외부로 출력되는 하부발광방식이며,
상기 차폐층은 상기 유기발광층으로부터 출사되는 빛이 상기 게이트라인으로 입사하여 반사되는 것을 막아 상기 제1 및 제2산화물 반도체층에 도달되는 빛을 차단하는 유기발광다이오드 표시장치의 제조방법.
- 제 12 항에 있어서,
상기 차폐층을 형성하는 단계는,
상기 제1, 제2게이트전극을 형성하는 단계와 상기 제1, 제2산화물 반도체층을 형성하는 단계 사이에서 수행되는 유기발광다이오드 표시장치의 제조방법.
- 제 12 항에 있어서,
상기 차폐층을 형성하는 단계는,
상기 제1, 제2산화물 반도체층을 형성하는 단계와 상기 제1 소스 및 제1드레인전극, 제2 소스 및 제2드레인전극과 데이터라인과 전원배선을 형성하는 단계 사이에서 수행되는 유기발광다이오드 표시장치의 제조방법.
- 제 12 항에 있어서,
상기 게이트절연막을 형성하는 단계는, 상기 게이트라인을 노출하는 콘택홀을 형성하는 단계를 포함하고,
상기 차폐층은 상기 콘택홀을 통해 상기 게이트라인에 접촉되는 것을 특징으로 하는 유기발광다이오드 표시장치의 제조방법. - 제 1 항에 있어서,
상기 차폐층은 컬러레진을 두 가지 이상 조합하여 단일층으로 형성하거나 다중층으로 형성하는 유기발광다이오드 표시장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130134400A KR102173492B1 (ko) | 2013-11-06 | 2013-11-06 | 유기발광다이오드 표시장치 및 이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130134400A KR102173492B1 (ko) | 2013-11-06 | 2013-11-06 | 유기발광다이오드 표시장치 및 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150052685A KR20150052685A (ko) | 2015-05-14 |
| KR102173492B1 true KR102173492B1 (ko) | 2020-11-03 |
Family
ID=53389522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130134400A KR102173492B1 (ko) | 2013-11-06 | 2013-11-06 | 유기발광다이오드 표시장치 및 이의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102173492B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102499080B1 (ko) * | 2015-11-02 | 2023-02-10 | 엘지디스플레이 주식회사 | 유기발광다이오드표시장치 및 이의 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100542997B1 (ko) * | 2003-08-07 | 2006-01-20 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
| JP2009265149A (ja) * | 2008-04-22 | 2009-11-12 | Sharp Corp | 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法 |
| JP7101268B2 (ja) * | 2018-07-06 | 2022-07-14 | エーエスエムエル ネザーランズ ビー．ブイ． | 位置センサ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110015757A (ko) * | 2009-08-10 | 2011-02-17 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치 및 그 제조방법 |
| KR101698543B1 (ko) * | 2009-11-19 | 2017-01-23 | 엘지디스플레이 주식회사 | 유기 발광소자 및 그 제조방법 |
| KR101711870B1 (ko) * | 2009-12-23 | 2017-03-06 | 삼성디스플레이 주식회사 | 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판 |
-
2013
- 2013-11-06 KR KR1020130134400A patent/KR102173492B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100542997B1 (ko) * | 2003-08-07 | 2006-01-20 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
| JP2009265149A (ja) * | 2008-04-22 | 2009-11-12 | Sharp Corp | 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の修正方法 |
| JP7101268B2 (ja) * | 2018-07-06 | 2022-07-14 | エーエスエムエル ネザーランズ ビー．ブイ． | 位置センサ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150052685A (ko) | 2015-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6916256B2 (ja) | 表示装置 | |
| KR102137392B1 (ko) | 표시 장치 및 그 제조 방법 | |
| CN109728000B (zh) | 一种透明显示基板和显示面板 | |
| KR20180097502A (ko) | 유기 발광 다이오드 어레이 기판, 그 제조 방법, 및 디스플레이 장치 | |
| KR101841770B1 (ko) | 산화물 박막 트랜지스터를 구비한 평판 표시장치 및 그의 제조방법 | |
| JP6019507B2 (ja) | 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法 | |
| JP4637831B2 (ja) | 有機エレクトロルミネッセンス素子及びその製造方法並びに表示装置 | |
| TWI627744B (zh) | 有機發光顯示裝置及製造該有機發光顯示裝置的方法 | |
| JP2016062885A (ja) | 表示装置およびその製造方法、ならびに電子機器 | |
| TW201924071A (zh) | 一種薄膜電晶體陣列結構及其綁定區、綁定區的製作方法 | |
| KR20160033571A (ko) | 유기 발광 표시 장치 및 그의 제조방법 | |
| KR102320187B1 (ko) | 유기발광표시장치 및 그 제조방법 | |
| KR20200133890A (ko) | 표시 장치 및 그 제조 방법 | |
| CN104681585B (zh) | 有机发光二极管显示装置及其制造方法 | |
| CN112349751B (zh) | 发光显示设备 | |
| KR20210084869A (ko) | 표시 장치 | |
| KR20160079978A (ko) | 유기 발광 표시 장치 및 그의 제조방법 | |
| KR102173492B1 (ko) | 유기발광다이오드 표시장치 및 이의 제조방법 | |
| US20230143915A1 (en) | Display device and method of providing the same | |
| KR101330376B1 (ko) | 산화물 박막 트랜지스터 제조방법 및 이를 이용한 유기발광표시장치 제조방법 | |
| KR102119572B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR102084717B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR20220072067A (ko) | 표시 장치 및 이의 제조 방법 | |
| JP7378454B2 (ja) | 有機発光表示装置 | |
| US11716869B2 (en) | Display device and method of manufacturing display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |