JP2006235612A - 表示装置及び電子機器 - Google Patents
表示装置及び電子機器 Download PDFInfo
- Publication number
- JP2006235612A JP2006235612A JP2006014604A JP2006014604A JP2006235612A JP 2006235612 A JP2006235612 A JP 2006235612A JP 2006014604 A JP2006014604 A JP 2006014604A JP 2006014604 A JP2006014604 A JP 2006014604A JP 2006235612 A JP2006235612 A JP 2006235612A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- wiring
- electrode
- region
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005401 electroluminescence Methods 0.000 claims abstract description 30
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims description 28
- 230000007547 defect Effects 0.000 abstract description 27
- 239000010410 layer Substances 0.000 description 146
- 230000002950 deficient Effects 0.000 description 80
- 239000003990 capacitor Substances 0.000 description 60
- 238000000034 method Methods 0.000 description 58
- 239000010408 film Substances 0.000 description 57
- 239000000758 substrate Substances 0.000 description 35
- 230000008439 repair process Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 19
- 230000001678 irradiating effect Effects 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- 239000013078 crystal Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 230000007257 malfunction Effects 0.000 description 10
- 230000010355 oscillation Effects 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 9
- 239000011521 glass Substances 0.000 description 8
- 150000002894 organic compounds Chemical class 0.000 description 8
- -1 argon ion Chemical class 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 229910052779 Neodymium Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052788 barium Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052795 boron group element Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000013522 chelant Substances 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052696 pnictogen Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- SMZOUWXMTYCWNB-UHFFFAOYSA-N 2-(2-methoxy-5-methylphenyl)ethanamine Chemical compound COC1=CC=C(C)C=C1CCN SMZOUWXMTYCWNB-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N 2-Propenoic acid Natural products OC(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- CERQOIWHTDAKMF-UHFFFAOYSA-N Methacrylic acid Chemical compound CC(=C)C(O)=O CERQOIWHTDAKMF-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 206010052143 Ocular discomfort Diseases 0.000 description 1
- 239000004693 Polybenzimidazole Substances 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000004760 aramid Substances 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 150000004696 coordination complex Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000002223 garnet Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- CPBQJMYROZQQJC-UHFFFAOYSA-N helium neon Chemical compound [He].[Ne] CPBQJMYROZQQJC-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 150000002483 hydrogen compounds Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 125000000962 organic group Chemical group 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920002480 polybenzimidazole Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/861—Repairing
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】ＥＬの膜厚が薄いことにより陽極−陰極間がショートしたり、トランジスタ不良が起きたりする。
【解決手段】電極及び電界発光層を有する発光素子と、前記発光素子の電極に電気的に接続された配線と、ソース、ドレイン、及びチャネル形成領域を含む活性層を有するトランジスタと、前記トランジスタのソースまたはドレインの一方に電気的に接続された電源線とを有し、前記配線は、前記トランジスタのソースまたはドレインの他方に電気的に接続され、前記電極と前記配線とが電気的に接続される領域の近傍に、前記電極と前記配線とが電気的に接続される領域に比較して前記電極の幅が細い領域を有することを特徴とする。
【選択図】図５
【解決手段】電極及び電界発光層を有する発光素子と、前記発光素子の電極に電気的に接続された配線と、ソース、ドレイン、及びチャネル形成領域を含む活性層を有するトランジスタと、前記トランジスタのソースまたはドレインの一方に電気的に接続された電源線とを有し、前記配線は、前記トランジスタのソースまたはドレインの他方に電気的に接続され、前記電極と前記配線とが電気的に接続される領域の近傍に、前記電極と前記配線とが電気的に接続される領域に比較して前記電極の幅が細い領域を有することを特徴とする。
【選択図】図５
Description
本発明は、自発光素子を有する表示装置における欠陥画素の修正方法に関する。特に、ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を有するアクティブマトリクス型の表示装置における欠陥画素の修正方法に関する。また、欠陥画素が形成された場合に簡便に修正対応することができる構造を有する表示装置に関する。
近年、ＥＬ素子を代表とする発光素子を含む発光装置の開発が進められ、自発光型ゆえの高画質、広視野角、薄型、軽量等の利点を活かして、幅広い利用が期待されている。このような自発光型の表示装置に用いられる発光素子としては、有機発光ダイオード（「ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）」、「有機ＥＬ素子」などとも言う）、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）素子などが注目を集めており、ＥＬディスプレイなどに用いられるようになってきている。ＯＬＥＤなどの発光素子は自発光型であるため、液晶ディスプレイに比べて画素の視認性が高く、バックライトが不要で応答速度が速い等の利点がある。また、発光素子の輝度は、当該発光素子を流れる電流値によって制御される。
ＥＬ素子は、陰極と陽極との間に電界発光層（有機化合物を含む層）を有している。電界発光層（有機化合物を含む層）は、単数の層（発光層のみ）で構成しても良いし、複数の層を積層させて構成しても良い。複数の層で構成する場合、半導体素子側（画素電極側）から見て、（１）陽極、ホール（正孔）注入層、ホール輸送層、発光層、電子輸送層、陰極、（２）陽極、ホール注入層、発光層、電子輸送層、陰極、（３）陽極、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層、陰極、（４）陽極、ホール注入層、ホール輸送層、発光層、ホールブロッキング層、電子輸送層、陰極、（５）陽極、ホール注入層、ホール輸送層、発光層、ホールブロッキング層、電子輸送層、電子注入層、陰極、等の素子構造とすればよい。これは、所謂順積みと呼ばれる構造で、画素電極は、陽極として機能する。一方、半導体素子側（画素電極側）から見て、陰極が先に来る場合には、逆積みと呼ばれ、画素電極は陰極として機能する。
また、電界発光層に求められる性質としては、発光すること、電流を流すことの２点が挙げられる。電流は、膜厚の３乗に反比例して流れなくなる特性を示すため、電界発光層の膜厚は非常に薄いことが要求される（例えば、特許文献１参照）。
国際公開第０４／０４３９３７号パンフレット
しかしながら、電界発光層の膜厚を極端に薄くすると、以下の問題が発生する。すなわち、電界発光層の膜厚が薄いことにより、陽極−陰極間が非常にショートしやすくなる（以下、本明細書において、「両極間ショート」と呼ぶ。）。また、その他に、電極の多層の凹凸が原因の場合もあるし、小さなゴミが原因の場合もある。また、ＥＬ素子に接続されたトランジスタの動作不良により、本来ＥＬ素子に電荷を供給しない期間においてもＥＬ素子に電荷を供給していまいＥＬ素子が発光してしまうことがある。また、その逆に、ＥＬ素子に接続されたトランジスタの動作不良により、ＥＬ素子に電荷を供給することができず、常にＥＬ素子が発光しなくなってしまうこともある。このように、ＥＬ素子の電界発光層に過剰の電流が流れてしまったり、本来光るべきではないところでＥＬ素子が光ってしまうことがあり、表示装置の品位を著しく損なっている。なお、本明細書においては、発光素子が設けられている複数の画素のうち、発光素子の両極間ショート、配線間のショート、発光素子の電極と配線間のショート、または発光素子に接続されたトランジスタの動作不良により、常に発光または非発光の状態となっていたり、発光素子を正常に制御することができないような状態の画素を欠陥画素と呼ぶ。
また、欠陥画素があると、ショートにより電圧降下して各画素に電位を与えるべく接続されている電源線から他の画素に十分な電位を与えることが困難になることがある。すなわち、常時発光素子があると、その画素だけでなく他の画素の発光素子にも影響を及ぼすことになる。
ここで、昨今表示装置の市場を賑わしている液晶表示装置の場合について考える。液晶表示装置の場合、液晶素子は、キャパシタとして動作し、電圧を加えると、その電圧をそのまま保持し、加えられた電圧によって生じる電界によって、液晶分子が制御される。つまり、液晶素子に電流が流れ続けることはない。したがって、仮に、ある画素の画素電極が別の配線とショートしたとしても、電流が流れ続けるわけではないので、別の画素に影響を与えてしまうことはない。
また、液晶素子の場合、電流が流れ続けるわけではないので、消費電力が大きくなってしまうこともない。また、通常、１画素に１つのトランジスタが配置されているだけであるため、修復の対象は、１つのトランジスタと１つの画素電極のみを考えればよい。
一方、ＥＬ素子は、電流駆動型のデバイスであり、発光している間、電源線から電流が流れ続ける。このような性質を有するＥＬ素子が設けられた画素に欠陥が生じると、他の正常な画素にまで悪影響を与えたり、消費電力が多くなってしまったりする。また、画素には最低２つのトランジスタが配置されており、信号を保持する部分や電流量を制御する部分など複雑な回路構成をしているため、どの部分をどのようにすればよいかは自明ではない。
このような問題は、電源線を必要としたり、電流が流れ続けたりするという、エレクトロルミネッセンス表示装置に特有の問題であって、液晶表示装置にはない問題である。
本発明は、発光素子の両極間ショート、配線間のショート、発光素子の電極と配線間のショート、または発光素子に接続されたトランジスタの動作不良などにより、欠陥画素、特に常時発光していたり、正常に制御することができず発光素子が発光してしまうような状態の画素における欠陥を修正し、画像の品位が損なわれることのない表示装置を提供することを目的とする。また、欠陥画素が形成された場合に容易に修正することができる構造を有する表示装置を提供することを目的とする。
欠陥画素、特に常時発光していたり、正常に制御することができず発光素子が発光してしまうような状態の画素において、前記発光素子の一方の電極に、電位が常に与えられないようにする。例えば、発光素子の一方の電極をフローティング状態となるようにする。
本明細書で開示する発明の構成は、発光素子の一方の電極に電位を与える配線（電源線）と前記発光素子の一方の電極との間において、少なくとも１箇所配線をカット（切断）することを特徴とする。つまり、物理的に配線の接続を切断し、電流が流れなくなるようにする。
また、上記発明の構成において、レーザー光を照射することにより、配線をカットすることを特徴とする。その結果、電源線から発光素子を通って電流が流れる経路を遮断することができるため、発光素子が発光すること（輝点の発生）を防止することができる。
また、本明細書で開示する別の発明の構成は、発光素子と、当該発光素子に電位を与える電源線との間において、前記発光素子に接続されたトランジスタが常時オフになるようにする。例えば、ノーマリーオフのトランジスタ（エンハンスメント型のトランジスタ）において、ゲートとソースが同電位になるようにする。つまり、電気的に配線の接続を切断し、表示期間中にはＥＬ素子に電流が流れなくなるようにする。
また、本明細書で開示する別の発明の構成は、発光素子と、当該発光素子に電位を与える電源線との間に設けられた配線において、前記配線の一部の幅が狭くなっていることを特徴とする。なお、本明細書において、「配線の幅」と単に記載するとき、当該配線を流れる電流の向きに対して垂直の方向をさすものとする。また、本明細書において「電源線の幅」または「電極の幅」と記載するときも同様に、電源線（または電極）を流れる電流の向きに対して垂直の方向をさすものとする。
また、上記発明の構成において、前記狭くなっている配線の一部の幅は、３μｍ以下であることを特徴とする。
また、本明細書で開示する別の発明の構成は、
電極及び電界発光層を有する発光素子が設けられた画素を複数有し、前記複数の画素のうち少なくとも一つ以上の画素が欠陥画素である表示装置の欠陥修正方法であって、
前記欠陥画素に設けられた発光素子の電極に接続された配線を切断することを特徴とする。
電極及び電界発光層を有する発光素子が設けられた画素を複数有し、前記複数の画素のうち少なくとも一つ以上の画素が欠陥画素である表示装置の欠陥修正方法であって、
前記欠陥画素に設けられた発光素子の電極に接続された配線を切断することを特徴とする。
また、本明細書で開示する別の発明の構成は、
電極及び電界発光層を有する発光素子と、トランジスタとが設けられた画素を複数有し、前記複数の画素のうち少なくとも一つ以上の画素が欠陥画素である表示装置の欠陥修正方法であって、
前記トランジスタのソースまたはドレインのいずれか一方と前記発光素子の電極とが配線を介して接続されており、
前記欠陥画素に設けられた発光素子の電極に接続された配線を切断することを特徴とする。
電極及び電界発光層を有する発光素子と、トランジスタとが設けられた画素を複数有し、前記複数の画素のうち少なくとも一つ以上の画素が欠陥画素である表示装置の欠陥修正方法であって、
前記トランジスタのソースまたはドレインのいずれか一方と前記発光素子の電極とが配線を介して接続されており、
前記欠陥画素に設けられた発光素子の電極に接続された配線を切断することを特徴とする。
また、本明細書で開示する別の発明の構成は、
電極及び電界発光層を有する発光素子と、トランジスタとが設けられた画素を複数有し、前記複数の画素のうち少なくとも一つ以上の画素が欠陥画素である表示装置の欠陥修正方法であって、
前記欠陥画素に設けられたトランジスタを常時オフにすることを特徴とする。
電極及び電界発光層を有する発光素子と、トランジスタとが設けられた画素を複数有し、前記複数の画素のうち少なくとも一つ以上の画素が欠陥画素である表示装置の欠陥修正方法であって、
前記欠陥画素に設けられたトランジスタを常時オフにすることを特徴とする。
また、本明細書で開示する別の発明の構成は、
電極及び電界発光層を有する発光素子と、Ｐチャネル型のトランジスタとが設けられた画素を複数有し、前記複数の画素のうち少なくとも一つ以上の画素が欠陥画素である表示装置の欠陥修正方法であって、
前記トランジスタにおいて、ソースまたはドレインのいずれか一方が電源線と接続され、他方が配線を介して前記発光素子の電極と接続され、ゲートが前記電源線よりも高い電位を有する配線と接続されていることを特徴とする。
電極及び電界発光層を有する発光素子と、Ｐチャネル型のトランジスタとが設けられた画素を複数有し、前記複数の画素のうち少なくとも一つ以上の画素が欠陥画素である表示装置の欠陥修正方法であって、
前記トランジスタにおいて、ソースまたはドレインのいずれか一方が電源線と接続され、他方が配線を介して前記発光素子の電極と接続され、ゲートが前記電源線よりも高い電位を有する配線と接続されていることを特徴とする。
また、上記発明の構成において、前記欠陥画素に設けられた発光素子の電極に接続された配線をレーザー照射により切断することを特徴とする。また、上記発明の構成において、前記トランジスタにより発光素子を駆動することを特徴とする。
また、本明細書で開示する別の発明の構成は、
電極及び電界発光層を有する発光素子と、
前記発光素子の電極に電気的に接続された配線と、
ソース、ドレイン、及びチャネル形成領域を含む活性層を有するトランジスタと、
前記トランジスタのソースまたはドレインの一方に電気的に接続された電源線とを有し、
前記配線は、前記トランジスタのソースまたはドレインの他方に電気的に接続され、
前記電極と前記配線とが電気的に接続される領域の近傍に、前記電極と前記配線とが電気的に接続される領域に比較して前記電極の幅が細い領域を有することを特徴とする。
電極及び電界発光層を有する発光素子と、
前記発光素子の電極に電気的に接続された配線と、
ソース、ドレイン、及びチャネル形成領域を含む活性層を有するトランジスタと、
前記トランジスタのソースまたはドレインの一方に電気的に接続された電源線とを有し、
前記配線は、前記トランジスタのソースまたはドレインの他方に電気的に接続され、
前記電極と前記配線とが電気的に接続される領域の近傍に、前記電極と前記配線とが電気的に接続される領域に比較して前記電極の幅が細い領域を有することを特徴とする。
また、上記発明の構成において、前記電極の幅が細い領域の幅は３μｍ以下であることを特徴とする。また、前記電極の幅が細い領域は、当該電極において最も幅が細いことを特徴とする。また、前記電極の幅が細い領域の幅は、それ以外の領域の幅に比較して半分以下であることを特徴とする。また、前記電極の幅が細い領域の幅は、信号線駆動回路及び走査線駆動回路に用いられている配線のうち、最も細い幅を有する配線の幅よりも細い狭いことを特徴とする。
また、本明細書で開示する別の発明の構成は、
電極及び電界発光層を有する発光素子と、
前記発光素子の電極に電気的に接続された配線と、
ソース、ドレイン、及びチャネル形成領域を含む活性層を有するトランジスタと、
前記トランジスタのソースまたはドレインの一方に電気的に接続された電源線とを有し、
前記配線は、前記トランジスタのソースまたはドレインの他方に電気的に接続され、
前記電極と前記配線とが電気的に接続される領域と、前記配線と前記トランジスタのソースまたはドレインの他方とが電気的に接続される領域との間に、前記配線の幅が細い領域を有することを特徴とする。
電極及び電界発光層を有する発光素子と、
前記発光素子の電極に電気的に接続された配線と、
ソース、ドレイン、及びチャネル形成領域を含む活性層を有するトランジスタと、
前記トランジスタのソースまたはドレインの一方に電気的に接続された電源線とを有し、
前記配線は、前記トランジスタのソースまたはドレインの他方に電気的に接続され、
前記電極と前記配線とが電気的に接続される領域と、前記配線と前記トランジスタのソースまたはドレインの他方とが電気的に接続される領域との間に、前記配線の幅が細い領域を有することを特徴とする。
また、上記発明の構成において、前記配線の幅が細い領域の幅は３μｍ以下であることを特徴とする。また、前記配線の幅が細い領域は、当該配線において最も幅が細いことを特徴とする。また、前記配線の幅が細い領域の幅は、それ以外の領域の幅に比較して半分以下であることを特徴とする。また、前記配線の幅が細い領域の幅は、信号線駆動回路及び走査線駆動回路に用いられている配線のうち、最も細い幅を有する配線の幅よりも細いことを特徴とする。
また、本明細書で開示する別の発明の構成は、
電極及び電界発光層を有する発光素子と、
前記発光素子の電極に電気的に接続された配線と、
ソース、ドレイン、及びチャネル形成領域を含む活性層を有するトランジスタと、
前記トランジスタのソースまたはドレインの一方に電気的に接続された電源線と、
ゲート配線とを有し、
前記配線は、前記トランジスタのソースまたはドレインの他方に電気的に接続され、
前記活性層は、前記配線、前記ゲート配線、及び前記電源線とそれぞれ一部重なっており、
前記活性層のうち、前記配線、前記ゲート配線、及び前記電源線に重ならない領域の幅が細いことを特徴とする。
電極及び電界発光層を有する発光素子と、
前記発光素子の電極に電気的に接続された配線と、
ソース、ドレイン、及びチャネル形成領域を含む活性層を有するトランジスタと、
前記トランジスタのソースまたはドレインの一方に電気的に接続された電源線と、
ゲート配線とを有し、
前記配線は、前記トランジスタのソースまたはドレインの他方に電気的に接続され、
前記活性層は、前記配線、前記ゲート配線、及び前記電源線とそれぞれ一部重なっており、
前記活性層のうち、前記配線、前記ゲート配線、及び前記電源線に重ならない領域の幅が細いことを特徴とする。
また、上記発明の構成において、前記活性層のうち、前記配線、前記ゲート配線、及び前記電源線に重ならない領域の幅は３μｍ以下であることを特徴とする。また、前記活性層のうち、前記配線、前記ゲート配線、及び前記電源線に重ならない領域の幅は、それ以外の領域の幅に比較して半分以下であることを特徴とする。また、前記活性層のうち、前記配線、前記ゲート配線、及び前記電源線に重ならない領域の幅は、信号線駆動回路及び走査線駆動回路に用いられている配線のうち、最も細い幅を有する配線の幅よりも細いことを特徴とする。
また、本明細書で開示する別の発明の構成は、
電極及び電界発光層を有する発光素子と、
前記発光素子の電極に電気的に接続された配線と、
ソース、ドレイン、及びチャネル形成領域を含む活性層を有するトランジスタと、
前記トランジスタのソースまたはドレインの一方に電気的に接続された電源線とを有し、
前記配線は、前記トランジスタのソースまたはドレインの他方に電気的に接続され、
前記トランジスタのソースまたはドレインの一方と前記電源線とが電気的に接続される領域の近傍に、前記トランジスタのソースまたはドレインの一方と前記電源線とが電気的に接続される領域に比較して前記電源線の幅が細い領域を有することを特徴とする。
電極及び電界発光層を有する発光素子と、
前記発光素子の電極に電気的に接続された配線と、
ソース、ドレイン、及びチャネル形成領域を含む活性層を有するトランジスタと、
前記トランジスタのソースまたはドレインの一方に電気的に接続された電源線とを有し、
前記配線は、前記トランジスタのソースまたはドレインの他方に電気的に接続され、
前記トランジスタのソースまたはドレインの一方と前記電源線とが電気的に接続される領域の近傍に、前記トランジスタのソースまたはドレインの一方と前記電源線とが電気的に接続される領域に比較して前記電源線の幅が細い領域を有することを特徴とする。
また、上記発明の構成において、前記電源線の幅が細い領域の幅は３μｍ以下であることを特徴とする。また、前記電源線の幅が細い領域は、当該電源線において最も幅が細いことを特徴とする。また、前記電源線の幅が細い領域の幅は、それ以外の領域の幅に比較して半分以下であることを特徴とする。また、前記電源線の幅が細い領域の幅は、信号線駆動回路及び走査線駆動回路に用いられている配線のうち、最も細い幅を有する配線の幅よりも細い狭いことを特徴とする。
また、上記発明の構成において、前記トランジスタの活性層は、非晶質半導体膜または結晶性半導体膜であることを特徴とする。また、前記トランジスタはトップゲート型またはボトムゲート型であることを特徴とする。
本明細書において、発光素子は、有機ＥＬ、無機ＥＬ、有機ＥＬと無機ＥＬとが混合された素子のいずれでもよい。また、電子放出素子、など、電気磁気的作用によりコントラストが変化する表示媒体を適用することもできる。電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（ＦＥＤ）、ＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）などが挙げられる。
また、本明細書において、「接続されている」とは、電気的に接続されている場合も含むものとする。したがって、間に別の素子やスイッチなどが配置されていてもよい。
また、本発明におけるトランジスタは、どのようなタイプのトランジスタでもよい。例えば、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（以下、「ＴＦＴ」と記載する。）、半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類に限定はなく、単結晶基板、ＳＯＩ基板、ガラス基板、プラスチック基板などに配置することができる。
また、本明細書中において、「スイッチ」は、電気的なスイッチでもよいし、機械的なスイッチでもよい。すなわち、電流の流れを制御できるものなら、何でも良い。例えば、トランジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい。なお、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域が設けられているものや、マルチゲート構造のもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、Ｖｇｎｄ、０Ｖなど）に近い状態で動作する場合はｎチャネル型を、反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）に近い状態で動作する場合はｐチャネル型を用いることが望ましい。なぜなら、ゲート・ソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからである。また、ｎチャネル型とｐチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。
なお、すでに述べたように、本発明におけるトランジスタは、どのようなタイプのトランジスタでもよいし、どのような基板上に形成されていてもよい。したがって、画素を駆動する回路が全てガラス基板上に形成されていてもよいし、プラスチック基板上に形成されていてもよいし、単結晶基板上に形成されていてもよいし、ＳＯＩ基板上に形成されていてもよいし、他のどのような基板上に形成されていてもよい。また、画素を駆動する回路の一部が、第１の基板上に形成されており、画素を駆動する回路の他の一部が、前記第１の基板とは別の第２の基板上に形成されていてもよい。すなわち、画素を駆動する回路の全てが同じ基板上に形成されていなくてもよい。例えば、画素配列及びゲート線駆動回路は、ＴＦＴを用いてガラス基板上に形成し、信号線駆動回路（もしくはその一部）は単結晶基板上に形成してもよい。さらに、単結晶基板上に形成した前記信号線駆動回路を（ＩＣチップ）をＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で接続して前記ガラス基板上に配置してもよいし、ＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）やプリント基板を用いて前記ガラス基板と接続するようにしてもよい。
また、本明細書において「半導体装置」とは、トランジスタやダイオードなどの半導体素子を有する装置のことをいう。なお、表示装置とは、液晶素子やＥＬ素子などの表示素子を有する装置のことを言う。なお、液晶表示装置とは、液晶素子を有する表示装置のことをいう。発光装置とは、ＥＬ素子などの発光素子を有する装置のことをいう。
また、本発明は、パッシブマトリックス駆動方式、アクティブマトリックス駆動方式のいずれの駆動方式を用いた表示装置にも適用することができる。
本発明を適用することにより、簡単なプロセスを追加するのみで欠陥画素を確実に修正することができ、輝点がなく、画面全体の画質不良が低減された、表示品位に優れた表示装置が得られる。また、同時に表示装置の作製歩留まりの向上、大幅なコストダウンを図ることができる。
また、発光素子が設けられている複数の画素のうち、常に発光素子が発光している画素に対して本発明を適用すると、常時黒の表示となる。したがって、例えば点欠（ドット抜け）の状態であるという点においては、本発明を適用する場合としない場合においても同じである。しかしながら、全画素の発光素子を発光させようとしているときに消灯している画素がある状態の方が、全画素の発光素子を消灯させようとしているときに点灯している画素がある状態に比べて、画素の欠陥が目立ちにくい。したがって、本発明により、表示品位に優れ、かつ消費電力の点でも格段に優れた表示装置を提供することができる。また、正常な発光素子が設けられた画素に対して不良画素が悪影響を与えることもない。
また、上述のような構成を有する表示装置は、欠陥画素が形成された場合に容易に画素の欠陥を修正することができる。
本発明を実施するための最良の形態を、図面を用いながら説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、発光素子の一方の電極に電位を与える電源線と前記発光素子の一方の電極との間において、少なくとも１箇所配線をカット（切断）する方法について図を用いながら説明する。
本実施の形態では、発光素子の一方の電極に電位を与える電源線と前記発光素子の一方の電極との間において、少なくとも１箇所配線をカット（切断）する方法について図を用いながら説明する。
図１１を用いて説明する。各画素には、発光素子１０１、トランジスタ１１０３が設けられており、トランジスタ１１０３のソースとドレインは、一方が電源線１０５に、もう一方が発光素子１０１の一方の電極にそれぞれ接続されている。
次に、欠陥画素の修正方法について説明する。電源線１０５がトランジスタ１１０３を介して発光素子１０１の一方の電極に接続されている場合、電源線１０５とトランジスタ１１０３のソース、ドレインのいずれか一方とが接続されている間、またはトランジスタのソース、ドレインの他方と発光素子１０１の一方の電極とが接続されている間の配線をカットするようにする。例えば、図１１の楕円形状で示した領域１１０１、１１０２をカットする。なお、カットする箇所は少なくとも１箇所あればよいが、信頼性向上のために２箇所以上カットするようにしてもよい。
このように、発光素子の両極間ショート、配線間のショート、発光素子の電極と配線間のショート、または発光素子に接続されたトランジスタの動作不良が生じていても領域１１０１や領域１１０２をカットすることにより、電源線１０５からトランジスタ１１０３や発光素子１０１を通って発光素子の他方の電極１０８に電流が流れる経路を遮断することができるため、発光素子１０１が発光すること（輝点の発生）を防止することができる。
なお、図１１におけるトランジスタ１１０３は、Ｐチャネル型を示しているが、これに限定されない。トランジスタ１１０３がＮチャネル型の場合でも、領域１１０１や領域１１０２をカットすることにより、電源線１０５からトランジスタ１１０３や発光素子１０１を通って発光素子の他方の電極１０８に電流が流れる経路を遮断することができるため、発光素子１０１が発光すること（輝点の発生）を防止することができる。また、図１１においては電源線１０５と発光素子１０１との間にトランジスタ１１０３を有する構成を示しているが、トランジスタ１１０３の代わりに別の素子を設ける構成としてもよい。また、電源線１０５と発光素子１０１との間にトランジスタ１１０３に加え、当該トランジスタ１１０３以外の素子を有する構成としても本発明を実施することが可能である。
次に、図１２を用いて説明する。各画素には、発光素子１０１、第１のトランジスタ１２０４、第２のトランジスタ１２０５が設けられており、第２のトランジスタ１２０５のソースとドレインは、一方が電源線１０５に、他方が第１のトランジスタ１２０４のソースとドレインの一方に接続され、第１のトランジスタ１２０４のソースとドレインの他方が発光素子１０１の一方の電極に接続されている。すなわち、電源線１０５は、互いに直列に接続された第１のトランジスタ１２０４及び第２のトランジスタ１２０５を介して発光素子１０１の一方の電極に接続されている。
次に、欠陥画素の修正方法について説明する。電源線１０５と第２のトランジスタ１２０５のソース、ドレインの一方とが接続されている間、第２のトランジスタ１２０５のソース、ドレインの他方と第１のトランジスタ１２０４のソース、ドレインの一方とが接続されている間、または第１のトランジスタのソース、ドレインの他方と発光素子１０１の一方の電極とが接続されている間のどこかで配線をカットする。例えば、電源線１０５と発光素子１０１の一方の電極との間において、図１２の楕円形状で示した領域１２０１、１２０２、１２０３を切断する。なお、カットする箇所は少なくとも１箇所あればよいが、信頼性向上のために２箇所以上カットするようにしてもよい。
このように、発光素子の両極間ショート、配線間のショート、発光素子の電極と配線間のショート、または発光素子に接続されたトランジスタの動作不良が生じていても領域１２０１、領域１２０２、領域１２０３をカットすることにより、電源線１０５から第１のトランジスタ１２０４及び第２のトランジスタ１２０５や発光素子１０１を通って発光素子の他方の電極１０８に電流が流れる経路を遮断することができるため、発光素子１０１が発光すること（輝点の発生）を防止することができる。
なお、図１２における第１のトランジスタ１２０４、第２のトランジスタ１２０５は、それぞれＰチャネル型を示しているが、これに限定されない。第１のトランジスタ１２０４、第２のトランジスタ１２０５のいずれか一つがＮチャネル型であったり、共にＮチャネル型の場合でも、領域１２０１や領域１２０２、領域１２０３をカットすることにより、電源線１０５から第１のトランジスタ１２０４及び第２のトランジスタ１２０５や発光素子１０１を通って発光素子の他方の電極１０８に電流が流れる経路を遮断することができるため、発光素子１０１が発光すること（輝点の発生）を防止することができる。すなわち、第１のトランジスタ１２０４、第２のトランジスタ１２０５は共にＰチャネル型である場合、共にＮチャネル型である場合、２つのトランジスタのうち一方がＰチャネル型で他方がＮチャネル型である場合のいずれの場合でもよい。なお、図１２では、トランジスタが２つ直列になっているものを示したが、これに限定されない。３個以上のトランジスタが接続されていてもよい。その場合も、図１２と同様に配線をカットすればよい。また、電源線１０５と発光素子１０１との間に、第１のトランジスタ１２０４及び第２のトランジスタ１２０５以外の素子も有する構成としても本発明を実施することが可能である。
次に、図１３を用いて説明する。各画素には、発光素子１０１、第１のトランジスタ１３０４、第２のトランジスタ１３０５が設けられている。また、第１のトランジスタ１３０４のソースとドレインは、一方が配線１３５１に、もう一方が発光素子１０１の一方の電極に接続されている。また、第２のトランジスタ１３０５のソースとドレインは、一方が配線１３５２に、もう一方が発光素子１０１の一方の電極に接続されている。なお、配線１３５１と配線１３５２は、同じ電源に接続されていてもよいし、互いに異なる電源に接続されていてもよい。
次に、欠陥画素の修正方法について説明する。配線１３５１と第１のトランジスタ１３０４のソース、ドレインの一方とが接続されている間、配線１３５２と第２のトランジスタ１３０５のソース、ドレインの一方とが接続されている間の配線をともにカットする。または、第１のトランジスタ１３０４のソース、ドレインの他方と第２のトランジスタ１３０５のソース、ドレインの他方とが接続されている箇所と発光素子１０１の一方の電極とが接続されている間のどこかで配線をカットする。例えば、図１３の楕円形状で示した領域１３０１をカットするか、領域１３０２及び領域１３１１のいずれか一方と領域１３０３及び領域１３１２のいずれか一方とを共にカットする。
このように、発光素子の両極間ショート、配線間のショート、発光素子の電極と配線間のショート、または発光素子に接続されたトランジスタの動作不良が生じていても領域１３０１をカットするか、領域１３０２及び領域１３０３を共にカットすることにより、配線１３５１及び配線１３５２から各トランジスタや発光素子１０１を通って発光素子の他方の電極１０８に電流が流れる経路を遮断することができるため、発光素子１０１が発光すること（輝点の発生）を防止することができる。
なお、図１３における第１のトランジスタ１３０４、第２のトランジスタ１３０５は、それぞれＰチャネル型を示しているが、これに限定されない。第１のトランジスタ１３０４、第２のトランジスタ１３０５がＮチャネル型の場合でも、領域１３０１をカットするか、領域１３０２、領域１３０３をカットすることにより、電源線１０５から各トランジスタや発光素子１０１を通って発光素子の他方の電極１０８に電流が流れる経路を遮断することができるため、発光素子１０１が発光すること（輝点の発生）を防止することができる。すなわち、第１のトランジスタ１３０４、第２のトランジスタ１３０５は共にＰチャネル型である場合、共にＮチャネル型である場合、２つのトランジスタのうち一方がＰチャネル型で他方がＮチャネル型である場合のいずれの場合でもよい。なお、図１３では、トランジスタが２つ並列になっているものを示したが、これに限定されない。３個以上のトランジスタが並列接続されていてもよい。その場合も、図１３と同様に配線をカットすればよい。
配線１３５１及び配線１３５２は、何と接続されていてもよい。電源線に接続されていてもよいし、回路やトランジスタ、容量素子に接続されていてもよい。また、配線１３５１及び配線１３５２は、各々別のものに接続されていてもよいし、同じものに接続されていてもよい。また、配線１３５１及び配線１３５２が同一のものであり、配線１３５１及び配線１３５２それ自体が電源線として機能する配線でもよい。
第１のトランジスタ１３０４は、一つだけ配置されているが、これに限定されない。例えば、図１５に示すように、さらに別のトランジスタなどの素子が直列に接続されていてもよい。また、第２のトランジスタ１３０５も同様に、さらにトランジスタなどの素子が直列に接続されていてもよい。
次に、図１５を用いて説明する。各画素には、発光素子１０１、第１のトランジスタ１５０６、第２のトランジスタ１５０７、第３のトランジスタ１５０８が設けられている。また、第２のトランジスタ１５０７のソースとドレインは、一方が配線１５５１に、他方が第１のトランジスタ１５０６のソースとドレインの一方に接続されている。また、第３のトランジスタ１５０８のソースとドレインは、一方が配線１５５２に、他方が発光素子１０１の一方の電極に接続されている。また、第１のトランジスタ１５０６のソースとドレインの他方は、発光素子１０１の一方の電極に接続されている。なお、配線１５５１と配線１５５２は、同じ電源に接続されていてもよいし、互いに異なる電源に接続されていてもよい。
次に、欠陥画素の修正方法について説明する。配線１５５１と第２のトランジスタ１５０７のソース、ドレインの一方とが接続されている箇所から第２のトランジスタ１５０７のソース、ドレインの一方までの間の配線、第２のトランジスタ１５０７のソース、ドレインの他方と第１のトランジスタ１５０６のソース、ドレインの一方とが接続されている間の配線、第１のトランジスタ１５０６のソース、ドレインの他方と発光素子１０１の一方の電極が接続されている箇所から第１のトランジスタ１５０６のソース、ドレインの他方までの間の配線のいずれか一を少なくともカットすることにより、配線１５５１から発光素子１０１の他方の電極までの電流が流れる経路を遮断することができる。さらに、配線１５５２と第３のトランジスタ１５０８のソース、ドレインの一方とが接続されている箇所から第３のトランジスタ１５０８のソース、ドレインの一方までの間の配線、第３のトランジスタ１５０８のソース、ドレインの他方と発光素子１０１の一方の電極が接続されている箇所から第３のトランジスタ１５０８のソース、ドレインの他方までの間の配線のいずれか一を少なくともカットすることにより、配線１５５２から発光素子１０１の他方の電極までの電流が流れる経路を遮断することができる。例えば、配線１５５１及び配線１５５２と発光素子１０１の一方の電極との間において、図１５の楕円形状で示した領域１５０１または領域１５１２をカットするか、領域１５０２、領域１５０４、領域１５１１のいずれか一方と領域１５０３及び領域１５０５のいずれか一方とを共にカットする。
このように、発光素子の両極間ショート、配線間のショート、発光素子の電極と配線間のショート、または発光素子に接続されたトランジスタの動作不良が生じていても、領域１５０１をカットするか、領域１５０２、領域１５０４の一方、及び領域１５０３、領域１５０５の一方を共にカットすることにより、配線１５５１及び配線１５５２から各トランジスタや発光素子１０１を通って発光素子の他方の電極１０８に電流が流れる経路を遮断することができるため、発光素子１０１が発光すること（輝点の発生）を防止することができる。
なお、図１５における第１〜３のトランジスタ１５０６〜１５０８は、それぞれＰチャネル型を示しているが、これに限定されるものでない。すなわち、第１〜３のトランジスタ１５０６〜１５０８の導電型に依存するものではなく、領域１５０１をカットするか、領域１５０２、領域１５０４の一方、及び領域１５０３、領域１５０５の一方を共にカットすることにより、配線１５５１及び配線１５５２から各トランジスタや発光素子１０１を通って発光素子の他方の電極１０８に電流が流れる経路を遮断することができるため、発光素子１０１が発光すること（輝点の発生）を防止することができる。
次に、図１４を用いて説明する。各画素には、発光素子１０１、第１のトランジスタ１４０５、第２のトランジスタ１４０６、第３のトランジスタ１４０７が設けられている。また、第２のトランジスタ１４０６のソースとドレインは、いずれか一方が配線１４５１に、他方が第１のトランジスタ１４０５のソースとドレインのいずれか一方に接続されている。また、第３のトランジスタ１４０７のソースとドレインは、いずれか一方が配線１４５２に、他方が第１のトランジスタ１４０５のソースとドレインのいずれか一方に接続されている。また、第１のトランジスタ１４０５のソースとドレインの他方は、発光素子１０１の一方の電極に接続されている。なお、配線１４５１と配線１４５２は、同じ電源に接続されていてもよいし、互いに異なる電源に接続されていてもよい。また、配線１４５１及び配線１４５２が同一のものであり、配線１４５１及び配線１４５２それ自体が電源線として機能する配線でもよい。
次に、欠陥画素の修正方法について説明する。発光素子１０１の一方の電極と第１のトランジスタ１４０５のソース、ドレインの他方とが接続されている間の配線をカットする。または、第１のトランジスタ１４０５のソース、ドレインの一方と、第２のトランジスタ１４０６のソース、ドレインの他方及び第３のトランジスタ１４０７のソース、ドレインの他方とが接続されている箇所の配線をカットする。または、第２のトランジスタ１４０６のソース、ドレインの一方と配線１４５１とが接続されている間、第３のトランジスタ１４０７のソース、ドレインの一方と配線１４５２とが接続されている間の配線をともにカットする。例えば、配線１４５１及び配線１４５２と発光素子１０１の一方の電極との間において、図１４の楕円形状で示した領域１４０１、領域１４０２または領域１４１１をカットするか、領域１４０３及び領域１４１２のいずれか一方と領域１４０４及び領域１４１３のいずれか一方とを共にカットする。
このように、発光素子の両極間ショート、配線間のショート、発光素子の電極と配線間のショート、または発光素子に接続されたトランジスタの動作不良が生じていても領域１４０１または領域１４０２をカットするか、領域１４０３及び領域１４０４を共にカットすることにより、配線１４５１及び配線１４５２から各トランジスタや発光素子１０１を通って発光素子の他方の電極１０８に電流が流れる経路を遮断することができるため、発光素子１０１が発光すること（輝点の発生）を防止することができる。
なお、図１４における第１〜３のトランジスタ１４０５〜１４０７は、それぞれＰチャネル型を示しているが、これに限定されるものでない。すなわち、第１〜３のトランジスタ１４０５〜１４０７の導電型に依存するものではなく、領域１４０１または領域１４０２をカットするか、領域１４０３及び領域１４０４を共にカットすることにより、配線１４５１及び配線１４５２から各トランジスタや発光素子１０１を通って発光素子の他方の電極１０８に電流が流れる経路を遮断することができるため、発光素子１０１が発光すること（輝点の発生）を防止することができる。なお、配線１４５１と第１のトランジスタ１４０５との間に、第２のトランジスタ１４０６以外のトランジスタなどの素子がさらに直列にあってもよいし、配線１４５２と第１のトランジスタ１４０５との間に、第３のトランジスタ１４０７以外のトランジスタなどの素子がさらに直列にあってもよい。また、第２のトランジスタ１４０６、第３のトランジスタ１４０７と並列関係にあるトランジスタなどの素子がさらにあってもよい。
（実施の形態２）
本実施の形態では、発光素子の一方の電極に電位を与える電源線と前記発光素子の一方の電極との間において、少なくとも１箇所配線をカット（切断）する方法について説明する。
本実施の形態では、発光素子の一方の電極に電位を与える電源線と前記発光素子の一方の電極との間において、少なくとも１箇所配線をカット（切断）する方法について説明する。
図１に、ＥＬ素子を有する画素がマトリクス状に設けられている画素部における１画素の構成の一例を示す。
各画素には、発光素子１０１、駆動用のトランジスタ１０２、スイッチング用トランジスタ１０３、コンデンサ１０４が設けられている。スイッチング用トランジスタ１０３のゲート電極は、ゲート信号線１０７（走査線）に接続され、ソース領域とドレイン領域は、一方がソース信号線１０６（データ線）に、もう一方が駆動用のトランジスタ１０２のゲート電極及びコンデンサ１０４の一方の電極にそれぞれ接続されている。
コンデンサ１０４はスイッチング用トランジスタ１０３が非選択状態（オフ状態）にあるとき、駆動用のトランジスタ１０２のゲート電圧（ゲート電極とソース領域間の電位差）を保持するために設けられている。なお、本実施の形態ではコンデンサ１０４を設ける構成を示したが、本発明はこの構成に限定されず、コンデンサ１０４を設けない構成にしてもよい。つまり、駆動用のトランジスタ１０２のゲート容量で代用することが可能である。トランジスタ１０２のゲート容量については、ソース領域、ドレイン領域、ＬＤＤ領域などとゲート電極とが重なってオーバーラップしているような領域で容量が形成されていてもよいし、チャネル形成領域とゲート電極との間で容量が形成されていてもよいし、それらの組み合わせでもよい。
また、駆動用のトランジスタ１０２のソース領域とドレイン領域は、一方が電源線１０５に接続され、もう一方は発光素子１０１の一方の電極に接続される。本実施の形態では、スイッチング用トランジスタ１０３はＰチャネル型であり、電源線１０５の方が発光素子の他方の電極１０８よりも電位が高いとしているので、電源線１０５に接続されているのがソースであり、発光素子１０１の一方の電極に接続されているのがドレインである。
電源線１０５はコンデンサ１０４の他方の電極に接続されている。しかし、この構成に限定されるものではなく、例えば、コンデンサ１０４の他方の電極に専用配線が接続されていてもよいし、他の画素のゲート信号線が接続されている構成でもよい。
発光素子１０１は、陽極と陰極との間に設けられた有機化合物を含む層とからなる。陽極が駆動用のトランジスタ１０２のソース領域またはドレイン領域と接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極が駆動用のトランジスタ１０２のソース領域またはドレイン領域と接続している場合、陰極が画素電極、陽極が対向電極となる。なお、本実施の形態では、画素電極を陽極として説明する。
なお、有機化合物を含む層は、蒸着マスクを用いた蒸着法、またはインクジェット法によって形成される。有機化合物を含む層には、元素周期律第４族金属錯体をその一部に用いることとする。また、その他、組み合わせて用いることのできる材料としては、低分子系材料であっても高分子系材料であっても良い。また、有機化合物を含む層に用いる材料としては、通常、有機化合物を単層もしくは積層で用いる場合が多いが、有機化合物からなる膜の一部に無機化合物を用いる構成であってもよい。さらに、一重項材料だけでなく公知の三重項材料を用いることも可能である。
発光素子１０１の発光素子の他方の電極１０８（対向電極（陰極））には低電源電位（ＶＳＳ）が与えられている。また電源線は高電源電位（ＶＤＤ）が与えられている。ここで、本明細書においては、高電源電位（ＶＤＤ）は低電源電位（ＶＳＳ）よりも相対的に高い電位を有しているものとする。また、高電源電位と低電源電位は、外付けのＩＣ等により表示装置に設けられた電源によって与えられる。
次に、欠陥画素の修正方法について説明する。
電源線１０５と発光素子１０１の陽極との間において、少なくとも１箇所配線をカット（切断）する。例えば、図１の楕円形状で示した箇所１２１、１２２の少なくともいずれか一方（配線部）を切断する。例えば、駆動用のトランジスタ１０２の有する活性層を、チャネル幅方向に切断する。したがって、発光素子の両極間ショート、配線間のショート、発光素子の電極と配線間のショート、または発光素子に接続されたトランジスタの動作不良が生じていても、このように領域１２１や領域１２２をカットすることにより、電源線１０５から駆動用のトランジスタ１０２や発光素子１０１を通って発光素子の他方の電極１０８（陰極）に電流が流れる経路を遮断することができるため、発光素子１０１が発光すること（輝点の発生）を防止することができる。
配線または活性層の切断方法については、公知の方法を用いればよい。例えば、任意の波長のレーザー光を、配線または活性層上の層間絶縁膜に照射して除去する。次に、任意の波長のレーザー光を露出された配線または活性層に照射して切断する。なお、レーザーの種類や、周波数、ビームプロファイル、エネルギー密度（またはパワー密度、）、パルス幅といったレーザーの照射条件についても特に限定されるものではない。また、レーザー光の発振方式は、パルス発振方式でもよいし、連続発振方式でもよい。また、レーザー光は、発光素子が設けられている側（基板上面側）から照射してもよいし、その逆側（基板下面側）から照射してもよい。ただし、レーザー光を上面側から照射するときは、発光素子の他方の電極１０８（陰極）を透過させる必要があるので、下面側から照射することが望ましい。
本実施の形態では紫外（ＵＶ）レーザーを用いるが、本発明に用いるレーザーの種類に制約はない。レーザーは、レーザー媒質、励起源、共振器により構成されている。レーザーは、媒質により分類すると、気体レーザー、液体レーザー、固体レーザーがあり、発振の特徴により分類すると、自由電子レーザー、半導体レーザー、Ｘ線レーザーがあるが、本発明では、いずれのレーザーを用いてもよい。なお、好ましくは、気体レーザー又は固体レーザーを用いるとよく、さらに好ましくは固体レーザーを用いるとよい。
気体レーザーは、ヘリウムネオンレーザー、炭酸ガスレーザー、エキシマレーザー、アルゴンイオンレーザーがある。エキシマレーザーは、希ガスエキシマレーザー、希ガスハライドエキシマレーザーがある。希ガスエキシマレーザーは、アルゴン、クリプトン、キセノンの３種類の励起分子による発振がある。アルゴンイオンレーザーは、希ガスイオンレーザー、金属蒸気イオンレーザーがある。
液体レーザーは、無機液体レーザー、有機キレートレーザー、色素レーザーがある。無機液体レーザーと有機キレートレーザーは、固体レーザーに利用されているネオジムなどの希土類イオンをレーザー媒質として利用する。
固体レーザーが用いるレーザー媒質は、固体の母体に、レーザー作用をする活性種がドープされたものである。固体の母体とは、結晶又はガラスである。結晶とは、ＹＡＧ（イットリウム・アルミニウム・ガーネット結晶）、ＹＬＦ、ＹＶＯ４、ＹＡｌＯ３、サファイア、ルビー、アレキサンドライトである。また、レーザー作用をする活性種とは、例えば、３価のイオン（Ｃｒ３＋、Ｎｄ３＋、Ｙｂ３＋、Ｔｍ３＋、Ｈｏ３＋、Ｅｒ３＋、Ｔｉ３＋）である。
なお、媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。媒質として単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍの円柱状のものが用いられているが、媒質としてセラミック（多結晶）を用いる場合はさらに大きいものを作ることが可能である。また、発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザーの出力向上にはある程度限界がある。しかしながら、媒質としてセラミックを用いると、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上が期待できる。さらに、媒質としてセラミックを用いると、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。
また、本実施の形態では、駆動用のトランジスタ１０２をＰチャネル型、スイッチング用トランジスタ１０３をＮチャネル型としたが、本発明はこの構成に限定されず、それぞれＮチャネル型、Ｐチャネル型のどちらでも用いることができる。ただし、本実施の形態のように、画素電極が発光素子１０１の陽極である場合、駆動用のトランジスタ１０２はＰチャネル型であることが望ましい。また、画素電極が発光素子１０１の陰極である場合、駆動用のトランジスタ１０２はＮチャネル型を用いると、駆動用のトランジスタ１０２のソース電位が変化せず、動作させやすいため、好ましい。
また、駆動用のトランジスタ１０２、スイッチング用トランジスタ１０３は、それぞれ非晶質半導体膜（代表的には、アモルファスシリコン）からなる活性層を有していてもよいし、多結晶半導体膜（代表的には、ポリシリコン）からなる活性層を有していてもよいし、単結晶でもよい。ただし、本実施の形態のように、駆動用のトランジスタ１０２としてＰチャネル型を用いるときは、移動度の特性を考慮して多結晶半導体膜からなる活性層を有していることが望ましい。また、駆動用のトランジスタ１０２としてＮチャネル型を用いるときは、非晶質半導体膜からなる活性層を有していることが望ましい。
また、駆動用のトランジスタ１０２、スイッチング用トランジスタ１０３は、順スタガ型でもよいし、逆スタガ型であってもよい。また、トップゲート型でもよいし、ボトムゲート型でもよい。また、チャネル形成領域の上にゲート電極があってもよいし、下にゲート電極があってもよい。
また、駆動用のトランジスタ１０２、スイッチング用トランジスタ１０３は、シングルゲート構造でもよいし、マルチゲート構造であってもよい。また、駆動用のトランジスタ１０２、スイッチング用トランジスタ１０３は、ＬＤＤ構造を有していてもよいし、ＧＯＬＤ構造を有していてもよい。
なお、本実施の形態では、駆動用のトランジスタ１０２と電源線１０５の間に、他のトランジスタや素子が配置されていない構成について説明したが、実施の形態１で説明した図１２〜１５の構造のように、電源線と陽極との間に駆動用のトランジスタ１０２以外のトランジスタが配置されているような画素構成についても本発明を適用することができる。すなわち、画素内部に引き込まれた電源線と陽極との間において、電流の経路を断線させることにより、発光素子に電流が流れて発光しないようにしたり、他の画素に所定の電位を与えることができる。
（実施の形態３）
本実施の形態では、発光素子の一方の電極に電位を与える電源線と前記発光素子の一方の電極との間において、少なくとも１箇所配線をカット（切断）する別の方法について説明する。
本実施の形態では、発光素子の一方の電極に電位を与える電源線と前記発光素子の一方の電極との間において、少なくとも１箇所配線をカット（切断）する別の方法について説明する。
図２に、表示装置の一例を示す。２０１は画素部、２０２は走査線駆動回路（ゲートドライバー）、２０３は信号線駆動回路（ソースドライバー）、を示している。また、走査線駆動回路２０２は、走査線Ｇ１〜Ｇｎ（ｎ：正の整数）を介して画素部２０１の各行を順に走査する。信号線駆動回路２０３は、信号線Ｓ１〜Ｓｍ（ｍ：正の整数）を介して画素部２０１の各列にデータ信号を伝達する。各画素の発光素子の一方の電極に電位を与えるための電源線Ｖ１〜Ｖｎは、各画素毎に上下の両方向から電位を与えることができるような構造になっている。なお、図２には、画素構成の一例を示しているが、本発明はこの画素構成に限定されるものではなく、他の実施の形態で説明するような構成を有する画素でも勿論構わない。
次に、欠陥画素の修復方法について図３を用いながら説明する。なお、図３は、画素の構成に関して図１と全く同じであるので、ここでは接続関係などについての説明を省略する。
欠陥画素に電源線から電位が与えられないようにするために、画素に電位を与える経路（図３における１３１、１３２の少なくともいずれか一と１３３）を２ヵ所（または３箇所）切断する。
なお、欠陥画素を修正した後は、当該画素が設けられた画素の行よりも下の行には、下から電源線を介して電位を与え、当該画素が設けられた画素の行よりも上の行には、上から電源線を介して電位を与えることが可能であり、その他の画素についても正常に動作させることができる。
本実施の形態においては、図２のような画素構成の場合について説明したが、本発明は画素内部の構成には依存せず、あらゆる画素構成に対して本発明を適用することができる。すなわち、各画素に対して電源線１０５を介して上下の両方向から電位を与えることができるような構造を有してさえいれば、あらゆる画素構成に対して本発明を適用することができる。
（実施の形態４）
本実施の形態では、発光素子と、当該発光素子に電位を与える電源線との間において、前記発光素子に接続されたトランジスタが常時オフになるようにする方法について説明する。
本実施の形態では、発光素子と、当該発光素子に電位を与える電源線との間において、前記発光素子に接続されたトランジスタが常時オフになるようにする方法について説明する。
発光素子に接続されているトランジスタを常時オフにする方法として、トランジスタのゲート・ソース間電圧Ｖｇｓを制御して、Ｎチャネル型のときはＶｇｓ＜Ｖｔｈ、Ｐチャネル型のときはＶｇｓ＞Ｖｔｈとなるようにする。例えば、Ｎチャネル型で、Ｖｔｈ＞０、Ｐチャネル型で、Ｖｔｈ＜０のときは、トランジスタのゲートとソースとを同電位にする。
まず、図１１に示すような発光素子１０１と電源線１０５との接続関係の場合について説明する。１１０３は、Ｐチャネル型トランジスタを示している。
発光素子に接続されているＰチャネル型トランジスタ１１０３を常時オフにする方法として、Ｐチャネル型トランジスタ１１０３のゲート・ソース間電圧Ｖｇｓを制御して、Ｖｇｓ＞Ｖｔｈとなるようにする。例えば、Ｖｔｈ＜０のときは、トランジスタのゲートとソースとを同電位にする。
したがって、電源線に接続されている発光素子の一方の電極が陽極の場合、電源線に接続されている側がソースであり、陽極に接続されている側がドレインとなるため、電源線１０５とＰチャネル型トランジスタ１１０３のゲート配線とを短絡（ショート）させることにより、Ｐチャネル型トランジスタ１１０３のゲートとソースを同電位とすることができる。この結果、発光素子１０１の両端がショートしても発光素子に電流が流れて発光しないようにし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、Ｐチャネル型トランジスタ１１０３のゲートに、ソースよりも高い電位を与えるようにしてもよい。すなわち、Ｐチャネル型トランジスタ１１０３のゲート配線と、高電位電源に接続された電源線１０５の電位よりも高い電位を与える配線とを短絡させるようにしてもよい。
また、電源線に接続されている発光素子の一方の電極が陰極の場合、電源線に接続されている側がドレインであり、陰極に接続されている側がソースとなるため、発光素子の陰極とＰチャネル型トランジスタ１１０３のゲート配線とを短絡（ショート）させることにより、Ｐチャネル型トランジスタ１１０３のゲートとソースを同電位とすることができる。この結果、発光素子１０１の両端がショートしても発光素子に電流が流れて発光しないようにし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、Ｐチャネル型トランジスタ１１０３のゲートに、ソースよりも高い電位を与えるようにしてもよい。すなわち、Ｐチャネル型トランジスタ１１０３のゲート配線と、高電位電源に接続された発光素子の陽極の電位よりも高い電位を与える配線とを短絡させるようにしてもよい。
なお、図１１を用いて、トランジスタ１１０３がＰチャネル型のときについて説明したが、トランジスタ１１０３がＮチャネル型のときにも本発明は適用することができる。以下、具体的に説明する。
電源線に接続されている発光素子の一方の電極が陽極の場合、発光素子の一方の電極に接続されている側がソースであり、電源線に接続されている側がドレインとなるため、発光素子の一方の電極とＮチャネル型のトランジスタ１１０３のゲート配線とを短絡（ショート）させることにより、Ｎチャネル型のトランジスタ１１０３のゲートとソースを同電位とすることができる。この結果、発光素子１０１の両端がショートしても発光素子に電流が流れて発光しないようにし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、Ｎチャネル型のトランジスタ１１０３のゲートに、ソースよりも低い電位を与えるようにしてもよい。すなわち、Ｎチャネル型のトランジスタ１１０３のゲート配線と、発光素子の陽極の電位よりも低い電位を与える配線とを短絡させるようにしてもよい。
また、電源線に接続されている発光素子の一方の電極が陰極の場合、陰極に接続されている側がドレインであり、電源線に接続されている側がソースとなるため、電源線１０５とＮチャネル型のトランジスタ１１０３のゲート配線とを短絡（ショート）させることにより、Ｎチャネル型のトランジスタ１１０３のゲートとソースを同電位とすることができる。この結果、発光素子１０１の両端がショートしても発光素子に電流が流れて発光しないようにし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、Ｎチャネル型のトランジスタ１１０３のゲートに、ソースよりも低い電位を与えるようにしてもよい。すなわち、Ｎチャネル型のトランジスタ１１０３のゲート配線と、低電位電源に接続された電源線の電位よりも低い電位を与える配線とを短絡させるようにしてもよい。
次に、図１２に示すような発光素子１０１と電源線１０５との接続関係の場合について説明する。１２０４、１２０５は、共にＰチャネル型トランジスタを示している。Ｐチャネル型トランジスタ１２０４、１２０５は直列接続されているので、少なくとも一つをオフにすればよいが、信頼性向上のために両方をオフにしてもよい。
電源線に接続されている発光素子の一方の電極が陽極の場合、電源線に接続されている側がソースであり、陽極に接続されている側がドレインとなるため、電源線１０５と第１のＰチャネル型トランジスタ１２０４のゲート配線、または電源線１０５と第２のＰチャネル型トランジスタ１２０５のゲート配線とを短絡（ショート）させることにより、第１のＰチャネル型トランジスタ１２０４または第２のＰチャネル型トランジスタ１２０５をオフにすることができる。また、第１のＰチャネル型トランジスタ１２０４のゲートとソースとを短絡（ショート）させることにより、第１のＰチャネル型トランジスタ１２０４をオフにしてもよい。この結果、発光素子１０１の両端がショートしても発光素子に電流が流れて発光しないようにし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、第１のＰチャネル型トランジスタ１２０４または第２のＰチャネル型トランジスタ１２０５のゲートに、ソースよりも高い電位を与えるようにしてもよい。すなわち、第１のＰチャネル型トランジスタ１２０４または第２のＰチャネル型トランジスタ１２０５のゲート配線と、高電位電源に接続された電源線１０５の電位よりも高い電位を与える配線とを短絡させるようにしてもよい。
また、電源線に接続されている発光素子の一方の電極が陰極の場合、電源線に接続されている側がドレインであり、陰極に接続されている側がソースとなるため、発光素子の陰極と、第１のＰチャネル型トランジスタ１２０４または第２のＰチャネル型トランジスタ１２０５のゲート配線とを短絡（ショート）させることにより、第１のＰチャネル型トランジスタ１２０４または第２のＰチャネル型トランジスタ１２０５をオフにすることができる。また、第２のＰチャネル型トランジスタ１２０５のゲートとソースとを短絡（ショート）させることにより、第２のＰチャネル型トランジスタ１２０５をオフにしてもよい。
この結果、発光素子１０１の両端がショートしても発光素子に電流が流れて発光しないようにし、他の画素に所定の電位を与えることができる。
この結果、発光素子１０１の両端がショートしても発光素子に電流が流れて発光しないようにし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、Ｐチャネル型のトランジスタのゲートに、ソースよりも高い電位を与えるようにしてもよい。すなわち、第１のＰチャネル型トランジスタ１２０４または第２のＰチャネル型トランジスタ１２０５のゲート配線と、高電位電源に接続された発光素子の陽極の電位よりも高い電位を与える配線とを短絡させるようにしてもよい。
なお、図１２を用いて、第１のトランジスタ１２０４及び第２のトランジスタ１２０５が共にＰチャネル型のときについて説明したが、これに限定されない。第１のトランジスタ１２０４及び第２のトランジスタ１２０５が共にＮチャネル型でもよいし、いずれか一方のみがＮチャネル型のときにも本発明は適用することができる。以下、具体的に説明する。
第１のトランジスタ１２０４及び第２のトランジスタ１２０５が共にＮチャネル型の場合について説明する。Ｎチャネル型のトランジスタ１２０４、１２０５は直列接続されているので、少なくとも一つをオフにすればよいが、信頼性向上のために両方をオフにしてもよい。
電源線に接続されている発光素子の一方の電極が陽極の場合、陽極に接続されている側がソースであり、電源線に接続されている側がドレインとなるため、陽極と第１のＮチャネル型のトランジスタ１２０４のゲート配線、または陽極と第２のＮチャネル型のトランジスタ１２０５のゲート配線とを短絡（ショート）させることにより、第１のＮチャネル型のトランジスタ１２０４または第２のＮチャネル型のトランジスタ１２０５をオフにすることができる。また、第２のＮチャネル型のトランジスタ１２０５のゲートとソースとを短絡（ショート）させることにより、第２のＮチャネル型のトランジスタ１２０５をオフにしてもよい。この結果、発光素子１０１の両端がショートしても発光素子に電流が流れて発光しないようにし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、第１のＮチャネル型のトランジスタ１２０４または第２のＮチャネル型のトランジスタ１２０５のゲートに、ソースよりも低い電位を与えるようにしてもよい。すなわち、第１のＮチャネル型のトランジスタ１２０４または第２のＮチャネル型のトランジスタ１２０５のゲート配線と、陽極の電位よりも低い電位を与える配線とを短絡させるようにしてもよい。
また、電源線に接続されている発光素子の一方の電極が陰極の場合、陰極に接続されている側がドレインであり、電源線に接続されている側がソースとなるため、電源線と、第１のＮチャネル型のトランジスタ１２０４または第２のＮチャネル型のトランジスタ１２０５のゲート配線とを短絡（ショート）させることにより、第１のＮチャネル型のトランジスタ１２０４または第２のＮチャネル型のトランジスタ１２０５をオフにすることができる。また、第１のＮチャネル型のトランジスタ１２０５のゲートとソースとを短絡（ショート）させることにより、第１のＮチャネル型のトランジスタ１２０５をオフにしてもよい。この結果、発光素子１０１の両端がショートしても発光素子に電流が流れて発光しないようにし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、Ｎチャネル型のトランジスタのゲートに、ソースよりも低い電位を与えるようにしてもよい。すなわち、第１のＮチャネル型のトランジスタ１２０４または第２のＮチャネル型のトランジスタ１２０５のゲート配線と、低電位電源に接続された電源線よりも低い電位を与える配線とを短絡させるようにしてもよい。
次に、第１のトランジスタ１２０４及び第２のトランジスタ１２０５のうち、いずれか一方のみがＮチャネル型のときについて説明する。
上述したように、発光素子に接続されているトランジスタを常時オフにすればよいので、図１２においては、第１のトランジスタ１２０４及び第２のトランジスタ１２０５の少なくとも一方を常時オフになるようにすればよい。そして、第１のトランジスタ１２０４がＰチャネル型、Ｎチャネル型のそれぞれの場合につき、常時オフにさせる方法はすでに説明したので省略する。同様に、第２のトランジスタ１２０５がＰチャネル型、Ｎチャネル型のそれぞれの場合のつき、常時オフにさせる方法はすでに説明したので省略する。
次に、図１３に示すような発光素子１０１と電源線との接続関係の場合について説明する。１３０４、１３０５は、共にＰチャネル型トランジスタを示している。
発光素子の他方の電極１０８よりも配線１３５１、配線１３５２の方が電位が高く、電源線に接続されている発光素子の一方の電極が陽極の場合、電源線に接続されている側がソースであり、陽極に接続されている側がドレインとなるため、配線１３５１と第１のＰチャネル型トランジスタ１３０４のゲート配線、及び配線１３５２と第２のＰチャネル型トランジスタ１３０５のゲート配線とを短絡（ショート）させることにより、第１のＰチャネル型トランジスタ１３０４のゲートとソース、及び第２のＰチャネル型トランジスタ１３０５のゲートとソースを同電位とすることができる。この結果、発光素子１０１の両端がショートしても発光素子に電流が流れて発光しないようにし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、第１のＰチャネル型トランジスタ１３０４及び第２のＰチャネル型トランジスタ１３０５のゲートに、ソースよりも高い電位を与えるようにしてもよい。すなわち、第１のＰチャネル型トランジスタ１３０４のゲート配線と、高電位電源に接続された配線１３５１の電位よりも高い電位を与える配線とを短絡させ、且つ、第２のＰチャネル型トランジスタ１３０５のゲート配線と、高電位電源に接続された配線１３５２の電位よりも高い電位を与える配線とを短絡させるようにしてもよい。
また、電源線に接続されている発光素子の一方の電極が陰極の場合、電源線に接続されている側がドレインとなり、陰極に接続されている側がソースとなるため、発光素子の陰極と、第１のＰチャネル型トランジスタ１３０４及び第２のＰチャネル型トランジスタ１３０５のゲート配線とを短絡（ショート）させることにより、第１及び第２のＰチャネル型トランジスタのゲートとソースを同電位とすることができる。この結果、発光素子１０１の両端がショートしても発光素子に電流が流れて発光しないようにし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、第１のＰチャネル型トランジスタ１３０４及び第２のＰチャネル型トランジスタ１３０５のゲートに、ソースよりも高い電位をそれぞれ与えるようにしてもよい。すなわち、第１のＰチャネル型トランジスタ１３０４及び第２のＰチャネル型トランジスタ１３０５のゲート配線と、高電位電源に接続された発光素子の陽極の電位よりも高い電位を与える配線とを短絡させるようにしてもよい。
なお、図１３を用いて、第１のトランジスタ１３０４及び第２のトランジスタ１３０５が共にＰチャネル型のときについて説明したが、これに限定されない。第１のトランジスタ１３０４及び第２のトランジスタ１３０５が共にＮチャネル型でもよいし、いずれか一方のみがＮチャネル型のときにも本発明は適用することができる。
次に、図１４に示すような発光素子１０１と電源線との接続関係の場合について説明する。１４０５、１４０６、１４０７は、全てＰチャネル型トランジスタを示している。
発光素子の他方の電極１０８よりも配線１４５１、配線１４５２の方が電位が高く、電源線に接続されている発光素子の一方の電極が陽極の場合、電源線に接続されている側がソースであり、陽極に接続されている側がドレインとなるため、配線１４５１と第２のＰチャネル型トランジスタ１４０６のゲート配線、及び配線１４５２と第３のＰチャネル型トランジスタ１４０７のゲート配線とを短絡（ショート）させることにより、第２のＰチャネル型トランジスタ１４０６のゲートとソース、及び第３のＰチャネル型トランジスタ１４０７のゲートとソースを同電位とすることができる。また、第１のＰチャネル型トランジスタ１４０５と第２のＰチャネル型トランジスタ１４０６及び第３のＰチャネル型トランジスタ１４０７とを接続している配線と、第１のＰチャネル型トランジスタ１４０５のゲート配線とを短絡（ショート）させることにより、第１のＰチャネル型トランジスタ１４０５のゲートとソースを同電位とすることができる。また、第１のＰチャネル型トランジスタ１４０５のゲート配線と、配線１４５１または配線１４５２とをショートさせるようにしてもよい。この結果、発光素子１０１の両端がショートしても発光素子に電流が流れて発光しないようにし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、第２のＰチャネル型トランジスタ１４０６及び第３のＰチャネル型トランジスタ１４０７のゲートに、ソースよりも高い電位を与えるようにしてもよい。すなわち、第２のＰチャネル型トランジスタ１４０６のゲート配線と、高電位電源に接続された配線１４５１の電位よりも高い電位を与える配線とを短絡させ、且つ、第３のＰチャネル型トランジスタ１４０７のゲート配線と、高電位電源に接続された配線１４５２の電位よりも高い電位を与える配線とを短絡させるようにしてもよい。例えば、配線１４５１よりも配線１４５２の方が電位が高い場合、第２のＰチャネル型トランジスタ１４０６のゲート配線と配線１４５２とをショートさせてもよい。また、第１のＰチャネル型トランジスタ１４０５のゲートに、ソースよりも高い電位を与えるようにしてもよい。
また、電源線に接続されている発光素子の一方の電極が陰極の場合、電源線に接続されている側がドレインであり、陰極に接続されている側がソースとなる。このため、発光素子の陰極と、第１のＰチャネル型トランジスタ１４０５のゲート配線とを短絡（ショート）させることにより、第１のＰチャネル型トランジスタ１４０５のゲートとソースを同電位とすることができる。また、第１のＰチャネル型トランジスタ１４０５と第２のＰチャネル型トランジスタ１４０６及び第３のＰチャネル型トランジスタ１４０７とを接続している配線と、第２のＰチャネル型トランジスタ１４０６のゲート配線及び第３のＰチャネル型トランジスタ１４０７のゲート配線を共に短絡（ショート）させることにより、第２のＰチャネル型トランジスタ１４０６のゲートとソース及び第３のＰチャネル型トランジスタ１４０７のゲートとソースを同電位とすることができる。また、第１のＰチャネル型トランジスタ１４０５のゲートと、配線１４５１または配線１４５２とを短絡（ショート）させることにより、第１のＰチャネル型トランジスタ１４０５をオフにしてもよい
この結果、発光素子１０１の両端がショートしても発光素子に電流が流れて発光しないようにし、他の画素に所定の電位を与えることができる。
この結果、発光素子１０１の両端がショートしても発光素子に電流が流れて発光しないようにし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、第２のＰチャネル型トランジスタ１４０６及び第３のＰチャネル型トランジスタ１４０７のゲートに、ソースよりも高い電位を与えるようにしてもよい。また、第１のＰチャネル型トランジスタ１４０５のゲートに、ソースよりも高い電位を与えるようにしてもよい。
なお、図１４を用いて、第１〜３のトランジスタ１４０５〜１４０７が全てＰチャネル型のときについて説明したが、これに限定されない。第１〜３のトランジスタ１４０５〜１４０７が全てＮチャネル型でもよいし、これらのうち１個または２個のトランジスタがＮチャネル型のときにも本発明は適用することができる。
次に、図１５に示すような発光素子１０１と電源線との接続関係の場合について説明する。１５０６、１５０７、１５０８は、全てＰチャネル型トランジスタを示している。
発光素子の他方の電極１０８よりも配線１５５１、配線１５５２の方が電位が高く、電源線に接続されている発光素子の一方の電極が陽極の場合、電源線に接続されている側がソースであり、陽極に接続されている側がドレインとなるため、配線１５５１と第２のＰチャネル型トランジスタ１５０７のゲート配線、及び配線１５５２と第３のＰチャネル型トランジスタ１５０８のゲート配線とを短絡（ショート）させることにより、第２のＰチャネル型トランジスタ１５０７のゲートとソース、及び第３のＰチャネル型トランジスタ１５０８のゲートとソースを同電位とすることができる。また、第１のＰチャネル型トランジスタ１５０６と第２のＰチャネル型トランジスタ１５０７とを接続している配線または配線１５５１と、第１のＰチャネル型トランジスタ１５０６のゲート配線とを短絡（ショート）させることにより、第１のＰチャネル型トランジスタ１５０６のゲートとソースを同電位とすることができる。この結果、発光素子１０１の両端がショートしても発光素子に電流が流れて発光しないようにし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、第１のＰチャネル型トランジスタ１５０６または第２のＰチャネル型トランジスタ１５０７、及び第３のＰチャネル型トランジスタ１５０８のゲートに、ソースよりも高い電位を与えるようにしてもよい。すなわち、第１のＰチャネル型トランジスタ１５０６または第２のＰチャネル型トランジスタ１５０７のゲート配線と、高電位電源に接続された配線１５５１の電位よりも高い電位を与える配線とを短絡させ、且つ、第３のＰチャネル型トランジスタ１５０８のゲート配線と、高電位電源に接続された配線１５５２の電位よりも高い電位を与える配線とを短絡させるようにしてもよい。
また、電源線に接続されている発光素子の一方の電極が陰極の場合、電源線に接続されている側がドレインであり、陰極に接続されている側がソースとなる。このため、発光素子の陰極と第１のＰチャネル型トランジスタ１５０６のゲート配線とを短絡（ショート）させるか、第２のＰチャネル型トランジスタ１５０７のゲート配線と、第１のＰチャネル型トランジスタ１５０６及び第２のＰチャネル型トランジスタ１５０７とを接続している配線とを短絡（ショート）させることにより、配線１５５１と発光素子１０１の陽極との間で電流が流れる経路を断つことができる。さらに、発光素子の陰極と第３のＰチャネル型トランジスタ１５０８のゲート配線とを短絡（ショート）させることにより、
配線１５５２と発光素子１０１の陽極との間で電流が流れる経路を断つことができる。この結果、発光素子１０１の両端がショートしても発光素子に電流が流れて発光しないようにし、他の画素に所定の電位を与えることができる。
配線１５５２と発光素子１０１の陽極との間で電流が流れる経路を断つことができる。この結果、発光素子１０１の両端がショートしても発光素子に電流が流れて発光しないようにし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、第１のＰチャネル型トランジスタ１５０６または第２のＰチャネル型トランジスタ１５０７のゲートに、ソースよりも高い電位を与えるようにし、且つ、第３のＰチャネル型トランジスタ１５０８のゲートに、ソースよりも高い電位を与えるようにしてもよい。
なお、図１５を用いて、第１〜３のトランジスタ１５０６〜１５０８が全てＰチャネル型のときについて説明したが、これに限定されない。第１〜３のトランジスタ１５０６〜１５０８が全てＮチャネル型でもよいし、これらのうち１個または２個のトランジスタがＮチャネル型のときにも本発明は適用することができる。
以上、本実施の形態では、発光素子に接続されたトランジスタを常時オフにするようにする方法について説明したが、発光素子に電位を与える電流の経路が図１３〜１５のように複数有る場合は、実施の形態１、２で述べた方法と本実施の形態で述べた方法を組み合わせて使用することが可能である。例えば、図１５において、配線１５５１に接続されている電流の経路については領域１５０２または領域１５０４にレーザーを照射して配線をカットし、配線１５５２に接続されている電流の経路については、第３のトランジスタ１５０８のゲートとソースの電位を同電位にするようにし、第３のトランジスタ１５０８が常時オフになるようにすることもできる。
（実施の形態５）
本実施の形態では、発光素子と、当該発光素子に電位を与える電源線との間において、前記発光素子に接続されたトランジスタが常時オフになるようにする方法について図４を用いながら説明する。なお、図４は、図１におけるスイッチング用トランジスタ１０３がＰチャネル型に置き換わっていること以外、図１と全く同じであるため、ここでは接続関係などについての説明を省略する。
本実施の形態では、発光素子と、当該発光素子に電位を与える電源線との間において、前記発光素子に接続されたトランジスタが常時オフになるようにする方法について図４を用いながら説明する。なお、図４は、図１におけるスイッチング用トランジスタ１０３がＰチャネル型に置き換わっていること以外、図１と全く同じであるため、ここでは接続関係などについての説明を省略する。
実施の形態１で説明したように、駆動用のトランジスタ１０２はＰチャネル型であり、電源線に接続されている発光素子の一方の電極は陽極である。つまり、電源線に接続されている側がソースであり、陽極に接続されている側がドレインとなる。したがって、より具体的には、電源線１０５と駆動用のトランジスタ１０２のゲート配線とを短絡（ショート）させることにより、駆動用のトランジスタ１０２のゲートとソースを同電位とすることができる。この結果、発光素子１０１の両端がショートしても、発光素子に電流が流れて発光しないようにしたり、他の画素に所定の電位を与えることができる。なお、ゲートとソースとを同電位とする駆動用のトランジスタ１０２は、エンハンスメント型であることが望ましい。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、Ｐチャネル型の駆動用のトランジスタ１０２のゲートに、ソースよりも高い電位を与えるようにしてもよい。すなわち、駆動用のトランジスタ１０２のゲート配線と、高電位電源に接続された電源線１０５の電位よりも高い電位を与える配線とを短絡させるようにしてもよい。この方法に関する具体例を説明する。
本実施の形態ではスイッチング用トランジスタ１０３がＰチャネル型であるため、スイッチング用トランジスタ１０３のゲートに接続されているゲート信号線１０７には、通常スイッチング用トランジスタ１０３をオフにすべくＨｉの信号が与えられている。したがって、ゲート信号線１０７に通常与えられている電位を、電源線１０５の電位よりも高い電位に設定し、ゲート信号線１０７と駆動用のトランジスタ１０２のゲート配線とを短絡させることにより、駆動用のトランジスタ１０２を強制的にオフにさせることができる。
なお、短絡させる方法については、公知の方法を用いればよい。例えば、ゲート信号線１０７と駆動用のトランジスタ１０２のゲート配線とが絶縁膜を介して上下に重なっている箇所に対して任意の波長のレーザー光を照射する。レーザー光の照射により、当該照射領域における絶縁膜は破壊され、照射領域周辺においてゲート信号線１０７と駆動用のトランジスタ１０２のゲート配線とを接続することができる。なお、レーザーの種類や、エネルギー密度、パルス幅といった照射条件についても特に限定されるものではない。また、レーザー光の発振方式は、パルス発振方式でもよいし、連続発振方式でもよい。また、レーザー光は、発光素子が設けられている側（基板上面側）から照射してもよいし、その逆側（基板下面側）から照射してもよい。ただし、レーザー光を上面側から照射するときは、陰極１０８を透過させる必要があるので、下面側から照射することが望ましい。
なお、実施の形態１で説明した図１２〜１５のように、電源線と陽極との間に駆動用のトランジスタ１０２以外のトランジスタが配置されている場合もある。この場合も、本実施の形態で説明した方法を用い、電源線と陽極との間に接続されたトランジスタの少なくとも一つが常にオフするようにし、発光素子の一方の電極に電流が流れ込まないようにすればよい。
また、本実施の形態では駆動用のトランジスタ１０２がＰチャネル型の場合について説明したが、本方法は駆動用のトランジスタ１０２がＮチャネル型の場合にも適用することが可能である。
また、本実施の形態ではスイッチング用トランジスタ１０３がＰチャネル型の場合について説明したが、本方法はスイッチング用トランジスタ１０３がＮチャネル型の場合にも適用することが可能である。
（実施の形態６）
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の構成について説明する。
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の構成について説明する。
図１７に、１画素分のレイアウトの一例を示す。また、図１７において波線で示した部分の拡大図を図５（Ａ）に示す。また、図５（Ｂ）は、図５（Ａ）において、Ａ−Ａ´方向に切断したときの断面図である。なお、本画素構成の等価回路は、図１に対応している。
図５（Ａ）、図５（Ｂ）において、５０１は発光素子の一方の電極（陽極）、５０２は配線、５０３は駆動用のトランジスタ１０２の活性層、５０４は駆動用のトランジスタ１０２のゲート電極も兼ねるゲート配線、５２１は基板、５２２は下地膜、５２３は駆動用のトランジスタ１０２のゲート絶縁膜、５２４は層間絶縁膜、５２５は層間絶縁膜を示している。なお、これらを構成する材料は公知のものを用いればよく、具体例を以下に説明するが、以下に説明する具体例に限定されるものではない。
基板５２１は、バリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板、プラスチック等の可撓性を有する合成樹脂からなる基板等を用いることができる。
下地膜５２２は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜のいずれか一を用いる単層構造としてもよいし、これらを適宜積層する構造としてもよい。例えば、下地膜として、基板５２１上に窒化酸化珪素膜、酸化窒化珪素膜を順に積層する構成とすればよい。この場合、下地膜が透明となり、レーザー光を透過させることが出来る。したがって、下地膜上に形成される配線または半導体層のみカットしたり配線間などをショートさせることができる。なお、本明細書中において、酸化窒化珪素とは酸素の組成比が窒素の組成比より大きい物質のことを指し、窒素を含む酸化珪素ということもできる。また、本明細書中において、窒化酸化珪素とは窒素の組成比が酸素の組成比より大きい物質のことを指し、酸素を含む窒化珪素ということもできる。
活性層５０３は、非晶質半導体膜、微結晶半導体膜、結晶性半導体膜などを用いることができる。また、半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）を用いるとよい。また、駆動用のトランジスタ１０２の活性層５０３は、ソース領域、ドレイン領域、及びチャネル形成領域を少なくとも有し、ソース領域、ドレイン領域には、ｐ型の導電型を付与する不純物が含まれている。また、活性層５０３はゲート電極にＬＤＤ領域がオーバーラップしている構造や、ゲート電極にＬＤＤ領域が重ならない構造、またはオフセット構造を有していてもよい。例えば、駆動用のトランジスタ１０２はＮチャネル型、Ｐチャネル型のいずれの場合でもゲート電極にＬＤＤ領域がオーバーラップしている構造が好ましい。また、スイッチング用トランジスタ１０３は、Ｎチャネル型、Ｐチャネル型のいずれの場合でもゲート電極にＬＤＤ領域が重ならない構造であることが好ましい。
ゲート絶縁膜５２３は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜のいずれか一を用いる単層構造としてもよいし、これらを適宜積層する構造としてもよい。例えば、単層構造とする場合は酸化珪素膜を用い、積層構造とする場合は酸化窒化珪素膜窒化酸化珪素膜を順に積層する構成とすればよい。
ゲート配線５０４は、Ａｌ、Ｍｏ、Ｔｉ、ＮｄまたはＷ等の金属若しくはその合金、またはその金属窒化物を使用することができ、これらの金属の単層構造としてもよいし、積層構造としてもよい。また、導電膜としてポリシリコン膜を用いてもよい。
層間絶縁膜５２４は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜のいずれか一を用いる単層構造としてもよいし、これらを適宜積層する構造としてもよい。なお、ゲート配線５０４としてモリブデン（Ｍｏ）を用いているときは、ゲート配線５０４に接して層間絶縁膜５２４として窒化珪素膜を用いることが好ましい。
配線５０２、電源線１０５は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ、Ｎｄ等の金属若しくはその合金、またはその金属窒化物を用いて形成する。また、Ｓｉ、Ｇｅなどの半導体材料を用いることもできる。また、これらの積層構造としてもよい。なお、配線５０２や電源線１０５として低融点の金属材料を用いることは、配線５０２や電源線１０５を後にレーザー照射によってカットすることが容易になるため、本発明に最適である。
層間絶縁膜５２５は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサン、珪素と結合された水素がメチル基やフェニル基のような有機基によって置換された有機シロキサン系の絶縁性材料を用いることができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成してもよい。また、これらの材料からなる層を積層させてもよい。また、図１６に示すように、層間絶縁膜５２５を設けず、コンタクトホールを介さずに発光素子の一方の電極５０１と配線５０２とを直接接続する構成としてもよい。
次に、本実施の形態における表示装置の構造について説明する。
電源線１０５は、駆動用のトランジスタ１０２とコンタクトホールを介して接続するために、電源線は各画素（行）ごとに一部突出した形状を有している。また、電源線が一部突出している領域において、一部の幅が狭くなった形状（図５における領域５１５の部分）を有している。この場合、領域５１５における電源線１０５の縦幅（Ｙ５５）を３μｍ以下にすることが好ましい。また、領域５１５における電源線１０５の横幅（Ｘ５５）を４μｍ以上にすることが好ましい。このようにすることで、レーザーショットの断面（スポット）の形状や大きさとの関係から、欠陥を修復するのに必要な箇所のみカットすることができるため、電源線１０５自体が断線して他の画素に影響を与えることがない。また、他の配線がショートして他の回路に影響を与えることを防止することもできる。
このような形状の電源線１０５を有することにより、領域５１５にレーザーを照射して電源線１０５を容易に切断することができる。すなわち、どの画素において欠陥画素が生じても、他の画素に影響を与えることなく欠陥のみを容易に修正することができる。
また、駆動用のトランジスタ１０２の活性層５０３は、配線５０２やゲート配線５０４、電源線１０５に覆われていない領域５１３、５１４を有する。この領域５１３、５１４を、駆動用のトランジスタ１０２のチャネル幅方向に対して平行な方向の長さを小さくするようにしておき、領域５１３または領域５１４にレーザーを照射することによって、活性層５０３を切断するようにしてもよい。この場合、駆動用のトランジスタ１０２のチャネル幅方向に対して平行な方向の長さ（Ｙ５３、Ｙ５４）を３μｍ以下にすることが好ましい。また、駆動用のトランジスタ１０２のチャネル長方向に対して平行な方向の長さ（Ｘ５３、Ｘ５４）を４μｍ以上にすることが好ましい。
また、活性層５０３と発光素子の一方の電極（陽極）５０１とを接続するための配線５０２において、配線５０２と活性層５０３とが接続されるコンタクトホールと、配線５０２と発光素子の一方の電極（陽極）５０１とが接続されるコンタクトホールとの間の配線５０２の一部の幅が狭くなるようにしてもよい。この場合、配線５０２の一部の縦幅（Ｙ５２）を３μｍ以下にすることが好ましい。また、配線５０２の一部の横幅（Ｘ５２）を４μｍ以上にすることが好ましい。
このような形状の配線５０２を有することにより、領域５１２にレーザーを照射して配線５０２を容易に切断することができる。すなわち、どの画素において欠陥画素が生じても、他の画素に影響を与えることなく欠陥のみを容易に修正することができる。
また、発光素子の一方の電極（陽極）５０１において、配線５０２と重なっている箇所に隣接する領域の幅を一部狭くなるようにしてもよい。この場合、発光素子の一方の電極（陽極）５０１の一部の縦幅（Ｙ５１）を３μｍ以下にすることが好ましい。また、発光素子の一方の電極（陽極）５０１の一部の横幅（Ｘ５１）を４μｍ以上にすることが好ましい。
このような形状の発光素子の一方の電極（陽極）５０１を有することにより、領域５１１にレーザーを照射して発光素子の一方の電極（陽極）５０１を容易に切断することができる。すなわち、どの画素において欠陥画素が生じても、他の画素に影響を与えることなく欠陥のみを容易に修正することができる。
また、図５ではゲート電極が半導体活性層に対して上部にある構成（トップゲート型）を示したが、図９に示すようなゲート電極が半導体活性層に対して下部にある構成の場合においても、レーザー照射により領域５１１〜５１５の少なくともいずれか一を容易に切断することができる。
また、アモルファスシリコンを半導体層に用いたボトムゲート構造のトランジスタを用いた構成の場合においても、本発明は適用することができる。例えば、図１９に示すような逆スタガ型のチャネルエッチ構造のトランジスタ、図２０に示すようなチャネル保護構造のトランジスタにおいても、レーザー照射により領域５１１〜５１５の少なくともいずれか一を容易に切断することができる。なお、図２０において、絶縁膜５１６がチャネルを保護する膜として機能している。
（実施の形態７）
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について説明する。
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について説明する。
図６に、１画素のレイアウトの上面図を示す。なお、本画素構成の等価回路は、図１に対応している。
駆動用のトランジスタ１０２の活性層５０３は、配線５０２や電源線１０５に覆われていない領域６１２を有する。この領域６１２を、電源線１０５に対して平行な方向の長さを小さくするようにしておき、領域６１２にレーザーを照射することによって、活性層５０３を切断するようにしてもよい。この場合、電源線１０５に対して平行な方向の長さ（Ｙ６２）を３μｍ以下にすることが好ましい。また、電源線１０５に対して垂直な方向の長さ（Ｘ６２）を４μｍ以上にすることが好ましい。このようにすることで、レーザーショットの断面（スポット）の形状や大きさとの関係から、欠陥を修復するのに必要な箇所のみカットすることができるため、領域６１２に隣接している電源線１０５自体が断線して他の画素に影響を与えることがない。また、他の配線がショートして他の回路に影響を与えることを防止することもできる。
また、活性層５０３と発光素子の一方の電極（陽極）５０１とを接続するための配線５０２において、配線５０２と活性層５０３とが接続されるコンタクトホールと、配線５０２と発光素子の一方の電極（陽極）５０１とが接続されるコンタクトホールとの間の配線５０２の一部の幅が狭くなるようにしてもよい。この場合、配線５０２の一部の縦幅（Ｙ６１）を３μｍ以下にすることが好ましい。また、配線５０２の一部の横幅（Ｘ６１）を４μｍ以上にすることが好ましい。
このような形状の配線５０２を有することにより、領域６１１にレーザーを照射して配線５０２を容易に切断することができる。すなわち、どの画素において欠陥画素が生じても、他の画素に影響を与えることなく欠陥のみを容易に修正することができる。
（実施の形態８）
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について説明する。
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について説明する。
図７に、１画素のレイアウトの上面図を示す。なお、本画素構成の等価回路は、図１に対応しており、駆動用のトランジスタ１０２はＰチャネル型であるものとする。また、駆動用のトランジスタ１０２は、電源線１０５と接続されている側がソースであり、発光素子の一方の電極（陽極）５０１に接続されている側がドレインであるものとする。
電源線１０５は、概略直線形状であるが、各画素（行）ごとに対応して、凹部を有している。さらに、この凹部の箇所には、活性層５０３に接続するために一部突出した領域を有し、且つ、前記突出した領域の一部の幅が狭くなった形状を有している。この場合、領域７１２における電源線１０５の縦幅（Ｙ７２）を３μｍ以下にすることが好ましい。また、領域７１２における電源線１０５の横幅（Ｘ７２）を４μｍ以上にすることが好ましい。
このような形状の電源線１０５を有することにより、領域７１２にレーザーを照射して電源線１０５を容易に切断することができる。すなわち、どの画素において欠陥画素が生じても、他の画素に影響を与えることなく欠陥のみを容易に修正することができる。なお、図５に示した構造では、電源線１０５の一部が突出しているためにレイアウト面積が大きくなり開口率が犠牲になってしまうが、図７に示した構造のように電源線に凸部が設けられていることにより、開口率を犠牲にせずに配線５０２を容易に切断する構成を得ることができる。
また、ゲート配線５０４は、層間絶縁膜を介して電源線１０５と重なっている。この重なっている領域の一部、例えば領域７１３に対してレーザーを照射することにより、ゲート配線５０４と電源線１０５とを短絡させてもよい。すなわち、ゲート配線５０４と、電源線１０５とを短絡させることによって駆動用のトランジスタ１０２のゲートとソースが同電位になるため、駆動用のトランジスタ１０２はオフになり、発光素子がショートしても電流が流れず、画素不良の欠陥を容易に修正することができる。
また、駆動用のトランジスタ１０２の活性層５０３は、配線５０２やゲート配線５０４、電源線１０５に覆われていない領域７２１、７２２を有する。この領域７２１、７２２を、駆動用のトランジスタ１０２のチャネル幅方向に対して平行な方向の長さを小さくするようにしておき、領域７２１または領域７２２にレーザーを照射することによって、活性層５０３を切断するようにしてもよい。この場合、駆動用のトランジスタ１０２のチャネル幅方向に対して平行な方向の長さ（Ｙ７３、Ｙ７４）を３μｍ以下にすることが好ましい。また、駆動用のトランジスタ１０２のチャネル長方向に対して平行な方向の長さ（Ｘ７３、Ｘ７４）を４μｍ以上にすることが好ましい。
また、活性層５０３と発光素子の一方の電極（陽極）５０１とを接続するための配線５０２において、配線５０２と活性層５０３とが接続されるコンタクトホールと、配線５０２と発光素子の一方の電極（陽極）５０１とが接続されるコンタクトホールとの間の配線５０２の一部の幅が狭くなるようにしてもよい。この場合、配線５０２の一部の縦幅（Ｙ７１）を３μｍ以下にすることが好ましい。また、配線５０２の一部の横幅（Ｘ７１）を４μｍ以上にすることが好ましい。
このような形状の配線５０２を有することにより、領域７１１にレーザーを照射して配線５０２を容易に切断することができる。すなわち、どの画素において欠陥画素が生じても、他の画素に影響を与えることなく欠陥のみを容易に修正することができる。
（実施の形態９）
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について説明する。
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について説明する。
図１８に、１画素のレイアウトの上面図を示す。なお、本画素構成の等価回路は、図１３において配線１３５１と配線１３５２とが同じ電源に接続されている場合に対応しており、発光素子の一方の電極５０１は、互いに並列に接続された第１のトランジスタと第２のトランジスタを介して電源線１０５に接続されている。
電源線１０５は、概略直線形状であるが、各画素（行）ごとに対応して、凸部を２箇所有している。この凸部は、一部の幅が狭くなった形状を有している。この場合、領域１８０１及び領域１８０５における電源線１０５の縦幅（Ｙ）を３μｍ以下にすることが好ましい。また、領域７１２における電源線１０５の横幅（Ｘ）を４μｍ以上にすることが好ましい。
このような形状の電源線１０５を有することにより、領域１８０１及び領域１８０５にレーザーを照射して電源線１０５を容易に切断することができる。すなわち、どの画素において欠陥画素が生じても、他の画素に影響を与えることなく欠陥のみを容易に修正することができる。
また、ゲート配線５０４は、層間絶縁膜を介して電源線１０５と重なっている。このため、第１のトランジスタ及び第２のトランジスタがＰチャネル型で、且つ、発光素子の一方の電極５０１が陽極の場合、または、第１のトランジスタ及び第２のトランジスタがＮチャネル型で、且つ、発光素子の一方の電極５０１が陰極の場合、ゲート配線５０４と電源線１０５とが重なっている領域の一部、例えば領域１８０８に対してレーザーを照射することにより、ゲート配線５０４と電源線１０５とを短絡させてもよい。すなわち、ゲート配線５０４と、電源線１０５とを短絡させることによって第１のトランジスタ及び第２のトランジスタのゲートとソースが同電位になるため、各トランジスタはオフになり、発光素子がショートしても電流が流れず、画素不良の欠陥を容易に修正することができる。
また、第１及び第２のトランジスタの活性層５０３に対して、領域１８０２及び領域１８０４の双方に対してレーザー照射を行い、活性層をカットするようにしてもよい。また、領域１８０３に対してレーザー照射を行えば、照射箇所が１箇所でよいため、歩留まり向上の点で好ましい。なお、領域１８０２及び領域１８０４の横幅（Ｘ）は３μｍ以下にし、
縦幅（Ｙ）を４μｍ以上にすることが好ましい。
縦幅（Ｙ）を４μｍ以上にすることが好ましい。
このような形状の活性層５０３を有することにより、領域領域１８０２及び領域１８０４の双方、または領域１８０３にレーザーを照射して活性層５０３を容易に切断することができる。すなわち、どの画素において欠陥画素が生じても、他の画素に影響を与えることなく欠陥のみを容易に修正することができる。
なお、図１８においては、発光素子の一方の電極５０１と第１及び第２のトランジスタの活性層５０３とが直接接続されているが、図３５に示すように、発光素子の一方の電極５０１と第１及び第２のトランジスタの活性層５０３との間に配線１８０６が設けられていてもよい。このとき、配線１８０６は、電源線１０５を形成する際に同時に作製することができる。また、配線１８０６は、欠陥画素が生じたときに簡便に修正することができる構造とする。すなわち、配線１８０６は、発光素子の一方の電極５０１と配線１８０６とが接続される領域と、配線１８０６と第１及び第２のトランジスタの活性層５０３とが接続される領域との間における配線１８０６の一部の幅が細くなった構造としている。配線１８０６が一部細くなっている領域１８０７の幅は３μｍ以下にすることが好ましい。
（実施の形態１０）
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について説明する。
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について説明する。
図３６（Ａ）に表示装置の画素部における１画素の一部に相当するレイアウトを示す。図３６（Ａ）は、画素電極（発光素子の有する一対の電極のうちの一方の電極）と電源線との接続関係を示す上面図であり、図３６（Ｂ）は、図３６（Ａ）においてＡ−Ａ´方向に切断したときの断面図である。また、図３６（Ａ）に示す上面図を等価回路に表すと、図１２に相当する。すなわち、図３６（Ａ）、図３６（Ｂ）は、画素電極（発光素子の有する一対の電極のうちの一方の電極）と電源線との間に、直列に接続された２つのトランジスタを有する構成を示している。
図３６（Ａ）は、実施の形態６で説明した図５（Ａ）におけるゲート配線５０４と駆動用のトランジスタの活性層５０３との重なりが１つであるのに対し、２つである点で異なるが、それ以外の構成については同じである。このため、本実施の形態では図５との違いに関してのみ説明する。本実施の形態では、上面から見て２つのゲート配線との間に挟まれた活性層５０３の領域の幅Ｙ５４を狭く（細く）した形状としている。この活性層５０３の領域の幅は、３μｍ以下とすることが好ましい。
このような形状の活性層５０３を有する表示装置は、どの画素において欠陥画素が生じても、他の画素に影響を与えることなく欠陥を容易に修正することができる。
（実施の形態１１）
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について説明する。
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について説明する。
図３７（Ａ）に表示装置の画素部における１画素の一部に相当するレイアウトを示す。図３７（Ａ）は、画素電極（発光素子の有する一対の電極のうちの一方の電極）と電源線との接続関係を示す上面図であり、図３７（Ｂ）は、図３７（Ａ）においてＡ−Ａ´方向に切断したときの断面図である。また、図３７（Ａ）に示す上面図を等価回路に表すと、図１２に相当し、図３６（Ａ）と同様に、画素電極（発光素子の有する一対の電極のうちの一方の電極）と電源線との間に、直列に接続された２つのトランジスタを有する構成を示している。
図３７（Ａ）は、実施の形態１０で説明した図３６（Ａ）における活性層５０３が２つに分割され、当該二つの活性層が配線５３１を介して接続された構成となっている点で図３６（Ａ）と異なるが、それ以外の構成については同じである。このため、本実施の形態では図３６（Ａ）との違いに関してのみ説明する。本実施の形態では、上面から見て２つのゲート配線との間に挟まれ、且つ配線５３１と重ならない活性層５０３の領域の幅Ｙ５６、Ｙ５８を狭く（細く）した形状としている。この活性層５０３の領域の幅は、３μｍ以下とすることが好ましい。また、この活性層５０３の領域の幅Ｙ５６、Ｙ５８は、共に狭くした形状としてもよいし、どちらか一方でもよい。
また、活性層５０３の領域の幅の少なくとも一部を狭く（細く）する形状とする代わりに、上面から見て２つの活性層と重ならない配線５３１の領域の幅を狭く（細く）した形状としてもよい。この配線５３１の領域の幅Ｙ５７は、３μｍ以下とすることが好ましい。
上述したような形状の活性層５０３または配線５３１を有する表示装置は、どの画素において欠陥画素が生じても、他の画素に影響を与えることなく欠陥を容易に修正することができる。
（実施の形態１２）
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について説明する。
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について説明する。
図３８に表示装置の画素部における１画素の一部に相当するレイアウトを示す。図３８は、画素電極と電源線との接続関係を示す上面図である。また、図３８（Ａ）に示す上面図を等価回路に表すと、図１３に相当し、画素電極（発光素子の有する一対の電極のうちの一方の電極）と電源線との間において、発光素子の一方の電極に接続された２つのトランジスタを少なくとも有する構成を示している。
活性層１３６５を有するトランジスタ１３０４のソースまたはドレインの一方及び活性層１３６６を有するトランジスタ１３０５のソースまたはドレインの一方は、配線１３６２を介して互いに接続されている。また、配線１３６２は発光素子１０１の一方の電極１３６１（画素電極）に接続されている。また、トランジスタ１３０４のソースまたはドレインの他方は、配線１３５１に接続され、トランジスタ１３０５のソースまたはドレインの他方は、配線１３５２に接続されている。
本実施の形態では、上面から見て配線１３６２、ゲート配線１３６３、及び配線１３５１と重ならない活性層１３６５の領域の幅Ｙ１０３、Ｙ１０４、または活性層１３６５と重ならない配線１３５１の幅Ｙ１０７を狭く（細く）した形状としている。このとき、活性層１３６５の領域の幅Ｙ１０３、Ｙ１０４、または配線１３５１の幅Ｙ１０７は、３μｍ以下とすることが好ましい。また、この幅Ｙ１０３、Ｙ１０４、Ｙ１０７は、これら全ての幅を狭くした形状としてもよいが、少なくとも一つが上記形状となっていればよい。
また、本実施の形態では、上面から見て配線１３６２、ゲート配線１３６４、及び配線１３５２と重ならない活性層１３６６の領域の幅Ｙ１０５、Ｙ１０６、または活性層１３６６と重ならない配線１３５２の幅Ｙ１０８を狭く（細く）した形状としている。このとき、活性層５０３の領域の幅Ｙ１０５、Ｙ１０６、または活性層１３６６と重ならない配線１３５２の幅Ｙ１０８は、３μｍ以下とすることが好ましい。また、この幅Ｙ１０５、Ｙ１０６、Ｙ１０８は、これら全ての幅を狭くした形状としてもよいが、少なくとも一つが上記形状となっていればよい。
また、幅Ｙ１０３、Ｙ１０４、Ｙ１０７、及び幅Ｙ１０５、Ｙ１０６、Ｙ１０８を共に狭く（細く）する形状とする代わりに、上面から見て発光素子１０１の一方の電極１３６１と配線１３６２とが重ならない領域の近傍における配線１３６２の幅Ｙ１０２または発光素子１０１の一方の電極１３６１の幅Ｙ１０１を狭く（細く）した形状としてもよい。欠陥画素を修復する際に、前者の構成より後者の構成を採用することにより、配線などを切断する箇所が１箇所でよいため好ましい。また、この配線１３６２の幅Ｙ１０２または発光素子１０１の一方の電極１３６１の幅Ｙ１０１は、３μｍ以下とすることが好ましい。
上述したような形状の発光素子１０１の一方の電極１３６１、配線１３６２、活性層１３６５、活性層１３６６、配線１３５１、配線１３５２を有する表示装置は、どの画素において欠陥画素が生じても、他の画素に影響を与えることなく欠陥を容易に修正することができる。
（実施の形態１３）
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について説明する。
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について説明する。
図３９に表示装置の画素部における１画素の一部に相当するレイアウトを示す。図３９は、画素電極（発光素子の有する一対の電極のうちの一方の電極）と電源線との接続関係を示す上面図である。また、図３９に示す上面図を等価回路に表すと、図１３に相当し、図３８と同様に、発光素子の一方の電極に接続された２つのトランジスタを有する構成を示している。
図３９は、実施の形態１０で説明した図３８における２つの活性層１３６５、１３６６が一つの活性層１３７２に置換された構成となっている点で図３８と異なるが、それ以外の構成については同じである。このため、本実施の形態では図３８との違いに関してのみ説明する。本実施の形態では、幅Ｙ１１３、Ｙ１１４、及び幅Ｙ１１５、Ｙ１１６を共に狭く（細く）する形状とすればよい。また、この構成の代わりに、幅Ｙ１１１またはＹ１１２を狭く（細く）した形状としてもよい。欠陥画素を修復する際に、前者の構成より後者の構成を採用することにより、配線などを切断する箇所が１箇所でよいため好ましい。また、幅Ｙ１０３、Ｙ１０４、Ｙ１０７、及び幅Ｙ１０５、Ｙ１０６、Ｙ１０８は、それぞれ３μｍ以下とすることが好ましい。
上述したような形状の発光素子１０１の一方の電極１３６１、配線１３７１、活性層１３７２、配線１３５１、配線１３５２を有する表示装置は、どの画素において欠陥画素が生じても、他の画素に影響を与えることなく欠陥を容易に修正することができる。
（実施の形態１４）
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について説明する。
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について説明する。
図４０に表示装置の画素部における１画素の一部に相当するレイアウトを示す。図４０は、画素電極と電源線との接続関係を示す上面図である。また、図４０に示す上面図を等価回路に表すと、図１４に相当し、画素電極と電源線との間において、発光素子の一方の電極に接続されたトランジスタ１４０５と、当該トランジスタと接続された２つのトランジスタ１４０６、１４０７とを少なくとも有する構成を示している。
図４０は、活性層１４６８を有するトランジスタ１４０６のソースまたはドレインの一方及び活性層１４６９を有するトランジスタ１４０７のソースまたはドレインの一方が配線１４６５を介して互いに接続されている。また、配線１４６５は、活性層１４６４を有するトランジスタ１４０５のソースまたはドレインの一方に接続されている。また、トランジスタ１４０５のソースまたはドレインの他方は、配線１４６２を介して発光素子１０１の一方の電極１４６１（画素電極）に接続されている。また、トランジスタ１４０６のソースまたはドレインの他方は、配線１４５１に接続され、トランジスタ１４０７のソースまたはドレインの他方は、配線１４５２に接続されている。
本実施の形態では、実施の形態１３で図３９を用いて説明したように、幅Ｙ１２６、Ｙ１２７、Ｙ１２８の少なくとも一つ、及び幅Ｙ１２９、Ｙ１３０、Ｙ１３１の少なくとも一つを狭く（細く）した形状としている。このとき、幅Ｙ１２６、Ｙ１２７、Ｙ１２８の少なくとも一つ、及び幅Ｙ１２９、Ｙ１３０、Ｙ１３１の少なくとも一つは、３μｍ以下とすることが好ましい。
また、幅Ｙ１２６、Ｙ１２７、Ｙ１２８の少なくとも一つ、及び幅Ｙ１２９、Ｙ１３０、Ｙ１３１の少なくとも一つを狭く（細く）する形状とする代わりに、幅Ｙ１２１、Ｙ１２２、Ｙ１２３、Ｙ１２４、Ｙ１２５の少なくとも一つを狭く（細く）した形状としてもよい。欠陥画素を修復する際に、前者の構成より後者の構成を採用することにより、配線などを切断する箇所が１箇所でよいため好ましい。また、このとき幅Ｙ１２１、Ｙ１２２、Ｙ１２３、Ｙ１２４、Ｙ１２５は、３μｍ以下とすることが好ましい。
上述したような形状の発光素子１０１の一方の電極１４６１、配線１４６２、活性層１４６４、配線１４６５、活性層１４６８、活性層１４６９、配線１４５１、配線１４５２を有する表示装置は、どの画素において欠陥画素が生じても、他の画素に影響を与えることなく欠陥を容易に修正することができる。
（実施の形態１５）
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について説明する。
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について説明する。
図４１に表示装置の画素部における１画素の一部に相当するレイアウトを示す。図４１は、画素電極と電源線との接続関係を示す上面図である。また、図４１に示す上面図を等価回路に表すと、図１５に相当し、画素電極と電源線との間において、直列に接続されたトランジスタ１５０６、１５０７と、トランジスタ１５０８とが発光素子の一方の電極に接続された構成を示している。
発光素子の一方の電極１５６１は、配線１５６２を介してトランジスタ１５０６の活性層１５６５（ソースまたはドレインの一方）及びトランジスタ１５０８の活性層１５６６（ソースまたはドレインの一方）に接続されている。また、トランジスタ１５０６のソースまたはドレインの他方は、配線１５７１を介してトランジスタ１５０７の活性層１５７０（ソースまたはドレインの一方）に接続されている。また、トランジスタ１５０７のソースまたはドレインの他方は、配線１５７２に接続されている。また、トランジスタ１５０８のソースまたはドレインの他方は、配線１５６８に接続されている。
本実施の形態では、幅Ｙ１４３、Ｙ１４４、Ｙ１４７、Ｙ１４９，Ｙ１５０、Ｙ１５１の少なくとも一つ、及び幅Ｙ１４５、Ｙ１４６、Ｙ１４８の少なくとも一つを狭く（細く）した形状としている。このとき、幅Ｙ１４３、Ｙ１４４、Ｙ１４７、Ｙ１４９，Ｙ１５０、Ｙ１５１の少なくとも一つ、及び幅Ｙ１４５、Ｙ１４６、Ｙ１４８の少なくとも一つは、３μｍ以下とすることが好ましい。
また、幅Ｙ１４３、Ｙ１４４、Ｙ１４７、Ｙ１４９，Ｙ１５０、Ｙ１５１の少なくとも一つ、及び幅Ｙ１４５、Ｙ１４６、Ｙ１４８の少なくとも一つを狭く（細く）する形状とする代わりに、幅Ｙ１４１、Ｙ１４２の少なくとも一つを狭く（細く）した形状としてもよい。欠陥画素を修復する際に、前者の構成より後者の構成を採用することにより、配線などを切断する箇所が１箇所でよいため好ましい。また、このとき幅Ｙ１４１、Ｙ１４２は、３μｍ以下とすることが好ましい。
上述したような形状の発光素子１０１の一方の電極１５６１、配線１５６２、活性層１５６５、活性層１５６６、配線１５６７、配線１５６８、活性層１５７０、配線１５７１を有する表示装置は、どの画素において欠陥画素が生じても、他の画素に影響を与えることなく欠陥を容易に修正することができる。
（実施の形態１６）
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について説明する。
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について説明する。
図４２（Ａ）に表示装置の画素部における１画素の一部に相当するレイアウトを示す。図４２（Ａ）は、画素電極（発光素子の有する一対の電極のうちの一方の電極）と電源線との接続関係を示す上面図であり、図４２（Ｂ）は、図４２（Ａ）においてＡ−Ａ´方向に切断したときの断面図である。また、図４２（Ａ）に示す上面図を等価回路に表すと図１２に相当し、図３６（Ａ）、図３７（Ａ）と同様に、画素電極（発光素子の有する一対の電極のうちの一方の電極）と電源線との間に、直列に接続された２つのトランジスタを少なくとも有する構成を示している。
画素電極４２０１は、配線４２０２を介して、活性層４２０４を有するトランジスタ１２０４のソースまたはドレインの一方に接続されている。また、トランジスタ１２０４のソースまたはドレインの他方は、配線４２０５を介して活性層４２０６を有するトランジスタ１２０５のソースまたはドレインの一方に接続されている。また、トランジスタ１２０５のソースまたはドレインの他方は、配線４２０７に接続されている。なお、図４２（Ｂ）において、４２０８は１３族元素（または１５族元素）を含有する半導体膜を示しており、図４２（Ａ）においては配線４２０２、配線４２０５、配線４２０７の下に配置されているため、図示されない。また、ゲート配線４２０３の下には基板が存在するが、本図面では図示していない。
本実施の形態では、上面から見て、画素電極４２０１及び活性層４２０４と重ならない配線４２０２の領域の幅Ｙ１６１を狭く（細く）した形状としている。この幅Ｙ１６１は、３μｍ以下とすることが好ましい。
また、幅Ｙ１６１を狭く（細く）する形状とする代わりに、活性層４２０４及び活性層４２０６と重ならない配線４２０５の領域の幅Ｙ１６２を狭く（細く）した形状としてもよい。この幅Ｙ１６２は、３μｍ以下とすることが好ましい。また、幅Ｙ１６１、Ｙ１６２を狭く（細く）する形状とする代わりに、活性層４２０６と重ならない配線４２０７のの幅Ｙ１６３を狭く（細く）した形状としてもよい。この幅Ｙ１６３は、３μｍ以下とすることが好ましい。なお、幅Ｙ１６１、Ｙ１６２、Ｙ１６３は、共に狭くした形状としてもよいが、少なくともいずれか一つを狭く（細く）した形状とすればよい。
上述したような形状の配線４２０２、配線４２０５、または配線４２０７を有する表示装置は、どの画素において欠陥画素が生じても、他の画素に影響を与えることなく欠陥を容易に修正することができる。
（実施の形態１７）
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について説明する。
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について説明する。
図４３（Ａ）に表示装置の画素部における１画素の一部に相当するレイアウトを示す。図４３（Ａ）は、画素電極（発光素子の有する一対の電極のうちの一方の電極）と電源線との接続関係を示す上面図であり、図４３（Ｂ）は、図４３（Ａ）においてＡ−Ａ´方向に切断したときの断面図である。また、図４３（Ａ）に示す上面図を等価回路に表すと図１２に相当し、図４２（Ａ）と同様に、画素電極（発光素子の有する一対の電極のうちの一方の電極）と電源線との間に、直列に接続された２つのトランジスタを少なくとも有する構成を示している。
実施の形態１６で説明した図４２（Ａ）においては、１３族元素（または１５族元素）を含有する半導体膜４２０８と重ならない領域の活性層（チャネル形成領域に相当する）が一部エッチングされており、配線４２０２の上に重なるように画素電極４２０１が設けられた構造である。これに対し、図４３（Ａ）は、チャネル形成領域と重ならない領域の活性層の上を覆うように保護膜４２０９が設けられており、画素電極４２０１の上に重なるように配線４２０２が設けられた構造であり、この点で図４２（Ａ）と相違するが、それ以外の構成については同じである。すなわち、本実施の形態では、上面から見て、配線４２０２の幅Ｙ１６１、配線４２０５の幅Ｙ１６２、または配線４２０７の幅Ｙ１６３の少なくともいずれか一つを狭く（細く）した形状とすればよい。この幅Ｙ１６１、Ｙ１６２、Ｙ１６３は、３μｍ以下とすることが好ましい。なお、幅Ｙ１６１、Ｙ１６２、Ｙ１６３は、共に狭くした形状としてもよい。
上述したような形状の配線４２０２、配線４２０５、または配線４２０７を有する表示装置は、どの画素において欠陥画素が生じても、他の画素に影響を与えることなく欠陥を容易に修正することができる。
本実施例では、欠陥画素を簡便に修復することが可能な表示装置の構成について説明する。なお、実施の形態２においては、図１を用いて１画素の構成例を説明したので、本実施例では図１とは違う構造を有する画素の構成例について説明する。
図２１に表示装置の画素部における１画素分の等価回路図の一例を示す。各画素には、第１のトランジスタ２１０５、第２のトランジスタ２１０６、第３のトランジスタ２１０７、コンデンサ２１０８、発光素子２１０９、発光素子２１０９の一方の電極２１１０が設けられている。発光素子２１０９の一方の電極２１１０は、陽極であってもよいし、陰極であってもよい。
第１のトランジスタ２１０５は、ゲート電極がゲート信号線２１０４（走査線）に接続され、ソース領域またはドレイン領域の一方が第１のソース信号線２１０２（データ線）に、他方が第３のトランジスタ２１０７のゲート電極及びコンデンサ２１０８の一方の電極にそれぞれ接続されている。また、第２のトランジスタ２１０６は、ゲート電極が第２のソース信号線２１０１に接続され、ソース領域またはドレイン領域の一方が発光素子２１０９の他方の電極に、他方が第３のトランジスタ２１０７のソース領域またはドレイン領域の一方にそれぞれ接続されている。また、第３のトランジスタ２１０７は、ソース領域またはドレイン領域の他方が電源線２１０３に接続されている。また、コンデンサ２１０８の他方の電極は電源線２１０３に接続されている。
コンデンサ２１０８は、第３のトランジスタ２１０７のゲート電位を保持する役目をしている。このため、図２１においては、第３のトランジスタ２１０７のゲート電極と電源線２１０３との間にコンデンサ２１０８が接続されているが、この構成に限定されない。すなわち、第３のトランジスタ２１０７のゲート電位を保持できるようにコンデンサ２１０８は設けられていればよい。また、第３のトランジスタ２１０７のゲート容量などを用いて第３のトランジスタ２１０７のゲート電位を保持できる場合は、コンデンサ２１０８を設けない構成とすることもできる。
なお、実施の形態２で説明したように、第１〜第３のトランジスタ２１０５〜２１０７は図２１の構成に限定されるものではない。すなわち、第１〜第３のトランジスタ２１０５〜２１０７は、それぞれＮチャネル型、Ｐチャネル型のどちらでもよい、また、各トランジスタの活性層は、それぞれ非晶質でもよいし、結晶性を有していてもよい。また、各トランジスタの活性層は、それぞれＬＤＤ構造を有していてもよいし、ＧＯＬＤ構造を有していてもよい。また、各トランジスタの構造は、それぞれ順スタガ型、逆スタガ型のどちらでもよい。また、各トランジスタの構造は、それぞれトップゲート型、ボトムゲート型のどちらでもよい。また、各トランジスタのゲート電極は、それぞれチャネル形成領域の上下の両方にあってもよいし、チャネル形成領域の上方または下方の一方に複数のゲート電極があってもよい。
図２１において本発明を実施するためには、発光素子２１０９の他方の電極（第２のトランジスタ２１０６のソース領域またはドレイン領域の一方に接続されている側の電極）と電源線２１０３との間において電流の流れる経路のうち、少なくとも一部を断線させればよい。発光素子２１０９の他方の電極と電源線２１０３との間において電流の流れる経路は、上述した図１２の構成と同じであるので、ここでは詳細な説明を省略する。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させる領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので、ここでは説明を省略する。
次に、図２２に表示装置の画素部における１画素分の等価回路図の別の一例を示す。各画素には、第１のトランジスタ２２０５、第２のトランジスタ２２０６、第３のトランジスタ２２０７、コンデンサ２２０８、発光素子２２０９、発光素子２２０９の一方の電極２２１０が設けられている。発光素子２２０９の一方の電極２２１０は、陽極であってもよいし、陰極であってもよい。
第１のトランジスタ２２０５は、ゲート電極が第１のゲート信号線２２０４に接続され、ソース領域またはドレイン領域の一方が第１のソース信号線２２０１（データ線）に、他方が第２のトランジスタ２２０６のゲート電極、第３のトランジスタ２２０７のソース領域またはドレイン領域の一方、及びコンデンサ２２０８の一方の電極にそれぞれ接続されている。また、第２のトランジスタ２２０６は、ソース領域またはドレイン領域の一方が発光素子２２０９の他方の電極に、他方が電源線２２０２にそれぞれ接続されている。また、第３のトランジスタ２２０７は、ゲート電極が第２のゲート信号線２２０３に接続され、ソース領域またはドレイン領域の他方が電源線２２０２に接続されている。また、コンデンサ２２０８の他方の電極は電源線２２０２に接続されている。
図２２において本発明を実施するためには、発光素子２２０９の他方の電極（第２のトランジスタ２２０６のソース領域またはドレイン領域の一方に接続されている側の電極）と電源線２２０２との間において電流の流れる経路のうち、少なくとも一部を断線させればよい。発光素子２２０９の他方の電極と電源線２２０２との間において電流の流れる経路は、上述した図１１の構成と同じであるので、ここでは詳細な説明を省略する。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させる領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので、ここでは説明を省略する。
次に、図２３に表示装置の画素部における１画素分の等価回路図の別の一例を示す。各画素には、第１のスイッチ２３０３、第２のスイッチ２３０４、トランジスタ２３０５、コンデンサ２３０６、第３のスイッチ２３０７、第４のスイッチ２３０８、第５のスイッチ２３０９、発光素子２３１０、発光素子２３１０の一方の電極２３１１が設けられている。発光素子２３１０の一方の電極２３１１は、陽極であってもよいし、陰極であってもよい。
トランジスタ２３０５は、ゲート電極がコンデンサ２３０６の一方の電極、第４のスイッチ２３０８の一方の端子、及び第５のスイッチ２３０９の一方の端子に接続され、ソース領域またはドレイン領域の一方が第１のスイッチ２３０３の一方の端子、及び第２のスイッチ２３０４の一方の端子に、他方が第３のスイッチ２３０７の一方の端子、及び第４のスイッチ２３０８の他方の端子に接続されている。また、第１のスイッチ２３０３の他方の端子はソース信号線２３０１に接続され、第２のスイッチ２３０４の他方の端子は電源線２３０２に接続されている。また、コンデンサ２３０６の他方の電極は電源線２３０２に接続されている。また、第３のスイッチ２３０７の他方の端子は、発光素子２３１０の他方の電極に接続されている。
図２３において本発明を実施するためには、発光素子２３１０の他方の電極（第３のスイッチ２３０７の他方の端子に接続されている側の電極）と電源線２３０２との間において電流の流れる経路のうち、少なくとも一部を断線させればよい。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させる領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので、ここでは説明を省略する。
次に、図２４に表示装置の画素部における１画素分の等価回路図の別の一例を示す。各画素には、第１のトランジスタ２４０５、第２のトランジスタ２４０６、スイッチ２４０７、コンデンサ２４０８、第３のトランジスタ２４０９、第４のトランジスタ２４１０、発光素子２４１１、発光素子２４１１の一方の電極２４１２が設けられている。発光素子２４１１の一方の電極２４１２は、陽極であってもよいし、陰極であってもよい。
第１のトランジスタ２４０５は、ゲート電極が第１のゲート信号線２４０３に接続され、ソース領域またはドレイン領域の一方が発光素子２４１１の他方の電極に、他方が第２のトランジスタ２４０６のソース領域またはドレイン領域の一方に接続されている。また、第２のトランジスタ２４０６は、ゲート電極がスイッチ２４０７の一方の端子、コンデンサ２４０８の一方の電極、並びに第３のトランジスタ２４０９のソース領域またはドレイン領域の一方及びゲート電極に接続され、ソース領域またはドレイン領域の他方が電源線２４０２に接続されている。また、コンデンサ２４０８の他方の電極は、電源線２４０２に接続されている。また、第３のトランジスタ２４０９は、ソース領域またはドレイン領域の他方が第４のトランジスタ２４１０のソース領域またはドレイン領域の一方に接続されている。また、第４のトランジスタ２４１０は、ゲート電極が第２のゲート信号線２４０４に接続され、ソース領域またはドレイン領域の他方がソース信号線２４０１に接続されている。
図２４において本発明を実施するためには、発光素子２４１１の他方の電極と電源線２４０２との間において電流の流れる経路のうち、少なくとも一部を断線させればよい。発光素子２４１１の他方の電極と電源線２４０２との間において電流の流れる経路は、上述した図１２の構成と同じであるので、ここでは詳細な説明を省略する。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させる領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので、ここでは説明を省略する。
次に、図２５に表示装置の画素部における１画素分の等価回路図の別の一例を示す。図２５に示す構成は、図２４において設けられていたスイッチ２４０７の代わりに、第５のトランジスタ２４１３が設けられた構成となっている。
第５のトランジスタ２４１３は、ゲート電極が当該第５のトランジスタ２４１３のソース領域またはドレイン領域の一方及び第４のトランジスタ２４１０のソース領域またはドレイン領域の一方に接続され、ソース領域またはドレイン領域の他方が第３のトランジスタ２４０９のソース領域またはドレイン領域の一方に接続されている。
図２５において本発明を実施するためには、発光素子２４１１の他方の電極と電源線２４０２との間において電流の流れる経路のうち、少なくとも一部を断線させればよい。発光素子２４１１の他方の電極と電源線２４０２との間において電流の流れる経路は、上述した図１２の構成と同じであるので、ここでは詳細な説明を省略する。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させる領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので、ここでは説明を省略する。
次に、図２６に表示装置の画素部における１画素分の等価回路図の別の一例を示す。各画素には、第１のトランジスタ２６０６、第１のコンデンサ２６０７、第２のコンデンサ２６０８、第２のトランジスタ２６０９、第３のトランジスタ２６１０、第４のトランジスタ２６１１、第５のトランジスタ２６１２、発光素子２６１３、発光素子２６１３の一方の電極２６１４が設けられている。発光素子２６１３の一方の電極２６１４は、陽極であってもよいし、陰極であってもよい。
第１のトランジスタ２６０６は、ゲート電極が第２のゲート信号線２６０４に接続され、ソース領域またはドレイン領域の一方がソース信号線２６０１に、他方が第１のコンデンサ２６０７の一方の電極、第２のコンデンサ２６０８の一方の電極、及び第２のトランジスタ２６０９のソース領域またはドレイン領域の一方に接続されている。また、第１のコンデンサ２６０７の他方の電極は電源線２６０２に接続されている。また、第２のコンデンサ２６０８の他方の電極は、第３のトランジスタ２６１０のソース領域またはドレイン領域の一方及び第４のトランジスタ２６１１のゲート電極に接続されている。また、第２のトランジスタ２６０９は、ゲート電極が第１のゲート信号線２６０３、及び第３のトランジスタ２６１０のゲート電極に接続され、ソース領域またはドレイン領域の他方が電源線２６０２、及び第４のトランジスタ２６１１のソース領域またはドレイン領域の一方に接続されている。また、第３のトランジスタ２６１０は、ソース領域またはドレイン領域の他方が電源線２６０２、第４のトランジスタ２６１１のソース領域またはドレイン領域の他方、及び第５のトランジスタ２６１２のソース領域またはドレイン領域の一方に接続されている。また、第５のトランジスタ２６１２は、ゲート電極が第３のゲート信号線２６０５に接続され、ソース領域またはドレイン領域の他方が発光素子２６１３の他方の電極に接続されている。
図２６において本発明を実施するためには、発光素子２６１３の他方の電極と電源線２６０２との間において電流の流れる経路のうち、少なくとも一部を断線させればよい。発光素子２６１３の他方の電極と電源線２６０２との間において電流の流れる経路は、上述した図１２の構成と同じであるので、ここでは詳細な説明を省略する。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させる領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので、ここでは説明を省略する。
次に、図２７（Ａ）に表示装置の画素部における１画素分の等価回路図の別の一例を示す。各画素には、第１のトランジスタ２７０６、第１のコンデンサ２７０７、第２のトランジスタ２７０８、第３のトランジスタ２７０９、第４のトランジスタ２７１０、発光素子２７１１、発光素子２７１１の一方の電極２７１２が設けられている。発光素子２７１１の一方の電極２７１２は、陽極であってもよいし、陰極であってもよい。
第１のトランジスタ２７０６は、ゲート電極が第２のゲート信号線２７０４に接続され、ソース領域またはドレイン領域の一方がソース信号線２７０１に、他方が第１のコンデンサ２７０７の一方の電極、及び第３のトランジスタ２７０９のゲート電極に接続されている。また、第１のコンデンサ２７０７の他方の電極は電源線２７０２に接続されている。また、第２のトランジスタ２７０８は、ゲート電極が第１のゲート信号線２７０３に接続され、ソース領域またはドレイン領域の一方がソース信号線２７０１に、他方が第３のトランジスタ２７０９のソース領域またはドレイン領域の一方、及び第４のトランジスタ２７１０のソース領域またはドレイン領域の一方に接続されている。また、第３のトランジスタ２７０９は、ソース領域またはドレイン領域の他方が電源線２７０２に接続されている。また、第４のトランジスタ２７１０は、ゲート電極が第３のゲート信号線２７０５に接続され、ソース領域またはドレイン領域の他方が発光素子２７１１の他方の電極に接続されている。
次に、図２７（Ｂ）について説明する。図２７（Ａ）において第１のトランジスタ２７０６のソース領域またはドレイン領域の一方がソース信号線２７０１に接続されていたのに対し、図２７（Ｂ）では、第１のトランジスタ２７０６のソース領域またはドレイン領域の一方が第２のトランジスタ２７０８のソース領域またはドレイン領域の他方、第３のトランジスタ２７０９のソース領域またはドレイン領域の一方、及び第４のトランジスタ２７１０のソース領域またはドレイン領域の一方に接続されている点で図２７（Ｂ）は図２７（Ａ）と相違し、これ以外の構成については同じである。
図２７（Ａ）、（Ｂ）において本発明を実施するためには、発光素子２７１１の他方の電極と電源線２７０２との間において電流の流れる経路のうち、少なくとも一部を断線させればよい。発光素子２７１１の他方の電極と電源線２７０２との間において電流の流れる経路は、上述した図１２の構成と同じであるので、ここでは詳細な説明を省略する。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させる領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので、ここでは説明を省略する。
次に、図２８に表示装置の画素部における１画素分の等価回路図の別の一例を示す。各画素には、第１のトランジスタ２８０６、第１のコンデンサ２８０７、第２のコンデンサ２８０８、第２のトランジスタ２８０９、第３のトランジスタ２８１０、第４のトランジスタ２８１１、発光素子２８１２、発光素子２８１２の一方の電極２８１３が設けられている。発光素子２８１２の一方の電極２８１３は、陽極であってもよいし、陰極であってもよい。
第１のトランジスタ２８０６は、ゲート電極が第１のゲート信号線２８０３に接続され、ソース領域またはドレイン領域の一方がソース信号線２８０１に、他方が第１のコンデンサ２８０７の一方の電極に接続されている。また、第１のコンデンサ２８０７の他方の電極は、第２のコンデンサ２８０８の一方の電極、第２のトランジスタ２８０９のソース領域またはドレイン領域の一方、及び第３のトランジスタ２８１０のゲート電極に接続されている。また、第２のコンデンサ２８０８の他方の電極は、電源線２８０２に接続されている。また、第２のトランジスタ２８０９は、ゲート電極が第２のゲート信号線２８０４に接続され、ソース領域またはドレイン領域の他方が第３のトランジスタ２８１０のソース領域またはドレイン領域の一方、及び第４のトランジスタ２８１１のソース領域またはドレイン領域の一方に接続されている。また、第３のトランジスタ２８１０は、ソース領域またはドレイン領域の他方が電源線２８０２に接続されている。また、第４のトランジスタ２８１１は、ゲート電極が第３のゲート信号線２８０５に接続され、ソース領域またはドレイン領域の他方が発光素子２８１２の他方の電極に接続されている。
図２８において本発明を実施するためには、発光素子２８１２の他方の電極と電源線２８０２との間において電流の流れる経路のうち、少なくとも一部を断線させればよい。発光素子２８１２の他方の電極と電源線２８０２との間において電流の流れる経路は、上述した図１２の構成と同じであるので、ここでは詳細な説明を省略する。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させる領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので、ここでは説明を省略する。
次に、図２９に表示装置の画素部における１画素分の等価回路図の別の一例を示す。各画素には、第１のスイッチ２９０３、第１のトランジスタ２９０４、第２のスイッチ２９０５、コンデンサ２９０６、第２のトランジスタ２９０７、発光素子２９０８、発光素子２９０８の一方の電極２９０９が設けられている。発光素子２９０８の一方の電極２９０９は、陽極であってもよいし、陰極であってもよい。
第１のスイッチ２９０３は、一方の端子がソース信号線２９０１に接続され、他方の端子が第１のトランジスタ２９０４のソース領域またはドレイン領域の一方、ゲート電極、及び第２のスイッチ２９０５の一方の端子に接続されている。また、第１のトランジスタ２９０４は、ソース領域またはドレイン領域の他方が電源線２９０２に接続されている。また、第２のスイッチ２９０５の他方の端子は、コンデンサ２９０６の一方の電極、及び第２のトランジスタ２９０７のゲート電極に接続されている。また、コンデンサ２９０６の他方の電極は、電源線２９０２に接続されている。また、第２のトランジスタ２９０７は、ソース領域またはドレイン領域の一方が電源線２９０２に接続され、他方が発光素子２９０８の他方の電極に接続されている。
図２９において本発明を実施するためには、発光素子２９０８の他方の電極と電源線２９０２との間において電流の流れる経路のうち、少なくとも一部を断線させればよい。発光素子２９０８の他方の電極と電源線２９０２との間において電流の流れる経路は、上述した図１１の構成と同じであるので、ここでは詳細な説明を省略する。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させる領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので、ここでは説明を省略する。
次に、図３０に表示装置の画素部における１画素分の等価回路図の別の一例を示す。各画素には、第１のスイッチ３００３、第１のトランジスタ３００４、第２のスイッチ３００５、コンデンサ３００６、第２のトランジスタ３００７、発光素子３００８、発光素子３００８の一方の電極３００９が設けられている。発光素子３００８の一方の電極３００９は、陽極であってもよいし、陰極であってもよい。
第１のスイッチ３００３は、一方の端子がソース信号線３００１に接続され、他方の端子が第１のトランジスタ３００４のソース領域またはドレイン領域の一方、及び第２のスイッチ３００５の一方の端子に接続されている。また、第１のトランジスタ３００４は、ゲート電極が第２のスイッチ３００５の他方の端子、コンデンサ３００６の一方の電極、及び第２のトランジスタ３００７のゲート電極に接続され、ソース領域またはドレイン領域の他方が電源線３００２に接続されている。また、コンデンサ３００６の他方の電極は、電源線３００２に接続されている。また、第２のトランジスタ３００７は、ソース領域またはドレイン領域の一方が電源線３００２に接続され、他方が発光素子３００８の他方の電極に接続されている。
図３０において本発明を実施するためには、発光素子３００８の他方の電極と電源線３００２との間において電流の流れる経路のうち、少なくとも一部を断線させればよい。発光素子３００８の他方の電極と電源線３００２との間において電流の流れる経路は、上述した図１１の構成と同じであるので、ここでは詳細な説明を省略する。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させる領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので、ここでは説明を省略する。
次に、図３１に表示装置の画素部における１画素分の等価回路図の別の一例を示す。各画素には、第１のトランジスタ３１０８、第１のコンデンサ３１０９、第２のコンデンサ３１１０、第２のトランジスタ３１１１、第３のトランジスタ３１１２、第４のトランジスタ３１１３、第５のトランジスタ３１１４、発光素子３１１５、発光素子３１１５の一方の電極３１１６が設けられている。発光素子３１１５の一方の電極３１１６は、陽極であってもよいし、陰極であってもよい。
第１のトランジスタ３１０８は、ゲート電極が第１のゲート信号線３１０３に接続され、ソース領域またはドレイン領域の一方がソース信号線３１０１に、他方が第１のコンデンサ３１０９の一方の電極、第２のコンデンサ３１１０の一方の電極、及び第２のトランジスタ３１１１のソース領域またはドレイン領域の一方に接続されている。また、第１のコンデンサ３１０９の他方の電極は電源線３１０２に接続されている。また、第２のコンデンサ３１１０の他方の電極は、第３のトランジスタ３１１２のソース領域またはドレイン領域の一方、及び第４のトランジスタ３１１３のゲート電極に接続されている。また、第２のトランジスタ３１１１は、ゲート電極が第２のゲート信号線３１０４、ソース領域またはドレイン領域の他方が、第４のトランジスタ３１１３のソース領域またはドレイン領域の一方、及び第５のトランジスタ３１１４のソース領域またはドレイン領域の一方に接続されている。また、第３のトランジスタ３１１２は、ゲート電極が第３のゲート信号線３１０５に接続され、ソース領域またはドレイン領域の他方が初期化用の配線３１０７に接続されている。また、第４のトランジスタ３１１３は、ソース領域またはドレイン領域の他方が発光素子３１１５の他方の電極に接続されている。また、第５のトランジスタ３１１４は、ゲート電極が第４のゲート信号線３１０６に接続され、ソース領域またはドレイン領域の他方が電源線３１０２に接続されている。
図３１において本発明を実施するためには、発光素子３１１５の他方の電極と電源線３１０２との間において電流の流れる経路のうち、少なくとも一部を断線させればよい。発光素子３１１５の他方の電極と電源線３１０２との間において電流の流れる経路は、上述した図１２の構成と同じであるので、ここでは詳細な説明を省略する。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させる領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので、ここでは説明を省略する。
次に、図３２に表示装置の画素部における１画素分の等価回路図の別の一例を示す。各画素には、第１のコンデンサ３２０３、トランジスタ３２０４、第１のスイッチ３２０５、第２のスイッチ３２０６、発光素子３２０７、発光素子３２０７の一方の電極３２０８が設けられている。発光素子３２０７の一方の電極３２０８は、陽極であってもよいし、陰極であってもよい。
第１のコンデンサ３２０３は、一方の電極がソース信号線３２０１に接続され、他方の電極がトランジスタ３２０４のゲート電極、及び第１のスイッチ３２０５の一方の端子に接続されている。また、トランジスタ３２０４は、ソース領域またはドレイン領域の一方が電源線３２０２に接続され、他方が第１のスイッチ３２０５の他方の端子及び第２のスイッチ３２０６の一方の端子に接続されている。また、第２のスイッチ３２０６の他方の端子は、発光素子３２０７の他方の電極に接続されている。
図３２において本発明を実施するためには、発光素子３２０７の他方の電極と電源線３２０２との間において電流の流れる経路のうち、少なくとも一部を断線させればよい。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させる領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので、ここでは説明を省略する。
次に、図３３に表示装置の画素部における１画素分の等価回路図の別の一例を示す。各画素には、第１のコンデンサ３３０３、第１のトランジスタ３３０４、第２のトランジスタ３３０５、第１のスイッチ３３０６、第２のスイッチ３３０７、発光素子３３０８、発光素子３３０８の一方の電極３３０９が設けられている。発光素子３３０８の一方の電極３３０９は、陽極であってもよいし、陰極であってもよい。
第１のコンデンサ３３０３は、一方の電極がソース信号線３３０１に接続され、他方の電極が第１のトランジスタ３３０４のゲート電極、第２のトランジスタ３３０５のゲート電極、及び第２のスイッチ３３０７の一方の端子に接続されている。また、第１のトランジスタ３３０４は、ソース領域またはドレイン領域の一方が第１のスイッチ３３０６の一方の端子に、他方が第２のトランジスタ３３０５のソース領域またはドレイン領域の一方、第２のスイッチ３３０７の他方の端子、及び発光素子３３０８の他方の電極に接続されている。また、第２のトランジスタ３３０５は、ソース領域またはドレイン領域の他方が低電源電位に接続されている。このように第１のトランジスタ３３０４、及び第２のトランジスタ３３０５はＣＭＯＳインバータ回路を構成している。また、第１のスイッチ３３０６の他方の端子は、電源線３３０２に接続されている。
図３３において本発明を実施するためには、発光素子３３０８の他方の電極と電源線３３０２との間において電流の流れる経路のうち、少なくとも一部を断線させればよい。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させる領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので、ここでは説明を省略する。
次に、図３４に表示装置の画素部における１画素分の等価回路図の別の一例を示す。各画素には、第１のトランジスタ３４０４、コンデンサ３４０５、第２のトランジスタ３４０６、第３のトランジスタ３４０７、発光素子３４０８、発光素子３４０８の一方の電極３４０９が設けられている。発光素子３４０８の一方の電極３４０９は、陽極であってもよいし、陰極であってもよい。
第１のトランジスタ３４０４は、ゲート電極がゲート信号線３４０３に接続され、ソース領域またはドレイン領域の一方がソース信号線３４０１に、他方がコンデンサ３４０５の一方の電極、第２のトランジスタ３４０６のソース領域またはドレイン領域の一方、及び発光素子３４０８の他方の電極に接続されている。また、コンデンサ３４０５の他方の電極は、第２のトランジスタ３４０６のゲート電極、及び第３のトランジスタ３４０７のソース領域またはドレイン領域の一方に接続されている。また、第２のトランジスタ３４０６は、ソース領域またはドレイン領域の他方が電源線３４０２に接続されている。また、第３のトランジスタ３４０７は、ゲート電極がゲート信号線３４０３に接続され、ソース領域またはドレイン領域の他方が電源線３４０２に接続されている。
図３４において本発明を実施するためには、発光素子３４０８の他方の電極と電源線３４０２との間において電流の流れる経路のうち、少なくとも一部を断線させればよい。発光素子３４０８の他方の電極と電源線３４０２との間において電流の流れる経路は、上述した図１１の構成と同じであるので、ここでは詳細な説明を省略する。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させる領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので、ここでは説明を省略する。
本実施例で説明した図面は、あくまで一例である。すなわち、トランジスタの極性や図面の構成に限定されるものではなく、Ｎチャネル型、Ｐチャネル型のどちらでも構わない。
本発明の表示装置は様々な電子機器の表示部に用いることができる。特に薄型、軽量が要求されるモバイル機器には本発明の表示装置を用いることが望ましい。
上記実施の形態及び上記実施例に示される表示装置を筺体に組み込んだ電子機器として、テレビジョン装置（単にＴＶ、テレビ、又はテレビジョン受信機ともよぶ。）、カメラ（ビデオカメラやデジタルカメラ等）、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話機、携帯型のゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）やＨＤ ＤＶＤ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ ＤＶＤ）、ブルーレイディスク（Ｂｌｕ―ｒａｙ Ｄｉｓｋ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）、その他表示部を有する電化製品などが挙げられる。電子機器の具体例を図８、図１０に示す。
図８（Ａ）に示す携帯情報端末は、本体９２０１、表示部９２０２等を含んでいる。表示部９２０２は、実施形態１〜９で示すものを適用することができる。本発明の一である表示装置を用いることにより、点欠ではあるものの輝点がなく、画面全体の画質不良が低減された、表示品位に優れた携帯情報端末を歩留まり良く安価に提供することができる。
図８（Ｂ）に示すデジタルビデオカメラは、表示部９７０１、表示部９７０２等を含んでいる。表示部９７０１は、実施形態１〜９で示すものを適用することができる。本発明の一である表示装置を用いることにより、点欠ではあるものの輝点がなく、画面全体の画質不良が低減された、表示品位に優れたデジタルビデオカメラを歩留まり良く安価に提供することができる。
図８（Ｃ）に示す携帯端末は、本体９１０１、表示部９１０２等を含んでいる。表示部９１０２は、実施形態１〜９で示すものを適用することができる。本発明の一である表示装置を用いることにより、点欠ではあるものの輝点がなく、画面全体の画質不良が低減された、表示品位に優れた携帯端末を歩留まり良く安価に提供することができる。
図８（Ｄ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含んでいる。表示部９３０２は、実施形態１〜９で示すものを適用することができる。本発明の一である表示装置を用いることにより、点欠ではあるものの輝点がなく、画面全体の画質不良が低減された、表示品位に優れた携帯型のテレビジョン装置を歩留まり良く安価に提供することができる。このようなテレビジョン装置は携帯電話機などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば４０インチ以上）まで、幅広く適用することができる。
図８（Ｅ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を含んでいる。表示部９４０２は、実施形態１〜９で示すものを適用することができる。本発明の一である表示装置を用いることにより、点欠ではあるものの輝点がなく、画面全体の画質不良が低減された、表示品位に優れた携帯型のコンピュータを歩留まり良く安価に提供することができる。
図８（Ｆ）に示すテレビジョン装置は、本体９５０１、表示部９５０２等を含んでいる。表示部９５０２は、実施形態１〜９で示すものを適用することができる。本発明の一である表示装置を用いることにより、点欠ではあるものの輝点がなく、画面全体の画質不良が低減された、表示品位に優れたテレビジョン装置を歩留まり良く安価に提供することができる。
図１０に示す電子ブックは、両面表示型パネル４３０３を搭載した例である。第１の筐体４３０５は第１の表示部４３０１を有し、第２の筐体４３０６は操作ボタン４３０４及び第２の表示部４３０７を有し、両面表示型パネル４３０３は、第１の表示面、及び第１の表示面の裏面に相当する第２の表示面４３０２を有し、両面表示型パネル４３０３は、第１の筐体４３０５と第２の筐体４３０６の間に挿入されている。各表示部は、実施形態１〜９で示すものを適用することができる。
両面表示型パネル４３０３を挿入した電子ブックの使い方の例としては、第１の表示部４３０１及び第２の表示面４３０２で文章を読み、第２の表示部４３０７及び第１の表示面で図を参照するのは便利である。このとき、両面表示型パネル４３０３は、第１の表示面と第２の表示面４３０２を同時に違う画面を表示することはできないため、第１の表示面と第２の表示面４３０２を動かしたときに、第１の表示面の表示から第２の表示面の表示に切り替わるものとする。
また、第１の表示部４３０１から第１の表示面を読んで、次のページ、両面表示型パネルをめくり始めた時に、ある角度で第２の表示面及び第２の表示部４３０７は次のページの表示を行い、また、第２の表示面４３０２及び第２の表示部４３０７を使い終わり、両面表示型パネルをめくり始めると、ある角度で第１の表示面及び第１の表示部４３０１が次のページを表示する。これにより、画面の切り替わりを目に見えないようにし、視覚的な違和感等を抑えることが可能となる。また、違和感を更に低減するために、可撓性基板に両面射出型パネルを設けるとよい。本発明の一である表示装置を用いることにより、点欠ではあるものの輝点がなく、画面全体の画質不良が低減された、表示品位に優れた電子ブックを歩留まり良く安価に提供することができる。
上記に挙げた電子機器において、二次電池を用いているものは、表示装置の消費電力を削減した分、電子機器の使用時間を長持ちさせることができ、二次電池を充電する時間を短くすることができる。
なお、上述した電子機器の他に、フロント型若しくはリア型のプロジェクターに用いることも可能である。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
１０１ 発光素子
１０２ 駆動用のトランジスタ
１０３ スイッチング用トランジスタ
１０４ コンデンサ
１０５ 電源線
１０６ ソース信号線
１０７ ゲート信号線
１０８ 発光素子の他方の電極（陰極）に接続された配線
１０２ 駆動用のトランジスタ
１０３ スイッチング用トランジスタ
１０４ コンデンサ
１０５ 電源線
１０６ ソース信号線
１０７ ゲート信号線
１０８ 発光素子の他方の電極（陰極）に接続された配線
Claims (15)
- 電極及び電界発光層を有する発光素子と、
前記発光素子の電極に電気的に接続された配線と、
ソース、ドレイン、及びチャネル形成領域を含む活性層を有するトランジスタと、
前記トランジスタのソースまたはドレインの一方に電気的に接続された電源線とを有し、
前記配線は、前記トランジスタのソースまたはドレインの他方に電気的に接続され、
前記電極と前記配線とが電気的に接続される領域の近傍に、前記電極と前記配線とが電気的に接続される領域に比較して前記電極の幅が細い領域を有することを特徴とする表示装置。 - 請求項１において、前記電極の幅が細い領域の幅は３μｍ以下であることを特徴とする表示装置。
- 請求項１または２において、前記電極の幅が細い領域は、当該電極において最も幅が細いことを特徴とする表示装置。
- 電極及び電界発光層を有する発光素子と、
前記発光素子の電極に電気的に接続された配線と、
ソース、ドレイン、及びチャネル形成領域を含む活性層を有するトランジスタと、
前記トランジスタのソースまたはドレインの一方に電気的に接続された電源線とを有し、
前記配線は、前記トランジスタのソースまたはドレインの他方に電気的に接続され、
前記電極と前記配線とが電気的に接続される領域と、前記配線と前記トランジスタのソースまたはドレインの他方とが電気的に接続される領域との間に、前記配線の幅が細い領域を有することを特徴とする表示装置。 - 請求項４において、前記配線の幅が細い領域の幅は３μｍ以下であることを特徴とする表示装置。
- 電極及び電界発光層を有する発光素子と、
前記発光素子の電極に電気的に接続された配線と、
ソース、ドレイン、及びチャネル形成領域を含む活性層を有するトランジスタと、
前記トランジスタのソースまたはドレインの一方に電気的に接続された電源線と、
ゲート配線とを有し、
前記配線は、前記トランジスタのソースまたはドレインの他方に電気的に接続され、
前記活性層は、前記配線、前記ゲート配線、及び前記電源線とそれぞれ一部重なっており、
前記活性層のうち、前記配線、前記ゲート配線、及び前記電源線に重ならない領域の幅が細いことを特徴とする表示装置。 - 請求項６において、前記活性層のうち、前記配線、前記ゲート配線、及び前記電源線に重ならない領域の幅は３μｍ以下であることを特徴とする表示装置。
- 電極及び電界発光層を有する発光素子と、
前記発光素子の電極に電気的に接続された配線と、
ソース、ドレイン、及びチャネル形成領域を含む活性層を有するトランジスタと、
前記トランジスタのソースまたはドレインの一方に電気的に接続された電源線とを有し、
前記配線は、前記トランジスタのソースまたはドレインの他方に電気的に接続され、
前記トランジスタのソースまたはドレインの一方と前記電源線とが電気的に接続される領域の近傍に、前記トランジスタのソースまたはドレインの一方と前記電源線とが電気的に接続される領域に比較して前記電源線の幅が細い領域を有することを特徴とする表示装置。 - 請求項８において、前記電源線の幅が細い領域の幅は３μｍ以下であることを特徴とする表示装置。
- 請求項８または９において、前記電源線の幅が細い領域は、当該電源線において最も幅が細いことを特徴とする表示装置。
- 請求項１乃至１０のいずれか一において、前記トランジスタの活性層は、非晶質半導体膜または結晶性半導体膜であることを特徴とする表示装置。
- 請求項１乃至１１のいずれか一において、前記トランジスタはトップゲート型またはボトムゲート型であることを特徴とする表示装置。
- 請求項１乃至１２のいずれか一に記載の表示装置は、エレクトロルミネッセンス表示装置であることを特徴とする表示装置。
- 請求項１乃至１３のいずれか一に記載の表示装置が組み込まれたことを特徴とする電子機器。
- 請求項１４において、前記電子機器は、テレビジョン装置、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置、コンピュータ、ゲーム機器、携帯情報端末、携帯電話、電子書籍、画像再生装置のいずれか一であることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006014604A JP5072227B2 (ja) | 2005-01-31 | 2006-01-24 | 表示装置及び電子機器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005024631 | 2005-01-31 | ||
| JP2005024631 | 2005-01-31 | ||
| JP2006014604A JP5072227B2 (ja) | 2005-01-31 | 2006-01-24 | 表示装置及び電子機器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011254130A Division JP5364775B2 (ja) | 2005-01-31 | 2011-11-21 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2006235612A true JP2006235612A (ja) | 2006-09-07 |
| JP2006235612A5 JP2006235612A5 (ja) | 2009-01-22 |
| JP5072227B2 JP5072227B2 (ja) | 2012-11-14 |
Family
ID=37043249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006014604A Active JP5072227B2 (ja) | 2005-01-31 | 2006-01-24 | 表示装置及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5072227B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1973164A2 (en) * | 2007-03-21 | 2008-09-24 | Samsung Electronics Co., Ltd. | Thin film transistor and organic light emitting device including thin film transistor |
| JP2011002502A (ja) * | 2009-06-16 | 2011-01-06 | Hitachi Displays Ltd | 表示装置 |
| WO2012001740A1 (ja) * | 2010-06-30 | 2012-01-05 | パナソニック株式会社 | 有機エレクトロルミネッセンス表示装置 |
| JP2012129192A (ja) * | 2010-11-24 | 2012-07-05 | Canon Inc | 有機ｅｌ表示装置の減光化方法及び有機ｅｌ表示装置 |
| KR20130112764A (ko) * | 2012-04-03 | 2013-10-14 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 및 전자 기기 |
| JP2015200901A (ja) * | 2005-01-31 | 2015-11-12 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9508744B2 (en) | 2013-06-24 | 2016-11-29 | Shanghai Tianma Micro-electronics Co., Ltd. | TFT-driven display device |
| CN107403825A (zh) * | 2016-05-19 | 2017-11-28 | 三星显示有限公司 | 显示装置 |
| JP2018072823A (ja) * | 2016-10-25 | 2018-05-10 | エルジー ディスプレイ カンパニー リミテッド | 高開口率を有する超高解像度平板表示装置 |
| JP7446383B2 (ja) | 2021-12-23 | 2024-03-08 | エルジー ディスプレイ カンパニー リミテッド | リペア構造を有する電界発光表示装置 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61245136A (ja) * | 1985-04-23 | 1986-10-31 | Asahi Glass Co Ltd | 薄膜トランジスタ |
| JPH02254422A (ja) * | 1989-03-28 | 1990-10-15 | Sharp Corp | アクティブマトリクス表示装置の製造方法 |
| JPH06102536A (ja) * | 1992-09-22 | 1994-04-15 | Hitachi Ltd | 薄膜トランジスタアレイ |
| JP2000081639A (ja) * | 1998-09-04 | 2000-03-21 | Sharp Corp | 液晶表示装置 |
| JP2002162914A (ja) * | 2000-11-28 | 2002-06-07 | Sanyo Electric Co Ltd | 画素暗点化方法 |
| JP2003140567A (ja) * | 2001-07-17 | 2003-05-16 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2003249353A (ja) * | 2002-02-26 | 2003-09-05 | Sharp Corp | アクティブマトリックス駆動型有機ｌｅｄ表示装置およびその製造方法 |
| JP2004006339A (ja) * | 2002-04-26 | 2004-01-08 | Sanyo Electric Co Ltd | Ｅｌパネルの減光化方法およびｅｌパネル |
| WO2004068446A1 (ja) * | 2003-01-27 | 2004-08-12 | Toshiba Matsushita Display Technology Co., Ltd. | 有機ｅｌディスプレイの製造方法 |
| JP2005004188A (ja) * | 2003-05-16 | 2005-01-06 | Semiconductor Energy Lab Co Ltd | 発光装置および電子機器 |
-
2006
- 2006-01-24 JP JP2006014604A patent/JP5072227B2/ja active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61245136A (ja) * | 1985-04-23 | 1986-10-31 | Asahi Glass Co Ltd | 薄膜トランジスタ |
| JPH02254422A (ja) * | 1989-03-28 | 1990-10-15 | Sharp Corp | アクティブマトリクス表示装置の製造方法 |
| JPH06102536A (ja) * | 1992-09-22 | 1994-04-15 | Hitachi Ltd | 薄膜トランジスタアレイ |
| JP2000081639A (ja) * | 1998-09-04 | 2000-03-21 | Sharp Corp | 液晶表示装置 |
| JP2002162914A (ja) * | 2000-11-28 | 2002-06-07 | Sanyo Electric Co Ltd | 画素暗点化方法 |
| JP2003140567A (ja) * | 2001-07-17 | 2003-05-16 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2003249353A (ja) * | 2002-02-26 | 2003-09-05 | Sharp Corp | アクティブマトリックス駆動型有機ｌｅｄ表示装置およびその製造方法 |
| JP2004006339A (ja) * | 2002-04-26 | 2004-01-08 | Sanyo Electric Co Ltd | Ｅｌパネルの減光化方法およびｅｌパネル |
| WO2004068446A1 (ja) * | 2003-01-27 | 2004-08-12 | Toshiba Matsushita Display Technology Co., Ltd. | 有機ｅｌディスプレイの製造方法 |
| JP2005004188A (ja) * | 2003-05-16 | 2005-01-06 | Semiconductor Energy Lab Co Ltd | 発光装置および電子機器 |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10573705B2 (en) | 2005-01-31 | 2020-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device with defective pixel correction |
| US9613988B2 (en) | 2005-01-31 | 2017-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device having narrower wiring regions |
| US11910676B2 (en) | 2005-01-31 | 2024-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2015200901A (ja) * | 2005-01-31 | 2015-11-12 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US11362165B2 (en) | 2005-01-31 | 2022-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10700156B2 (en) | 2005-01-31 | 2020-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| EP1973164A2 (en) * | 2007-03-21 | 2008-09-24 | Samsung Electronics Co., Ltd. | Thin film transistor and organic light emitting device including thin film transistor |
| EP1973164A3 (en) * | 2007-03-21 | 2012-03-21 | Samsung Electronics Co., Ltd. | Thin film transistor and organic light emitting device including thin film transistor |
| KR101293570B1 (ko) | 2007-03-21 | 2013-08-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치 |
| JP2011002502A (ja) * | 2009-06-16 | 2011-01-06 | Hitachi Displays Ltd | 表示装置 |
| WO2012001740A1 (ja) * | 2010-06-30 | 2012-01-05 | パナソニック株式会社 | 有機エレクトロルミネッセンス表示装置 |
| JP2012129192A (ja) * | 2010-11-24 | 2012-07-05 | Canon Inc | 有機ｅｌ表示装置の減光化方法及び有機ｅｌ表示装置 |
| KR20130112764A (ko) * | 2012-04-03 | 2013-10-14 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 및 전자 기기 |
| KR101979716B1 (ko) | 2012-04-03 | 2019-05-17 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 및 전자 기기 |
| JP2013213979A (ja) * | 2012-04-03 | 2013-10-17 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US9508744B2 (en) | 2013-06-24 | 2016-11-29 | Shanghai Tianma Micro-electronics Co., Ltd. | TFT-driven display device |
| KR20170131762A (ko) * | 2016-05-19 | 2017-11-30 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102457244B1 (ko) * | 2016-05-19 | 2022-10-21 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN107403825B (zh) * | 2016-05-19 | 2023-05-26 | 三星显示有限公司 | 显示装置 |
| US11917873B2 (en) | 2016-05-19 | 2024-02-27 | Samsung Display Co., Ltd. | Display device |
| CN107403825A (zh) * | 2016-05-19 | 2017-11-28 | 三星显示有限公司 | 显示装置 |
| JP2018072823A (ja) * | 2016-10-25 | 2018-05-10 | エルジー ディスプレイ カンパニー リミテッド | 高開口率を有する超高解像度平板表示装置 |
| JP7446383B2 (ja) | 2021-12-23 | 2024-03-08 | エルジー ディスプレイ カンパニー リミテッド | リペア構造を有する電界発光表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5072227B2 (ja) | 2012-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6340108B2 (ja) | 表示装置、電子機器、及び携帯情報端末 | |
| JP5072227B2 (ja) | 表示装置及び電子機器 | |
| JP6818084B2 (ja) | 表示装置、表示モジュール及び電子機器 | |
| JP2023164804A (ja) | 半導体装置 | |
| JP6012812B2 (ja) | 発光装置および電子機器 | |
| US7145177B2 (en) | Light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081128 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120821 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5072227 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |