KR20130112764A - 전기 광학 장치 및 전자 기기 - Google Patents

전기 광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR20130112764A
KR20130112764A KR1020130035520A KR20130035520A KR20130112764A KR 20130112764 A KR20130112764 A KR 20130112764A KR 1020130035520 A KR1020130035520 A KR 1020130035520A KR 20130035520 A KR20130035520 A KR 20130035520A KR 20130112764 A KR20130112764 A KR 20130112764A
Authority
KR
South Korea
Prior art keywords
potential
transistor
period
line
gate
Prior art date
Application number
KR1020130035520A
Other languages
English (en)
Other versions
KR101979716B1 (ko
Inventor
타카시 도야
타케히코 구보타
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20130112764A publication Critical patent/KR20130112764A/ko
Application granted granted Critical
Publication of KR101979716B1 publication Critical patent/KR101979716B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Abstract

전기 광학 장치는, 주사선을 포함하는 1 이상의 제어선과, 데이터선과, 화소 회로를 구비한다. 화소 회로는, 구동 트랜지스터와, 게이트가 상기 주사선에 전기적으로 접속된 기입 트랜지스터와, 상기 구동 트랜지스터를 통하여 공급되는 전류의 크기에 따른 휘도로 발광하는 발광 소자를 갖고, 상기 1 이상의 제어선에는, 상기 화소 회로가 형성되는 기판의 면에 수직인 방향으로부터 보았을 때에, 상기 구동 트랜지스터의 게이트와 겹치는 제어선이 포함된다.

Description

전기 광학 장치 및 전자 기기{ELECTRO-OPTICAL DEVICE AND ELECTRONIC APPARATUS}
본 발명은, 전기 광학 장치 및 전자 기기에 관한 것이다.
최근, 유기 발광 다이오드(Organic Light Emitting Diode, 이하 「OLED」라고 함) 소자 등의 발광 소자를 이용하여 화상을 표시하는 전기 광학 장치가 각종 제안되고 있다. 이 전기 광학 장치에서는, 표시해야 할 화상의 화소에 대응하여, 발광 소자나 트랜지스터 등을 포함하는 화소 회로가 형성된다. 구체적으로는, 표시해야 할 화상의 화소에 대응한 복수의 화소 회로가 매트릭스 형상으로 형성됨과 함께, 복수의 화소 회로를 구동하기 위해, 각 행에 주사선 등의 제어선이 형성되는 구성이 일반적이다(예를 들면 특허문헌 1 참조).
일본공개특허공보 2007-316462호
그런데, 최근, 전기 광학 장치에 대하여, 표시 사이즈의 소형화나 표시의 고정세화(higher definition)가 요구되는 경우가 많다. 이 경우에는, 화소 회로를 고밀도로 배치하기 위해, 제어선의 협피치(narrower pitch)화가 필요해진다.
본 발명은 전술한 사정을 감안하여 이루어진 것으로, 그 목적의 하나는, 복수의 주사선을 포함하는 복수의 제어선의 고밀도로의 배선을 실현하여, 표시의 고정세화 또는 표시 사이즈의 소형화를 실현하는 것이다.
상기 목적을 달성하기 위해 본 발명에 따른 전기 광학 장치는, 주사선과, 상기 주사선과 교차하는 데이터선과, 상기 주사선과 상기 데이터선과의 교차에 대응하여 형성된 화소 회로를 구비하고, 상기 화소 회로는, 구동 트랜지스터와, 게이트가 상기 주사선에 전기적으로 접속된 기입 트랜지스터와, 상기 데이터선과 상기 기입 트랜지스터를 통하여 공급되는 데이터 신호에 따른 전하를 보존유지하는(store) 제1 보존유지 용량과, 상기 구동 트랜지스터를 통하여 공급되는 전류의 크기에 따른 휘도로 발광하는 발광 소자를 갖고, 상기 화소 회로가 형성되는 기판의 면에 수직인 방향으로부터 보았을 때에, 상기 주사선과, 상기 구동 트랜지스터의 게이트가 겹치는 것을 특징으로 한다.
본 발명에 의하면, 주사선을 구동 트랜지스터의 게이트 상에 배선하기 때문에, 주사선이 구동 트랜지스터의 게이트와 교차하지 않도록 배선하는 경우에 비해, 주사선을 형성할 때의 스페이스적인 제약이 완화된다. 이에 따라, 주사선의 협피치화, 배선의 고밀도화가 가능해진다. 즉, 본 발명에 의하면, 복수의 화소 회로를 보다 고밀도로 배치할 수 있어, 표시의 고정세화 및 표시 사이즈의 소형화가 가능해진다. 또한, 본 발명에 있어서, 기입 트랜지스터는, 예를 들면, 구동 트랜지스터의 게이트와 데이터선과의 사이에 전기적으로 접속되는 것이라도 좋다.
또한, 본 발명에 따른 전기 광학 장치는, 주사선을 포함하는 1 이상의 제어선과, 상기 주사선과 교차하는 데이터선과, 상기 주사선과 상기 데이터선과의 교차에 대응하여 형성된 화소 회로를 구비하고, 상기 화소 회로는, 구동 트랜지스터와, 게이트가 상기 주사선에 전기적으로 접속된 기입 트랜지스터와, 상기 데이터선과 상기 기입 트랜지스터를 통하여 공급되는 데이터 신호에 따른 전하를 보존유지하는 제1 보존유지 용량과, 상기 구동 트랜지스터를 통하여 공급되는 전류의 크기에 따른 휘도로 발광하는 발광 소자를 갖고, 상기 1 이상의 제어선에는, 상기 화소 회로가 형성되는 기판의 면에 수직인 방향으로부터 보았을 때에, 상기 구동 트랜지스터의 게이트와 겹치는 제어선이 포함되는 것을 특징으로 한다.
본 발명에 의하면, 제어선을 구동 트랜지스터의 게이트 상에 배선하기 때문에, 제어선이 구동 트랜지스터의 게이트와 교차하지 않도록 배선하는 경우에 비해, 제어선을 형성할 때의 스페이스적인 제약이 완화된다. 이에 따라, 제어선의 협피치화, 배선의 고밀도화가 가능해진다. 즉, 본 발명에 의하면, 복수의 화소 회로를 보다 고밀도로 배치할 수 있어, 표시의 고정세화 및 표시 사이즈의 소형화가 가능해진다.
또한, 전술한 전기 광학 장치는, 상기 화소 회로의 동작을 제어하는 주사선 구동 회로를 추가로 구비하고, 상기 기입 트랜지스터는, 상기 주사선 구동 회로가 상기 주사선에 제1 전위를 공급하는 경우에 온(on)하고, 상기 주사선 구동 회로가 상기 주사선에 제2 전위를 공급하는 경우에 오프(off)하고, 상기 기판의 상기 화소 회로가 형성되는 면에 수직인 방향으로부터 보았을 때, 상기 주사선과 상기 구동 트랜지스터의 게이트와는 겹치고, 상기 주사선 구동 회로가, 상기 주사선에 공급하는 전위를, 상기 제2 전위로부터 상기 제1 전위로 전환하는 기간을 제1 전환 기간으로 하고, 상기 주사선 구동 회로가, 상기 주사선에 공급하는 전위를, 상기 제1 전위로부터 상기 제2 전위로 전환하는 기간을 제2 전환 기간으로 했을 때, 상기 제2 전환 기간의 시간 길이는, 상기 제1 전환 기간의 시간 길이보다도 긴 것이 바람직하다.
구동 트랜지스터의 게이트와 주사선이 평면에서 보았을 때 교차하는 경우, 구동 트랜지스터의 게이트와 주사선과의 사이에는 용량이 기생한다. 그리고, 주사선의 전위가 급격하게 변동하는 경우, 당해 전위 변동의 영향이 구동 트랜지스터의 게이트에 미쳐, 구동 트랜지스터의 게이트의 전위가 변화한다.
구동 트랜지스터는, 기입 트랜지스터가 오프할 때에 결정된 게이트·소스 간의 전압에 따른 크기의 전류를 발광 소자에 공급하고, 발광 소자는, 당해 전류의 크기에 따른 휘도로 발광한다. 따라서, 기입 트랜지스터가 오프할 때에(즉, 발광 소자의 휘도를 규정하는 전압으로 정해진 후에), 구동 트랜지스터의 게이트의 전위가 변화하면, 발광 소자는 규정된 휘도와는 상이한 휘도로 발광해 버려, 전기 광학 장치의 표시 품질이 저하된다.
이에 대하여 본 발명에 따른 주사선 구동 회로는, 기입 트랜지스터가 오프할 때의 주사선의 전위의 변화를, 온할 때의 전위 변화에 비해 완만하게 변화시킨다. 이에 따라, 기입 트랜지스터가 오프할 때의 주사선의 전위 변동이, 구동 트랜지스터의 게이트에 전파되는 것을 방지하여, 규정된 휘도로 발광 소자가 발광하는 것을 가능하게 한다. 즉, 본 발명에 따른 전기 광학 장치에 의하면, 표시 품위를 열화시키는 일 없이, 제어선의 협피치화를 실현할 수 있다.
또한, 상기 화소 회로는, 상기 구동 트랜지스터의 게이트 및 드레인의 사이에 전기적으로 접속된 제1 스위칭 트랜지스터를 구비하고, 상기 1 이상의 제어선은, 상기 제1 스위칭 트랜지스터의 게이트에 전기적으로 접속되는 제1 제어선을 포함해도 좋다.
이 경우, 상기 제1 스위칭 트랜지스터는, 상기 주사선 구동 회로가 상기 제1 제어선에 제1 전위를 공급하는 경우에 온하고, 상기 주사선 구동 회로가 상기 제1 제어선에 제2 전위를 공급하는 경우에 오프하고, 상기 기판의 상기 화소 회로가 형성되는 면에 수직인 방향으로부터 보았을 때, 상기 제1 제어선과 상기 구동 트랜지스터의 게이트와는 겹치고, 상기 주사선 구동 회로가, 상기 제1 제어선에 공급하는 전위를, 상기 제2 전위로부터 상기 제1 전위로 전환하는 기간을 제3 전환 기간으로 하고, 상기 주사선 구동 회로가, 상기 제1 제어선에 공급하는 전위를, 상기 제1 전위로부터 상기 제2 전위로 전환하는 기간을 제4 전환 기간으로 했을 때, 상기 제4 전환 기간의 시간 길이는, 상기 제3 전환 기간의 시간 길이보다도 긴 것이 바람직하다.
구동 트랜지스터의 게이트와 제1 스위칭 트랜지스터가 평면에서 보았을 때 교차하는 경우, 구동 트랜지스터의 게이트와 제1 제어선과의 사이에는 용량이 기생한다. 그리고, 제1 제어선의 전위가 급격하게 변동하는 경우, 당해 전위 변동의 영향이 구동 트랜지스터의 게이트에 미쳐, 구동 트랜지스터의 게이트의 전위가 변화한다.
그런데, 제1 스위칭 트랜지스터가 온하는 경우, 구동 트랜지스터의 게이트 및 소스가 전기적으로 접속되고, 구동 트랜지스터의 게이트·소스 간의 전압이, 화소 회로마다의 문턱값 전압의 불균일을 보상한 값으로 정해진다. 따라서, 제1 스위칭 트랜지스터가 오프할 때에(즉, 문턱값 보상이 이루어진 후에), 구동 트랜지스터의 게이트의 전위가 변화하면, 화소 회로마다의 구동 트랜지스터의 문턱값 전압의 불균일을 보상할 수 없게 되어, 표시의 일양성(uniformity)이 손상된다.
이에 대하여 이 실시형태에 따른 주사선 구동 회로는, 제1 스위칭 트랜지스터가 오프할 때의 제1 제어선의 전위의 변화를, 온할 때의 전위의 변화에 비해 완만하게 변화시킨다. 이에 따라, 제1 스위칭 트랜지스터가 오프할 때의 제1 제어선의 전위 변동이, 구동 트랜지스터의 게이트에 전파되는 것을 방지하여, 구동 트랜지스터의 게이트의 전위가, 문턱값 보상이 된 전위로부터 변화하는 것을 방지한다. 즉, 본 발명에 따른 전기 광학 장치에 의하면, 구동 트랜지스터의 게이트의 위에 제1 제어선을 배치한 경우라도, 표시의 일양성을 손상시키는 바와 같은 표시 불균일의 발생 등을 방지할 수 있기 때문에, 전기 광학 장치의 소형화 및 표시의 고정세화와, 고품위의 표시와의 양립이 가능해진다.
또한, 상기 화소 회로는, 상기 구동 트랜지스터와 상기 발광 소자와의 사이에 전기적으로 접속된 제2 스위칭 트랜지스터를 구비하고, 상기 1 이상의 제어선은, 상기 제2 스위칭 트랜지스터의 게이트에 전기적으로 접속되는 제2 제어선을 포함해도 좋다.
이 경우, 상기 제2 스위칭 트랜지스터는, 상기 주사선 구동 회로가 상기 제2 제어선에 제1 전위를 공급하는 경우에 온하고, 상기 주사선 구동 회로가 상기 제2 제어선에 제2 전위를 공급하는 경우에 오프하고, 상기 기판의 상기 화소 회로가 형성되는 면에 수직인 방향으로부터 보았을 때, 상기 제2 제어선과 상기 구동 트랜지스터의 게이트와는 겹치고, 상기 주사선 구동 회로가, 상기 제2 제어선에 공급하는 전위를, 상기 제2 전위로부터 상기 제1 전위로 전환하는 기간을 제5 전환 기간으로 하고, 상기 주사선 구동 회로가, 상기 제2 제어선에 공급하는 전위를, 상기 제1 전위로부터 상기 제2 전위로 전환하는 기간을 제6 전환 기간으로 했을 때, 상기 제5 전환 기간의 시간 길이는, 상기 제6 전환 기간의 시간 길이보다도 긴 것이 바람직하다.
이 실시형태에 의하면, 제2 스위칭 트랜지스터가 온할 때에 제2 제어선에 발생하는 전위 변동이, 구동 트랜지스터의 게이트에 전파되는 것을 방지하는 것이 가능해진다. 이에 따라, 표시 품위를 열화시키는 일 없이, 제어선의 협피치화를 실현할 수 있다.
또한, 상기 화소 회로는, 소정의 리셋 전위가 공급되는 급전선과 상기 발광 소자와의 사이에 전기적으로 접속된 제3 스위칭 트랜지스터를 구비하고, 상기 1 이상의 제어선은, 상기 제3 스위칭 트랜지스터의 게이트에 전기적으로 접속되는 제3 제어선을 포함해도 좋다.
이 경우, 상기 제3 스위칭 트랜지스터는, 상기 주사선 구동 회로가 상기 제3 제어선에 제1 전위를 공급하는 경우에 온하고, 상기 주사선 구동 회로가 상기 제3 제어선에 제2 전위를 공급하는 경우에 오프하고, 상기 기판의 상기 화소 회로가 형성되는 면에 수직인 방향으로부터 보았을 때, 상기 제3 제어선과 상기 구동 트랜지스터의 게이트와는 겹치고, 상기 주사선 구동 회로가, 상기 제3 제어선에 공급하는 전위를, 상기 제2 전위로부터 상기 제1 전위로 전환하는 기간을 제7 전환 기간으로 하고, 상기 주사선 구동 회로가, 상기 제3 제어선에 공급하는 전위를, 상기 제1 전위로부터 상기 제2 전위로 전환하는 기간을 제8 전환 기간으로 했을 때, 상기 제8 전환 기간의 시간 길이는, 상기 제7 전환 기간의 시간 길이보다도 긴 것이 바람직하다.
이 실시형태에 의하면, 제3 스위칭 트랜지스터가 오프할 때에 제3 제어선에 발생하는 전위 변동이, 구동 트랜지스터의 게이트에 전파되는 것을 방지하는 것이 가능해진다. 이에 따라, 표시 품위를 열화시키는 일 없이, 제어선의 협피치화를 실현할 수 있다.
또한, 전술한 전기 광학 장치는, 상기 데이터선에 전기적으로 접속되는 데이터선 구동 회로와, 상기 주사선 구동 회로 및 상기 데이터선 구동 회로의 동작을 제어하는 제어 회로와, 상기 데이터선에 대응하여 형성되어 상기 데이터선의 전위를 보존유지하는 제2 보존유지 용량을 구비하고, 상기 데이터선 구동 회로는, 상기 제어 회로로부터 소정의 초기 전위가 공급되는 제1 전위선과, 상기 제어 회로로부터 기준 전위가 공급되는 제2 전위선과, 상기 데이터선에 대응하여 형성되는 레벨 시프트 회로를 구비하고, 상기 레벨 시프트 회로는, 한쪽의 전극이 상기 데이터선에 전기적으로 접속되는 제3 보존유지 용량과, 상기 제3 보존유지 용량의 한쪽의 전극 및 상기 제1 전위선의 사이에 전기적으로 접속된 제1 트랜지스터와, 상기 제3 보존유지 용량의 다른 한쪽의 전극 및 상기 제2 전위선의 사이에 전기적으로 접속된 제2 트랜지스터를 구비하고, 제1 기간에 있어서, 상기 제어 회로는, 상기 제1 트랜지스터를 온 상태로 유지하고, 상기 제1 기간이 종료 후에 개시되는 제2 기간에 있어서, 상기 주사선 구동 회로는, 상기 기입 트랜지스터를 온 상태로 유지하고, 상기 제어 회로는, 상기 제1 트랜지스터를 오프 상태로 유지함과 함께, 상기 제2 트랜지스터를 온 상태로 유지하고, 상기 제2 기간이 종료 후에 개시되는 제3 기간에 있어서, 상기 주사선 구동 회로는, 상기 기입 트랜지스터를 온 상태로 유지하고, 상기 제어 회로는, 상기 제1 트랜지스터 및 상기 제2 트랜지스터를 오프 상태로 유지하고, 상기 제3 보존유지 용량의 다른 한쪽의 전극에는, 상기 발광 소자의 휘도를 규정하는 화상 신호에 기초하는 전위가 공급되는 것이 바람직하다.
본 발명에 의하면, 데이터선은, 제2 보존유지 용량과, 제3 보존유지 용량에 접속되고, 제3 보존유지 용량의 다른 한쪽의 전극에는, 발광 소자의 휘도를 규정하는 화상 신호에 기초하는 전위가 공급된다. 따라서, 데이터선의 전위의 변동폭은, 제3 보존유지 용량의 다른 한쪽의 전극에 공급되는 전위의 변동폭을, 제2 보존유지 용량 및 제3 보존유지 용량의 용량비에 따라서 압축한 폭이 된다. 즉, 데이터선의 전위의 변동 범위는, 화상 신호에 기초한 전위의 변동 범위에 비해 좁아진다. 이에 따라, 화상 신호를 세밀한 정밀도로 새기지 않아도, 구동 트랜지스터의 게이트의 전위를 세밀한 정밀도로 설정하는 것이 가능해진다. 따라서, 전류를 발광 소자에 대하여 정밀도 좋게 공급할 수 있어, 고품위의 표시가 가능해진다. 또한, 데이터선의 전위 변화폭을 작게 억제할 수 있기 때문에, 데이터선의 전위 변동에 기인하는 크로스토크나 불균일 등의 발생을 방지하는 것이 가능해진다.
또한, 본 발명에 따른 전기 광학 장치는, 제3 보존유지 용량의 한쪽의 전극으로부터, 데이터선을 통하여, 제1 보존유지 용량 및 제2 보존유지 용량에 전하를 공급함으로써, 구동 트랜지스터의 게이트의 전위를 결정한다. 구체적으로는, 구동 트랜지스터의 게이트의 전위는, 제1 보존유지 용량의 용량값, 제2 보존유지 용량의 용량값 및, 제1 보존유지 용량 및 제2 보존유지 용량에 대하여 제3 보존유지 용량이 공급하는 전하량에 의해 정해진다. 가령, 전기 광학 장치가 제2 보존유지 용량을 구비하지 않는 경우, 구동 트랜지스터의 게이트의 전위는, 제1 보존유지 용량의 용량값과, 제3 보존유지 용량이 공급하는 전하에 의해 정해진다. 따라서, 제1 보존유지 용량의 용량값이, 반도체 프로세스의 오차에 기인한 화소 회로마다의 상대적인 불균일을 갖는 경우, 구동 트랜지스터의 게이트의 전위도 화소 회로마다 불균일해진다. 이 경우, 표시 불균일이 발생하여, 표시 품질이 저하된다.
이에 대하여, 본 발명은, 데이터선의 전위를 보존유지하는 제2 보존유지 용량을 구비한다. 제2 보존유지 용량은, 데이터선의 각각에 대응하여 형성되기 때문에, 화소 회로 내에 형성되는 제1 보존유지 용량에 비해, 대면적의 전극을 갖도록 구성할 수 있다. 따라서, 제2 보존유지 용량은, 제1 보존유지 용량에 비해, 반도체 프로세스의 오차에 기인한 용량값의 상대적인 불균일이 작다. 이에 따라, 화소 회로마다 구동 트랜지스터의 게이트의 전위가 불균일해지는 것을 방지하는 것이 가능해져, 표시 불균일의 발생을 방지한 고품위의 표시가 가능해진다.
또한, 상기 레벨 시프트 회로는, 제4 보존유지 용량을 구비하고, 상기 제1 기간의 개시부터 상기 제3 기간의 개시까지의 기간 중 적어도 일부에 있어서, 상기 제4 보존유지 용량의 한쪽의 전극에 상기 화상 신호가 나타내는 전위가 공급되고, 상기 제3 기간에 있어서, 상기 제4 보존유지 용량의 한쪽의 전극이 상기 제3 보존유지 용량의 다른 한쪽의 전극에 전기적으로 접속되는 것이 바람직하다.
본 발명에 의하면, 제1 기간 및 제2 기간에 있어서, 화상 신호가 제4 보존유지 용량의 한쪽의 전극에 공급되고, 일시적으로 보존유지된 후에, 제3 기간에 있어서, 제3 보존유지 용량을 통하여 구동 트랜지스터의 게이트에 공급된다.
가령, 전기 광학 장치가 제4 보존유지 용량을 구비하지 않는 경우, 구동 트랜지스터의 게이트에 대한 화상 신호가 나타내는 전위를 공급하는 동작 전부를, 제3 기간에 있어서 행하지 않으면 안 되어, 제3 기간을 충분히 길게 설정할 필요가 있다.
이에 대하여 본 발명은, 제1 기간 및 제2 기간에 있어서, 화상 신호의 공급 동작과, 데이터선 등의 초기화 동작을 병행하여 행하기 때문에, 1수평 주사 기간에 실행해야 하는 동작에 대한 시간적인 제약을 완화할 수 있다. 이에 따라, 화상 신호의 공급 동작의 저속화가 가능해짐과 함께, 데이터선 등의 초기화를 행하는 기간을 충분히 확보하는 것이 가능해진다.
또한, 본 발명에 의하면, 화상 신호에 기초한 전위의 변동의 크기를, 제1 보존유지 용량, 제2 보존유지 용량 및, 제3 보존유지 용량에 더하여, 제4 보존유지 용량을 이용하여 압축하기 때문에, 발광 소자에 대하여 전류를 세밀한 정밀도로 공급하는 것이 가능해진다.
또한, 상기 주사선 구동 회로는, 상기 제2 기간에 있어서, 상기 제1 스위칭 트랜지스터를 온 상태로 유지하고, 상기 제2 기간 이외의 기간에 있어서, 상기 제1 스위칭 트랜지스터를 오프 상태로 유지하고, 상기 제1 기간, 상기 제2 기간 및, 상기 제3 기간에 있어서, 상기 제3 스위칭 트랜지스터를 온 상태로 유지함과 함께, 상기 제2 스위칭 트랜지스터를 오프 상태로 유지하는 것이 바람직하다.
본 발명에 의하면, 제2 기간에 있어서 제1 스위칭 트랜지스터를 온 상태로 함으로써, 구동 트랜지스터의 게이트의 전위를, 구동 트랜지스터의 문턱값 전압에 대응한 전위로 할 수 있어, 화소 회로마다의 구동 트랜지스터의 문턱값 전압의 불균일을 보상하는 것이 가능해진다.
또한, 본 발명에 의하면, 제1 기간∼제3 기간에 있어서 제3 스위칭 트랜지스터를 온 상태로 함으로써, 발광 소자에 기생하는 용량의 보존유지 전압의 영향을 억제할 수 있다.
또한, 본 발명은, 전기 광학 장치 외에, 당해 전기 광학 장치를 갖는 전자 기기로서 개념하는 것도 가능하다. 전자 기기로서는, 전형적으로는 헤드마운트·디스플레이(HMD)나 전자 뷰파인더 등의 표시 장치를 들 수 있다.
도 1은 본 발명의 실시 형태에 따른 전기 광학 장치의 구성을 나타내는 사시도이다.
도 2는 도 1의 전기 광학 장치의 구성을 나타내는 도면이다.
도 3은 도 1의 전기 광학 장치에 있어서의 데이터선 구동 회로를 나타내는 도면이다.
도 4는 도 1의 전기 광학 장치에 있어서의 화소 회로를 나타내는 도면이다.
도 5는 도 1의 전기 광학 장치에 있어서의 화소 회로의 구성을 나타내는 평면도이다.
도 6은 도 1의 전기 광학 장치에 있어서의 화소 회로의 구성을 나타내는 부분 단면도이다.
도 7은 도 1의 전기 광학 장치의 동작을 나타내는 타이밍 차트이다.
도 8은 도 1의 전기 광학 장치의 동작 설명도이다.
도 9는 도 1의 전기 광학 장치의 게이트 노드의 전위 변화에 대해서 설명하는 도면이다.
도 10은 도 1의 전기 광학 장치에 있어서의 데이터 신호의 진폭 압축을 나타내는 설명도이다.
도 11은 도 1의 전기 광학 장치에 있어서의 트랜지스터의 특성을 나타내는 설명도이다.
도 12는 변형예 1에 따른 전기 광학 장치에 있어서의 화소 회로의 구성을 나타내는 평면도이다.
도 13은 도 12의 전기 광학 장치의 동작을 나타내는 타이밍 차트이다.
도 14는 변형예 2에 따른 전기 광학 장치에 있어서의 화소 회로의 구성을 나타내는 평면도이다.
도 15는 도 14의 전기 광학 장치의 동작을 나타내는 타이밍 차트이다.
도 16은 실시 형태 등에 따른 전기 광학 장치를 이용한 HMD를 나타내는 사시도이다.
도 17은 HMD의 광학 구성을 나타내는 도면이다.
(발명을 실시하기 위한 형태)
이하, 본 발명을 실시하기 위한 형태에 대해서 도면을 참조하여 설명한다.
＜실시 형태＞
도 1은, 본 발명의 실시 형태에 따른 전기 광학 장치(1)의 구성을 나타내는 사시도이다. 전기 광학 장치(1)는, 예를 들면 헤드마운트·디스플레이에 있어서 화상을 표시하는 마이크로·디스플레이이다.
도 1에 나타내는 바와 같이, 전기 광학 장치(1)는, 표시 패널(2)과, 표시 패널(2)의 동작을 제어하는 제어 회로(3)를 구비한다. 표시 패널(2)은, 복수의 화소 회로와, 당해 화소 회로를 구동하는 구동 회로를 구비한다. 본 실시 형태에 있어서, 표시 패널(2)이 구비하는 복수의 화소 회로 및 구동 회로는, 실리콘 기판에 형성되고, 화소 회로에는, 발광 소자의 일 예인 OLED가 이용된다. 또한, 표시 패널(2)은, 예를 들면, 표시부에서 개구하는 틀 형상의 케이스(82)에 수납됨과 함께, FPC(Flexible Printed Circuits) 기판(84)의 일단(一端)이 접속된다.
FPC 기판(84)에는, 반도체 칩의 제어 회로(3)가, COF(Chip On Film) 기술에 의해 실장됨과 함께, 복수의 단자(86)가 형성되어, 도시 생략된 상위 회로에 접속된다.
도 2는, 실시 형태에 따른 전기 광학 장치(1)의 구성을 나타내는 블록도이다. 전술한 바와 같이, 전기 광학 장치(1)는, 표시 패널(2)과, 제어 회로(3)를 구비한다.
제어 회로(3)에는, 도시 생략된 상위 회로로부터 디지털의 화상 데이터(Video)가 동기 신호에 동기하여 공급된다. 여기에서, 화상 데이터(Video)란, 표시 패널(2)(엄밀하게는, 후술하는 표시부(100))에서 표시해야 할 화상의 화소의 계조 레벨을 예를 들면 8비트로 규정하는 데이터이다. 또한, 동기 신호란, 수직 동기 신호, 수평 동기 신호 및, 도트 클록 신호를 포함하는 신호이다.
제어 회로(3)는, 동기 신호에 기초하여, 각종 제어 신호를 생성하고, 이것을 표시 패널(2)에 대하여 공급한다. 구체적으로는, 제어 회로(3)는, 표시 패널(2)에 대하여, 제어 신호 Ctr과, 부논리의 제어 신호 /Gini와, 정논리의 제어 신호 Gref와, 정논리의 제어 신호 Gcpl과, 이것과 논리 반전의 관계에 있는 부논리의 제어 신호 /Gcpl과, 제어 신호 Sel(1), Sel(2), Sel(3)과, 이들 신호에 대하여 논리 반전의 관계에 있는 제어 신호 /Sel(1), /Sel(2), /Sel(3)을 공급한다. 여기에서, 제어 신호 Ctr이란, 펄스 신호나, 클록 신호, 이네이블 신호 등, 복수의 신호를 포함하는 신호이다. 또한, 제어 신호 Sel(1), Sel(2), Sel(3)을, 제어 신호 Sel로 총칭하고, 제어 신호 /Sel(1), /Sel(2), /Sel(3)을, 제어 신호 /Sel로 총칭하는 경우가 있다.
또한, 제어 회로(3)는, 표시 패널(2)에 대하여, 각종 전위를 공급한다. 구체적으로는, 제어 회로(3)는, 표시 패널(2)에 대하여, 소정의 리셋 전위 Vorst, 소정의 초기 전위 Vini, 소정의 기준 전위 Vref 등을 공급한다.
또한, 제어 회로(3)는, 화상 데이터(Video)에 기초하여, 아날로그의 화상 신호(Vid)를 생성한다. 구체적으로는, 제어 회로(3)에는, 화상 신호(Vid)가 나타내는 전위 및, 표시 패널(2)이 구비하는 발광 소자(후술하는 OLED(130))의 휘도를 대응지어 기억한 룩업 테이블이 형성된다. 그리고, 제어 회로(3)는, 당해 룩업 테이블을 참조함으로써, 화상 데이터(Video)에 규정되는 발광 소자의 휘도에 대응한 전위를 나타내는 화상 신호(Vid)를 생성하고, 이것을 표시 패널(2)에 대하여 공급한다.
도 2에 나타내는 바와 같이, 표시 패널(2)은, 표시부(100)와, 이것을 구동하는 구동 회로(데이터선 구동 회로(10) 및 주사선 구동 회로(20))를 구비한다.
표시부(100)에는, 표시해야 할 화상의 화소에 대응한 화소 회로(110)가 매트릭스 형상으로 배열되어 있다. 상세하게는, 표시부(100)에 있어서, m행의 주사선(12)이 도면에 있어서 횡방향(X방향)으로 연재되어 형성되고, 또한, 3열마다 그룹화된 (3n)열의 데이터선(14)이 도면에 있어서 종방향(Y방향)으로 연재되고, 그리고, 각 주사선(12)과 서로 전기적인 절연을 유지하여 형성되어 있다. 그리고, m행의 주사선(12)과 (3n)열의 데이터선(14)과의 교차부에 대응하여 화소 회로(110)가 형성되어 있다. 이 때문에, 본 실시 형태에 있어서 화소 회로(110)는, 종 m행×횡 (3n)열로 매트릭스 형상으로 배열되어 있다.
여기에서, m, n은, 모두 자연수이다. 주사선(12) 및 화소 회로(110)의 매트릭스 중, 행(로우)을 구별하기 위해, 도면에 있어서 위로부터 순서대로 1, 2, 3, …, (m－1), m행이라고 부르는 경우가 있다. 마찬가지로 데이터선(14) 및 화소 회로(110)의 매트릭스의 열(칼럼)을 구별하기 위해, 도면에 있어서 좌로부터 순서대로 1, 2, 3, …, (3n－1), (3n)열이라고 부르는 경우가 있다. 또한, 데이터선(14)의 그룹을 일반화하여 설명하기 위해, 1 이상 n 이하의 정수 j를 이용하면, 좌로부터 세어 j번째의 그룹에는, (3j－2)열째, (3j－1)열째 및 (3j)열째의 데이터선(14)이 속하고 있다는 것이 된다.
또한, 동일 행의 주사선(12)과 동일 그룹에 속하는 3열의 데이터선(14)과의 교차에 대응한 3개의 화소 회로(110)는, 각각 R(적), G(녹), B(청)의 화소에 대응하여, 이들 3화소가 표시해야 할 컬러 화상의 1도트를 표현한다. 즉, 본 실시 형태에서는, RGB에 대응한 OLED의 발광에 의해 1도트의 컬러를 가법 혼색으로 표현하는 구성으로 되어 있다.
또한, 도 2에 나타내는 바와 같이, 표시부(100)에 있어서, (3n)열의 급전선(16)이, 종방향으로 연재되고, 그리고, 각 주사선(12)과 서로 전기적인 절연을 유지하여 형성된다. 각 급전선(16)에는, 소정의 리셋 전위 Vorst가 공통으로 급전되어 있다. 여기에서, 급전선(16)의 열을 구별하기 위해, 도면에 있어서 좌로부터 순서대로 1, 2, 3, …, (3n), (3n＋1)열째의 급전선(16)이라고 부르는 경우가 있다. 1열째∼(3n)열째의 급전선(16)의 각각은, 1열째∼(3n)열째의 데이터선(14)의 각각에 대응하여 형성된다.
또한, 표시 패널(2)에는, 1열째∼(3n)열째의 데이터선(14)의 각각에 대응하여, (3n)개의 보존유지 용량(50)이 형성된다. 보존유지 용량(50)은 2개의 전극을 갖는다. 보존유지 용량(50)의 한쪽의 전극은 데이터선(14)에 접속되고, 다른 한쪽의 전극은 급전선(16)에 접속된다. 즉, 보존유지 용량(50)은, 데이터선(14)의 전위를 보존유지하는 제2 보존유지 용량으로서 기능한다. 또한, 보존유지 용량(50)은, 서로 이웃하는 급전선(16) 및 데이터선(14)이 절연체(유전체)를 사이에 끼움으로써 형성되는 것이 바람직하다. 이 경우, 서로 이웃하는 급전선(16)과 데이터선(14)과의 사이의 거리는, 필요시 되는 크기의 용량이 얻어지도록 정해진다. 또한, 이하에서는, 보존유지 용량(50)의 용량값을 Cdt로 표기한다.
도 2에 있어서, 보존유지 용량(50)은, 표시부(100)의 외측에 형성되어 있지만, 이것은 어디까지나 등가 회로이며, 표시부(100)의 내측에 형성해도 좋다. 또한, 보존유지 용량(50)은, 표시부(100)의 내측으로부터 외측에 걸쳐 형성되어도 좋다.
주사선 구동 회로(20)는, 프레임의 기간에 걸쳐 주사선(12)을 1행마다 순서대로 주사하기 위한 주사 신호 Gwr을, 제어 신호 Ctr에 따라 생성한다. 여기에서, 1, 2, 3, …, m행째의 주사선(12)에 공급되는 주사 신호 Gwr을, 각각 Gwr(1), Gwr(2), Gwr(3), …, Gwr(m-1), Gwr(m)으로 표기하고 있다.
또한, 주사선 구동 회로(20)는, 주사 신호 Gwr(1)∼Gwr(m) 외에도, 당해 주사 신호 Gwr에 동기한 각종 제어 신호를 행마다 생성하여 표시부(100)에 공급하지만, 도 2에 있어서는 도시를 생략하고 있다. 또한, 프레임의 기간이란, 전기 광학 장치(1)가 1컷(코마)분의 화상을 표시하는 데에 필요로 하는 기간을 말하며, 예를 들면 동기 신호에 포함되는 수직 동기 신호의 주파수가 120Hz이면, 그 1주기분의 8.3밀리초의 기간이다.
데이터선 구동 회로(10)는, (3n)열의 데이터선(14)의 각각과 1대1로 대응하여 형성되는 (3n)개의 레벨 시프트 회로(LS), 각 그룹을 구성하는 3열의 데이터선(14)마다 형성되는 n개의 디멀티플렉서(DM) 및, 데이터 신호 공급 회로(70)를 구비한다.
데이터 신호 공급 회로(70)는, 제어 회로(3)로부터 공급되는 화상 신호(Vid)와 제어 신호 Ctr에 기초하여, 데이터 신호 Vd(1), Vd(2), …, Vd(n)을 생성한다. 즉, 데이터 신호 공급 회로(70)는, 데이터 신호 Vd(1), Vd(2), …, Vd(n)을 시분할 다중한 화상 신호(Vid)에 기초하여, 데이터 신호 Vd(1), Vd(2), …, Vd(n)을 생성한다. 그리고, 데이터 신호 공급 회로(70)는, 데이터 신호 Vd(1), Vd(2), …, Vd(n)을, 1, 2, …, n열째의 그룹에 대응하는 디멀티플렉서(DM)에 대하여, 각각 공급한다. 또한, 데이터 신호 Vd(1)∼Vd(n)을 취할 수 있는 전위의 최고값을 Vmax로 하고, 최저값을 Vmin으로 한다.
도 3은, 디멀티플렉서(DM)와 레벨 시프트 회로(LS)와의 구성을 설명하기 위한 회로도이다. 또한, 도 3은, j번째의 그룹에 속하는 디멀티플렉서(DM)와, 당해 디멀티플렉서(DM)에 접속된 3개의 레벨 시프트 회로(LS)를, 대표적으로 나타내고 있다. 또한, 이하에서는, j번째의 그룹에 속하는 디멀티플렉서(DM)를, DM(j)로 표기하는 경우가 있다.
이하에서는, 도 2에 더하여 도 3을 참조하면서, 디멀티플렉서(DM) 및 레벨 시프트 회로(LS)의 구성에 대해서 설명한다.
도 3에 나타내는 바와 같이, 디멀티플렉서(DM)는, 열마다 형성된 트랜스미션 게이트(34)의 집합체이며, 각 그룹을 구성하는 3열에, 데이터 신호를 순서대로 공급하는 것이다. 여기에서, j번째의 그룹에 속하는 (3j－2), (3j－1), (3j)열에 대응한 트랜스미션 게이트(34)의 입력단은 서로 공통 접속되고, 그 공통 단자에 각각 데이터 신호 Vd(j)가 공급된다. j번째의 그룹에 있어서 좌단열인 (3j－2)열에 형성된 트랜스미션 게이트(34)는, 제어 신호 Sel(1)이 H레벨일 때(제어 신호 /Sel(1)이 L레벨일 때)에 온(도통)한다. 마찬가지로, j번째의 그룹에 있어서 중앙열인 (3j－1)열에 형성된 트랜스미션 게이트(34)는, 제어 신호 Sel(2)가 H레벨일 때(제어 신호 /Sel(2)가 L레벨일 때)에 온하고, j번째의 그룹에 있어서 우단열인 (3j)열에 형성된 트랜스미션 게이트(34)는, 제어 신호 Sel(3)이 H레벨일 때(제어 신호 /Sel(3)이 L레벨일 때)에 온한다.
레벨 시프트 회로(LS)는, 보존유지 용량(41), 보존유지 용량(44), P채널 MOS형의 트랜지스터(45)(제1 트랜지스터), N채널 MOS형의 트랜지스터(43)(제2 트랜지스터) 및, 트랜스미션 게이트(42)의 조를 열마다 갖고, 각 열의 트랜스미션 게이트(34)의 출력단으로부터 출력되는 데이터 신호의 전위를 시프트하는 것이다.
여기에서, 보존유지 용량(44)은 2개의 전극을 갖는다. 보존유지 용량(44)의 한쪽의 전극은, 대응하는 열의 데이터선(14)과, 트랜지스터(45)의 소스 또는 드레인의 한쪽에, 전기적으로 접속된다. 또한, 보존유지 용량(44)의 다른 한쪽의 전극은, 트랜스미션 게이트(42)의 출력단과, 트랜지스터(43)의 소스 또는 드레인의 한쪽에, 노드 h1을 개재하여 전기적으로 접속된다. 즉, 보존유지 용량(44)은, 한쪽의 전극이 데이터선(14)에 전기적으로 접속된 제3 보존유지 용량으로서 기능한다. 또한, 보존유지 용량(44)의 용량값을 Crf1로 한다.
각 열의 트랜지스터(45)의 소스 또는 드레인의 다른 한쪽은, 급전선(61)(제1 전위선)에 전기적으로 접속된다. 또한, 제어 회로(3)는, 각 열의 트랜지스터(45)의 게이트에 대하여, 제어 신호 /Gini를 공통으로 공급한다. 이 때문에, 트랜지스터(45)는, 보존유지 용량(44)의 한쪽의 전극(및 데이터선(14))과 급전선(61)을 제어 신호 /Gini가 L레벨일 때에 전기적으로 접속하고, 제어 신호 /Gini가 H레벨일 때에 전기적으로 비(非)접속으로 한다. 또한, 급전선(61)에는, 제어 회로(3)로부터 소정의 초기 전위 Vini가 공급된다.
각 열의 트랜지스터(43)의 소스 또는 드레인의 다른 한쪽은, 급전선(62)(제2 전위선)에 전기적으로 접속된다. 또한, 제어 회로(3)는, 각 열의 트랜지스터(43)의 게이트에 대하여, 제어 신호 Gref를 공통으로 공급한다. 이 때문에, 트랜지스터(43)는, 보존유지 용량(44)의 다른 한쪽의 전극 및 노드 h1과, 급전선(62)을, 제어 신호 Gref가 H레벨일 때에 전기적으로 접속하고, 제어 신호 Gref가 L레벨일 때에 전기적으로 비접속으로 한다. 또한, 급전선(62)에는, 제어 회로(3)로부터 기준 전위 Vref가 공급된다.
보존유지 용량(41)은 2개의 전극을 갖는다. 보존유지 용량(41)의 한쪽의 전극은, 노드 h2를 개재하여 트랜스미션 게이트(42)의 입력단에 전기적으로 접속된다. 또한, 트랜스미션 게이트(42)의 출력단은, 노드 h1을 개재하여, 보존유지 용량(44)의 다른 한쪽의 전극에 전기적으로 접속된다.
제어 회로(3)는, 각 열의 트랜스미션 게이트(42)에 대하여, 제어 신호 Gcpl 및 제어 신호 /Gcpl을 공통으로 공급한다. 이 때문에, 각 열의 트랜스미션 게이트(42)는, 제어 신호 Gcpl이 H레벨일 때(제어 신호 /Gcpl이 L레벨일 때)에 일제히 온한다.
각 열의 보존유지 용량(41)의 한쪽의 전극은, 노드 h2를 개재하여, 트랜스미션 게이트(34)의 출력단 및, 트랜스미션 게이트(42)의 입력단에 전기적으로 접속된다. 그리고, 트랜스미션 게이트(34)가 온했을 때, 보존유지 용량(41)의 한쪽의 전극에는, 트랜스미션 게이트(34)의 출력단을 통하여 데이터 신호 Vd(j)가 공급된다. 즉, 보존유지 용량(41)은, 한쪽의 전극에 데이터 신호 Vd(j)가 공급되는 제4 보존유지 용량으로서 기능한다. 또한, 각 열의 보존유지 용량(41)의 다른 한쪽의 전극은, 고정 전위인 전위 Vss가 공급되는 급전선(63)에 공통으로 접속된다. 여기에서, 전위 Vss는, 논리 신호인 주사 신호나 제어 신호의 L레벨에 상당하는 것이라도 좋다. 또한, 보존유지 용량(41)의 용량값을 Crf2로 한다.
도 4를 참조하여 화소 회로(110)에 대해서 설명한다. 각 화소 회로(110)에 대해서는 전기적으로 보면 서로 동일 구성이기 때문에, 여기에서는, i행째에 위치하고, 그리고, j번째의 그룹 중 좌단열의 (3j－2)열째에 위치하는, i행 (3j－2)열의 화소 회로(110)를 예로 들어 설명한다. 또한, i는, 화소 회로(110)가 배열하는 행을 일반적으로 나타내는 경우의 기호이며, 1 이상 m 이하의 정수이다.
도 4에 나타내는 바와 같이, 화소 회로(110)는, P채널 MOS형의 트랜지스터(121∼125)와, OLED(130)와, 보존유지 용량(132)을 포함한다. 이 화소 회로(110)에는, 주사 신호 Gwr(i), 제어 신호 Gcmp(i), Gel(i), Gorst(i)가 공급된다. 여기에서, 주사 신호 Gwr(i), 제어 신호 Gcmp(i), Gel(i), Gorst(i)는, 각각 i행째에 대응하여 주사선 구동 회로(20)에 의해 공급되는 것이다.
또한, 도 2에서는 도시 생략했지만, 표시 패널(2)(표시부(100))에는, 도 2에 있어서 횡방향(X방향)으로 연재되는 m행의 제어선(143)(제1 제어선), 횡방향으로 연재되는 m행의 제어선(144)(제2 제어선) 및, 횡방향으로 연재되는 m행의 제어선(145)(제3 제어선)이 형성된다. 그리고, 주사선 구동 회로(20)는, 1, 2, 3, …, m행째의 제어선(143)에 대하여, 각각, 제어 신호 Gcmp(1), Gcmp(2), Gcmp(3), …, Gcmp(m)을 공급하고, 1, 2, 3, …, m행째의 제어선(144)에 대하여, 각각, 제어 신호 Gel(1), Gel(2), Gel(3), …, Gel(m)을 공급하고, 1, 2, 3, …, m행째의 제어선(145)에 대하여, 각각, 제어 신호 Gorst(1), Gorst(2), Gorst(3), …, Gorst(m)을 공급한다. 즉, 주사선 구동 회로(20)는, i행째에 위치하는 (3n)개의 화소 회로에 대하여, 주사 신호 Gwr(i), 제어 신호 Gel(i), Gcmp(i), Gorst(i)를, 각각, i행째의 주사선(12), 제어선(143, 144, 145)을 통하여, 공통으로 공급한다. 이하에서는, 주사선(12), 제어선(143), 제어선(144) 및, 제어선(145)을, 「제어선」으로 총칭하는 경우가 있다. 즉, 본 실시 형태에 따른 표시 패널(2)에는, 각 행에, 주사선(12)을 포함하는 4개의 제어선이 형성된다.
트랜지스터(122)는, 게이트가 i행째의 주사선(12)에 전기적으로 접속되고, 소스 또는 드레인의 한쪽이 (3j－2)열째의 데이터선(14)에 전기적으로 접속되어 있다. 또한, 보존유지 용량(132)은 2개의 전극을 갖는다. 트랜지스터(122)는, 소스 또는 드레인의 다른 한쪽이, 트랜지스터(121)의 게이트와, 보존유지 용량(132)의 한쪽의 전극과, 트랜지스터(123)의 소스 또는 드레인의 한쪽에, 각각 전기적으로 접속되어 있다. 즉, 트랜지스터(122)는, 트랜지스터(121)의 게이트와 데이터선(14)과의 사이에 전기적으로 접속되고, 트랜지스터(121)의 게이트와 데이터선(14)과의 사이의 전기적인 접속을 제어하는 기입 트랜지스터로서 기능한다. 또한 이하에 있어서, 트랜지스터(121)의 게이트, 트랜지스터(122)의 소스 또는 드레인의 다른 한쪽, 트랜지스터(123)의 소스 또는 드레인의 한쪽 및, 보존유지 용량(132)의 한쪽의 전극을 전기적으로 접속하는 배선을, (트랜지스터(121)의)게이트 노드(g)라고 칭하는 경우가 있다.
트랜지스터(121)는, 소스가 급전선(116)에 전기적으로 접속되고, 드레인이 트랜지스터(123)의 소스 또는 드레인의 다른 한쪽과, 트랜지스터(124)의 소스에 각각 전기적으로 접속되어 있다. 여기에서, 급전선(116)에는, 화소 회로(110)에 있어서 전원의 고위측이 되는 전위 Vel이 급전된다. 이 트랜지스터(121)는, 트랜지스터(121)의 게이트 및 소스 간의 전압에 따른 전류를 흘리는 구동 트랜지스터로서 기능한다.
트랜지스터(123)는, 게이트가 제어선(143)에 전기적으로 접속되어, 제어 신호 Gcmp(i)가 공급된다. 이 트랜지스터(123)는, 트랜지스터(121)의 게이트 및 드레인의 사이의 전기적인 접속을 제어하는, 제1 스위칭 트랜지스터로서 기능한다.
트랜지스터(124)는, 게이트가 제어선(144)에 전기적으로 접속되어, 제어 신호 Gel(i)가 공급된다. 또한, 트랜지스터(124)는, 드레인이 트랜지스터(125)의 소스와 OLED(130)의 애노드(130a)에 각각 전기적으로 접속되어 있다. 이 트랜지스터(124)는, 트랜지스터(121)의 드레인과, OLED(130)의 애노드와의 사이의 전기적인 접속을 제어하는, 제2 스위칭 트랜지스터로서 기능한다.
　트랜지스터(125)는, 게이트가 제어선(145)에 전기적으로 접속되어, 제어 신호 Gorst(i)가 공급된다. 또한, 트랜지스터(125)의 드레인은 (3j－2)열째의 급전선(16)에 전기적으로 접속되어 리셋 전위 Vorst로 유지되어 있다. 이 트랜지스터(125)는, 급전선(16)과, OLED(130)의 애노드(130a)와의 사이의 전기적인 접속을 제어하는 제3 스위칭 트랜지스터로서 기능한다.
　본 실시 형태에 있어서 표시 패널(2)은 실리콘 기판에 형성되기 때문에, 트랜지스터(121∼125)의 기판 전위에 대해서는 전위 Vel로 하고 있다.
또한, 상기에 있어서의 트랜지스터(121∼125)의 소스, 드레인은 트랜지스터(121∼125)의 채널형, 전위의 관계에 따라서 바꾸어도 좋다. 또한, 트랜지스터는 박막 트랜지스터라도 전계 효과 트랜지스터라도 좋다.
보존유지 용량(132)은, 한쪽의 전극이 트랜지스터(121)의 게이트에 전기적으로 접속되고, 다른 한쪽의 전극이 급전선(116)에 전기적으로 접속된다. 이 때문에, 보존유지 용량(132)은, 트랜지스터(121)의 게이트·소스 간의 전압을 보존유지하는 제1 보존유지 용량으로서 기능한다. 또한, 보존유지 용량(132)의 용량값을 Cpix로 표기한다. 이때, 보존유지 용량(50)의 용량값 Cdt와, 보존유지 용량(44)의 용량값 Crf1과, 보존유지 용량(132)의 용량값 Cpix란,
Cdt＞Crf1＞＞Cpix
가 되도록 설정된다. 즉, Cdt는 Crf1보다도 크고, Cpix는 Cdt 및 Crf1보다도 충분히 작아지도록 설정된다. 또한, 보존유지 용량(132)으로서는, 트랜지스터(121)의 게이트 노드(g)에 기생하는 용량을 이용해도 좋고, 실리콘 기판에 있어서 서로 상이한 도전층에서 절연층을 협지함으로써 형성되는 용량을 이용해도 좋다.
OLED(130)의 애노드(130a)는, 화소 회로(110)마다 개별적으로 형성되는 화소 전극이다. 이에 대하여, OLED(130)의 캐소드는, 화소 회로(110)의 모두에 걸쳐 공통으로 형성되는 공통 전극(118)이며, 화소 회로(110)에 있어서 전원의 저위측이 되는 전위 Vct로 유지되어 있다. OLED(130)는, 상기 실리콘 기판에 있어서, 애노드(130a)와 광투과성을 갖는 캐소드로 백색 유기 EL층을 협지한 소자이다. 그리고, OLED(130)의 출사측(캐소드측)에는 RGB의 어느 것에 대응한 컬러 필터가 겹쳐진다.
이러한 OLED(130)에 있어서, 애노드(130a)로부터 캐소드로 전류가 흐르면, 애노드(130a)로부터 주입된 정공과 캐소드로부터 주입된 전자가 유기 EL층에서 재결합하여 여기자가 생성되어, 백색광이 발생한다. 이때에 발생한 백색광은, 실리콘 기판(애노드(130a))과는 반대측의 캐소드를 투과하고, 컬러 필터에 의한 착색을 거쳐, 관찰자측에 시인되는 구성으로 되어 있다.
다음으로, 화소 회로(110)의 구조에 대해서, 도 5 및 도 6을 참조하여 설명한다.
도 5는, i행 (3j－2)열의 화소 회로(110)의 구성을 나타내는 평면도이다. 이, 도 5는, 톱 이미션 구조의 화소 회로(110)를 관찰측으로부터 평면에서 보았을 경우의 배선 구조를 나타내고 있지만, 간략화를 위해, OLED(130)의 애노드(130a) 이후에 형성되는 구조체를 생략하고 있다. 또한, 도 6은, 도 5에 있어서의 E－e선으로 절단한 부분 단면도이다. 도 6에 있어서는, OLED(130)의 애노드(130a)까지를 나타내고, 이후의 구조체를 생략하고 있다. 또한, 도 5 및 도 6에서는, 각 층, 각 부재, 각 영역 등을 인식 가능한 크기로 하기 위해, 축척을 달리하고 있는 경우가 있다.
도 6에 나타내는 바와 같이, 화소 회로(110)를 구성하는 각 요소는, 실리콘 기판(150) 상에 형성된다. 본 실시 형태에서는, 실리콘 기판(150)으로서 P형 반도체 기판을 이용한다. 실리콘 기판(150)에는, 거의 전체 면에 걸쳐 N웰(160)이 형성되어 있다. 또한, 도 5에 있어서는, 평면에서 보았을 때에, 트랜지스터(121∼125)가 형성되는 영역을 용이하게 파악할 수 있도록, N웰(160) 중, 트랜지스터(121∼125)가 형성되는 영역 및 그 근방만을, 해칭을 붙여 나타내고 있다.
N웰(160)에는, N형 확산층(도시하지 않음)을 통하여 전위 Vel이 급전된다. 이 때문에, 트랜지스터(121∼125)의 기판 전위는 전위 Vel로 되어 있다.
도 5 및 도 6에 나타내는 바와 같이, N웰(160)의 표면에 이온을 도프함으로써, 복수의 P형 확산층이 형성된다. 구체적으로는, N웰(160)의 표면에는, 화소 회로(110)마다, 9개의 P형 확산층(P1∼P9)이 형성된다. 이들, P형 확산층(P1∼P9)은, 트랜지스터(121∼125)의 소스 또는 드레인으로서 기능한다. 또한, N웰(160) 및 P형 확산층(P1∼P9)의 표면에는, 게이트 절연층(L0)이 형성되고, 게이트 절연층(L0)의 표면에는 게이트 전극(G1∼G5)이, 패터닝에 의해 형성된다. 이들, 게이트 전극(G1∼G5)은, 각각 트랜지스터(121∼125)의 게이트로서 기능한다.
도 5에 나타나는 바와 같이, 트랜지스터(121)는, 게이트 전극 G1, P형 확산층 P1 및, P형 확산층 P2를 갖는다. 이 중, P형 확산층 P1은, 트랜지스터(121)의 소스로서 기능하고, P형 확산층 P2는, 트랜지스터(121)의 드레인으로서 기능한다.
또한, 트랜지스터(122)는, 게이트 전극 G2, P형 확산층 P3 및, P형 확산층 P4를 갖는다. 이 중, P형 확산층 P3은, 트랜지스터(122)의 소스 또는 드레인의 한쪽으로서 기능하고, P형 확산층 P4는, 트랜지스터(122)의 소스 또는 드레인의 다른 한쪽으로서 기능한다.
트랜지스터(123)는, 게이트 전극 G3, P형 확산층 P4 및, P형 확산층 P5를 갖는다. 이 중, P형 확산층 P4는, 트랜지스터(123)의 소스 또는 드레인의 한쪽으로서 기능하고, P형 확산층 P5는, 트랜지스터(123)의 소스 또는 드레인의 다른 한쪽으로서 기능한다. 즉, P형 확산층 P4는, 트랜지스터(122)의 소스 또는 드레인의 다른 한쪽으로서 기능함과 함께, 트랜지스터(123)의 소스 또는 드레인의 한쪽으로서 기능한다.
트랜지스터(124)는, 게이트 전극 G4, P형 확산층 P6 및, P형 확산층 P7을 갖는다. 이 중, P형 확산층 P6은, 트랜지스터(124)의 소스로서 기능하고, P형 확산층 P7은, 트랜지스터(124)의 드레인으로서 기능한다.
또한, 본 실시 형태에서는, 트랜지스터(121)의 드레인, 트랜지스터(123)의 소스 또는 드레인의 다른 한쪽 및, 트랜지스터(124)의 소스를, 각각 개별의 P형 확산층 P2, P5 및, P6으로 구성하고 있지만, 단일의 P형 확산층으로 구성해도 좋다. 이 경우, 후술하는 중계 노드 N13을 형성하지 않아도 좋다.
트랜지스터(125)는, 게이트 전극 G5, P형 확산층 P8 및, P형 확산층 P9를 갖는다. 이 중, P형 확산층 P8은, 트랜지스터(125)의 소스로서 기능하고, P형 확산층 P9는, 트랜지스터(125)의 드레인으로서 기능한다.
도 6에 나타내는 바와 같이, 게이트 전극(G1∼G5) 및 게이트 절연층(L0)을 덮도록, 제1 층간 절연층(L1)이 형성된다.
제1 층간 절연층(L1)의 표면에는, 알루미늄 등의 도전성의 배선층을 패터닝함으로써, 행마다, 주사선(12), 급전선(116) 및, 제어선(143∼145)이 각각 형성됨과 함께, 화소 회로(110)마다, 중계 노드(N11∼N16) 및, 분기부(116a)가 각각 형성된다. 또한, 이들 제1 층간 절연층(L1)의 표면에 형성되는 배선층을, 제1 배선층으로 총칭하는 경우가 있다.
도 5에 나타내는 바와 같이, 급전선(116)은, Y축 방향과 교차하는 X방향으로 연재됨과 함께, 화소 회로(110)마다 Y방향으로 분기한 부분(분기부(116a))을 갖는다. 분기부(116a)는, 평면에서 보았을 때(즉, 실리콘 기판(150)의 화소 회로(110)가 배치된 면에 수직인 방향으로부터 화소 회로(110)를 보았을 때), 분기부(116a)의 일부와 P형 확산층 P1이 서로 겹치도록 형성된다. 또한, 도 5 및 도 6에 나타내는 바와 같이, 분기부(116a)는, 제1 층간 절연층(L1)을 관통하는 콘택트 홀 Ha1을 개재하여, P형 확산층 P1에 전기적으로 접속된다. 또한, 도 5에 있어서, 콘택트 홀은, 이종(異種)의 배선층끼리가 겹치는 부분에서 「□」표시에 「×」표시를 붙인 부분으로서 나타내고 있다.
도 5에 나타내는 바와 같이, 주사선(12)은, X방향으로 연재됨과 함께, 평면에서 보았을 때, 게이트 전극 G1 및 게이트 전극 G2와 교차하도록 형성된다. 즉, 평면에서 보았을 때, 주사선(12) 중 적어도 일부와 게이트 전극 G1의 적어도 일부는 겹친다. 또한, 주사선(12)은, 콘택트 홀 Ha5를 개재하여, 게이트 전극 G2에 전기적으로 접속된다.
제어선(143)은, X방향으로 연재됨과 함께, 평면에서 보았을 때, 게이트 전극 G1 및 게이트 전극 G3과 교차하도록 형성된다. 또한, 제어선(143)은, 콘택트 홀 Ha7를 개재하여, 게이트 전극 G3에 전기적으로 접속된다.
제어선(144)은, X방향으로 연재됨과 함께, 평면에서 보았을 때, 게이트 전극 G4와 교차하도록 형성되고, 콘택트 홀 Ha10을 개재하여, 게이트 전극 G4에 전기적으로 접속된다. 제어선(145)은, X방향으로 연재됨과 함께, 평면에서 보았을 때, 게이트 전극 G5와 교차하도록 형성되고, 콘택트 홀 Ha14를 개재하여, 게이트 전극 G5에 전기적으로 접속된다.
도 5 및 도 6에 나타내는 바와 같이, 중계 노드 N11은, 콘택트 홀 Ha2를 개재하여 게이트 전극 G1에 전기적으로 접속됨과 함께, 콘택트 홀 Ha6을 개재하여 P형 확산층 P4에 전기적으로 접속된다. 즉, 중계 노드 N11은, 트랜지스터(121)의 게이트, 트랜지스터(122)의 소스 또는 드레인의 다른 한쪽 및, 트랜지스터(123)의 소스 또는 드레인의 한쪽을 전기적으로 접속하는 게이트 노드(g)에 상당한다.
중계 노드 N16은, 평면에서 보았을 때에, 중계 노드 N16과 게이트 전극 G1의 일부가 서로 겹치도록 형성된다. 그리고, 중계 노드 N16과 게이트 전극 G1이 제1 층간 절연층(L1)을 협지함으로써, 보존유지 용량(132)이 형성된다. 즉, 게이트 전극 G1은, 보존유지 용량(132)의 한쪽의 전극에 상당하고, 중계 노드 N16은, 보존유지 용량(132)의 다른 한쪽의 전극에 상당한다.
중계 노드 N12는, 콘택트 홀 Ha4를 개재하여 P형 확산층 P3에 전기적으로 접속된다. 중계 노드 N13은, 콘택트 홀 Ha3을 개재하여 P형 확산층 P2에 전기적으로 접속됨과 함께, 콘택트 홀 Ha8을 개재하여 P형 확산층 P5에 전기적으로 접속되고, 콘택트 홀 Ha9를 개재하여 P형 확산층 P6에 전기적으로 접속된다. 중계 노드 N14는, 콘택트 홀 Ha11을 개재하여 P형 확산층 P7에 전기적으로 접속됨과 함께, 콘택트 홀 Ha12를 개재하여 P형 확산층 P8에 전기적으로 접속된다. 중계 노드 N15는, 콘택트 홀 Ha13을 개재하여 P형 확산층 P9에 전기적으로 접속된다.
도 6에 나타내는 바와 같이, 제1 배선층 및 제1 층간 절연층(L1)을 덮도록, 제2 층간 절연층(L2)이 형성된다.
제2 층간 절연층(L2)의 표면에는, 알루미늄 등의 도전성의 배선층을 패터닝함으로써, 열마다, 데이터선(14) 및, 급전선(16)이 각각 형성됨과 함께, 화소 회로(110)마다, 중계 노드 N21, N22가 각각 형성된다. 또한, 이들 제2 층간 절연층(L2)의 표면에 형성되는 배선층을, 제2 배선층으로 총칭하는 경우가 있다.
도 5에 나타내는 바와 같이, 데이터선(14)은, 콘택트 홀 Hb2를 개재하여, 중계 노드 N12에 전기적으로 접속된다. 이에 따라, P형 확산층 P3은, 중계 노드 N12를 개재하여, 데이터선(14)에 전기적으로 접속된다. 급전선(16)은, 콘택트 홀 Hb3을 개재하여, 중계 노드 N15에 전기적으로 접속된다. 이에 따라, P형 확산층 P9는, 중계 노드 N15를 개재하여, 급전선(16)에 전기적으로 접속된다. 중계 노드 N21은, 콘택트 홀 Hb1을 개재하여 급전선(116)에 전기적으로 접속됨과 함께, 콘택트 홀 Hb4를 개재하여 중계 노드 N16(보존유지 용량(132)의 다른 한쪽의 전극)에 전기적으로 접속된다. 이에 따라, 중계 노드 N16은, 중계 노드 N21을 개재하여 급전선(116)에 전기적으로 접속되어, 전위 Vel로 유지된다.
또한, 도 6에 나타내는 바와 같이, 중계 노드 N22는, 콘택트 홀 Hb5를 개재하여 중계 노드 N14에 전기적으로 접속된다.
도 6에 나타내는 바와 같이, 제2 배선층 및 제2 층간 절연층(L2)을 덮도록, 제3 층간 절연층(L3)이 형성된다. 제3 층간 절연층(L3)의 표면에는, 알루미늄이나 ITO(Indium Tin Oxide) 등의 도전성을 갖는 배선층을 패터닝함으로써, OLED(130)의 애노드(130a)가 형성된다. OLED(130)의 애노드(130a)는, 화소 회로(110)마다 개별의 화소 전극이며, 제3 층간 절연층(L3)을 관통하는 콘택트 홀 Hc1을 개재하여 중계 노드 N22에 접속된다. 즉, OLED(130)의 애노드(130a)는, 중계 노드 N22 및, 중계 노드 N14를 개재하여, P형 확산층 P7(즉, 트랜지스터(124)의 드레인) 및 P형 확산층 P8(즉, 트랜지스터(125)의 소스)에 전기적으로 접속된다.
또한, 도시는 생략하지만, OLED(130)의 애노드(130a)의 위에는, 화소 회로(110)마다 구분되어, 유기 EL 재료로 이루어지는 발광층이 적층된다. 그리고, 발광층의 위에는, 복수의 화소 회로(110)의 모두에 걸쳐 공통의 투명 전극인 캐소드(공통 전극(118))가 형성된다. 즉, OLED(130)는, 서로 대향하는 애노드와 캐소드로 발광층을 협지하여, 애노드로부터 공통 전극(118)을 향하여 흐르는 전류에 따른 휘도로 발광한다. OLED(130)가 발하는 빛 중, 실리콘 기판(150)과는 반대 방향(즉, 도 6에 있어서 상방향)을 향하는 빛이, 관찰자에게 영상으로서 시인된다(톱 이미션 구조). 이 외에도, 발광층을 대기로부터 차단하기 위한 봉지재 등이 형성되지만, 설명은 생략한다.
＜실시 형태의 동작＞
도 7을 참조하여 전기 광학 장치(1)의 동작에 대해서 설명한다. 도 7은, 전기 광학 장치(1)에 있어서의 각 부의 동작을 설명하기 위한 타이밍 차트이다. 이 도면에 나타나는 바와 같이, 주사선 구동 회로(20)는, 주사 신호 Gwr(1)∼Gwr(m)을 순서대로 L레벨로 전환하고, 1프레임의 기간에 있어서 1∼m행째의 주사선(12)을 1수평 주사 기간(H)마다 순서대로 주사한다. 1수평 주사 기간(H)에서의 동작은, 각 행의 화소 회로(110)에 걸쳐 공통이다. 그래서 이하에 대해서는, i행째가 수평 주사되는 주사 기간에 있어서, 특히 i행 (3j－2)열의 화소 회로(110)에 대해서 착목하여 동작을 설명한다.
본 실시 형태에서는 i행째의 주사 기간은, 크게 나누면, 도 7에 있어서 (b)로 나타나는 초기화 기간과 (c)로 나타나는 보상 기간과 (d)로 나타나는 기입 기간으로 나눠진다. 그리고, (d)의 기입 기간 후, (a)로 나타나는 발광 기간이 되어, 1프레임의 기간 경과 후에 재차 i행째의 주사 기간에 이른다. 이 때문에, 시간 순으로 말하면, (발광 기간)→초기화 기간→보상 기간→기입 기간→(발광 기간)이라는 사이클의 반복이 된다.
또한, 도 7에 있어서, i행째에 대하여 1행 전의 (i－1)행째에 대응하는 주사 신호 Gwr(i-1), 제어 신호 Gel(i-1), Gcmp(i-1), Gorst(i-1)의 각각에 대해서는, i행째에 대응하는 주사 신호 Gwr(i), 제어 신호 Gel(i), Gcmp(i), Gorst(i)보다도, 각각 시간적으로 1수평 주사 기간(H)만큼 시간적으로 선행한 파형이 된다.
＜발광 기간＞
설명의 편의상, 초기화 기간의 전제가 되는 발광 기간부터 설명한다. i행째의 발광 기간에 있어서, 주사선 구동 회로(20)는, i행째의 주사선(12)에 소정의 제2 전위 V2를 공급하고, i행째의 제어선(144)에 소정의 제1 전위 V1을 공급하고, i행째의 제어선(143)에 제2 전위 V2를 공급하고, i행째의 제어선(145)에 제2 전위 V2를 공급한다. 또한 본 실시 형태에서는, 제1 전위 V1은, 제2 전위 V2보다도 낮게 설정된다. 예를 들면, 제1 전위 V1은, 제어 회로(3)가 공급하는 제어 신호(제어 신호 Gref 등)의 L레벨에 상당하는 것이면 좋고, 제2 전위 V2는, 제어 회로(3)가 공급하는 제어 신호의 H레벨에 상당하는 것이면 좋다. 즉, 도 7에 나타나는 바와 같이, i행째의 발광 기간에 있어서, 주사 신호 Gwr(i)는 H레벨로 설정되고, 제어 신호 Gel(i)는 L레벨로 설정되고, 제어 신호 Gcmp(i)는 H레벨로 설정되고, 제어 신호 Gorst(i)는 H레벨로 설정된다.
이 때문에, 도 8에 나타나는 바와 같이 i행 (3j－2)열의 화소 회로(110)에 있어서는, 트랜지스터(124)가 온하는 한편, 트랜지스터(122, 123, 125)가 오프한다. 따라서, 트랜지스터(121)는, 게이트·소스 간의 전압 Vgs에 따른 전류 Ids를 OLED(130)에 공급한다. 후술하는 바와 같이, 본 실시 형태에 있어서 발광 기간에서의 전압 Vgs는, 데이터 신호의 전위를 레벨 시프트한 값이다. 이 때문에, OLED(130)에는, 계조 레벨에 따른 전류가 트랜지스터(121)의 문턱값 전압을 보상한 상태로 공급되게 된다.
또한, i행째의 발광 기간은, i행째 이외가 수평 주사되는 기간이기 때문에, 데이터선(14)의 전위는 적절히 변동한다. 단, i행째의 화소 회로(110)에 있어서, 트랜지스터(122)가 오프하고 있기 때문에, 여기에서는, 데이터선(14)의 전위 변동을 고려하고 있지 않다. 또한, 도 8에 있어서는, 발광 기간에 있어서의 동작 설명에서 중요해지는 경로를 굵은 선으로 나타내고 있다.
＜초기화 기간＞
다음으로 i행째의 주사 기간에 이르면, 우선, 제1 기간으로서 (b)의 초기화 기간이 개시된다. i행째의 초기화 기간에 있어서, 주사선 구동 회로(20)는, 도 7에 나타나는 바와 같이, i행째의 주사선(12)에 제2 전위 V2를 공급하여 주사 신호 Gwr(i)를 H레벨로 설정하고, i행째의 제어선(144)에 제2 전위 V2를 공급하여 제어 신호 Gel(i)를 H레벨로 설정하고, i행째의 제어선(143)에 제2 전위 V2를 공급하여 제어 신호 Gcmp(i)를 H레벨로 설정하고, i행째의 제어선(145)에 제1 전위 V1을 공급하여 제어 신호 Gorst(i)를 L레벨로 설정한다. 이 때문에, i행 (3j－2)열의 화소 회로(110)에 있어서, 트랜지스터(124)가 오프하고, 트랜지스터(125)가 온한다. 이에 따라 OLED(130)에 공급되는 전류의 경로가 차단됨과 함께, OLED(130)의 애노드(130a)가 리셋 전위 Vorst로 설정된다.
OLED(130)는, 전술한 바와 같이 애노드(130a)와 캐소드로 유기 EL층을 협지한 구성이기 때문에, 애노드·캐소드의 사이에는 용량이 병렬로 기생한다. 발광 기간에 있어서 OLED(130)에 전류가 흐르고 있었을 때에, 당해 OLED(130)의 애노드·캐소드 간의 양단 전압이 애노드·캐소드 간에 병렬로 기생한 용량에 의해 보존유지되지만, 이 보존유지 전압은, 트랜지스터(125)의 온에 의해 리셋된다. 이 때문에, 본 실시 형태에서는, 뒤의 발광 기간에 있어서 OLED(130)에 재차 전류가 흐를 때에, 애노드·캐소드 간에 병렬로 기생한 용량으로 보존유지되어 있는 전압의 영향을 받기 어려워진다.
상세하게는, 예를 들면 고휘도의 표시 상태로부터 저휘도의 표시 상태로 변할 때, 리셋하지 않는 구성이면, 휘도가 높을(대전류가 흘렀을) 때의 고전압이 보존유지되어 버리기 때문에, 다음으로, 소전류를 흘리려고 해도, 과잉의 전류가 흘러 버려, 저휘도의 표시 상태로 할 수 없게 된다. 이에 대하여, 본 실시 형태에서는, 트랜지스터(125)의 온에 의해 OLED(130)의 애노드(130a)의 전위가 리셋되기 때문에, 저휘도측의 재현성이 높아지게 된다. 또한, 본 실시 형태에 있어서, 리셋 전위 Vorst에 대해서는, 당해 리셋 전위 Vorst와 공통 전극(118)의 전위 Vct와의 차이가 OLED(130)의 발광 문턱값 전압을 하회하도록 설정된다. 이 때문에, 초기화 기간(다음에 설명하는 보상 기간 및 기입 기간)에 있어서, OLED(130)는 오프(비발광) 상태가 된다.
한편, i행째의 초기화 기간에 있어서, 제어 회로(3)는, 도 7에 나타나는 바와 같이, 제어 신호 /Gini를 L레벨로, 제어 신호 Gref를 H레벨로, 제어 신호 Gcpl을 L레벨로, 각각 설정한다. 이 때문에, 트랜지스터(43) 및 트랜지스터(45)가 온한 상태가 된다. 이에 따라, 보존유지 용량(44)의 한쪽의 전극과 급전선(61)이 전기적으로 접속되어, 보존유지 용량(44)의 한쪽의 전극(및 데이터선(14))은 초기 전위 Vini로 초기화된다. 또한, 보존유지 용량(44)의 다른 한쪽의 전극과 급전선(62)이 전기적으로 접속되어, 보존유지 용량(44)의 다른 한쪽의 전극(및 노드 h1)은 기준 전위 Vref로 초기화된다.
본 실시 형태에 있어서 초기 전위 Vini는, (Vel－Vini)가 트랜지스터(121)의 문턱값 전압 ｜Vth｜보다도 커지도록 설정된다. 또한, 트랜지스터(121)는 P채널형이기 때문에, 소스의 전위를 기준으로 한 문턱값 전압 Vth는 부이다. 그래서, 고저 관계의 설명에서 혼란이 발생하는 것을 방지하기 위해, 문턱값 전압에 대해서는, 절대값 ｜Vth｜로 나타내어, 대소 관계로 규정하기로 한다.
도 7에 나타내는 바와 같이, 데이터 신호 공급 회로(70)는, i행째의 주사 기간이 개시된 후, 기입 기간이 개시될 때까지의 기간에 있어서, 각 디멀티플렉서(DM)(1), DM(2), …, DM(n)에 대하여, 각각 데이터 신호 Vd(1), Vd(2), …, Vd(n)을 공급한다. 즉, 데이터 신호 공급 회로(70)는, j번째의 그룹에서 말하면, 데이터 신호 Vd(j)를 순서대로, i행 (3j－2)열, i행 (3j－1)열, i행 (3j)열의 화소의 계조 레벨에 따른 전위로 전환한다.
한편, 제어 회로(3)는, 데이터 신호의 전위의 전환에 맞추어 제어 신호 Sel(1), Sel(2), Sel(3)을 순서대로 배타적으로 H레벨로 한다. 이에 따라, 각 디멀티플렉서(DM)에 형성되는 3개의 트랜스미션 게이트(34)가 각각 좌단열, 중앙열, 우단열의 순서대로 온한다.
여기에서, 초기화 기간에 있어서, j번째의 그룹에 속하는 좌단열의 트랜스미션 게이트(34)가 제어 신호 Sel(1)에 의해 온하는 경우, 데이터 신호 Vd(j)가 보존유지 용량(41)의 한쪽의 전극에 공급되기 때문에, 당해 데이터 신호 Vd(j)는, 보존유지 용량(41)에 의해 보존유지된다.
＜보상 기간＞
i행째의 주사 기간에서는, 다음으로 제2 기간으로서 (c)의 보상 기간이 된다. i행째의 보상 기간에 있어서, 제어 회로(3)는, 도 7에 나타나는 바와 같이, 제어 신호 /Gini를 H레벨로, 제어 신호 Gref를 H레벨로, 제어 신호 Gcpl을 L레벨로, 각각 설정한다. 이 때문에, 트랜지스터(43)는 온한 상태가 되는 한편, 트랜지스터(45)는 오프한 상태가 된다. 이에 따라, 보존유지 용량(44)의 다른 한쪽의 전극과 급전선(62)이 전기적으로 접속되어, 노드 h1이 기준 전위 Vref로 설정된다.
또한, 보상 기간에 있어서, j번째의 그룹에 속하는 좌단열의 트랜스미션 게이트(34)가 제어 신호 Sel(1)에 의해 온하는 경우, 데이터 신호 Vd(j)가 보존유지 용량(41)의 한쪽의 전극에 공급된다.
또한, 이미 초기화 기간에 있어서, j번째의 그룹에 속하는 좌단열의 트랜스미션 게이트(34)가 제어 신호 Sel(1)에 의해 온한 경우에는, 보상 기간에 있어서, 당해 트랜스미션 게이트(34)는 온하는 경우는 없지만, 좌단열의 트랜스미션 게이트(34)가 온했을 때에 공급된 데이터 신호 Vd(j)는, 보존유지 용량(41)에 의해 보존유지된다.
또한, i행째의 보상 기간에 있어서, 주사선 구동 회로(20)는, 도 7에 나타나는 바와 같이, i행째의 주사선(12)에 제1 전위 V1을 공급하여 주사 신호 Gwr(i)를 L레벨로 설정하고, i행째의 제어선(144)에 제2 전위 V2를 공급하여 제어 신호 Gel(i)를 H레벨로 설정하고, i행째의 제어선(143)에 제1 전위 V1을 공급하여 제어 신호 Gcmp(i)를 L레벨로 설정하고, i행째의 제어선(145)에 제1 전위 V1을 공급하여 제어 신호 Gorst(i)를 L레벨로 설정한다. 이 때문에, 트랜지스터(123)가 온하기 때문에, 트랜지스터(121)는 다이오드 접속이 된다. 이에 따라, 트랜지스터(121)에는 드레인 전류가 흘러, 게이트 노드(g) 및 데이터선(14)을 충전한다. 상세하게는, 전류가, 급전선(116)→트랜지스터(121)→트랜지스터(123)→트랜지스터(122)→(3j－2)열째의 데이터선(14)이라는 경로로 흐른다. 따라서, 트랜지스터(121)의 온에 의해 서로 접속 상태에 있는 데이터선(14) 및 게이트 노드(g)는, 초기 전위 Vini로부터 상승한다. 단, 상기 경로에 흐르는 전류는, 게이트 노드(g)가 전위 (Vel－｜Vth｜)에 가까워짐에 따라 흐르기 어려워지기 때문에, 보상 기간의 종료에 이르기까지, 데이터선(14) 및 게이트 노드(g)는 전위 (Vel－｜Vth｜)로 포화된다.
따라서, 보존유지 용량(132)은, 보상 기간의 종료시에는, 트랜지스터(121)의 문턱값 전압 ｜Vth｜를 보존유지하게 된다. 또한, 이하에서는, 보상 기간 종료시의 게이트 노드(g)의 전위 (Vel－｜Vth｜)를, 전위 Vp로 표기하는 경우가 있다.
주사선 구동 회로(20)는, 보상 기간이 종료하면, 제어선(143)에 공급하는 전위를, 제1 전위 V1로부터 제2 전위 V2로 전환함으로써, 제어 신호 Gcmp(i)를 L레벨로부터 H레벨로 변경한다. 이에 따라, 트랜지스터(121)의 다이오드 접속이 해제된다.
또한, 주사선 구동 회로(20)는, 제어 신호 Gcmp(i)가 L레벨로부터 H레벨로 변화할 때의 파형을, H레벨로부터 L레벨로 변화할 때의 파형에 비해 완만하게 되도록, 제어선(143)에 공급하는 전위를 전환한다. 즉, 도 7에 나타내는 바와 같이, 주사선 구동 회로(20)가, 제어선(143)에 공급하는 전위를 제2 전위 V2로부터 제1 전위 V1로 전환하는 기간을 제3 전환 기간 T3으로 하고, 제1 전위 V1로부터 제2 전위 V2로 전환하는 기간을 제4 전환 기간 T4로 한다. 이때, 주사선 구동 회로(20)는, 제4 전환 기간 T4의 시간 길이가, 제3 전환 기간 T3의 시간 길이에 비해 충분히 길어지도록, 제어선(143)에 공급하는 전위를 변화시킨다.
전술한 바와 같이, 평면에서 보았을 때에, 제어선(143)과 게이트 전극 G1(트랜지스터(121)의 게이트)과는 교차한다. 그 때문에, 제어선(143)과 게이트 전극 G1과의 사이에는, 기생 용량이 존재한다. 따라서, 가령, 제4 전환 기간 T4의 시간 길이를, 제3 전환 기간 T3의 시간 길이와 동 정도로 짧게 하고, 제어 신호 Gcmp(i)를 급격하게 L레벨로부터 H레벨로 올린 경우, 제어선(143)에 있어서의 제어 신호 Gcmp(i)의 고주파 성분의 영향을 받아, 게이트 전극 G1의 전위가 변화한다.
상세하게는 후술하지만, 보상 기간의 종료시에 있어서, 게이트 노드(g)의 전위(게이트 전극 G1의 전위)는, 화소 회로(110)마다의 트랜지스터(121)의 문턱값 전압의 불균일을 보상한 전위로 정해진다. 그러나, 보상 기간의 종료 후에 게이트 노드(g)의 전위가 변화하는 경우, 화소 회로(110)마다의 문턱값 전압의 불균일을 보상할 수 없게 되기 때문에, 표시 화면의 일양성을 손상시키는 바와 같은 표시 불균일이 발생한다는 문제가 현저해진다.
이에 대하여 본 실시 형태에서는, 제4 전환 기간 T4의 시간 길이를, 제3 전환 기간 T3의 시간 길이로 충분히 길게 하여, 제어 신호 Gcmp(i)가 L레벨로부터 H레벨로 변화할 때의 파형을 완만한 파형으로 함으로써, 제어선(143)의 전위 변동이, 게이트 노드(g)(게이트 전극 G1)에 전파되는 것을 방지한다. 이에 따라, 화소 회로(110)마다의 문턱값 전압의 불균일을 보상하여, 표시의 일양성을 담보한 고품위의 표시가 가능해진다.
또한, 실제로는, 제3 전환 기간 T3의 시간 길이는, 「0」으로 간주할 수 있을 정도로 충분히 짧다. 즉, 제어 신호 Gcmp(i)가 H레벨로부터 L레벨로 내릴 때의 파형은, 예를 들면, 제어 신호 Gref가 H레벨로부터 L레벨로 내릴 때의 파형과 동일하게 해도 좋다. 단, 도 7에 있어서는, 설명의 편의상, 제3 전환 기간 T3을 도시하기 위해, 제어 신호 Gcmp(i)의 내려감의 파형을, 실제의 파형에 비해 완만한 파형으로서 기재하고 있다.
또한, 제어 회로(3)는, 보상 기간이 종료하면, 제어 신호 Gref를 H레벨로부터 L레벨로 변경하기 때문에, 트랜지스터(43)가 오프한다. 이 때문에, (3j－2)열째의 데이터선(14)으로부터 i행 (3j－2)열의 화소 회로(110)에 있어서의 게이트 노드(g)에 이르기까지의 경로는, 플로팅 상태가 되기는 하지만, 당해 경로의 전위는, 보존유지 용량(50, 132)에 의해 (Vel－｜Vth｜)로 유지된다.
＜기입 기간＞
초기화 기간 후, 제3 기간으로서 (d)의 기입 기간에 이른다. i행째의 기입 기간에 있어서, 주사선 구동 회로(20)는, 도 7에 나타나는 바와 같이, i행째의 주사선(12)에 제1 전위 V1을 공급하여 주사 신호 Gwr(i)를 L레벨로 설정하고, i행째의 제어선(144)에 제2 전위 V2를 공급하여 제어 신호 Gel(i)를 H레벨로 설정하고, i행째의 제어선(143)에 제2 전위 V2를 공급하여 제어 신호 Gcmp(i)를 H레벨로 설정하고, i행째의 제어선(145)에 제1 전위 V1을 공급하여 제어 신호 Gorst(i)를 L레벨로 설정한다. 이에 따라, 트랜지스터(121)의 다이오드 접속이 해제된다.
또한, i행째의 기입 기간에 있어서, 제어 회로(3)는, 도 7에 나타나는 바와 같이, 제어 신호 /Gini를 H레벨로, 제어 신호 Gref를 L레벨로, 제어 신호 Gcpl를 H레벨로, 각각 설정한다. 이 때문에, 트랜스미션 게이트(42)가 온하기 때문에, 보존유지 용량(41)에 보존유지된 데이터 신호 Vd(j)가, 노드 h1을 통하여 보존유지 용량(44)의 다른 한쪽의 전극에 공급된다. 이에 따라, 노드 h1 및 보존유지 용량(44)의 다른 한쪽의 전극은, 보상 기간에 있어서의 기준 전위 Vref로부터 변화한다. 이때의 노드 h1의 전위 변화량을 ΔVh로 나타낸다. 또한, 기입 기간에 있어서의 노드 h1의 전위 (Vref＋ΔVh)를, 전위 Vh로 나타내는 경우가 있다.
또한, 노드 h1의 전위가 기준 전위 Vref로부터 전위 Vh로 ΔVh만큼 변화한 경우, 게이트 노드(g) 및 데이터선(14)의 전위도, 보상 기간에 있어서 설정된 전위 Vp＝(Vel－｜Vth｜)로부터 변화한다. 이때의 게이트 노드(g)의 전위 변화량을 ΔVg로 나타낸다. 또한, 기입 기간에 있어서의 게이트 노드(g)의 전위 (Vp＋ΔVg)를, 전위 Vgate로 나타내는 경우가 있다.
이하에서는, 도 9를 참조하면서, 기입 기간의 개시 전후에 있어서의, 게이트 노드(g) 및 노드 h1의 전위의 변화에 대해서 상술한다.
도 9(A)는, 기입 기간의 개시 전후에 있어서의, 노드 h1 및 게이트 노드(g)의 전위 변화에 대해서 설명하기 위한 설명도이다. 이 도면에 있어서, (A－1)은, 기입 기간 개시 전에 있어서의 노드 h1 및 게이트 노드(g)의 전위를 나타내고 있고, (A－2)는, 기입 기간 개시 후(즉, 트랜스미션 게이트(42)가 온한 후)에 있어서의 노드 h1 및 게이트 노드(g)의 전위에 대해서 나타내고 있다. 또한, 보상 기간 및 기입 기간에 있어서, 보존유지 용량(50) 및 보존유지 용량(132)은 전기적으로 병렬로 접속되기 때문에, 보존유지 용량(50) 및 보존유지 용량(132)의 합성 용량(501)의 용량값 C0은, 이하의 식 (1)로 나타난다.
Ｃ0＝Ｃpix＋Ｃdt　　……(1)
기입 기간의 개시 전에 있어서 합성 용량(501)에 축적되어 있는 전하를 Q0a로 하고, 기입 기간의 개시 후에 있어서 합성 용량(501)에 축적되어 있는 전하를 Q0b로 하면, 기입 기간의 개시 전후에 있어서, 합성 용량(501)으로부터 유출하는 전하 (Q0a－Q0b)는, 이하의 식 (2)로 나타난다. 마찬가지로, 기입 기간의 개시 전에 있어서, 보존유지 용량(44)에 축적되어 있는 전하를 Q1a로 하고, 기입 기간의 개시 후에 있어서 보존유지 용량(44)에 축적되어 있는 전하를 Q1b로 하면, 기입 기간의 개시 전후에 있어서, 보존유지 용량(44)에 유입하는 전하 (Q1b－Q1a)는, 이하의 식 (3)으로 나타난다. 기입 기간의 개시 전후에 있어서, 합성 용량(501)으로부터 유출하는 전하와, 보존유지 용량(44)에 유입하는 전하는 동일하기 때문에, 이하의 식 (4)가 성립된다.
Ｑ0a－Ｑ0b＝Ｃ0*(Ｖp－Ｖgate)　　……(2)
Ｑ1b－Ｑ1a＝Ｃrf1*{(Ｖgate－Ｖh)－(Ｖp－Ｖref)}　　……(3)
Ｑ0a－Ｑ0b＝Ｑ1b－Ｑ1a　　……(4)
식 (2)∼식 (4)로부터, 기입 기간에 있어서의 게이트 노드(g)의 전위 Vgate를 산출할 수 있다. 구체적으로는, 전위 Vgate는 이하의 식 (5)로 나타난다.
Ｖgate＝{Ｃrf1／(Ｃrf1＋Ｃ0)}*{Ｖh－Ｖref}＋Ｖp　　……(5)
여기에서, 이하의 식 (6)에 나타내는 용량비 k1을 도입한다. 이때, 기입 기간에 있어서의 게이트 노드(g)의 전위 Vgate는 용량비 k1을 이용하여 이하의 식 (7)로 나타낼 수 있고, 기입 기간의 개시 전후에 있어서의 게이트 노드(g)의 전위 변화량 ΔVg는 용량비 k1을 이용하여 이하의 식 (8)로 나타낼 수 있다.
ｋ1＝Ｃrf1／(Ｃrf1＋Ｃdt＋Ｃpix)　　……(6)
Ｖgate＝ｋ1*(Ｖh－Ｖref)＋Ｖp
　　　＝ｋ1*ΔＶh＋Ｖp　　……(7)
ΔＶg＝Ｖgate－Ｖp　
　　 ＝ｋ1*ΔＶh　　……(8)
이와 같이, 기입 기간에 있어서, 게이트 노드(g)의 전위는, 보상 기간에 있어서의 전위 Vp＝(Vel－｜Vth｜)로부터, 노드 h1의 전위 변화량 ΔVh에 용량비 k1을 곱한 값 (k1*ΔVh)만큼 상승 방향으로 시프트한 전위 Vgate＝(Vel－｜Vth｜＋k1·ΔVh)로 변화한다. 이때, 트랜지스터(121)의 전압 Vgs의 절대값 ｜Vgs｜는, 이하의 식 (9)에 나타나는 바와 같이, 문턱값 전압 ｜Vth｜로부터 게이트 노드(g)의 전위 상승분을 줄인 값이 된다.
｜Ｖgs｜＝｜Ｖth｜－ｋ1*ΔＶh　　……(9)
도 9(B)는, 기입 기간의 개시 전후에 있어서의, 노드 h1 및 노드 h2의 전위 변화에 대해서 설명하기 위한 설명도이다. 이 도면에 있어서, (B－1)은, 기입 기간 개시 전에 있어서의 노드 h1 및 노드 h2의 전위를 나타내고 있고, (B－2)는, 기입 기간 개시 후(즉, 트랜스미션 게이트(42)가 온한 후)에 있어서의 노드 h1 및 노드 h2의 전위에 대해서 나타내고 있다. 또한, 보상 기간 및 기입 기간에 있어서, 보존유지 용량(50) 및 보존유지 용량(132)의 합성 용량(501)과 보존유지 용량(41)은 전기적으로 직렬로 접속되기 때문에, 보존유지 용량(50), 보존유지 용량(132) 및, 보존유지 용량(44)의 합성 용량(502)의 용량값 C1은, 이하의 식 (10)으로 나타난다.
Ｃ1＝(Ｃ0*Ｃrf1)／(Ｃ0＋Ｃrf1)　　……(10)
기입 기간의 개시 전에 있어서 합성 용량(502)에 축적되어 있는 전하를 Q1c로 하고, 기입 기간의 개시 후에 있어서 합성 용량(502)에 축적되어 있는 전하를 Q1d로 하면, 기입 기간의 개시 전후에 있어서 합성 용량(502)으로부터 유출되는 전하 (Q1c－Q1d)는, 이하의 식 (11)로 나타난다. 마찬가지로, 기입 기간의 개시 전에 있어서 보존유지 용량(41)에 축적되어 있는 전하를 Q2c로 하고, 기입 기간의 개시 후에 있어서 보존유지 용량(41)에 축적되어 있는 전하를 Q2d로 하면, 기입 기간의 개시 전후에 있어서 보존유지 용량(41)에 유입하는 전하 (Q2d－Q2c)는, 이하의 식 (12)로 나타난다. 기입 기간의 개시 전후에 있어서, 합성 용량(502)으로부터 유출하는 전하와, 보존유지 용량(41)에 유입되는 전하는 동일하기 때문에, 이하의 식 (13)이 성립한다.
Ｑ1c－Ｑ1d＝Ｃ1*{Ｖref－Ｖh}　　……(11)
Ｑ2d－Ｑ2c＝Ｃrf2*{Ｖh－Ｖd(j)}　　……(12)
Ｑ1c－Ｑ1d＝Ｑ2d－Ｑ2c　　……(13)
따라서, 식 (11)∼식 (13)으로부터, 기입 기간에 있어서의 노드 h1의 전위 Vh를 산출할 수 있다. 구체적으로는, 전위 Vh는 이하의 식 (14)로 나타난다. 또한, 노드 h1에 있어서의 전위 변화량 ΔVh는, 이하의 식 (15)로 나타난다.
Ｖh＝{Ｃ1／(Ｃ1＋Ｃrf2)}*(Ｖref)
　　　＋{Ｃrf2／(Ｃ1＋Ｃrf2)}*{Ｖd(j)}　　……(14)
ΔＶh＝Ｖh－Ｖref
　　＝{Ｃrf2／(Ｃ1＋Ｃrf2)}*{Ｖd(j)－Ｖref}　　……(15)
여기에서, 이하의 식 (16)에 나타내는 용량비 k2를 도입하면, 전위 변화량 ΔVh는, 이하의 식 (17)로 나타낼 수도 있다.
ｋ2＝Ｃrf2／(Ｃ1＋Ｃrf2)　　……(16)
ΔＶh＝ｋ2*{Ｖd(j)－Ｖref}　　……(17)
기입 기간에 있어서의 게이트 노드(g)의 전위 Vgate는, 식 (7)에 대하여 식 (17)을 대입함으로써, 이하의 식 (18)에 의해 나타낼 수 있다. 따라서, 기입 기간의 개시 전후에 있어서의 게이트 전극 G의 전위 변화량 ΔVg는, 이하의 식 (19)에 의해 나타낼 수 있다.
Ｖgate＝ｋ1*ｋ2*{Ｖd(j)－Ｖref}＋Ｖp　　……(18)
ΔＶg＝ｋ1*ｋ2*{Ｖd(j)－Ｖref}　　……(19)
이와 같이, 노드 h1의 전위는, 데이터 신호 Vd(j)가 나타내는 전위를 기준 전위 Vref에 의해 시프트시키고, 이것을, 용량비 k2에 의해 압축한 값 ΔVh만큼 변화한다. 이에 따라, 게이트 노드(g)의 전위 Vgate는, 노드 h1의 전위 변화량 ΔVh를 추가로 용량비 k1로 압축한 값만큼 변화한다. 즉, 기입 기간에 있어서의 게이트 노드(g)의 전위 Vgate는, 식 (18)에 나타낸 바와 같이, 데이터 신호 Vd(j)를 기준 전위 Vref에 의해 시프트시키고, 그리고, 당해 시프트한 전위에 대하여, 용량값 Cdt, Crf1, Crf2, Cpix에 기초하여 정해지는 용량비 k3＝k1*k2를 곱함으로써 압축한 전위가 공급된다.
도 10은, 기입 기간에 있어서의 데이터 신호 Vd(j)의 전위와 게이트 노드(g)의 전위 Vgate와의 관계를 나타내는 도면이다. 제어 회로(3)로부터 공급되는 화상 신호(Vid)에 기초하여 생성되는 데이터 신호 Vd(j)는, 전술한 바와 같이 화소의 계조 레벨에 따라서 최소값(Vmin)부터 최대값(Vmax)까지의 전위 범위를 취할 수 있다. 그리고, 전술한 바와 같이, 데이터 신호 Vd(j)를 기준 전위 Vref에 의해 시프트하고, 그리고, 용량비 k3에 의해 압축한 전위 Vgate가, 게이트 노드(g)에 기입된다. 이때, 게이트 노드(g)의 전위 범위 ΔVgate는, 이하의 식 (20)에 나타내는 바와 같이, 데이터 신호의 전위 범위 ΔVdata(＝Vmax－Vmin)에 용량비 k3을 곱한 값으로 압축된다.
ΔＶgate＝ｋ3*ΔＶdata　　……(20)
또한, 게이트 노드(g)의 전위 범위 ΔVgate를, 데이터 신호의 전위 범위 ΔVdata에 대하여 어느 방향으로 얼마만큼 시프트시킬지에 대해서는, 식 (18)로부터도 분명한 바와 같이, 전위 Vp(＝Vel－｜Vth｜)와 기준 전위 Vref에 기초하여 정할 수 있다.
주사선 구동 회로(20)는, 기입 기간의 종료 후, 주사선(12)에 공급하는 전위를, 제1 전위 V1로부터 제2 전위 V2로 전환함으로써, 주사 신호 Gwr(i)를 L레벨로부터 H레벨로 변경한다. 이에 따라, 트랜지스터(122)가 오프하기 때문에, 게이트 노드(g)의 전위는, 전위 Vgate＝[{Vel－｜Vth｜}＋k3·{Vd(j)－Vref}]로 유지된다.
또한, 주사선 구동 회로(20)는, 주사 신호 Gwr(i)가 L레벨로부터 H레벨로 변화할 때의 파형을 H레벨로부터 L레벨로 변화할 때의 파형에 비해 완만하게 되도록, 주사선(12)에 공급하는 전위를 전환한다. 즉, 도 7에 나타내는 바와 같이, 주사선 구동 회로(20)가, 주사선(12)에 공급하는 전위를 제2 전위 V2로부터 제1 전위 V1로 전환하는 기간을 제1 전환 기간 T1로 하고, 제1 전위 V1로부터 제2 전위 V2로 전환하는 기간을, 제2 전환 기간 T2로 한다. 이때, 주사선 구동 회로(20)는, 제2 전환 기간 T2의 시간 길이가, 제1 전환 기간 T1의 시간 길이에 비해 충분히 길어지도록, 주사선(12)에 공급하는 전위를 변화시킨다.
전술한 바와 같이, 평면에서 보았을 때에, 주사선(12)과 게이트 전극 G1(트랜지스터(121)의 게이트)과는 교차한다. 그 때문에, 주사선(12)과 게이트 전극 G1과의 사이에는, 기생 용량이 존재한다. 따라서, 가령, 제2 전환 기간 T2의 시간 길이를, 제1 전환 기간 T1의 시간 길이와 동 정도로 짧게 하고, 주사 신호 Gwr(i)를 급격하게 L레벨로부터 H레벨로 올린 경우, 주사선(12)에 있어서의 주사 신호 Gwr(i)의 고주파 성분의 영향을 받아, 게이트 전극 G1의 전위가 변화한다.
전술한 바와 같이, 기입 기간의 종료시에 있어서, 게이트 노드(g)의 전위(게이트 전극 G1의 전위)는, OLED(130)의 휘도를 규정하는 데이터 신호 Vd(j)(화상 신호(Vid))에 기초하는 전위 Vgate로 정해진다. 그러나, 기입 기간의 종료 후에 게이트 노드(g)의 전위가 변화하는 경우, 게이트 노드(g)의 전위는, 데이터 신호 Vd(j)에 기초하여 정해지는 전위 Vgate와는 상이한 전위가 된다. 이 경우, 각 화소는, 화상 신호(Vid)가 규정하는 계조와는 상이한 계조를 표시하게 되어, 표시 품질이 저하된다.
이에 대하여 본 실시 형태에서는, 제2 전환 기간 T2의 시간 길이를, 제1 전환 기간 T1의 시간 길이로 충분히 길게 하여, 주사 신호 Gwr(i)가 L레벨로부터 H레벨로 변화할 때의 파형을 완만한 파형으로 함으로써, 주사선(12)의 전위 변동이, 게이트 노드(g)(게이트 전극 G1)에 전파되는 것을 방지한다. 이에 따라, 각 화소는, 화상 신호(Vid)가 규정하는 계조를 정확하게 표시하는 것이 가능해져, 고품위의 표시가 가능해진다.
또한, 실제로는, 제1 전환 기간 T1의 시간 길이는, 「0」으로 간주할 수 있을 정도로 충분히 짧다. 즉, 주사 신호 Gwr(i)가 H레벨로부터 L레벨로 내릴 때의 파형은, 예를 들면, 제어 신호 Gref가 H레벨로부터 L레벨로 내릴 때의 파형과 동일하게 해도 좋다. 단, 도 7에 있어서는, 설명의 편의상, 제1 전환 기간 T1을 도시하기 위해, 주사 신호 Gwr(i)의 내려감의 파형이, 실제와 비교하여 충분히 완만해지도록 기재하고 있다.
＜발광 기간＞
i행째의 기입 기간이 종료한 후, 발광 기간이 개시된다. 본 실시 형태에서는, i행째의 기입 기간이 종료한 후, 1수평 주사 기간의 사이를 두고 발광 기간이 개시된다. 발광 기간에 있어서, 주사선 구동 회로(20)는, 전술한 바와 같이, 주사 신호 Gwr(i)를 H레벨로 설정하기 때문에, 트랜지스터(122)가 오프하고, 게이트 노드(g)는, 전위 Vgate＝[{Vel－｜Vth｜}＋k3·{Vd(j)－Vref}]로 유지된다. 또한, 발광 기간에 있어서, 주사선 구동 회로(20)는, 제어 신호 Gel(i)를 L레벨로 설정하기 때문에, i행 (3j－2)열의 화소 회로(110)에 있어서, 트랜지스터(124)가 온한다. 게이트·소스 간의 전압 Vgs는,[｜Vth｜－k3·{Vd(j)－Vref}]이기 때문에, OLED(130)에는, 앞의 도 8에 나타낸 바와 같이, 계조 레벨에 따른 전류가 트랜지스터(121)의 문턱값 전압을 보상한 상태로 공급되게 된다.
이러한 동작은, i행째의 주사 기간에 있어서, (3j－2)열째의 화소 회로(110) 이외의 i행째의 다른 화소 회로(110)에 있어서도 시간적으로 병렬하여 실행된다. 또한, 이러한 i행째의 동작은, 실제로는, 1프레임의 기간에 있어서 1, 2, 3, …, (m－1), m행째의 순서대로 실행됨과 함께, 프레임마다 반복된다.
＜실시 형태의 효과＞
본 실시 형태에 의하면, 평면에서 보았을 때에, 주사선(12) 및 제어선(143)이, 트랜지스터(121)의 게이트(게이트 전극 G1)와 교차하는 위치에 형성된다. 이 때문에, 주사선(12) 및 제어선(143)이 트랜지스터(121)의 게이트와 교차하지 않도록 형성되는 경우에 비해, X방향으로 연재되는 복수의 제어선(주사선(12), 제어선(143, 144, 145))을 고밀도로 배선할 수 있어, 제어선의 협피치화가 가능해진다. 즉, 본 실시 형태에 의하면, 제어선을 고밀도로 배선함으로써, 화소 회로(110)의 협피치화를 가능하게 하여, 이에 따라 전기 광학 장치(1)(표시부(100))의 소형화 및 표시의 고정세화가 가능해진다.
본 실시 형태에 의하면, 주사선 구동 회로(20)는, 주사 신호 Gwr(i)가 L레벨로부터 H레벨로 변화할 때의 파형을, H레벨로부터 L레벨로 변화할 때의 파형에 비해 완만해지도록, 주사선(12)에 공급하는 전위를 변화시킨다. 이에 따라, 평면에서 보았을 때에 주사선(12)과 트랜지스터(121)의 게이트가 교차하는 경우라도, 주사 신호 Gwr(i)의 전위 변동이 트랜지스터(121)의 게이트에 전파되는 것을 방지할 수 있기 때문에, 각 화소가 화상 신호(Vid)가 규정하는 계조를 정확하게 표시할 수 있다.
본 실시 형태에 의하면, 주사선 구동 회로(20)는, 제어 신호 Gcmp(i)가 L레벨로부터 H레벨로 변화할 때의 파형을, H레벨로부터 L레벨로 변화할 때의 파형에 비해 완만해지도록, 제어선(143)에 공급하는 전위를 변화시킨다. 이에 따라, 평면에서 보았을 때에 제어선(143)과 트랜지스터(121)의 게이트가 교차하는 경우라도, 제어 신호 Gcmp(i)의 전위 변동이 트랜지스터(121)의 게이트에 전파되는 것을 방지할 수 있기 때문에, 표시의 일양성을 담보한 고품위의 표시가 가능해진다.
본 실시 형태에 의하면, 게이트 노드(g)에 있어서의 전위 범위 ΔVgate는, 데이터 신호의 전위 범위 ΔVdata에 대하여 좁아지기 때문에, 데이터 신호를 세밀한 정밀도로 새기지 않아도, 계조 레벨을 반영한 전압을, 트랜지스터(121)의 게이트·소스 간에 인가할 수 있다. 이 때문에, 화소 회로(110)에 있어서 트랜지스터(121)의 게이트·소스 간의 전압 Vgs의 변화에 대하여 OLED(130)에 흐르는 미소 전류가 상대적으로 크게 변화하는 경우라도, OLED(130)에 공급하는 전류를 정밀도 좋게 제어하는 것이 가능해진다.
또한, 도 4에 있어서 파선으로 나타나는 바와 같이 데이터선(14)과 화소 회로(110)에 있어서의 게이트 노드(g)와의 사이에는 용량 Cprs가 기생하는 경우가 있다. 이 경우, 데이터선(14)의 전위 변화폭이 크면, 당해 용량 Cprs를 통하여 게이트 노드(g)에 전파되어, 소위 크로스토크나 불균일 등이 발생하여 표시 품위를 저하시켜 버린다. 당해 용량 Cprs의 영향은, 화소 회로(110)가 미세화되었을 때에 현저하게 나타난다.
이에 대하여, 본 실시 형태에 있어서는, 데이터선(14)의 전위 변화 범위에 대해서도, 데이터 신호의 전위 범위 ΔVdata에 대하여 좁아지기 때문에, 용량 Cprs를 개재한 영향을 억제할 수 있다.
또한, 본 실시 형태에 의하면, 트랜지스터(121)에 의해 OLED(130)에 공급되는 전류 Ids는, 문턱값 전압의 영향이 상쇄된다. 이 때문에, 본 실시 형태에 의하면, 트랜지스터(121)의 문턱값 전압이 화소 회로(110)마다 불균일해져도, 그 불균일이 보상되어, 계조 레벨에 따른 전류가 OLED(130)에 공급되기 때문에, 표시 화면의 일양성을 손상시키는 바와 같은 표시 불균일의 발생이 억제되는 결과, 고품위의 표시가 가능해진다.
이 상쇄에 대해서 도 11을 참조하여 설명한다. 이 도면에 나타나는 바와 같이, 트랜지스터(121)는, OLED(130)에 공급하는 미소 전류를 제어하기 위해, 약반전 영역(서브 스레시홀드(subthreshold) 영역)에서 동작한다.
도면에 있어서, A는 문턱값 전압 ｜Vth｜가 큰 트랜지스터에 있어서의 게이트 전위와 당해 트랜지스터가 공급하는 전류와의 관계를 나타내고, B는 문턱값 전압 ｜Vth｜가 작은 트랜지스터에 있어서의 게이트 전위와 당해 트랜지스터가 공급하는 전류와의 관계를 나타내고 있다. 또한, 도 11에 있어서, 게이트·소스 간의 전압 Vgs는, 실선과 전위 Vel과의 차이이다. 또한, 도 11에 있어서, 세로 스케일의 전류는, 소스로부터 드레인을 향하는 방향을 부(아래)로 한 대수(對數)로 나타나 있다.
보상 기간에 있어서 게이트 노드(g)는, 초기 전위 Vini로부터 전위 (Vel－｜Vth｜)가 된다. 이 때문에, 실선 A에 의해 나타나는 문턱값 전압 ｜Vth｜가 큰 트랜지스터는, 동작점이 S로부터 Aa로 이동하는 한편, 실선 B에 의해 나타나는 문턱값 전압 ｜Vth｜가 작은 트랜지스터는, 동작점이 S로부터 Ba로 이동한다.
다음으로, 2개의 트랜지스터가 속하는 화소 회로(110)로의 데이터 신호의 전위가 동일한 경우, 즉 동일한 계조 레벨이 지정된 경우에, 기입 기간에 있어서는, 동작점 Aa, Ba로부터의 전위 시프트량은, 모두 동일한 k1·ΔVh이다. 이 때문에, 실선 A에 의해 나타나는 트랜지스터에 대해서는 동작점이 Aa로부터 Ab로 이동하고, 실선 B에 의해 나타나는 트랜지스터에 대해서는 동작점이 Ba로부터 Bb로 이동하지만, 전위 시프트 후의 동작점에 있어서의 전류는, 당해 2개의 트랜지스터 모두, 거의 동일한 Ids에서 일치하게 된다.
본 실시 형태에 의하면, 제어 회로(3)로부터 디멀티플렉서(DM)를 통하여 공급되는 데이터 신호를, 보존유지 용량(41)에 보존유지시키는 동작이, 초기화 기간부터 보상 기간까지에 걸쳐 실행된다. 즉, 본 실시 형태에 의하면, 초기화 기간에 있어서 애노드(130a)의 전위를 리셋 전위 Vorst로 초기화하는 동작과, 데이터 신호를 보존유지 용량(41)에 보존유지시키는 동작이, 병행하여 실행됨과 함께, 보상 기간에 있어서 트랜지스터(121)의 문턱값 전압의 불균일 보상하는 동작과, 데이터 신호를 보존유지 용량(41)에 보존유지시키는 동작이, 병행하여 실행된다. 이 때문에, 1수평 주사 기간에 실행해야 할 동작에 대해서 시간적인 제약을 완화할 수 있어, 데이터 신호 공급 회로(70)에 있어서의 데이터 신호의 공급 동작을 저속화할 수 있다.
＜변형예＞
본 발명은, 전술한 실시 형태로 한정되는 것이 아니며, 예를 들면 다음에 서술하는 각종의 변형이 가능하다. 또한, 다음에 서술하는 변형의 실시형태는, 임의로 선택된 1 또는 복수를, 적절히 조합할 수도 있다.
＜변형예 1＞
전술한 실시 형태에서는, 각 화소 회로(110)는, 평면에서 보았을 때에, 주사선(12) 및 제어선(143)과, 게이트 전극 G1이 교차하는 구성이었지만, 주사선(12) 및 제어선(143) 외에, 제어선(144)이 게이트 전극 G1과 교차하는 구성이라도 좋다.
도 12는, 변형예 1에 따른 화소 회로(110)의 구성을 나타내는 평면도이다. 변형예 1에 따른 화소 회로(110)는, 평면에서 보았을 때에 제어선(144)과 게이트 전극 G1이 교차하는 점과, 제어선(144)이 화소 회로(110)마다 Y방향으로 분기한 분기부(142a)를 갖는 점을 제외하고, 도 5에 나타낸 실시 형태에 따른 화소 회로(110)와 동일하게 구성된다.
이 구성에 의하면, 제어선(144)이 트랜지스터(121)의 게이트와 교차하지 않도록 형성되는 경우에 비해, X방향으로 연재되는 복수의 제어선(주사선(12), 제어선(143, 144, 145))을 고밀도로 배선할 수 있어, 제어선의 협피치화가 가능해진다. 이에 따라 전기 광학 장치(표시부)의 소형화 및 표시의 고정세화가 가능해진다.
또한, 제어선(144)과 게이트 전극 G1이 교차하는 경우, 주사선 구동 회로(20)는, 제어 신호 Gel(i)가 H레벨로부터 L레벨로 변화할 때의 파형이, L레벨로부터 H레벨로 변화할 때의 파형에 비해 완만해지도록, 제어선(144)에 공급하는 전위를 전환해도 좋다.
도 13은 변형예 1에 따른 전기 광학 장치의 동작을 설명하기 위한 타이밍 차트이다. 도 13에 나타내는 바와 같이, 변형예 1에 따른 주사선 구동 회로(20)는, 제어선(144)에 공급하는 전위를 제2 전위 V2로부터 제1 전위 V1로 전환하는 제5 전환 기간 T5의 시간 길이가, 제1 전위 V1로부터 제2 전위 V2로 전환하는 제6 전환 기간 T6의 시간 길이에 비해 충분히 길어지도록, 제어선(144)에 공급하는 전위를 변화시킨다.
전술한 바와 같이, 게이트 전극 G1(트랜지스터(121)의 게이트 노드(g))의 전위는, 제5 전환 기간 T5에 선행하는 기입 기간에 있어서, OLED(130)의 휘도를 규정하는 전위 Vgate로 정해진다. 따라서, 제5 전환 기간 T5에 있어서, 제어선(144)의 전위가 급격하게 변화하여, 당해 전위 변동이 게이트 전극 G1에 전파되는 경우, 각 화소는 화상 신호(Vid)가 규정하는 계조를 정확하게 표시할 수 없다.
이에 대하여, 변형예 1에 따른 주사선 구동 회로(20)는, 제5 전환 기간 T5의 시간 길이를, 제6 전환 기간 T6의 시간 길이에 비하여 충분히 길게 하여, 제어 신호 Gel(i)가 H레벨로부터 L레벨로 변화할 때의 파형을 완만한 파형으로 함으로써, 제어선(144)의 전위 변동이, 게이트 노드(g)(게이트 전극 G1)에 전파되는 것을 방지한다. 이에 따라, 각 화소는, 화상 신호(Vid)가 규정하는 계조를 정확하게 표시하는 것이 가능해져, 고품위의 표시가 가능해진다.
＜변형예 2＞
전술한 실시 형태에서는, 각 화소 회로(110)는, 평면에서 보았을 때에, 주사선(12) 및 제어선(143)과, 게이트 전극 G1이 교차하는 구성이었지만, 주사선(12) 및 제어선(143) 외에, 제어선(145)이 게이트 전극 G1과 교차하는 구성이라도 좋다.
도 14는, 변형예 2에 따른 화소 회로(110)의 구성을 나타내는 평면도이다. 변형예 2에 따른 화소 회로(110)는, 평면에서 보았을 때에 제어선(145)과 게이트 전극 G1이 교차하는 점과, 제어선(145)이 화소 회로(110)마다 Y방향으로 분기한 분기부(145a)를 갖는 점을 제외하고, 도 5에 나타낸 실시 형태에 따른 화소 회로(110)와 동일하게 구성된다.
이 구성에 의하면, 제어선(145)이 트랜지스터(121)의 게이트와 교차하지 않도록 형성되는 경우에 비해, X방향으로 연재되는 복수의 제어선(주사선(12), 제어선(143, 144, 145))을 고밀도로 배선할 수 있어, 제어선의 협피치화가 가능해진다. 이에 따라 전기 광학 장치(표시부)의 소형화 및 표시의 고정세화가 가능해진다.
또한, 제어선(145)과 게이트 전극 G1이 교차하는 경우, 주사선 구동 회로(20)는, 도 15에 나타내는 바와 같이, 제어 신호 Gorst(i)가 L레벨로부터 H레벨로 변화할 때의 파형이, H레벨로부터 L레벨로 변화할 때의 파형에 비해 완만해지도록, 제어선(145)에 공급하는 전위를 전환해도 좋다.
도 15는 변형예 2에 따른 전기 광학 장치의 동작을 설명하기 위한 타이밍 차트이다.
도 15에 나타내는 바와 같이, 변형예 2에 따른 주사선 구동 회로(20)는, 제어선(145)에 공급하는 전위를 제1 전위 V1로부터 제2 전위 V2로 전환하는 제8 전환 기간 T8의 시간 길이가, 제2 전위 V2로부터 제1 전위 V1로 전환하는 제7 전환 기간 T7의 시간 길이에 비해 충분히 길어지도록, 제어선(145)에 공급하는 전위를 변화시킨다. 이 경우, 트랜지스터(121)의 게이트 노드(g)(게이트 전극 G1)의 전위가, OLED(130)의 휘도를 규정하는 전위 Vgate로 확정한 후에 있어서, 제어선(145)에 전위 변동이 게이트 전극 G1에 전파되는 것을 방지하여, 각 화소가, 화상 신호(Vid)가 규정하는 계조를 정확하게 표시하는 것을 가능하게 한다.
＜변형예 3＞
전술한 실시 형태 및 변형예에서는, 각 화소 회로(110)는, 트랜지스터(121∼125), OLED(130) 및, 보존유지 용량(132)을 구비하는 것이었지만, 화소 회로(110)는, 적어도, 트랜지스터(121), 트랜지스터(122) 및, OLED(130)를 구비하는 것이면 좋다. 이 경우, 표시부(100)는, 전술한 실시 형태 및 변형예에 있어서 표시부(100)에 형성된 X방향으로 연재되는 복수의 제어선(주사선(12), 제어선(143, 144, 145)) 중, 변형예 3의 화소 회로(110)가 구비하는 트랜지스터에 대응하는 제어선만이, 각 행에 형성되는 것이면 좋다. 즉, 변형예 3에 따른 표시부(100)에는, 각 행에 있어서, 주사선(12)을 포함하는 1 이상의 제어선이 형성되는 것이면 좋다. 예를 들면, 각 화소 회로(110)가, 트랜지스터(121), 트랜지스터(122), OLED(130) 및, 보존유지 용량(132)을 구비하는 경우, 각 행에 대응하는 제어선으로서, 주사선(12)만이 형성되게 된다. 또한, 각 화소 회로(110)는, 트랜지스터(121∼125) 이외의 트랜지스터를 구비해도 좋고, 이 경우, 표시부(100)에는, 당해 트랜지스터에 대응하는 제어선이 형성되어도 좋다.
각 행에 있어서 주사선(12)을 포함하는 1 이상의 제어선이 형성되는 경우, 각 행에 형성된 X방향으로 연재되는 1 이상의 제어선 중 적어도 1개의 제어선이, 평면에서 보아 트랜지스터(121)의 게이트 노드(g)(게이트 전극 G1)와 교차하도록 형성된다. 이에 따라, X방향으로 연재되는 제어선을 고밀도로 배선할 수 있어, 전기 광학 장치(표시부)의 소형화 및 표시의 고정세화가 가능해진다.
또한, 주사선 구동 회로(20)는, 각 행에 형성되는 1 이상 제어선 중, 평면에서 보아 게이트 전극 G1과 교차하는 적어도 1개의 제어선의 전위를, 보상 기간의 종료시부터 다음의 주사 기간의 개시시까지의 사이에 변화시키는 경우에는, 당해 전위 변화의 파형을 완만한 것으로 하는 것이 바람직하다. 예를 들면, 게이트 전극 G1과 주사선(12)이 교차하는 경우는, 주사선 구동 회로(20)는, 주사선(12)에 공급하는 전위를 제1 전위 V1로부터 제2 전위 V2로 전환하는 제2 전환 기간 T2의 시간 길이를, 제2 전위 V2로부터 제1 전위 V1로 전환하는 제1 전환 기간 T1의 시간 길이에 비해, 충분히 길어지도록, 주사선(12)에 공급하는 전위를 변화시키면 좋다. 이에 따라, 게이트 전극 G1과 교차하는 제어선의 전위 변화가, 게이트 전극 G1에 전파되는 것을 방지할 수 있어, 각 화소는, 화상 신호(Vid)가 규정하는 계조를 정확하게 표시하는 것이 가능해진다.
또한, 주사선 구동 회로(20)는, 평면에서 보아 게이트 전극 G1과 교차하지 않는 제어선의 전위를, 전위를 보상 기간의 종료시부터 다음의 주사 기간의 개시시까지의 사이에 변화시키는 경우에도, 당해 전위 변화의 파형을 완만한 것으로 해도 좋다. 제어선이 게이트 전극 G1과 교차하지 않는 경우라도, 당해 제어선과 게이트 전극 G1과의 사이에 기생 용량이 존재하는 경우가 있다. 따라서, 당해 제어선의 전위가 변화할 때의 파형을 완만한 것으로 함으로써, 당해 제어선의 전위 변화가 게이트 전극 G1에 전파되는 것을 방지하는 것이 가능해지기 때문이다.
＜변형예 4＞
전술한 실시 형태 및 변형예에서는, 각 레벨 시프트 회로(LS)는, 보존유지 용량(41), 보존유지 용량(44), 트랜지스터(45), 트랜지스터(43) 및, 트랜스미션 게이트(42)를 구비하는 것이었지만, 레벨 시프트 회로(LS)는, 적어도, 보존유지 용량(44), 트랜지스터(43) 및, 트랜지스터(45)를 구비하는 것이면 좋다. 이 경우, 데이터 신호 공급 회로(70) 및 디멀티플렉서(DM)는, 기입 기간에 있어서, 보존유지 용량(44)의 다른 한쪽의 전극에 데이터 신호 Vd(j)를 공급하면 좋다.
레벨 시프트 회로(LS)가 보존유지 용량(41)을 구비하지 않는 경우라도, 보존유지 용량(44)의 다른 한쪽의 전극에 공급되는 데이터 신호 Vd(j)는, 용량비 k1에 의해 압축된 후에 게이트 노드(g)에 공급된다. 이에 따라, 데이터 신호를 세밀한 정밀도로 새기지 않아도, 구동 트랜지스터의 게이트 노드의 전위를 세밀한 정밀도로 설정하는 것이 가능해지기 때문에, 전류를 발광 소자에 대하여 정밀도 좋게 공급할 수 있어, 고품위의 표시가 가능해진다.
＜변형예 5＞
전술한 실시 형태 및 변형예에서는, 데이터선 구동 회로(10)는, 레벨 시프트 회로(LS), 디멀티플렉서(DM) 및, 데이터 신호 공급 회로(70)를 구비하는 것이었지만, 데이터선 구동 회로(10)는, 적어도 데이터 신호 공급 회로(70)를 구비하는 것이면 좋다. 이 경우, 데이터선 구동 회로(10)는, 게이트 노드(g)에 직접 데이터 신호 Vd(j)를 공급한다.
또한, 전술한 실시 형태 및 변형예에서는, 표시 패널(2)은, 각 열에 보존유지 용량(50)을 구비했지만, 이것을 구비하지 않고 구성되어도 좋다.
＜변형예 6＞
전술한 실시 형태 및 변형예에 있어서, 제어 회로(3)와 표시 패널(2)은 별체로 했지만, 제어 회로(3)와 표시 패널(2)을 동일한 기판 상에 형성해도 좋다. 예를 들면, 제어 회로(3)를, 표시부(100), 데이터선 구동 회로(10), 주사선 구동 회로(20) 등과 함께, 실리콘 기판에 집적화해도 좋다.
＜변형예 7＞
전술한 실시 형태 및 변형예에서는, 전기 광학 장치(1)를 실리콘 기판에 집적한 구성으로 했지만, 다른 반도체 기판에 집적한 구성으로 해도 좋다. 예를 들면, SOI 기판이라도 좋다. 또한, 폴리실리콘 프로세스를 적용하여 유리 기판 등에 형성해도 좋다. 결국, 본 발명은, 화소 회로(110)가 미세화되어, 트랜지스터(121)에 있어서, 게이트 전압 Vgs의 변화에 대하여 드레인 전류가 지수 함수적으로 크게 변화하는 구성에 유효하다.
또한, 화소 회로의 미세화를 필요로 하지 않는 경우에, 본 발명을 적용해도 좋다.
＜변형예 8＞
전술한 실시 형태 및 변형예에서는, 데이터선(14)을 3열마다 그룹화함과 함께, 각 그룹에 있어서 데이터선(14)을 순서대로 선택하여, 데이터 신호를 공급하는 구성으로 했지만, 그룹을 구성하는 데이터선 수는, 「2」 이상 「3n」 이하의 소정수이면 좋다. 예를 들면, 그룹을 구성하는 데이터선 수는, 「2」라도 좋고, 「4」 이상이라도 좋다.
또한, 그룹화하지 않고, 즉 디멀티플렉서(DM)를 이용하지 않고 각 열의 데이터선(14)에 데이터 신호를 일제히 선 순서대로 공급하는 구성이라도 좋다.
＜변형예 9＞
전술한 실시 형태 및 변형예에서는, 화소 회로(110)에 있어서의 트랜지스터(121∼125)를 P채널형으로 통일했지만, N채널형으로 통일해도 좋다. 또한, P채널형 및 N채널형을 적절히 조합해도 좋다.
예를 들면, 트랜지스터(121∼125)를 N채널형으로 통일하는 경우, 전술한 실시 형태 및 변형예에 있어서의, 데이터 신호 Vd(j)란, 정부(positive and negative polarities)가 역전된 전위를, 각 화소 회로(110)에 공급하면 좋다. 또한, 이 경우, 트랜지스터(121∼125)의 소스 및 드레인은, 전술한 실시 형태 및 변형예와는 역전된 관계가 된다.
또한, 전술한 실시 형태 및 변형예에서는, 트랜지스터(45)를 P채널형으로 하고, 트랜지스터(43)을 N채널형으로 했지만, P채널형 또는 N채널형으로 통일해도 좋다. 트랜지스터(45)를 N채널형으로 하고, 트랜지스터(43)을 P채널형으로 해도 좋다.
또한, 전술한 실시 형태 및 변형예에서는, 각 트랜지스터는 MOS형의 트랜지스터로 했지만, 박막 트랜지스터라도 좋다.
＜변형예 10＞
전술한 실시 형태 및 변형예에서는, 상기 광학 소자로서 발광 소자인 OLED를 예시했지만, 예를 들면 무기 발광 다이오드나 LED(Light Emitting Diode) 등, 전류에 따른 휘도로 발광하는 것이면 좋다.
＜응용예＞
다음으로, 실시 형태 등이나 응용예에 따른 전기 광학 장치(1)을 적용한 전자 기기에 대해서 설명한다. 전기 광학 장치(1)는, 화소가 소(小)사이즈로 고정세한 표시인 용도에 적합하다. 그래서, 전자 기기로서, 헤드마운트·디스플레이를 예로 들어 설명한다.
도 16은, 헤드마운트·디스플레이의 외관을 나타내는 도면이고, 도 17은, 그 광학적인 구성을 나타내는 도면이다.
우선, 도 16에 나타나는 바와 같이, 헤드마운트·디스플레이(300)는, 외관적으로는, 일반적인 안경과 동일하게 템플(310)이나, 브리지(320), 렌즈(301L, 301R)를 갖는다. 또한, 헤드마운트·디스플레이(300)는, 도 17에 나타나는 바와 같이, 브리지(320) 근방이며 렌즈(301L, 301R)의 안측(도면에 있어서 하측)에는, 좌안용의 전기 광학 장치(1L)과 우안용의 전기 광학 장치(1R)가 형성된다.
전기 광학 장치(1L)의 화상 표시면은, 도 17에 있어서 좌측이 되도록 배치하고 있다. 이에 따라 전기 광학 장치(1L)에 의한 표시 화상은, 광학 렌즈(302L)를 통하여 도면에 있어서 9시 방향으로 출사한다. 하프 미러(303L)는, 전기 광학 장치(1L)에 의한 표시 화상을 6시 방향으로 반사시키는 한편으로, 12시 방향으로부터 입사된 빛을 투과시킨다.
전기 광학 장치(1R)의 화상 표시면은, 전기 광학 장치(1L)와는 반대인 우측이 되도록 배치하고 있다. 이에 따라 전기 광학 장치(1R)에 의한 표시 화상은, 광학 렌즈(302R)를 통하여 도면에 있어서 3시 방향으로 출사한다. 하프 미러(303R)는, 전기 광학 장치(1R)에 의한 표시 화상을 6시 방향으로 반사시키는 한편으로, 12시 방향으로부터 입사된 빛을 투과시킨다.
이 구성에 있어서, 헤드마운트·디스플레이(300)의 장착자는, 전기 광학 장치(1L, 1R)에 의한 표시 화상을, 밖의 모습과 서로 겹친 시스루 상태로 관찰할 수 있다.
또한, 이 헤드마운트·디스플레이(300)에 있어서, 시차를 수반하는 양안(兩眼) 화상 중, 좌안용 화상을 전기 광학 장치(1L)에 표시시키고, 우안용 화상을 전기 광학 장치(1R)에 표시시키면, 장착자에 대하여, 표시된 화상이 마치 안길이나 입체감을 갖는 것 같이 지각시킬 수 있다(3D 표시).
또한, 전기 광학 장치(1)에 대해서는, 헤드마운트·디스플레이(300) 외에도, 비디오 카메라나 렌즈 교환식의 디지털 카메라 등에 있어서의 전자식 뷰 파인더에도 적용 가능하다.
1 : 전기 광학 장치
2 : 표시 패널
3 : 제어 회로
10 : 데이터선 구동 회로
12 : 주사선
14 : 데이터선
16 : 급전선
20 : 주사선 구동 회로
41, 44, 50 : 보존유지 용량
100 : 표시부
110 : 화소 회로
121∼125 : 트랜지스터
130 : OLED
132 : 보존유지 용량
143, 144, 145 : 제어선
150 : 실리콘 기판
LS : 레벨 시프트 회로
DM : 디멀티플렉서

Claims (13)

  1. 주사선과,
    상기 주사선과 교차하는 데이터선과,
    상기 주사선과 상기 데이터선과의 교차에 대응하여 형성된 화소 회로를 구비하고,
    상기 화소 회로는,
    구동 트랜지스터와,
    게이트가 상기 주사선에 전기적으로 접속된 기입 트랜지스터와,
    상기 데이터선과 상기 기입 트랜지스터를 통하여 공급되는 데이터 신호에 따른 전하를 보존유지하는(store) 제1 보존유지 용량과,
    상기 구동 트랜지스터를 통하여 공급되는 전류의 크기에 따른 휘도로 발광하는 발광 소자를 갖고,
    상기 화소 회로가 형성되는 기판의 면에 수직인 방향으로부터 보았을 때에,
    상기 주사선과, 상기 구동 트랜지스터의 게이트가 겹치는 것을 특징으로 하는 전기 광학 장치.
  2. 주사선을 포함하는 1 이상의 제어선과,
    상기 주사선과 교차하는 데이터선과,
    상기 주사선과 상기 데이터선과의 교차에 대응하여 형성된 화소 회로를 구비하고,
    상기 화소 회로는,
    구동 트랜지스터와,
    게이트가 상기 주사선에 전기적으로 접속된 기입 트랜지스터와,
    상기 데이터선과 상기 기입 트랜지스터를 통하여 공급되는 데이터 신호에 따른 전하를 보존유지하는 제1 보존유지 용량과,
    상기 구동 트랜지스터를 통하여 공급되는 전류의 크기에 따른 휘도로 발광하는 발광 소자를 갖고,
    상기 1 이상의 제어선에는, 상기 화소 회로가 형성되는 기판의 면에 수직인 방향으로부터 보았을 때에, 상기 구동 트랜지스터의 게이트와 겹치는 제어선이 포함되는 것을 특징으로 하는 전기 광학 장치.
  3. 제2항에 있어서,
    상기 화소 회로의 동작을 제어하는 주사선 구동 회로를 추가로 구비하고,
    상기 기입 트랜지스터는,
    상기 주사선 구동 회로가 상기 주사선에 제1 전위를 공급하는 경우에 온(on)하고,
    상기 주사선 구동 회로가 상기 주사선에 제2 전위를 공급하는 경우에 오프(off)하고,
    상기 기판의 상기 화소 회로가 형성되는 면에 수직인 방향으로부터 보았을 때,
    상기 구동 트랜지스터의 게이트와 겹치는 제어선은, 상기 주사선이고
    상기 주사선 구동 회로가, 상기 주사선에 공급하는 전위를, 상기 제2 전위로부터 상기 제1 전위로 전환하는 기간을 제1 전환 기간으로 하고,
    상기 주사선 구동 회로가, 상기 주사선에 공급하는 전위를, 상기 제1 전위로부터 상기 제2 전위로 전환하는 기간을 제2 전환 기간으로 했을 때,
    상기 제2 전환 기간의 시간 길이는, 상기 제1 전환 기간의 시간 길이보다도 긴 것을 특징으로 하는 전기 광학 장치.
  4. 제2항 또는 제3항에 있어서,
    상기 화소 회로는, 상기 구동 트랜지스터의 게이트 및 드레인의 사이에 전기적으로 접속된 제1 스위칭 트랜지스터를 구비하고,
    상기 구동 트랜지스터의 게이트와 겹치는 제어선은, 상기 제1 스위칭 트랜지스터의 게이트에 전기적으로 접속되는 제1 제어선인 것을 특징으로 하는 전기 광학 장치.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 화소 회로는, 상기 구동 트랜지스터와 상기 발광 소자와의 사이에 전기적으로 접속된 제2 스위칭 트랜지스터를 구비하고,
    상기 구동 트랜지스터의 게이트와 겹치는 제어선은, 상기 제2 스위칭 트랜지스터의 게이트에 전기적으로 접속되는 제2 제어선인 것을 특징으로 하는 전기 광학 장치.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 화소 회로는, 소정의 리셋 전위가 공급되는 급전선과 상기 발광 소자와의 사이에 전기적으로 접속된 제3 스위칭 트랜지스터를 구비하고,
    상기 구동 트랜지스터의 게이트와 겹치는 제어선은, 상기 제3 스위칭 트랜지스터의 게이트에 전기적으로 접속되는 제3 제어선인 것을 특징으로 하는 전기 광학 장치.
  7. 제4항에 있어서,
    상기 제1 스위칭 트랜지스터는,
    상기 주사선 구동 회로가 상기 제1 제어선에 제1 전위를 공급하는 경우에 온하고, 상기 주사선 구동 회로가 상기 제1 제어선에 제2 전위를 공급하는 경우에 오프하고,
    상기 기판의 상기 화소 회로가 형성되는 면에 수직인 방향으로부터 보았을 때,
    상기 제1 제어선과 상기 구동 트랜지스터의 게이트와는 겹치고,
    상기 주사선 구동 회로가, 상기 제1 제어선에 공급하는 전위를, 상기 제2 전위로부터 상기 제1 전위로 전환하는 기간을 제3 전환 기간으로 하고,
    상기 주사선 구동 회로가, 상기 제1 제어선에 공급하는 전위를, 상기 제1 전위로부터 상기 제2 전위로 전환하는 기간을 제4 전환 기간으로 했을 때,
    상기 제4 전환 기간의 시간 길이는, 상기 제3 전환 기간의 시간 길이보다도 긴 것을 특징으로 하는 전기 광학 장치.
  8. 제5항에 있어서,
    상기 제2 스위칭 트랜지스터는,
    상기 주사선 구동 회로가 상기 제2 제어선에 제1 전위를 공급하는 경우에 온하고, 상기 주사선 구동 회로가 상기 제2 제어선에 제2 전위를 공급하는 경우에 오프하고,
    상기 기판의 상기 화소 회로가 형성되는 면에 수직인 방향으로부터 보았을 때,
    상기 제2 제어선과 상기 구동 트랜지스터의 게이트와는 겹치고,
    상기 주사선 구동 회로가, 상기 제2 제어선에 공급하는 전위를, 상기 제2 전위로부터 상기 제1 전위로 전환하는 기간을 제5 전환 기간으로 하고,
    상기 주사선 구동 회로가, 상기 제2 제어선에 공급하는 전위를, 상기 제1 전위로부터 상기 제2 전위로 전환하는 기간을 제6 전환 기간으로 했을 때,
    상기 제5 전환 기간의 시간 길이는, 상기 제6 전환 기간의 시간 길이보다도 긴 것을 특징으로 하는 전기 광학 장치.
  9. 제6항에 있어서,
    상기 제3 스위칭 트랜지스터는,
    상기 주사선 구동 회로가 상기 제3 제어선에 제1 전위를 공급하는 경우에 온하고, 상기 주사선 구동 회로가 상기 제3 제어선에 제2 전위를 공급하는 경우에 오프하고,
    상기 기판의 상기 화소 회로가 형성되는 면에 수직인 방향으로부터 보았을 때,
    상기 제3 제어선과 상기 구동 트랜지스터의 게이트와는 겹치고,
    상기 주사선 구동 회로가, 상기 제3 제어선에 공급하는 전위를, 상기 제2 전위로부터 상기 제1 전위로 전환하는 기간을 제7 전환 기간으로 하고,
    상기 주사선 구동 회로가, 상기 제3 제어선에 공급하는 전위를, 상기 제1 전위로부터 상기 제2 전위로 전환하는 기간을 제8 전환 기간으로 했을 때,
    상기 제8 전환 기간의 시간 길이는, 상기 제7 전환 기간의 시간 길이보다도 긴 것을 특징으로 하는 전기 광학 장치.
  10. 제3항 내지 제9항 중 어느 한 항에 있어서,
    상기 데이터선에 전기적으로 접속되는 데이터선 구동 회로와,
    상기 주사선 구동 회로 및 상기 데이터선 구동 회로의 동작을 제어하는 제어 회로와,
    상기 데이터선에 대응하여 형성되어 상기 데이터선의 전위를 보존유지하는 제2 보존유지 용량을 구비하고,
    상기 데이터선 구동 회로는,
    상기 제어 회로로부터 소정의 초기 전위가 공급되는 제1 전위선과,
    상기 제어 회로로부터 기준 전위가 공급되는 제2 전위선과,
    상기 데이터선에 대응하여 형성되는 레벨 시프트 회로를 구비하고,
    상기 레벨 시프트 회로는,
    한쪽의 전극이 상기 데이터선에 전기적으로 접속되는 제3 보존유지 용량과,
    상기 제3 보존유지 용량의 한쪽의 전극 및 상기 제1 전위선의 사이에 전기적으로 접속된 제1 트랜지스터와,
    상기 제3 보존유지 용량의 다른 한쪽의 전극 및 상기 제2 전위선의 사이에 전기적으로 접속된 제2 트랜지스터를 구비하고,
    제1 기간에 있어서,
    상기 제어 회로는, 상기 제1 트랜지스터를 온 상태로 유지하고,
    상기 제1 기간이 종료 후에 개시되는 제2 기간에 있어서,
    상기 주사선 구동 회로는, 상기 기입 트랜지스터를 온 상태로 유지하고,
    상기 제어 회로는, 상기 제1 트랜지스터를 오프 상태로 유지함과 함께, 상기 제2 트랜지스터를 온 상태로 유지하고,
    상기 제2 기간이 종료 후에 개시되는 제3 기간에 있어서,
    상기 주사선 구동 회로는, 상기 기입 트랜지스터를 온 상태로 유지하고,
    상기 제어 회로는, 상기 제1 트랜지스터 및 상기 제2 트랜지스터를 오프 상태로 유지하고,
    상기 제3 보존유지 용량의 다른 한쪽의 전극에는,
    상기 발광 소자의 휘도를 규정하는 화상 신호에 기초하는 전위가 공급되는 것을 특징으로 하는 전기 광학 장치.
  11. 제10항에 있어서,
    상기 레벨 시프트 회로는, 제4 보존유지 용량을 구비하고,
    상기 제1 기간의 개시부터 상기 제3 기간의 개시까지의 기간 중 적어도 일부에 있어서, 상기 제4 보존유지 용량의 한쪽의 전극에 상기 화상 신호가 나타내는 전위가 공급되고,
    상기 제3 기간에 있어서, 상기 제4 보존유지 용량의 한쪽의 전극이 상기 제3 보존유지 용량의 다른 한쪽의 전극에 전기적으로 접속되는 것을 특징으로 하는 전기 광학 장치.
  12. 제10항 또는 제11항에 있어서,
    상기 주사선 구동 회로는,
    상기 제2 기간에 있어서, 상기 제1 스위칭 트랜지스터를 온 상태로 유지하고,
    상기 제2 기간 이외의 기간에 있어서, 상기 제1 스위칭 트랜지스터를 오프 상태로 유지하고,
    상기 제1 기간, 상기 제2 기간 및, 상기 제3 기간에 있어서, 상기 제3 스위칭 트랜지스터를 온 상태로 유지함과 함께, 상기 제2 스위칭 트랜지스터를 오프 상태로 유지하는 것을 특징으로 하는 전기 광학 장치.
  13. 제1항 내지 제12항 중 어느 한 항에 기재된 전기 광학 장치를 구비하는 것을 특징으로 하는 전자 기기.
KR1020130035520A 2012-04-03 2013-04-02 전기 광학 장치 및 전자 기기 KR101979716B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012084743A JP6056175B2 (ja) 2012-04-03 2012-04-03 電気光学装置及び電子機器
JPJP-P-2012-084743 2012-04-03

Publications (2)

Publication Number Publication Date
KR20130112764A true KR20130112764A (ko) 2013-10-14
KR101979716B1 KR101979716B1 (ko) 2019-05-17

Family

ID=49234199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130035520A KR101979716B1 (ko) 2012-04-03 2013-04-02 전기 광학 장치 및 전자 기기

Country Status (5)

Country Link
US (8) US9030390B2 (ko)
JP (1) JP6056175B2 (ko)
KR (1) KR101979716B1 (ko)
CN (3) CN107248397B (ko)
TW (4) TWI629678B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150003662A (ko) * 2013-07-01 2015-01-09 삼성디스플레이 주식회사 화소 회로, 구동 방법, 및 이를 포함하는 표시 장치

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6056175B2 (ja) * 2012-04-03 2017-01-11 セイコーエプソン株式会社 電気光学装置及び電子機器
JP6079548B2 (ja) * 2013-10-11 2017-02-15 セイコーエプソン株式会社 静電気保護回路、電気光学装置、及び電子機器
KR102294480B1 (ko) * 2013-10-25 2021-08-27 삼성디스플레이 주식회사 박막 트랜지스터 기판, 박막 트랜지스터 기판의 제조 방법 및 박막트랜지스터 기판을 포함하는 표시 장치
JP6372084B2 (ja) 2014-01-22 2018-08-15 セイコーエプソン株式会社 発光装置、及び電子機器
EP2911200B1 (en) 2014-02-24 2020-06-03 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911199B1 (en) * 2014-02-24 2020-05-06 LG Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911202B1 (en) 2014-02-24 2019-02-20 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
JP6459316B2 (ja) * 2014-09-03 2019-01-30 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
JP2016142880A (ja) * 2015-01-30 2016-08-08 株式会社ジャパンディスプレイ 表示装置
CN104732927B (zh) * 2015-04-09 2017-10-03 京东方科技集团股份有限公司 一种像素电路及其驱动方法和显示装置
JP6572738B2 (ja) * 2015-10-30 2019-09-11 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の駆動方法
CN113936601A (zh) * 2016-04-22 2022-01-14 索尼公司 显示装置与电子设备
KR102477982B1 (ko) * 2016-06-08 2022-12-15 삼성디스플레이 주식회사 표시 장치
CN107492351B (zh) * 2016-06-13 2019-12-10 上海和辉光电有限公司 显示装置、像素驱动电路及其驱动方法
KR102556162B1 (ko) * 2016-08-31 2023-07-19 엘지디스플레이 주식회사 평판 표시장치용 박막 트랜지스터 기판
JP6638745B2 (ja) * 2018-01-25 2020-01-29 セイコーエプソン株式会社 電気光学装置、および電子機器
US10896928B2 (en) 2018-02-14 2021-01-19 Xiamen Xm-Plus Technology Ltd Light emitting diode display device
CN108335639B (zh) * 2018-02-14 2020-12-25 厦门凌阳华芯科技有限公司 一种led显示装置
JP6757352B2 (ja) * 2018-03-28 2020-09-16 シャープ株式会社 アクティブマトリクス基板および表示装置
CN109785789B (zh) * 2018-04-18 2021-11-16 友达光电股份有限公司 多工器以及显示面板
CN208335702U (zh) * 2018-05-14 2019-01-04 北京京东方技术开发有限公司 显示面板及显示装置
US11222589B2 (en) * 2018-08-10 2022-01-11 Sony Group Corporation Display apparatus, method of driving display apparatus, and electronic equipment
JP6822450B2 (ja) * 2018-08-13 2021-01-27 セイコーエプソン株式会社 発光装置、および電子機器
CN109192136B (zh) * 2018-10-25 2020-12-22 京东方科技集团股份有限公司 显示基板、光场显示装置及其驱动方法
US11727859B2 (en) 2018-10-25 2023-08-15 Boe Technology Group Co., Ltd. Display panel and display device
CN109326228B (zh) * 2018-12-21 2020-10-16 武汉华星光电半导体显示技术有限公司 一种oled显示器
JP6687099B2 (ja) * 2018-12-27 2020-04-22 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
KR20200110489A (ko) 2019-03-13 2020-09-24 삼성디스플레이 주식회사 플렉시블 표시 장치와 그를 포함한 증강 현실 제공 장치
JP7321049B2 (ja) 2019-10-11 2023-08-04 キヤノン株式会社 発光装置、表示装置、光電変換装置、電子機器、照明装置および移動体
CN111445850A (zh) * 2020-04-30 2020-07-24 京东方科技集团股份有限公司 一种像素电路及其驱动方法及显示装置及其驱动方法
JP6822595B2 (ja) * 2020-05-01 2021-01-27 セイコーエプソン株式会社 電気光学装置及び電子機器
CN112071882B (zh) * 2020-09-16 2023-07-28 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006235612A (ja) * 2005-01-31 2006-09-07 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
JP2007316462A (ja) 2006-05-29 2007-12-06 Seiko Epson Corp 単位回路、電気光学装置、及び電子機器
JP2007316510A (ja) * 2006-05-29 2007-12-06 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
US20100078643A1 (en) * 2005-01-31 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2010276903A (ja) * 2009-05-29 2010-12-09 Seiko Epson Corp 発光装置、発光装置の駆動方法および電子機器
US20120127220A1 (en) * 2009-07-28 2012-05-24 Sharp Kabushiki Kaisha Active matrix substrate, display device, and organic el display device

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11231805A (ja) 1998-02-10 1999-08-27 Sanyo Electric Co Ltd 表示装置
JP4776792B2 (ja) * 2000-02-28 2011-09-21 株式会社半導体エネルギー研究所 発光装置および電気器具
JP2002196701A (ja) 2000-12-22 2002-07-12 Semiconductor Energy Lab Co Ltd 表示装置の駆動回路及び表示装置の駆動方法
JP2003084733A (ja) * 2001-07-04 2003-03-19 Sharp Corp 表示装置および携帯機器
TW563088B (en) * 2001-09-17 2003-11-21 Semiconductor Energy Lab Light emitting device, method of driving a light emitting device, and electronic equipment
US6847340B2 (en) * 2002-08-16 2005-01-25 Windell Corporation Active organic light emitting diode drive circuit
KR100905330B1 (ko) * 2002-12-03 2009-07-02 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
JP5121114B2 (ja) * 2003-05-29 2013-01-16 三洋電機株式会社 画素回路および表示装置
KR20060019099A (ko) * 2004-08-26 2006-03-03 삼성전자주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR100673759B1 (ko) 2004-08-30 2007-01-24 삼성에스디아이 주식회사 발광 표시장치
KR101146418B1 (ko) * 2004-11-08 2012-05-17 엘지디스플레이 주식회사 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
KR100700648B1 (ko) * 2005-01-31 2007-03-27 삼성에스디아이 주식회사 전면발광 유기전계발광표시장치
KR100761077B1 (ko) * 2005-05-12 2007-09-21 삼성에스디아이 주식회사 유기 전계발광 표시장치
JP4552844B2 (ja) 2005-06-09 2010-09-29 セイコーエプソン株式会社 発光装置、その駆動方法および電子機器
JP5352047B2 (ja) 2005-07-27 2013-11-27 株式会社半導体エネルギー研究所 表示装置及び電子機器
US20070200803A1 (en) 2005-07-27 2007-08-30 Semiconductor Energy Laboratory Co., Ltd. Display device, and driving method and electronic device thereof
JP2007256881A (ja) 2006-03-27 2007-10-04 Sony Corp ディスプレイ装置
JP5107546B2 (ja) * 2006-09-15 2012-12-26 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
JP4353237B2 (ja) * 2006-11-17 2009-10-28 ソニー株式会社 画素回路および表示装置、並びに画素回路の製造方法
JP2008151963A (ja) * 2006-12-15 2008-07-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
JP2008233399A (ja) * 2007-03-19 2008-10-02 Sony Corp 画素回路および表示装置、並びに表示装置の製造方法
KR100818892B1 (ko) * 2007-03-19 2008-04-03 동부일렉트로닉스 주식회사 바이폴라 트랜지스터 및 그 제조 방법
KR100873078B1 (ko) * 2007-04-10 2008-12-09 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치 및 그의구동방법
JP5324758B2 (ja) 2007-06-05 2013-10-23 三菱電機株式会社 薄膜トランジスタ、表示装置、およびその製造方法
JP2009014796A (ja) 2007-06-30 2009-01-22 Sony Corp Ｅｌ表示パネル、電源線駆動装置及び電子機器
JP4479755B2 (ja) * 2007-07-03 2010-06-09 ソニー株式会社 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置
JP5131446B2 (ja) 2007-09-19 2013-01-30 カシオ計算機株式会社 表示パネル及びその製造方法
KR101450884B1 (ko) 2007-12-18 2014-10-21 엘지디스플레이 주식회사 평판표시장치 및 이의 제조 방법
JP2009288767A (ja) * 2008-05-01 2009-12-10 Sony Corp 表示装置及びその駆動方法
JP5286992B2 (ja) 2008-07-09 2013-09-11 セイコーエプソン株式会社 電気光学装置および電子機器
JP5401895B2 (ja) 2008-09-29 2014-01-29 セイコーエプソン株式会社 画素回路の駆動方法、発光装置および電子機器
JP5381031B2 (ja) 2008-11-11 2014-01-08 セイコーエプソン株式会社 電気光学装置及び電子機器
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5623107B2 (ja) 2009-04-22 2014-11-12 キヤノン株式会社 半導体装置
JP2011008053A (ja) 2009-06-26 2011-01-13 Seiko Epson Corp 発光装置の駆動方法、発光装置および電子機器
KR20110019498A (ko) 2009-08-20 2011-02-28 삼성모바일디스플레이주식회사 유기전계발광 표시장치
JP2011133604A (ja) * 2009-12-24 2011-07-07 Seiko Epson Corp 電気光学装置、および電子機器
WO2011096153A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI432707B (zh) * 2010-12-13 2014-04-01 Au Optronics Corp 紫外光感測顯示裝置
JP5508301B2 (ja) 2011-01-18 2014-05-28 パナソニック株式会社 発光表示装置
JP5870546B2 (ja) 2011-08-23 2016-03-01 ソニー株式会社 表示装置及び電子機器
JP6064313B2 (ja) * 2011-10-18 2017-01-25 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
JP6056175B2 (ja) * 2012-04-03 2017-01-11 セイコーエプソン株式会社 電気光学装置及び電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006235612A (ja) * 2005-01-31 2006-09-07 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
US20100078643A1 (en) * 2005-01-31 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2007316462A (ja) 2006-05-29 2007-12-06 Seiko Epson Corp 単位回路、電気光学装置、及び電子機器
JP2007316510A (ja) * 2006-05-29 2007-12-06 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
JP2010276903A (ja) * 2009-05-29 2010-12-09 Seiko Epson Corp 発光装置、発光装置の駆動方法および電子機器
US20120127220A1 (en) * 2009-07-28 2012-05-24 Sharp Kabushiki Kaisha Active matrix substrate, display device, and organic el display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150003662A (ko) * 2013-07-01 2015-01-09 삼성디스플레이 주식회사 화소 회로, 구동 방법, 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
CN107248396A (zh) 2017-10-13
CN107248397A (zh) 2017-10-13
JP6056175B2 (ja) 2017-01-11
TWI629678B (zh) 2018-07-11
US10553157B2 (en) 2020-02-04
US10957254B2 (en) 2021-03-23
US11423838B2 (en) 2022-08-23
TWI603308B (zh) 2017-10-21
US9721506B2 (en) 2017-08-01
TW201743311A (zh) 2017-12-16
US20130257698A1 (en) 2013-10-03
US20200143743A1 (en) 2020-05-07
US20220335893A1 (en) 2022-10-20
US20150213760A1 (en) 2015-07-30
TWI629676B (zh) 2018-07-11
KR101979716B1 (ko) 2019-05-17
CN103366674A (zh) 2013-10-23
CN107248396B (zh) 2020-05-26
JP2013213979A (ja) 2013-10-17
US20230317010A1 (en) 2023-10-05
TWI629677B (zh) 2018-07-11
CN107248397B (zh) 2020-05-22
US20210158756A1 (en) 2021-05-27
TW201743310A (zh) 2017-12-16
US20160247448A1 (en) 2016-08-25
TW201743309A (zh) 2017-12-16
TW201342344A (zh) 2013-10-16
US9030390B2 (en) 2015-05-12
US11710454B2 (en) 2023-07-25
CN103366674B (zh) 2017-05-17
US9361830B2 (en) 2016-06-07
US20170287941A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
US11710454B2 (en) Electro-optical device and electronic apparatus
JP5821685B2 (ja) 電気光学装置および電子機器
JP5998458B2 (ja) 画素回路、電気光学装置、および電子機器
JP5879944B2 (ja) 電気光学装置、および電子機器
JP6152902B2 (ja) 電気光学装置、および電子機器
JP6822595B2 (ja) 電気光学装置及び電子機器
JP6583464B2 (ja) 電気光学装置及び電子機器
JP2016042202A (ja) 電気光学装置および電子機器
JP6052365B2 (ja) 電気光学装置および電子機器
JP7248181B2 (ja) 電気光学装置及び電子機器
JP6702492B2 (ja) 電気光学装置及び電子機器
JP6315072B2 (ja) 電気光学装置及び電子機器
JP2023088959A (ja) 電気光学装置及び電子機器
JP2021064002A (ja) 電気光学装置及び電子機器
JP2016212445A (ja) 電気光学装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant