TWI603308B - 光電裝置及電子機器 - Google Patents

光電裝置及電子機器 Download PDF

Info

Publication number
TWI603308B
TWI603308B TW102111960A TW102111960A TWI603308B TW I603308 B TWI603308 B TW I603308B TW 102111960 A TW102111960 A TW 102111960A TW 102111960 A TW102111960 A TW 102111960A TW I603308 B TWI603308 B TW I603308B
Authority
TW
Taiwan
Prior art keywords
potential
transistor
period
line
control
Prior art date
Application number
TW102111960A
Other languages
English (en)
Other versions
TW201342344A (zh
Inventor
戶谷隆史
漥田岳彥
Original Assignee
精工愛普生股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精工愛普生股份有限公司 filed Critical 精工愛普生股份有限公司
Publication of TW201342344A publication Critical patent/TW201342344A/zh
Application granted granted Critical
Publication of TWI603308B publication Critical patent/TWI603308B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

光電裝置及電子機器
本發明係關於一種光電裝置及電子機器。
近年來，提出各種使用有機發光二極體(Organic Light Emitting Diode，以下稱為「OLED」)元件等發光元件來顯示圖像之光電裝置。於該光電裝置中，對應於應顯示之圖像之像素而設置包含發光元件或電晶體等之像素電路。具體而言，通常為如下之構成：與應顯示之圖像之像素相對應之複數之像素電路呈矩陣狀設置，並且為了驅動複數之像素電路，於各列設置掃描線等控制線。(參照例如專利文獻1)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2007-316462號公報
然而，近年來，多數情況下對光電裝置要求顯示尺寸之小型化或顯示之高精細化。於此情形時，為了高密度地配置像素電路，而需要控制線之窄間距化。
本發明係鑒於上述情況而完成，其目的之一在於實現包括複數之掃描線之複數之控制線以高密度配設，且實現顯示之高精細化或顯示尺寸之小型化。
為了達成上述目的，本發明之光電裝置之特徵在於：其包含掃描線、與上述掃描線交叉之資料線、及對應於上述掃描線與上述資料線之交叉而設置之像素電路，上述像素電路包含：驅動電晶體；寫入電晶體，其閘極電性連接於上述掃描線；第1保持電容，其保持與經由上述資料線及上述寫入電晶體而供給之資料信號相對應之電荷；及發光元件，其以與經由上述驅動電晶體而供給之電流之大小相對應之亮度發光；且，自與形成有上述像素電路之基板之面垂直的方向觀察時，上述掃描線與上述驅動電晶體之閘極重疊。
根據該發明，由於將掃描線配設於驅動電晶體之閘極上，故與掃描線以與驅動電晶體之閘極不交叉之方式配設之情形相比，設置掃描線時之空間上之制約得以緩和。藉此，可實現掃描線之窄間距化、配線之高密度化。即，根據本發明，可更高密度地配置複數之像素電路，而可實現顯示之高精細化及顯示尺寸之小型化。再者，於本發明中，寫入電晶體亦可為例如電性連接於驅動電晶體之閘極與資料線之間者。
又，本發明之光電裝置之特徵在於：其包含包括掃描線之1根以上之控制線、與上述掃描線交叉之資料線、及對應於上述掃描線與上述資料線之交叉而設置之像素電路，上述像素電路包含：驅動電晶體；寫入電晶體，其閘極電性連接於上述掃描線；第1保持電容，其保持與經由上述資料線及上述寫入電晶體而供給之資料信號相對應的電荷；及發光元件，其以與經由上述驅動電晶體而供給之電流之大小相對應的亮度發光；且，上述1根以上之控制線中，包含自與形成有上述像素電路之基板之面垂直的方向觀察時與上述驅動電晶體之閘極重疊的控制線。
根據該發明，由於將控制線配設於驅動電晶體之閘極上，故與 控制線以與驅動電晶體之閘極不交叉之方式配設之情形相比，設置控制線時之空間上之制約得以緩和。藉此，可實現控制線之窄間距化、配線之高密度化。即，根據本發明，可更高密度地配置複數之像素電路，而可實現顯示之高精細化及顯示尺寸之小型化。
又，較佳為上述光電裝置進而包含控制上述像素電路之動作之掃描線驅動電路，上述寫入電晶體係於上述掃描線驅動電路對上述掃描線供給第1電位之情形時接通，於上述掃描線驅動電路對上述掃描線供給第2電位之情形時斷開；自與上述基板之形成有上述像素電路之面垂直的方向觀察時，上述掃描線與上述驅動電晶體之閘極重疊；當將上述掃描線驅動電路將對上述掃描線供給之電位自上述第2電位切換成上述第1電位之期間設為第1切換期間，將上述掃描線驅動電路將對上述掃描線供給之電位自上述第1電位切換成上述第2電位之期間設為第2切換期間時，上述第2切換期間之時間長係長於上述第1切換期間之時間長。
於驅動電晶體之閘極與掃描線俯視交叉之情形時，於驅動電晶體之閘極與掃描線之間寄生電容。而且，於掃描線之電位急遽變動之情形時，該電位變動之影響波及驅動電晶體之閘極，而驅動電晶體之閘極之電位發生變化。
驅動電晶體係將與寫入電晶體斷開時所決定之閘極．源極間之電壓相對應之大小的電流供給至發光元件，發光元件係以與該電流之大小相對應之亮度發光。因此，若寫入電晶體斷開(即，設定為規定發光元件之亮度的電壓之後)時，驅動電晶體之閘極之電位發生變化，則發光元件以與所規定之亮度不同之亮度發光，而光電裝置之顯示品質降低。
與此相對，本發明之掃描線驅動電路係使寫入電晶體斷開時之掃描線之電位之變化較接通時之電位變化緩慢地變化。藉此，防止寫 入電晶體斷開時之掃描線之電位變動傳播至驅動電晶體之閘極，而使發光元件能以所規定之亮度發光。即，根據本發明之光電裝置，不會使顯示品質劣化，且可實現控制線之窄間距化。
又，上述像素電路亦可包含電性連接於上述驅動電晶體之閘極及汲極之間的第1開關電晶體，上述1根以上之控制線亦可包含電性連接於上述第1開關電晶體之閘極的第1控制線。
於此情形時，較佳為上述第1開關電晶體係於上述掃描線驅動電路對上述第1控制線供給第1電位之情形時接通，於上述掃描線驅動電路對上述第1控制線供給第2電位之情形時斷開；自與上述基板之形成有上述像素電路之面垂直的方向觀察時，上述第1控制線與上述驅動電晶體之閘極重疊；當將上述掃描線驅動電路將對上述第1控制線供給之電位自上述第2電位切換成上述第1電位之期間設為第3切換期間，將上述掃描線驅動電路將對上述第1控制線供給之電位自上述第1電位切換成上述第2電位之期間設為第4切換期間時，上述第4切換期間之時間長係長於上述第3切換期間之時間長。
於驅動電晶體之閘極與第1開關電晶體俯視交叉之情形時，於驅動電晶體之閘極與第1控制線之間寄生電容。而且，於第1控制線之電位急遽變動之情形時，該電位變動之影響波及驅動電晶體之閘極，而驅動電晶體之閘極之電位發生變化。
然而，於第1開關電晶體接通之情形時，將驅動電晶體之閘極及源極電性連接，將驅動電晶體之閘極．源極間之電壓規定為對每一像素電路之閾值電壓之偏差加以補償後之值。因此，若第1開關電晶體斷開(即，完成閾值補償之後)時，驅動電晶體之閘極之電位發生變化，則無法補償每一像素電路之驅動電晶體之閾值電壓之偏差，而損壞顯示之一致性。
與此相對，該態樣之掃描線驅動電路中，使第1開關電晶體斷開 時之第1控制線之電位之變化較接通時之電位之變化緩慢地變化。藉此，防止第1開關電晶體斷開時之第1控制線之電位變動傳播至驅動電晶體之閘極，且防止驅動電晶體之閘極之電位自完成閾值補償之電位起發生變化。即，根據本發明之光電裝置，即便於在驅動電晶體之閘極上配置第1控制線之情形時，亦可防止損壞顯示之一致性般的顯示不均之發生等，故而可同時實現光電裝置之小型化及顯示之高精細化與高品質之顯示。
又，上述像素電路亦可進而包含電性連接於上述驅動電晶體與上述發光元件之間的第2開關電晶體，上述1根以上之控制線亦可包含電性連接於上述第2開關電晶體之閘極的第2控制線。
於此情形時，較佳為，上述第2開關電晶體係於上述掃描線驅動電路對上述第2控制線供給第1電位之情形時接通，於上述掃描線驅動電路對上述第2控制線供給第2電位之情形時斷開；自與上述基板之形成有上述像素電路之面垂直之方向觀察時，上述第2控制線與上述驅動電晶體之閘極重疊；當將上述掃描線驅動電路將對上述第2控制線供給之電位自上述第2電位切換成上述第1電位之期間設為第5切換期間，將上述掃描線驅動電路將對上述第2控制線供給之電位自上述第1電位切換成上述第2電位之期間設為第6切換期間時，上述第5切換期間之時間長係長於上述第6切換期間之時間長。
根據該態樣，可防止第2開關電晶體接通時第2控制線上產生之電位變動傳播至驅動電晶體之閘極。藉此，不會使顯示品質劣化，且可實現控制線之窄間距化。
又，上述像素電路亦可包含電性連接於供給特定之重設電位之饋電線與上述發光元件之間的第3開關電晶體，上述1根以上之控制線亦可包含電性連接於上述第3開關電晶體之閘極的第3控制線。
於此情形時，較佳為上述第3開關電晶體係於上述掃描線驅動電 路對上述第3控制線供給第1電位之情形時接通，於上述掃描線驅動電路對上述第3控制線供給第2電位之情形時斷開；自與上述基板之形成有上述像素電路之面垂直之方向觀察時，上述第3控制線與上述驅動電晶體之閘極重疊；當將上述掃描線驅動電路將對上述第3控制線供給之電位自上述第2電位切換成上述第1電位之期間設為第7切換期間，將上述掃描線驅動電路將對上述第3控制線供給之電位自上述第1電位切換成上述第2電位之期間設為第8切換期間時，上述第8切換期間之時間長係長於上述第7切換期間之時間長。
根據該態樣，可防止第3開關電晶體斷開時第3控制線上產生之電位變動傳播至驅動電晶體之閘極。藉此，不會使顯示品質劣化，且可實現控制線之窄間距化。
又，較佳為上述光電裝置包含：資料線驅動電路，其電性連接於上述資料線；控制電路，其對上述掃描線驅動電路及上述資料線驅動電路之動作進行控制；及第2保持電容，其對應於上述資料線而設置，且保持上述資料線之電位；上述資料線驅動電路包含：第1電位線，其自上述控制電路供給特定之初始電位；第2電位線，其自上述控制電路供給基準電位；及位準移位電路，其對應於上述資料線而設置；上述位準移位電路包含：第3保持電容，其一電極電性連接於上述資料線；第1電晶體，其電性連接於上述第3保持電容之一電極及上述第1電位線之間；及第2電晶體，其電性連接於上述第3保持電容之另一電極及上述第2電位線之間；於第1期間，上述控制電路將上述第1電晶體維持為接通狀態，於上述第1期間結束後開始之第2期間，上述掃描線驅動電路將上述寫入電晶體維持為接通狀態，上述控制電路將上述第1電晶體維持為斷開狀態，並且將上述第2電晶體維持為接通狀態，於上述第2期間結束後開始之第3期間，上述掃描線驅動電路將上述寫入電晶體維持為接通狀態，上述控制電路將上述第1電晶體及 上述第2電晶體維持為斷開狀態，對上述第3保持電容之另一電極供給基於規定上述發光元件之亮度之圖像信號的電位。
根據該發明，資料線係與第2保持電容及第3保持電容連接，對第3保持電容之另一電極供給基於規定發光元件之亮度之圖像信號的電位。因此，資料線之電位之變動幅度成為根據第2保持電容及第3保持電容之電容比將供給至第3保持電容之另一電極之電位之變動幅度壓縮所得的幅度。即，與基於圖像信號之電位之變動範圍相比，資料線之電位之變動範圍縮小。藉此，即便不以細微精度來細分圖像信號，亦可以細微精度來設定驅動電晶體之閘極之電位。因此，可精度良好地對發光元件供給電流，而實現高品質之顯示。又，由於可將資料線之電位變化幅度抑制為較小，故可防止發生由資料線之電位變動而引起之串擾或不均等。
再者，本發明之光電裝置係自第3保持電容之一電極，經由資料線而對第1保持電容及第2保持電容供給電荷，由此決定驅動電晶體之閘極之電位。具體而言，驅動電晶體之閘極之電位係由第1保持電容之電容值、第2保持電容之電容值、及第3保持電容相對於第1保持電容及第2保持電容供給之電荷量所決定。假設於光電裝置不包含第2保持電容之情形時，驅動電晶體之閘極之電位係由第1保持電容之電容值與第3保持電容供給之電荷所決定。由此，於第1保持電容之電容值因半導體製程之誤差而針對每一像素電路具有相對偏差之情形時，驅動電晶體之閘極之電位亦會針對每一像素電路而產生偏差。於此情形時，發生顯示不均，而導致顯示品質降低。
與此相對，本發明包含保持資料線之電位之第2保持電容。由於第2保持電容係對應於資料線之各者而設置，故與設置於像素電路內之第1保持電容相比，能以包含大面積之電極之方式構成。因此，與第1保持電容相比，第2保持電容之因半導體製程之誤差而引起之電容 值之相對偏差較小。藉此，可防止驅動電晶體之閘極之電位針對每一像素電路而產生偏差，從而可實現顯示不均之發生得以防止之高品質之顯示。
又，較佳為，上述位準移位電路包含第4保持電容，於自上述第1期間之開始直至上述第3期間之開始為止的期間中之至少一部分期間，對上述第4保持電容之一電極供給上述圖像信號所示之電位，於上述第3期間，上述第4保持電容之一電極電性連接於上述第3保持電容之另一電極。
根據該發明，於第1期間及第2期間，將圖像信號供給至第4保持電容之一電極，並暫時保持之後，於第3期間，經由第3保持電容而供給至驅動電晶體之閘極。
假設於光電裝置不包含第4保持電容之情形時，必需於第3期間進行對驅動電晶體之閘極供給圖像信號所示之電位的全部動作，從而必需將第3期間設定為足夠長。
與此相對，本發明係於第1期間及第2期間同時進行圖像信號之供給動作與資料線等之初始化動作，因此可使關於在1水平掃描期間應執行之動作之時間上之制約得到緩和。藉此，可實現圖像信號之供給動作之低速化，並且可充分確保進行資料線等之初始化之期間。
又，根據該發明，除使用第1保持電容、第2保持電容及第3保持電容以外，亦使用第4保持電容來對基於圖像信號之電位之變動之大小進行壓縮，因此，能以細微精度對發光元件供給電流。
又，上述掃描線驅動電路較佳為，於上述第2期間，將上述第1開關電晶體維持為接通狀態，於上述第2期間以外之期間，將上述第1開關電晶體維持為斷開狀態，於上述第1期間、上述第2期間及上述第3期間，將上述第3開關電晶體維持為接通狀態，並且將上述第2開關電晶體維持為斷開狀態。
根據該發明，藉由於第2期間將第1開關電晶體設為接通狀態，可將驅動電晶體之閘極之電位設為與驅動電晶體之閾值電壓相對應之電位，從而可對每一像素電路之驅動電晶體之閾值電壓之偏差進行補償。
又，根據該發明，藉由在第1期間~第3期間將第3開關電晶體設為接通狀態，可抑制寄生於發光元件中之電容之保持電壓的影響。
再者，本發明之概念除了光電裝置之外，亦包含具有該光電裝置之電子機器。作為電子機器，典型地可列舉頭戴式顯示器(HMD，Head Mounted Display)或電子取景器等顯示裝置。
1‧‧‧光電裝置
1L‧‧‧左眼用之光電裝置
1R‧‧‧左眼用之光電裝置
2‧‧‧顯示面板
3‧‧‧控制電路
10‧‧‧資料線驅動電路
12‧‧‧掃描線
14‧‧‧資料線
16‧‧‧饋電線
20‧‧‧掃描線驅動電路
34‧‧‧傳輸閘
41‧‧‧保持電容
42‧‧‧傳輸閘
43‧‧‧電晶體
44‧‧‧保持電容
45‧‧‧電晶體
50‧‧‧保持電容
61‧‧‧饋電線
62‧‧‧饋電線
63‧‧‧饋電線
70‧‧‧資料信號供給電路
82‧‧‧殼體
84‧‧‧基板
86‧‧‧端子
100‧‧‧顯示部
110‧‧‧像素電路
116‧‧‧饋電線
116a‧‧‧分支部
118‧‧‧共通電極
121‧‧‧電晶體
122‧‧‧電晶體
123‧‧‧電晶體
124‧‧‧電晶體
125‧‧‧電晶體
130‧‧‧OLED
130a‧‧‧陽極
132‧‧‧保持電容
142a‧‧‧分支部
143‧‧‧控制線
144‧‧‧控制線
145‧‧‧控制線
145a‧‧‧分支部
150‧‧‧矽基板
160‧‧‧N井
300‧‧‧頭戴式顯示器
301L‧‧‧透鏡
301R‧‧‧透鏡
302L‧‧‧光學透鏡
302R‧‧‧光學透鏡
303L‧‧‧半反射鏡
303R‧‧‧半反射鏡
310‧‧‧眼鏡腿
320‧‧‧鼻架
Aa‧‧‧動作點
Ab‧‧‧動作點
Ba‧‧‧動作點
Bb‧‧‧動作點
Cdt‧‧‧電容值
Cpix‧‧‧電容值
Cprs‧‧‧電容
Crf1‧‧‧電容值
Crf2‧‧‧電容值
Ctr‧‧‧控制信號
DM‧‧‧解多工器
DM(1)‧‧‧解多工器
DM(2)‧‧‧解多工器
DM(j)‧‧‧解多工器
DM(n)‧‧‧解多工器
E-e‧‧‧線
g‧‧‧閘極節點
G1‧‧‧閘極電極
G2‧‧‧閘極電極
G3‧‧‧閘極電極
G4‧‧‧閘極電極
G5‧‧‧閘極電極
Gcmp(i)‧‧‧控制信號
Gcmp(i-1)‧‧‧控制信號
Gcpl‧‧‧正邏輯之控制信號
Gel(i)‧‧‧控制信號
Gel(i-1)‧‧‧控制信號
Gorst(i)‧‧‧控制信號
Gorst(i-1)‧‧‧控制信號
Gref‧‧‧正邏輯之控制信號
Gwr(1)‧‧‧掃描信號
Gwr(2)‧‧‧掃描信號
Gwr(3)‧‧‧掃描信號
Gwr(i)‧‧‧掃描信號
Gwr(i-1)‧‧‧掃描信號
Gwr(m)‧‧‧掃描信號
Gwr(m-1)‧‧‧掃描信號
h1‧‧‧節點
h2‧‧‧節點
Ha1‧‧‧接觸孔
Ha2‧‧‧接觸孔
Ha3‧‧‧接觸孔
Ha4‧‧‧接觸孔
Ha5‧‧‧接觸孔
Ha6‧‧‧接觸孔
Ha7‧‧‧接觸孔
Ha8‧‧‧接觸孔
Ha9‧‧‧接觸孔
Ha10‧‧‧接觸孔
Ha11‧‧‧接觸孔
Ha12‧‧‧接觸孔
Ha13‧‧‧接觸孔
Ha14‧‧‧接觸孔
Hb1‧‧‧接觸孔
Hb2‧‧‧接觸孔
Hb3‧‧‧接觸孔
Hb4‧‧‧接觸孔
Hb5‧‧‧接觸孔
Hc1‧‧‧接觸孔
I‧‧‧電流
Ids‧‧‧電流
L0‧‧‧閘極絕緣層
L1‧‧‧第1層間絕緣層
L2‧‧‧第2層間絕緣層
L3‧‧‧第3層間絕緣層
LS‧‧‧位準移位電路
N11‧‧‧中繼節點
N12‧‧‧中繼節點
N13‧‧‧中繼節點
N14‧‧‧中繼節點
N15‧‧‧中繼節點
N16‧‧‧中繼節點
N21‧‧‧中繼節點
N22‧‧‧中繼節點
P1‧‧‧P型擴散層
P2‧‧‧P型擴散層
P3‧‧‧P型擴散層
P4‧‧‧P型擴散層
P5‧‧‧P型擴散層
P6‧‧‧P型擴散層
P7‧‧‧P型擴散層
P8‧‧‧P型擴散層
P9‧‧‧P型擴散層
S‧‧‧動作點
Sel‧‧‧控制信號
Sel(1)‧‧‧控制信號
Sel(2)‧‧‧控制信號
Sel(3)‧‧‧控制信號
T1‧‧‧第1切換期間
T2‧‧‧第2切換期間
T3‧‧‧第3切換期間
T4‧‧‧第4切換期間
V1‧‧‧第1電位
V2‧‧‧第2電位
Vct‧‧‧電位
Vd(1)‧‧‧資料信號
Vd(2)‧‧‧資料信號
Vd(j)‧‧‧資料信號
Vd(n)‧‧‧資料信號
Vel‧‧‧電位
Vgs‧‧‧電壓
Vid‧‧‧圖像信號
Vini‧‧‧初始電位
Vmax‧‧‧最大值
Vmin‧‧‧最小值
Vorst‧‧‧重設電位
Vref‧‧‧基準電位
Vss‧‧‧電位
X‧‧‧方向
Y‧‧‧方向
(a)‧‧‧發光期間
(b)‧‧‧初始化期間
(c)‧‧‧補償期間
(d)‧‧‧寫入期間
/Gcpl‧‧‧負邏輯之控制信號
/Gini‧‧‧負邏輯之控制信號
/Sel‧‧‧控制信號
/Sel(1)‧‧‧控制信號
/Sel(2)‧‧‧控制信號
/Sel(3)‧‧‧控制信號
△Vdata‧‧‧電位範圍
△Vgate‧‧‧電位範圍
圖1係表示本發明之實施形態之光電裝置之構成之立體圖。
圖2係表示該光電裝置之構成之圖。
圖3係表示該光電裝置中之資料線驅動電路之圖。
圖4係表示該光電裝置中之像素電路之圖。
圖5係表示該光電裝置中之像素電路之構成之俯視圖。
圖6係表示該光電裝置中之像素電路之構成之局部剖面圖。
圖7係表示該光電裝置之動作之時序圖。
圖8係該光電裝置之動作說明圖。
圖9(A)、(B)係對該光電裝置之閘極節點之電位變化進行說明之圖。
圖10係表示該光電裝置中之資料信號之振幅壓縮之說明圖。
圖11係表示該光電裝置中之電晶體之特性之說明圖。
圖12係表示變化例1之光電裝置中之像素電路之構成之俯視圖。
圖13係表示該光電裝置之動作之時序圖。
圖14係表示變化例2之光電裝置中之像素電路之構成之俯視圖。
圖15係表示該光電裝置之動作之時序圖。
圖16係表示使用實施形態等之光電裝置的HMD之立體圖。
圖17係表示HMD之光學構成之圖。
以下，參照圖式對用以實施本發明之形態進行說明。
<實施形態>
圖1係表示本發明之實施形態之光電裝置1之構成之立體圖。光電裝置1係例如頭戴式顯示器中顯示圖像之微顯示器。
如圖1所示，光電裝置1包含顯示面板2、及控制顯示面板2之動作的控制電路3。顯示面板2包含複數之像素電路、及驅動該像素電路之驅動電路。於本實施形態中，顯示面板2所包含之複數之像素電路及驅動電路係形成於矽基板上，對於像素電路，係使用作為發光元件之一例之OLED。又，顯示面板2係收納於例如於顯示部開口之框狀之殼體82中，並且連接FPC(Flexible Printed Circuits，可撓性印刷電路)基板84之一端。
於FPC基板84上，利用COF(Chip On Film薄膜覆晶)技術安裝半導體晶片之控制電路3，並且設置複數之端子86，上述端子86連接於省略圖示之上位電路。
圖2係表示實施形態之光電裝置1之構成之方塊圖。如上所述，光電裝置1包含顯示面板2與控制電路3。
自省略圖示之上位電路將數位之圖像資料視訊(Video)與同步信號同步地供給至控制電路3。此處，所謂圖像資料視訊，係指以例如8位元來規定顯示面板2(嚴格而言，下述之顯示部100)中應顯示之圖像之像素之灰階位準的資料。又，所謂同步信號，係指包含垂直同步信號、水平同步信號及點時脈信號之信號。
控制電路3根據同步信號，生成各種控制信號，並將其供給至顯示面板2。具體而言，控制電路3對顯示面板2供給控制信號Ctr、負邏 輯之控制信號/Gini、正邏輯之控制信號Gref、正邏輯之控制信號Gcpl、與之處於邏輯反轉之關係的負邏輯之控制信號/Gcpl、控制信號Sel(1)、Sel(2)、Sel(3)、及相對於該等信號處於邏輯反轉之關係的控制信號/Sel(1)、/Sel(2)、/Sel(3)。此處，所謂控制信號Ctr，係指包含脈衝信號或時脈信號、啟動信號等複數之信號的信號。再者，有時將控制信號Sel(1)、Sel(2)、Sel(3)統稱為控制信號Sel，將控制信號/Sel(1)、/Sel(2)、/Sel(3)統稱為控制信號/Sel。
又，控制電路3對顯示面板2供給各種電位。具體而言，控制電路3對顯示面板2供給特定之重設電位Vorst、特定之初始電位Vini、特定之基準電位Vref等。
進而，控制電路3根據圖像資料視訊，生成類比之圖像信號Vid。具體而言，於控制電路3中設置將圖像信號Vid所示之電位及顯示面板2所包含之發光元件(下述之OLED130)之亮度對應地進行記憶的對照表。而且，控制電路3係藉由參照該對照表，而生成表示與由圖像資料視訊所規定之發光元件之亮度相對應之電位的圖像信號Vid，並對顯示面板2供給該圖像信號Vid。
如圖2所示，顯示面板2包含顯示部100、及驅動該顯示部100之驅動電路(資料線驅動電路10及掃描線驅動電路20)。
於顯示部100，呈矩陣狀排列與應顯示之圖像之像素相對應的像素電路110。詳細而言，於顯示部100中，m列掃描線12於圖中沿橫方向(X方向)延伸設置，又，以每3行進行群組化之(3n)行資料線14於圖中沿縱方向(Y方向)延伸，且與各掃描線12相互保持電性絕緣地設置。而且，對應於m列掃描線12與(3n)行資料線14之交叉部而設置像素電路110。因此，於本實施形態中，像素電路110係以縱m列×橫(3n)行呈矩陣狀排列。
此處，m、n任一個均為自然數。於掃描線12及像素電路110之矩 陣中，為了對列(row)加以區別，有時於圖中從上到下依序稱為1、2、3、...、(m-1)、m列。同樣地，為了對資料線14及像素電路110之矩陣之行(column)加以區別，有時於圖中從左到右依序稱為1、2、3、...、(3n-1)、(3n)行。又，為了使資料線14之群組一般化而進行說明，若使用1以上n以下之整數j，則從左往右數第(3j-2)行、第(3j-1)行及第(3j)行之資料線14屬於第j個群組。
再者，同一列掃描線12與屬於同一群組之3行資料線14之交叉所對應的3個像素電路110分別對應於R(Red，紅)、G(Green，綠)、B(Blue，藍)之像素，該等3像素表現應顯示之彩色圖像之1點。即，於本實施形態中，成為藉由與RGB相對應之OLED之發光而以加法混色來表現1點之彩色的構成。
又，如圖2所示，於顯示部100中，(3n)行饋電線16沿縱方向延伸，且與各掃描線12相互保持電性絕緣地設置。對各饋電線16共通地供給特定之重設電位Vorst。此處，為了對饋電線16之行加以區別，有時於圖中從左到右依序稱為1、2、3、...、(3n)、第(3n+1)行饋電線16。第1行~第(3n)行饋電線16之各者係對應於第1行~第(3n)行資料線14之各者而設置。
又，於顯示面板2上，對應於第1行~第(3n)行資料線14之各者而設置(3n)個保持電容50。保持電容50包含2個電極。保持電容50之一電極連接於資料線14，另一電極連接於饋電線16。即，保持電容50係作為保持資料線14之電位之第2保持電容而發揮功能。再者，保持電容50較佳為藉由相互相鄰之饋電線16及資料線14夾持絕緣體(介電體)而形成。於此情形時，相互相鄰之饋電線16與資料線14之間之距離係以可獲得所需之大小之電容之方式規定。再者，以下，將保持電容50之電容值記作Cdt。
於圖2中，保持電容50設置於顯示部100之外側，但其始終為等 效電路，亦可設置於顯示部100之內側。又，保持電容50亦可自顯示部100之內側跨及外側而設置。
掃描線驅動電路20係依據控制信號Ctr而生成用以於幀(frame)期間對掃描線12逐列地依序進行掃描之掃描信號Gwr。此處，將供給至第1、2、3、...、m列掃描線12之掃描信號Gwr分別記作Gwr(1)、Gwr(2)、Gwr(3)、...、Gwr(m-1)、Gwr(m)。
再者，掃描線驅動電路20除生成掃描信號Gwr(1)~Gwr(m)以外，亦針對每一列而生成與該掃描信號Gwr同步之各種控制信號並將其供給至顯示部100，但於圖2中省略圖示。又，所謂幀期間，係指光電裝置1顯示1個鏡頭(場景)之圖像所需的期間，例如若同步信號中所包含之垂直同步信號之頻率為120 Hz，則為其1週期部分之8.3毫秒之期間。
資料線驅動電路10包含與(3n)行資料線14之各者一對一地對應設置之(3n)個位準移位電路LS、針對構成各群組之每3行資料線14而設置之n個解多工器DM、及資料信號供給電路70。
資料信號供給電路70係根據自控制電路3供給之圖像信號Vid與控制信號Ctr，生成資料信號Vd(1)、Vd(2)、...、Vd(n)。即，資料信號供給電路70係根據對資料信號Vd(1)、Vd(2)、...、Vd(n)進行分時多工所得之圖像信號Vid，生成資料信號Vd(1)、Vd(2)、...、Vd(n)。繼而，資料信號供給電路70分別對1、2、...、第n個群組所對應之解多工器DM供給資料信號Vd(1)、Vd(2)、...、Vd(n)。又，將資料信號Vd(1)~Vd(n)可獲得之電位之最高值設為Vmax，將最低值設為Vmin。
圖3係用以說明解多工器DM與位準移位電路LS之構成之電路圖。再者，圖3係代表性地表示屬於第j個群組之解多工器DM、及連接於該解多工器DM之3個位準移位電路LS。再者，以下，有時將屬於第j個群組之解多工器DM記作DM(j)。
以下，除參照圖2以外，亦參照圖3，對解多工器DM及位準移位電路LS之構成進行說明。
如圖3所示，解多工器DM係針對每一行而設置之傳輸閘34之集合體，其對構成各群組之3行依序供給資料信號。此處，與屬於第j個群組之(3j-2)、(3j-1)、(3j)行相對應之傳輸閘34之輸入端係相互共通連接，對上述共通端子分別供給資料信號Vd(j)。第j個群組中設置於作為左端行之(3j-2)行之傳輸閘34係當控制信號Sel(1)為H(High，高)位準(控制信號/Sel(1)為L(Low，低)位準)時接通(導通)。同樣地，第j個群組中設置於作為中央行之(3j-1)行之傳輸閘34係當控制信號Sel(2)為H位準(控制信號/Sel(2)為L位準時)時接通，第j個群組中設置於作為右端行之(3j)行之傳輸閘34係當控制信號Sel(3)為H位準(控制信號/Sel(3)為L位準時)時接通。
位準移位電路LS係於每一行包含保持電容41、保持電容44、P通道MOS(Metal Oxide Semiconductor，金屬氧化物半導體)型之電晶體45(第1電晶體)、N通道MOS型之電晶體43(第2電晶體)及傳輸閘42之組，使自各行之傳輸閘34之輸出端輸出的資料信號之電位移位。
此處，保持電容44包含2個電極。保持電容44之一電極係電性連接於相對應之行之資料線14、與電晶體45之源極或汲極中之一者。又，保持電容44之另一電極係經由節點h1而電性連接於傳輸閘42之輸出端、與電晶體43之源極或汲極中之一者。即，保持電容44係作為一電極電性連接於資料線14之第3保持電容而發揮功能。再者，將保持電容44之電容值設為Crf1。
各行之電晶體45之源極或汲極中之另一者係電性連接於饋電線61(第1電位線)。又，控制電路3係對各行之電晶體45之閘極共通地供給控制信號/Gini。因此，電晶體45係當控制信號/Gini為L位準時將保持電容44之一電極(及資料線14)與饋電線61電性連接，當控制信號 /Gini為H位準時不將保持電容44之一電極(及資料線14)與饋電線61電性連接。再者，自控制電路3將特定之初始電位Vini供給至饋電線61。
各行之電晶體43之源極或汲極中之另一者係電性連接於饋電線62(第2電位線)。又，控制電路3係對各行之電晶體43之閘極共通地供給控制信號Gref。因此，電晶體43係當控制信號Gref為H位準時將保持電容44之另一電極及節點h1與饋電線62電性連接，當控制信號Gref為L位準時不將保持電容44之另一電極及節點h1與饋電線62電性連接。再者，自控制電路3將基準電位Vref供給至饋電線62。
保持電容41包含2個電極。保持電容41之一電極係經由節點h2而電性連接於傳輸閘42之輸入端。又，傳輸閘42之輸出端係經由節點h1而電性連接於保持電容44之另一電極。
控制電路3係對各行之傳輸閘42共通地供給控制信號Gcpl及控制信號/Gcpl。因此，各行之傳輸閘42係當控制信號Gcpl為H位準(控制信號/Gcpl為L位準時)時同時接通。
各行之保持電容41之一電極係經由節點h2而電性連接於傳輸閘34之輸出端、及傳輸閘42之輸入端。而且，當傳輸閘34接通時，對保持電容41之一電極，經由傳輸閘34之輸出端而供給資料信號Vd(j)。即，保持電容41係作為一電極供給資料信號Vd(j)之第4保持電容而發揮功能。又，各行之保持電容41之另一電極係共通地連接於供給作為固定電位之電位Vss的饋電線63。此處，電位Vss亦可為相當於作為邏輯信號之掃描信號或控制信號之L位準者。再者，將保持電容41之電容值設為Crf2。
參照圖4對像素電路110進行說明。對於各像素電路110，就電性方面而言，彼此之構成相同，因此，此處，以位於第i列且位於第j個群組中左端行之第(3j-2)行的i列(3j-2)行之像素電路110為例進行說 明。再者，i係一般地表示像素電路110所排列之列之情形時之記號，其為1以上m以下之整數。
如圖4所示，像素電路110包含P通道MOS型之電晶體121~125、OLED130及保持電容132。對該像素電路110供給掃描信號Gwr(i)、控制信號Gcmp(i)、Gel(i)、Gorst(i)。此處，掃描信號Gwr(i)、控制信號Gcmp(i)、Gel(i)、Gorst(i)係分別對應於第i列而由掃描線驅動電路20供給。
再者，雖然於圖2中省略圖示，但於顯示面板2(顯示部100)上設置圖2中沿橫方向(X方向)延伸之m列控制線143(第1控制線)、沿橫方向延伸之m列控制線144(第2控制線)及沿橫方向延伸之m列控制線145(第3控制線)。而且，掃描線驅動電路20係對第1、2、3、...、m列控制線143分別供給控制信號Gcmp(1)、Gcmp(2)、Gcmp(3)、...、Gcmp(m)，對第1、2、3、...、m列控制線144分別供給控制信號Gel(1)、Gel(2)、Gel(3)、...、Gel(m)，對第1、2、3、...、m列控制線145分別供給控制信號Gorst(1)、Gorst(2)、Gorst(3)、...、Gorst(m)。即，掃描線驅動電路20係對位於第i列之(3n)個像素電路，分別經由第i列之掃描線12、控制線143、144、145而共通地供給掃描信號Gwr(i)、控制信號Gel(i)、Gcmp(i)、Gorst(i)。以下，有時將掃描線12、控制線143、控制線144及控制線145統稱為「控制線」。即，於本實施形態之顯示面板2上，對各列設置包括掃描線12之4根控制線。
電晶體122之閘極電性連接於第i列掃描線12，且源極或汲極中之一者電性連接於第(3j-2)行資料線14。又，保持電容132包含2個電極。電晶體122係源極或汲極中之另一者分別電性連接於電晶體121之閘極、保持電容132之一電極及電晶體123之源極或汲極中之一者。即，電晶體122係作為電性連接於電晶體121之閘極與資料線14之間且對電晶體121之閘極與資料線14之間之電性連接進行控制的寫入電晶 體而發揮功能。再者，以下，有時將使電晶體121之閘極、電晶體122之源極或汲極中之另一者、電晶體123之源極或汲極中之一者及保持電容132之一電極電性連接之配線，稱為(電晶體121之)閘極節點g。
電晶體121之源極電性連接於饋電線116，且汲極分別電性連接於電晶體123之源極或汲極中之另一者及電晶體124之源極。此處，對饋電線116供給像素電路110中成為電源之高位側之電位Vel。該電晶體121係作為使與電晶體121之閘極及源極間之電壓相對應之電流流動的驅動電晶體而發揮功能。
電晶體123係閘極電性連接於控制線143，且供給控制信號Gcmp(i)。該電晶體123係作為對電晶體121之閘極及汲極之間之電性連接進行控制的第1開關電晶體而發揮功能。
電晶體124係閘極電性連接於控制線144，且供給控制信號Gel(i)。又，電晶體124係汲極分別電性連接於電晶體125之源極與OLED130之陽極130a。該電晶體124係作為對電晶體121之汲極與OLED130之陽極之間之電性連接進行控制的第2開關電晶體而發揮功能。
電晶體125係閘極電性連接於控制線145，且供給控制信號Gorst(i)。又，電晶體125之汲極係電性連接於第(3j-2)行饋電線16並保持為重設電位Vorst。該電晶體125係作為對饋電線16與OLED130之陽極130a之間之電性連接進行控制的第3開關電晶體而發揮功能。
於本實施形態中，由於顯示面板2形成於矽基板上，故將電晶體121~125之基板電位設為電位Vel。
再者，上述中之電晶體121~125之源極、汲極亦可根據電晶體121~125之通道型、電位之關係而進行交換。又，電晶體既可為薄膜電晶體，亦可為場效電晶體。
保持電容132之一電極電性連接於電晶體121之閘極，另一電極 電性連接於饋電線116。因此，保持電容132係作為保持電晶體121之閘極．源極間之電壓之第1保持電容而發揮功能。再者，將保持電容132之電容值記作Cpix。此時，保持電容50之電容值Cdt、保持電容44之電容值Crf1及保持電容132之電容值Cpix係以成為Cdt>Crf1>>Cpix之方式設定。即，以Cdt大於Crf1且Cpix充分小於Cdt及Crf1之方式設定。再者，作為保持電容132，既可使用寄生於電晶體121之閘極節點g之電容，亦可使用藉由在矽基板上由互不相同之導電層夾持絕緣層而形成之電容。
OLED130之陽極130a係針對每一像素電路110而個別設置之像素電極。與此相對，OLED130之陰極係遍及所有像素電路110而共通地設置之共通電極118，且保持為像素電路110中成為電源之低位側之電位Vct。OLED130係於上述矽基板中，由陽極130a與具有透光性之陰極夾持著白色有機EL(Electro-Luminescence，電致發光)層的元件。而且，與RGB之任一個相對應之彩色濾光片重疊於OLED130之出射側(陰極側)。
於如上所述之OLED130中，若電流自陽極130a流至陰極，則自陽極130a注入之電洞與自陰極注入之電子於有機EL層再結合而生成激子，產生白色光。此時產生之白色光具有如下之構成：透過矽基板(陽極130a)之相反側之陰極，經由彩色濾光片之著色，而被觀察者側視認。
繼而，參照圖5及圖6對像素電路110之構造進行說明。
圖5係表示i列(3j-2)行之像素電路110之構成之俯視圖。該圖5係表示自觀察側俯視頂部發光構造之像素電路110之情形時之配線構造，但為了簡化，省略了於OLED130之陽極130a之後形成之構造體。又，圖6係沿圖5中之E-e線進行切割所得之局部剖面圖。於圖6中，表 示至OLED130之陽極130a為止，省略之後之構造體。再者，於圖5及圖6中，為了可辨識各層、各構件、各區域等之大小，有時使比例尺不同。
如圖6所示，構成像素電路110之各要素係形成於矽基板150上。於本實施形態中，使用P型半導體基板作為矽基板150。於矽基板150上，遍及大致整面而形成N井160。再者，於圖5中，為了俯視時可容易把握設置電晶體121~125之區域，而僅對N井160中的設置電晶體121~125之區域及其附近標註影線而進行表示。
經由N型擴散層(未圖示)而對N井160供給電位Vel。因此，電晶體121~125之基板電位成為電位Vel。
如圖5及圖6所示，藉由使N井160之表面摻雜離子，而形成複數之P型擴散層。具體而言，於N井160之表面，針對每一像素電路110而形成9個P型擴散層P1~P9。該等P型擴散層P1~P9係作為電晶體121~125之源極或汲極而發揮功能。又，於N井160及P型擴散層P1~P9之表面形成閘極絕緣層L0，於閘極絕緣層L0之表面藉由圖案化而形成閘極電極G1~G5。該等閘極電極G1~G5分別作為電晶體121~125之閘極而發揮功能。
如圖5所示，電晶體121包含閘極電極G1、P型擴散層P1及P型擴散層P2。其中，P型擴散層P1係作為電晶體121之源極而發揮功能，P型擴散層P2係作為電晶體121之汲極而發揮功能。
又，電晶體122包含閘極電極G2、P型擴散層P3及P型擴散層P4。其中，P型擴散層P3係作為電晶體122之源極或汲極中之一者而發揮功能，P型擴散層P4係作為電晶體122之源極或汲極中之另一者而發揮功能。
電晶體123包含閘極電極G3、P型擴散層P4及P型擴散層P5。其中，P型擴散層P4係作為電晶體123之源極或汲極中之一者而發揮功 能，P型擴散層P5係作為電晶體123之源極或汲極中之另一者而發揮功能。即，P型擴散層P4係作為電晶體122之源極或汲極中之另一者而發揮功能，並且作為電晶體123之源極或汲極中之一者而發揮功能。
電晶體124包含閘極電極G4、P型擴散層P6及P型擴散層P7。其中，P型擴散層P6係作為電晶體124之源極而發揮功能，P型擴散層P7係作為電晶體124之汲極而發揮功能。
再者，於本實施形態中，分別利用個別之P型擴散層P2、P5及P6而構成電晶體121之汲極、電晶體123之源極或汲極中之另一者及電晶體124之源極，但亦可由單一之P型擴散層而構成。於此情形時，亦可不設置下述之中繼節點N13。
電晶體125包含閘極電極G5、P型擴散層P8及P型擴散層P9。其中，P型擴散層P8係作為電晶體125之源極而發揮功能，P型擴散層P9係作為電晶體125之汲極而發揮功能。
如圖6所示，以覆蓋閘極電極G1~G5及閘極絕緣層L0之方式形成第1層間絕緣層L1。
藉由在第1層間絕緣層L1之表面使鋁等導電性之配線層圖案化，而針對每一列分別形成掃描線12、饋電線116及控制線143~145，並且針對每一像素電路110分別形成中繼節點N11~N16及分支部116a。再者，有時將該等形成於第1層間絕緣層L1之表面之配線層統稱為第1配線層。
如圖5所示，饋電線116係沿與Y軸方向交叉之X方向延伸，並且針對每一像素電路110而包含在Y方向上分支之部分(分支部116a)。分支部116a係以俯視(即自與矽基板150之配置有像素電路110之面垂直的方向觀察像素電路110時)時，分支部116a之一部分與P型擴散層P1相互重合之方式設置。又，如圖5及圖6所示，分支部116a係經由貫穿第1層間絕緣層L1之接觸孔Ha1而電性連接於P型擴散層P1。再者，於 圖5中，接觸孔係以於不同種之配線層彼此重疊之部分作為對「□」記號標註「×」記號之部分而表示。
如圖5所示，掃描線12係沿X方向延伸，並且以俯視時與閘極電極G1及閘極電極G2交叉之方式設置。即，俯視時，掃描線12之至少一部分與閘極電極G1之至少一部分重疊。又，掃描線12係經由接觸孔Ha5而電性連接於閘極電極G2。
控制線143係沿X方向延伸，並且以俯視時與閘極電極G1及閘極電極G3交叉之方式設置。又，控制線143係經由接觸孔Ha7而電性連接於閘極電極G3。
控制線144係沿X方向延伸，並且以俯視時與閘極電極G4交叉之方式設置，並經由接觸孔Ha10而電性連接於閘極電極G4。控制線145沿X方向延伸，並且以俯視時與閘極電極G5交叉之方式設置，並經由接觸孔Ha14而電性連接於閘極電極G5。
如圖5及圖6所示，中繼節點N11係經由接觸孔Ha2而電性連接於閘極電極G1，並且經由接觸孔Ha6而電性連接於P型擴散層P4。即，中繼節點N11相當於將電晶體121之閘極、電晶體122之源極或汲極中之另一者及電晶體123之源極或汲極中之一者電性連接之閘極節點g。
中繼節點N16係以俯視時中繼節點N16與閘極電極G1之一部分相互重疊之方式設置。而且，藉由中繼節點N16與閘極電極G1夾持第1層間絕緣層L1，而形成保持電容132。即，閘極電極G1相當於保持電容132之一電極，中繼節點N16相當於保持電容132之另一電極。
中繼節點N12係經由接觸孔Ha4而電性連接於P型擴散層P3。中繼節點N13係經由接觸孔Ha3而電性連接於P型擴散層P2，並且經由接觸孔Ha8而電性連接於P型擴散層P5，經由接觸孔Ha9而電性連接於P型擴散層P6。中繼節點N14係經由接觸孔Ha11而電性連接於P型擴散層P7，並且經由接觸孔Ha12而電性連接於P型擴散層P8。中繼節點N15 係經由接觸孔Ha13而電性連接於P型擴散層P9。
如圖6所示，以覆蓋第1配線層及第1層間絕緣層L1之方式形成第2層間絕緣層L2。
藉由在第2層間絕緣層L2之表面使鋁等導電性之配線層圖案化，而針對每一行分別形成資料線14及饋電線16，並且針對每一像素電路110分別形成中繼節點N21、N22。再者，有時將該等形成於第2層間絕緣層L2之表面之配線層統稱為第2配線層。
如圖5所示，資料線14係經由接觸孔Hb2而電性連接於中繼節點N12。藉此，P型擴散層P3係經由中繼節點N12而電性連接於資料線14。饋電線16係經由接觸孔Hb3而電性連接於中繼節點N15。藉此，P型擴散層P9係經由中繼節點N15而電性連接於饋電線16。中繼節點N21係經由接觸孔Hb1而電性連接於饋電線116，並且經由接觸孔Hb4而電性連接於中繼節點N16(保持電容132之另一電極)。藉此，中繼節點N16係經由中繼節點N21而電性連接於饋電線116，保持為電位Vel。
又，如圖6所示，中繼節點N22係經由接觸孔Hb5而電性連接於中繼節點N14。
如圖6所示，以覆蓋第2配線層及第2層間絕緣層L2之方式形成第3層間絕緣層L3。藉由於第3層間絕緣層L3之表面使鋁或ITO(Indium Tin Oxide，氧化銦錫)等具有導電性之配線層圖案化，而形成OLED130之陽極130a。OLED130之陽極130a係針對每一像素電路110而個別設置之像素電極，經由貫穿第3層間絕緣層L3之接觸孔Hc1而連接於中繼節點N22。即，OLED130之陽極130a係經由中繼節點N22及中繼節點N14而電性連接於P型擴散層P7(即電晶體124之汲極)及P型擴散層P8(即電晶體125之源極)。
又，雖省略圖示，但於OLED130之陽極130a上積層針對每一像 素電路110而區分且含有有機EL材料之發光層。而且，於發光層上，遍及複數之像素電路110之全部而設置共通之作為透明電極之陰極(共通電極118)。即，OLED130係由相互對向之陽極與陰極夾持發光層，以與自陽極流向共通電極118之電流相對應之亮度發光。OLED130所發出之光中、朝向矽基板150之相反方向(即圖6中之上方向)的光係作為影像而被觀察者視認(頂部發光構造)。除此以外，亦設置用以將發光層與大氣遮斷之密封材料等，但省略相關說明。
<實施形態之動作>
參照圖7對光電裝置1之動作進行說明。圖7係用以對光電裝置1中之各部之動作進行說明的時序圖。如該圖所示，掃描線驅動電路20係依次將掃描信號Gwr(1)~Gwr(m)切換成L位準，於1幀期間以每一水平掃描期間(H)依序對第1~m列掃描線12進行掃描。1水平掃描期間(H)內之動作係各列之像素電路110均共通的。因此，以下，於對第i列進行水平掃描之掃描期間，尤其著重於i列(3j-2)行之像素電路110而對動作進行說明。
於本實施形態中，關於第i列之掃描期間，若大致進行劃分，則分為圖7中(b)所示之初始化期間、(c)所示之補償期間及(d)所示之寫入期間。而且，於(d)之寫入期間後，成為(a)所示之發光期間，經過1幀期間後再次到達第i列之掃描期間。因此，若按照時間順序來敍述，則成為(發光期間)→初始化期間→補償期間→寫入期間→(發光期間)之週期之反覆。
再者，於圖7中，對於第i列之前一列之第(i-1)列所對應的掃描信號Gwr(i-1)、控制信號Gel(i-1)、Gcmp(i-1)、Gorst(i-1)之各者，成為相較與第i列相對應之掃描信號Gwr(i)、控制信號Gel(i)、Gcmp(i)、Gorst(i)而分別於時間上領先1水平掃描期間(H)的波形。
<發光期間>
為了便於說明，自作為初始化期間之前提的發光期間起進行說明。於第i列之發光期間，掃描線驅動電路20係對第i列之掃描線12供給特定之第2電位V2，對第i列之控制線144供給特定之第1電位V1，對第i列之控制線143供給第2電位V2，對第i列之控制線145供給第2電位V2。再者，於本實施形態中，第1電位V1設定為低於第2電位V2。例如，第1電位V1為相當於控制電路3供給之控制信號(控制信號Gref等)之L位準者即可，第2電位V2為相當於控制電路3供給之控制信號之H位準者即可。即，如圖7所示，於第i列之發光期間，掃描信號Gwr(i)設定為H位準，控制信號Gel(i)設定為L位準，控制信號Gcmp(i)設定為H位準，控制信號Gorst(i)設定為H位準。
因此，如圖8所示，於i列(3j-2)行之像素電路110中，電晶體124接通，另一方面，電晶體122、123、125斷開。因此，電晶體121將與閘極．源極間之電壓Vgs相對應之電流Ids供給至OLED130。如下所述，於本實施形態中，發光期間內之電壓Vgs係使資料信號之電位位準移位所得之值。因此，與灰階位準相對應之電流於補償電晶體121之閾值電壓之狀態下供給至OLED130。
再者，由於第i列之發光期間係第i列以外進行水平掃描之期間，故資料線14之電位適當變動。然而，由於在第i列之像素電路110中，電晶體122斷開，故此處不考慮資料線14之電位變動。又，於圖8中，利用粗線表示發光期間內之動作說明中重要之路徑。
<初始化期間>
接下來，到達第i列之掃描期間時，首先，作為第1期間而開始(b)之初始化期間。於第i列之初始化期間，掃描線驅動電路20係如圖7所示，對第i列掃描線12供給第2電位V2而將掃描信號Gwr(i)設定為H位準，對第i列控制線144供給第2電位V2而將控制信號Gel(i)設定為H位準，對第i列控制線143供給第2電位V2而將控制信號Gcmp(i)設定為 H位準，對第i列控制線145供給第1電位V1而將控制信號Gorst(i)設定為L位準。因此，於i列(3j-2)行之像素電路110中，電晶體124斷開，電晶體125接通。藉此，供給至OLED130之電流之路徑被遮斷，並且將OLED130之陽極130a設定為重設電位Vorst。
OLED130係如上所述，為利用陽極130a與陰極夾持著有機EL層之構成，因此，於陽極．陰極之間，電容並聯地寄生。當於發光期間電流流至OLED130時，該OLED130之陽極．陰極間之兩端電壓由並聯地寄生於陽極．陰極間之電容保持，該保持電壓係藉由電晶體125之接通而重設。因此，於本實施形態中，當於之後之發光期間電流再次流至OLED130時，不易受由並聯地寄生於陽極．陰極間之電容保持之電壓的影響。
詳細而言，若為例如當自高亮度之顯示狀態轉換成低亮度之顯示狀態時不進行重設之構成，則由於亮度較高(大電流流動)時之高電壓得到保持，故即便接下來欲使小電流流動，亦會有過剩之電流流動，而無法轉換成低亮度之顯示狀態。與此相對，於本實施形態中，由於藉由電晶體125之接通而使OLED130之陽極130a之電位重設，故低亮度側之再現性提高。再者，於本實施形態中，關於重設電位Vorst，以該重設電位Vorst與共通電極118之電位Vct之差低於OLED130之發光閾值電壓之方式設定。因此，於初始化期間(接下來說明之補償期間及寫入期間)，OLED130成為斷開(非發光)狀態。
另一方面，於第i列之初始化期間，控制電路3係如圖7所示，將控制信號/Gini設定為L位準，將控制信號Gref設定為H位準，將控制信號Gcpl設定為L位準。因此，電晶體43及電晶體45成為接通之狀態。藉此，將保持電容44之一電極與饋電線61電性連接，將保持電容44之一電極(及資料線14)初始化為初始電位Vini。又，將保持電容44之另一電極與饋電線62電性連接，將保持電容44之另一電極(及節點 h1)初始化為基準電位Vref。
於本實施形態中，初始電位Vini係以(Vel-Vini)大於電晶體121之閾值電壓|Vth|之方式設定。再者，由於電晶體121為P通道型，故以源極之電位為基準之閾值電壓Vth為負。因此，為了防止高低關係之說明中發生混亂，故關於閾值電壓，利用絕對值之|Vth|表示，利用大小關係進行規定。
如圖7所示，資料信號供給電路70係於第i列之掃描期間開始後直至寫入期間開始為止之期間，對各解多工器DM(1)、DM(2)、...、DM(n)分別供給資料信號Vd(1)、Vd(2)、...、Vd(n)。即，若以第j個群組進行敍述，則資料信號供給電路70係將資料信號Vd(j)依序切換為與i列(3j-2)行、i列(3j-1)行、i列(3j)行之像素之灰階位準相對應之電位。
另一方面，控制電路3係相應於資料信號之電位之切換而將控制信號Sel(1)、Sel(2)、Sel(3)依序互斥地設為H位準。藉此，設置於各解多工器DM上之3個傳輸閘34分別按照左端行、中央行、右端行之順序接通。
此處，於在初始化期間，屬於第j個群組之左端行之傳輸閘34藉由控制信號Sel(1)而接通之情形時，將資料信號Vd(j)供給至保持電容41之一電極，因此，該資料信號Vd(j)係由保持電容41保持。
<補償期間>
於第i列之掃描期間，接下來，作為第2期間而成為(c)之補償期間。於第i列之補償期間，控制電路3係如圖7所示，將控制信號/Gini設定為H位準，將控制信號Gref設定為H位準，將控制信號Gcpl設定為L位準。因此，電晶體43成為接通之狀態，另一方面，電晶體45成為斷開之狀態。藉此，將保持電容44之另一電極與饋電線62電性連接，將節點h1設定為基準電位Vref。
又，於在補償期間，當屬於第j個群組之左端行之傳輸閘34藉由控制信號Sel(1)而接通之情形時，將資料信號Vd(j)供給至保持電容41之一電極。
再者，於在初始化期間，當屬於第j個群組之左端行之傳輸閘34藉由控制信號Sel(1)已接通之情形時，於補償期間，該傳輸閘34並不接通，但於左端行之傳輸閘34接通時供給之資料信號Vd(j)係由保持電容41保持。
又，於第i列之補償期間，掃描線驅動電路20係如圖7所示，對第i列掃描線12供給第1電位V1而將掃描信號Gwr(i)設定為L位準，對第i列控制線144供給第2電位V2而將控制信號Gel(i)設定為H位準，對第i列控制線143供給第1電位V1而將控制信號Gcmp(i)設定為L位準，對第i列控制線145供給第1電位V1而將控制信號Gorst(i)設定為L位準。因此，電晶體123接通，從而電晶體121成為二極體連接。藉此，汲極電流流至電晶體121，對閘極節點g及資料線14進行充電。詳細而言，電流係以饋電線116→電晶體121→電晶體123→電晶體122→第(3j-2)行資料線14之路徑流動。因此，藉由電晶體121之接通而相互處於連接狀態之資料線14及閘極節點g係自初始電位Vini上升。然而，於上述路徑中流動之電流係隨著閘極節點g接近於電位(Vel-|Vth|)而難以流動，故而直至補償期間結束為止，資料線14及閘極節點g係於電位(Vel-|Vth|)而飽和。
因此，保持電容132係於補償期間結束時保持電晶體121之閾值電壓|Vth|。再者，以下，有時將補償期間結束時之閘極節點g之電位(Vel-|Vth|)記作電位Vp。
掃描線驅動電路20係當補償期間結束時，藉由將對控制線143供給之電位自第1電位V1切換成第2電位V2，而將控制信號Gcmp(i)自L位準變更為H位準。藉此，將電晶體121之二極體連接解除。
再者，掃描線驅動電路20係以使控制信號Gcmp(i)自L位準變化成H位準時之波形較自H位準變化成L位準時之波形平緩之方式，切換對控制線143供給之電位。即，如圖7所示，將掃描線驅動電路20將對控制線143供給之電位自第2電位V2切換為第1電位V1之期間設為第3切換期間T3，將自第1電位V1切換為第2電位V2之期間設為第4切換期間T4。此時，掃描線驅動電路20係以第4切換期間T4之時間長充分長於第3切換期間T3之時間長之方式，改變對控制線143供給之電位。
如上所述，俯視時，控制線143與閘極電極G1(電晶體121之閘極)交叉。因此，於控制線143與閘極電極G1之間存在寄生電容。因此，假設於使第4切換期間T4之時間長與第3切換期間T3之時間長同樣地短，使控制信號Gcmp(i)自L位準急遽升高至H位準之情形時，受到控制線143中之控制信號Gcmp(i)之高頻成分之影響，而使閘極電極G1之電位發生變化。
關於詳細情況於之後進行敍述，當補償期間結束時，閘極節點g之電位(閘極電極G1之電位)係規定為對每一像素電路110之電晶體121之閾值電壓之偏差加以補償後的電位。然而，於補償期間結束後閘極節點g之電位發生變化之情形時，無法對每一像素電路110之閾值電壓之偏差進行補償，因此，發生損壞顯示畫面之一致性般的顯示不均之問題變得顯著。
與此相對，於本實施形態中，使第4切換期間T4之時間長充分長於第3切換期間T3之時間長，將控制信號Gcmp(i)自L位準變化為H位準時之波形設為平緩之波形，由此防止控制線143之電位變動傳播至閘極節點g(閘極電極G1)。藉此，可對每一像素電路110之閾值電壓之偏差進行補償，而實現確保顯示之一致性之高品質之顯示。
再者，實際上，第3切換期間T3之時間長係足夠短至可視為「0」之程度。即，控制信號Gcmp(i)自H位準降低至L位準時之波形 亦可例如與控制信號Gref自H位準降低至L位準時之波形相同。然而，於圖7中，為了便於說明，將控制信號Gcmp(i)之降低之波形記載為較實際之波形平緩之波形以圖示出第3切換期間T3。
又，控制電路3係當補償期間結束時，將控制信號Gref自H位準變更為L位準，因此電晶體43斷開。因此，自第(3j-2)行資料線14直至i列(3j-2)行之像素電路110中的閘極節點g為止之路徑成為浮動(floating)狀態，但該路徑之電位仍然藉由保持電容50、132而維持於(Vel-|Vth|)。
<寫入期間>
於初始化期間後，作為第3期間，到達(d)之寫入期間。於第i列之寫入期間，掃描線驅動電路20係如圖7所示，對第i列掃描線12供給第1電位V1而將掃描信號Gwr(i)設定為L位準，對第i列控制線144供給第2電位V2而將控制信號Gel(i)設定為H位準，對第i列控制線143供給第2電位V2而將控制信號Gcmp(i)設定為H位準，對第i列控制線145供給第1電位V1而將控制信號Gorst(i)設定為L位準。藉此，將電晶體121之二極體連接解除。
又，於第i列之寫入期間，控制電路3係如圖7所示，將控制信號/Gini設定為H位準，將控制信號Gref設定為L位準，將控制信號Gcpl設定為H位準。因此，傳輸閘42接通，因而經由節點h1將保持電容41所保持之資料信號Vd(j)供給至保持電容44之另一電極。藉此，節點h1及保持電容44之另一電極自補償期間內之基準電位Vref起發生變化。將此時之節點h1之電位變化量表示為△Vh。又，有時將寫入期間內之節點h1之電位(Vref+△Vh)表示為電位Vh。
再者，於節點h1之電位自基準電位Vref向電位Vh僅以△Vh發生變化之情形時，閘極節點g及資料線14之電位亦自於補償期間所設定之電位Vp=(Vel-|Vth|)起發生變化。將此時之閘極節點g之電位變化量表 示為△Vg。又，有時將寫入期間內之閘極節點g之電位(Vp+△Vg)表示為電位Vgate。
以下，參照圖9，對寫入期間開始前後之閘極節點g及節點h1之電位之變化進行詳細敍述。
圖9(A)係用以對寫入期間開始前後之節點h1及閘極節點g之電位變化進行說明之說明圖。於該圖中，(A-1)表示寫入期間開始前之節點h1及閘極節點g之電位，(A-2)表示寫入期間開始後(即，傳輸閘42接通後)之節點h1及閘極節點g之電位。再者，於補償期間及寫入期間，保持電容50及保持電容132係電性地並聯連接，因此，保持電容50及保持電容132之合成電容501之電容值C0係由以下之式(1)所示。
C0=Cpix+Cdt......(1)
若將於寫入期間開始前蓄積於合成電容501中之電荷設為Q0a，將於寫入期間開始後蓄積於合成電容501中之電荷設為Q0b，則於寫入期間開始前後，自合成電容501流出之電荷(Q0a-Q0b)係由以下之式(2)所示。同樣地，若將於寫入期間開始前蓄積於保持電容44中之電荷設為Q1a，將於寫入期間開始後蓄積於保持電容44中之電荷設為Q1b，則於寫入期間開始前後，流入至保持電容44之電荷(Q1b-Q1a)係由以下之式(3)所示。因於寫入期間開始前後，自合成電容501流出之電荷與流入至保持電容44之電荷相等，故以下之式(4)成立。
Q0a-Q0b=C0*(Vp-Vgate)......(2)
Q1b-Q1a=Crf1*{(Vgate-Vh)-(Vp-Vref)}......(3)
Q0a-Q0b=Q1b-Q1a......(4)
根據式(2)~式(4)，可算出寫入期間內之閘極節點g之電位Vgate。具體而言，電位Vgate係由以下之式(5)所示。
Vgate={Crf1/(Crf1+C0)}*{Vh-Vref}+Vp......(5)
此處，導入以下之式(6)所示之電容比k1。此時，寫入期間內之 閘極節點g之電位Vgate可使用電容比k1而利用以下之式(7)表示，寫入期間開始前後之閘極節點g之電位變化量△Vg可使用電容比k1而利用以下之式(8)表示。
k1=Crf1/(Crf1+Cdt+Cpix)......(6)
Vgate=k1*(Vh-Vref)+Vp=k1*△Vh+Vp......(7)
△Vg=Vgate-Vp=k1*△Vh......(8)
如此，於寫入期間，閘極節點g之電位係變化為自補償期間內之電位Vp=(Vel-|Vth|)向上升方向以將節點h1之電位變化量△Vh乘以電容比k1而得之值(k1*△Vh)移位後的電位Vgate=(Vel-|Vth|+k1．△Vh)。此時，電晶體121之電壓Vgs之絕對值|Vgs|係如以下之式(9)所示，成為自閾值電壓|Vth|減去閘極節點g之電位上升量後所得之值。
|Vgs|=|Vth|-k1*△Vh......(9)
圖9(B)係用以對寫入期間開始前後之節點h1及節點h2之電位變化進行說明之說明圖。於該圖中，(B-1)表示寫入期間開始前之節點h1及節點h2之電位，(B-2)表示寫入期間開始後(即，傳輸閘42接通後)之節點h1及節點h2之電位。再者，於補償期間及寫入期間，保持電容50及保持電容132之合成電容501與保持電容41係電性地串聯連接，因此，保持電容50、保持電容132及保持電容44之合成電容502之電容值C1係由以下之式(10)所示。
C1=(C0*Crf1)/(C0+Crf1)......(10)
若將於寫入期間開始前蓄積於合成電容502中之電荷設為Q1c，將於寫入期間開始後蓄積於合成電容502中之電荷設為Q1d，則於寫入期間開始前後自合成電容502流出之電荷(Q1c-Q1d)係由以下之式(11)所示。同樣地，若將於寫入期間開始前蓄積於保持電容41中之電 荷設為Q2c，將於寫入期間開始後蓄積於保持電容41中之電荷設為Q2d，則於寫入期間開始前後流入至保持電容41之電荷(Q2d-Q2c)係由以下之式(12)所示。因於寫入期間開始前後，自合成電容502流出之電荷與流入至保持電容41之電荷相等，故以下之式(13)成立。
Q1c-Q1d=C1*{Vref-Vh}......(11)
Q2d-Q2c=Crf2*{Vh-Vd(j)}......(12)
Q1c-Q1d=Q2d-Q2c......(13)
因此，根據式(11)~式(13)，可算出寫入期間內之節點h1之電位Vh。具體而言，電位Vh係由以下之式(14)所示。又，節點h1之電位變化量△Vh係由以下之式(15)所示。
Vh={C1/(C1+Crf2)}*(Vref)+{Crf2/(C1+Crf2)}*{Vd(j)}......(14)
△Vh=Vh-Vref={Crf2/(C1+Crf2)}*{Vd(j)-Vref}......(15)
此處，若導入以下之式(16)所示之電容比k2，則電位變化量△Vh亦可利用以下之式(17)表示。
k2=Crf2/(C1+Crf2)......(16)
△Vh=k2*{Vd(j)-Vref}......(17)
寫入期間內之閘極節點g之電位Vgate可藉由對式(7)代入式(17)而利用以下之式(18)表示。由此，寫入期間開始前後之閘極電極G之電位變化量△Vg可利用以下之式(19)表示。
Vgate=k1*k2*{Vd(j)-Vref}+Vp......(18)
△Vg=k1*k2*{Vd(j)-Vref}......(19)
如此，節點h1之電位係以利用基準電位Vref使資料信號Vd(j)所示之電位移位，並以藉由電容比k2進行壓縮後所得之值△Vh而變化。藉此，閘極節點g之電位Vgate係以進一步藉由電容比k1對節點h1之電 位變化量△Vh進行壓縮後所得的值變化。即，寫入期間內之閘極節點g之電位Vgate係如式(18)所示，供給如下之電位，其係利用基準電位Vref使資料信號Vd(j)移位，且藉由將該進行移位所得之電位乘以根據電容值Cdt、Crf1、Crf2、Cpix而規定之電容比k3=k1*k2進行壓縮後而得。
圖10係表示寫入期間內之資料信號Vd(j)之電位與閘極節點g之電位Vgate之關係之圖。根據自控制電路3供給之圖像信號Vid而生成之資料信號Vd(j)可如上所述根據像素之灰階位準而獲得自最小值Vmin直至最大值Vmax為止之電位範圍。而且，如上所述，利用基準電位Vref使資料信號Vd(j)移位且利用電容比k3進行壓縮後所得之電位Vgate係寫入至閘極節點g。此時，閘極節點g之電位範圍△Vgate係由以下之式(20)所示，被壓縮為將資料信號之電位範圍△Vdata(=Vmax-Vmin)乘以電容比k3所得之值。
△Vgate=k3*△Vdata......(20)
又，關於使閘極節點g之電位範圍△Vgate相對於資料信號之電位範圍△Vdata向哪一方向移位多少，根據式(18)亦知可基於電位Vp(=Vel-|Vth|)與基準電位Vref而進行規定。
掃描線驅動電路20係於寫入期間結束後，藉由將對掃描線12供給之電位自第1電位V1切換成第2電位V2，而將掃描信號Gwr(i)自L位準變更為H位準。藉此，電晶體122斷開，故而閘極節點g之電位係維持於電位Vgate=[{Vel-|Vth|}+k3．{Vd(j)-Vref}]。
再者，掃描線驅動電路20係以使掃描信號Gwr(i)自L位準變化為H位準時之波形較自H位準變化為L位準時之波形平緩之方式，切換對掃描線12供給之電位。即，如圖7所示，將掃描線驅動電路20將對掃描線12供給之電位自第2電位V2切換為第1電位V1之期間設為第1切換期間T1，將自第1電位V1切換為第2電位V2之期間設為第2切換期間 T2。此時，掃描線驅動電路20係以第2切換期間T2之時間長充分長於第1切換期間T1之時間長之方式，改變對掃描線12供給之電位。
如上所述，俯視時，掃描線12與閘極電極G1(電晶體121之閘極)交叉。因此，於掃描線12與閘極電極G1之間存在寄生電容。因此，於假設使第2切換期間T2之時間長與第1切換期間T1之時間長同樣地短，使掃描信號Gwr(i)自L位準急遽升高至H位準之情形時，受到掃描線12中之掃描信號Gwr(i)之高頻成分之影響，而使閘極電極G1之電位發生變化。
如上所述，於寫入期間結束時，閘極節點g之電位(閘極電極G1之電位)係設定為基於規定OLED130之亮度之資料信號Vd(j)(圖像信號Vid)的電位Vgate。然而，於寫入期間結束後閘極節點g之電位發生變化之情形時，閘極節點g之電位成為與根據資料信號Vd(j)而規定之電位Vgate不同的電位。於此情形時，各像素係顯示與圖像信號Vid所規定之灰階不同之灰階，從而導致顯示品質降低。
與此相對，於本實施形態中，使第2切換期間T2之時間長充分長於第1切換期間T1之時間長，而將掃描信號Gwr(i)自L位準變化為H位準時之波形設為平緩之波形，由此，防止掃描線12之電位變動傳播至閘極節點g(閘極電極G1)。藉此，各像素可正確地顯示圖像信號Vid所規定之灰階，從而可實現高品質之顯示。
再者，實際上，第1切換期間T1之時間長足夠短至可視為「0」之程度。即，掃描信號Gwr(i)自H位準降低至L位準時之波形亦可例如與控制信號Gref自H位準降低至L位準時之波形相同。然而，於圖7中，為了便於說明，以掃描信號Gwr(i)降低之波形與實際相比變得極其平緩之方式進行記載以圖示第1切換期間T1。
<發光期間>
於第i列之寫入期間結束後，開始發光期間。於本實施形態中， 第i列之寫入期間結束之後，隔以1水平掃描期間而開始發光期間。於發光期間，掃描線驅動電路20係如上所述，將掃描信號Gwr(i)設定為H位準，因此，電晶體122斷開，閘極節點g維持為電位Vgate=[{Vel-|Vth|}+k3．{Vd(j)-Vref}]。又，於發光期間，掃描線驅動電路20將控制信號Gel(i)設定為L位準，因此，於i列(3j-2)行之像素電路110中，電晶體124接通。由於閘極．源極間之電壓Vgs為[|Vth|-k3．{Vd(j)-Vref}]，故如之前之圖8所示，與灰階位準相對應之電流於已補償電晶體121之閾值電壓的狀態下供給至OLED130。
如上所述之動作係於第i列之掃描期間，在第(3j-2)行之像素電路110以外之第i列之其他像素電路110中均於時間上並列地執行。進而，如上所述之第i列之動作實際上於1幀期間按照第1、2、3、...、(m-1)、m列之順序執行，並且針對每一幀反覆進行。
<實施形態之效果>
根據本實施形態，俯視時，掃描線12及控制線143設置於與電晶體121之閘極(閘極電極G1)交叉之位置。因此，與掃描線12及控制線143以與電晶體121之閘極不交叉之方式設置之情形相比，可高密度地配設沿X方向延伸之複數之控制線(掃描線12、控制線143、144、145)，而可實現控制線之窄間距化。即，根據本實施形態，藉由高密度地配設控制線，可實現像素電路110之窄間距化，藉此，可實現光電裝置1(顯示部100)之小型化及顯示之高精細化。
根據本實施形態，掃描線驅動電路20係以使掃描信號Gwr(i)自L位準變化為H位準時之波形較自H位準變化為L位準時之波形平緩之方式，改變對掃描線12供給之電位。藉此，即便於俯視時掃描線12與電晶體121之閘極交叉之情形時，亦可防止掃描信號Gwr(i)之電位變動傳播至電晶體121之閘極，從而各像素可正確地顯示圖像信號Vid所規定之灰階。
根據本實施形態，掃描線驅動電路20係以使控制信號Gcmp(i)自L位準變化為H位準時之波形較自H位準變化為L位準時之波形平緩之方式，改變對控制線143供給之電位。藉此，即便於俯視時控制線143與電晶體121之閘極交叉之情形時，亦可防止控制信號Gcmp(i)之電位變動傳播至電晶體121之閘極，從而可實現確保顯示之一致性之高品質之顯示。
根據本實施形態，由於閘極節點g之電位範圍△Vgate相對於資料信號之電位範圍△Vdata縮小，故即便不以細微精度來細分資料信號，亦可將反映灰階位準之電壓施加於電晶體121之閘極．源極間。因此，即便於在像素電路110中相對於電晶體121之閘極．源極間之電壓Vgs之變化而言OLED130上流動之微小電流變化相對較大之情形時，亦可精度良好地控制供給至OLED130之電流。
又，如圖4中虛線所示，有電容Cprs寄生於資料線14與像素電路110中之閘極節點g之間之情形。於此情形時，若資料線14之電位變化幅度較大，則會經由該電容Cprs而傳播至閘極節點g，發生所謂之串擾或不均等現象，從而使顯示品質降低。該電容Cprs之影響係當像素電路110微細化時顯著顯現。
與此相對，於本實施形態中，由於資料線14之電位變化範圍亦相對於資料信號之電位範圍△Vdata縮小，故可抑制經由電容Cprs而產生之影響。
又，根據本實施形態，藉由電晶體121而供給至OLED130之電流Ids係與閾值電壓之影響相抵。因此，根據本實施形態，即便電晶體121之閾值電壓針對每一像素電路110而產生偏差，亦會補償上述偏差，而將與灰階位準相對應之電流供給至OLED130，因此可抑制損壞顯示畫面之一致性般的顯示不均之發生，其結果，可實現高品質之顯示。
參照圖11對該相抵進行說明。如該圖所示，為了控制供給至OLED130之微小電流，電晶體121係於弱反轉區域(次臨界區域)中進行動作。
於圖中，A表示閾值電壓|Vth|較大之電晶體中之閘極電位與該電晶體所供給之電流的關係，B表示閾值電壓|Vth|較小之電晶體中之閘極電位與該電晶體所供給之電流的關係。再者，於圖11中，閘極．源極間之電壓Vgs係實線與電位Vel之差。又，於圖11中，縱向標度之電流係以將自源極朝向汲極之方向設為負(下)所得之對數表示。
於補償期間，閘極節點g自初始電位Vini變為電位(Vel-|Vth|)。因此，由實線A所示之閾值電壓|Vth|較大之電晶體之動作點自S移動至Aa，另一方面，由實線B所示之閾值電壓|Vth|較小之電晶體之動作點自S移動至Ba。
繼而，於對於2個電晶體所屬之像素電路110之資料信號之電位相同之情形、即已指定相同之灰階位準之情形時，在寫入期間，自動作點Aa、Ba起之電位移位量均為相同之k1．△Vh。因此，就由實線A所示之電晶體而言，動作點自Aa移動至Ab，就由實線B所示之電晶體而言，動作點自Ba移動至Bb，電位移位後之動作點上之電流於該2個電晶體上均一致為大致相同之Ids。
根據本實施形態，使自控制電路3經由解多工器DM而供給之資料信號保持於保持電容41之動作係自初始化期間起執行至補償期間為止。即，根據本實施形態，於初始化期間同時執行將陽極130a之電位初始化為重設電位Vorst之動作、及使資料信號保持於保持電容41之動作，並且於補償期間同時執行對電晶體121之閾值電壓之偏差進行補償之動作、及使資料信號保持於保持電容41之動作。因此，可使在1水平掃描期間應執行之動作的時間上之制約得到緩和，可使資料信號供給電路70中之資料信號之供給動作低速化。
<變化例>
本發明並不限定於上述實施形態，例如可進行如下所述之各種變形。又，下述之變形之態樣亦可將任意選擇之一個或複數個態樣適當組合。
<變化例1>
於上述實施形態中，各像素電路110係俯視時掃描線12及控制線143與閘極電極G1交叉之構成，但亦可為如下之構成：除掃描線12及控制線143以外，控制線144亦與閘極電極G1交叉。
圖12係表示變化例1之像素電路110之構成之俯視圖。變化例1之像素電路110中，除俯視時控制線144與閘極電極G1交叉之方面及控制線144針對每一像素電路110包含在Y方向上分支之分支部142a之方面以外，與圖5所示之實施形態之像素電路110同樣地構成。
根據該構成，與控制線144以與電晶體121之閘極不交叉之方式設置之情形相比，可高密度地配設沿X方向延伸之複數之控制線(掃描線12、控制線143、144、145)，而可實現控制線之窄間距化。藉此，可實現光電裝置(顯示部)之小型化及顯示之高精細化。
又，於控制線144與閘極電極G1交叉之情形時，掃描線驅動電路20亦可以控制信號Gel(i)自H位準變化為L位準時之波形較自L位準變化為H位準時之波形平緩之方式，切換對控制線144供給之電位。
圖13係用以對變化例1之光電裝置之動作進行說明之時序圖。如圖13所示，變化例1之掃描線驅動電路20係以將對控制線144供給之電位自第2電位V2切換為第1電位V1之第5切換期間T5之時間長充分長於自第1電位V1切換為第2電位V2之第6切換期間T6之時間長的方式，改變對控制線144供給之電位。
如上所述，閘極電極G1(電晶體121之閘極節點g)之電位係於較第5切換期間T5先執行之寫入期間，設定為規定OLED130之亮度的電位 Vgate。因此，於在第5切換期間T5，控制線144之電位急遽變化，且於該電位變動傳播至閘極電極G1之情形時，各像素無法正確地顯示圖像信號Vid所規定之灰階。
與此相對，變化例1之掃描線驅動電路20中，使第5切換期間T5之時間長充分長於第6切換期間T6之時間長，將控制信號Gel(i)自H位準變化為L位準時之波形設為平緩之波形，由此防止控制線144之電位變動傳播至閘極節點g(閘極電極G1)。藉此，各像素可正確地顯示圖像信號Vid所規定之灰階，而可實現高品質之顯示。
<變化例2>
於上述實施形態中，像素電路110係俯視時掃描線12及控制線143與閘極電極G1交叉之構成，但亦可為如下之構成：除掃描線12及控制線143以外，控制線145亦與閘極電極G1交叉。
圖14係表示變化例2之像素電路110之構成之俯視圖。變化例2之像素電路110係除俯視時控制線145與閘極電極G1交叉之方面及控制線145針對每一像素電路110而包含在Y方向上分支之分支部145a的方面以外，與圖5所示之實施形態之像素電路110同樣地構成。
根據該構成，與控制線145以與電晶體121之閘極不交叉之方式設置之情形相比，可高密度地配設沿X方向延伸之複數之控制線(掃描線12、控制線143、144、145)，從而可實現控制線之窄間距化。藉此，可實現光電裝置(顯示部)之小型化及顯示之高精細化。
又，於控制線145與閘極電極G1交叉之情形時，掃描線驅動電路20亦可如圖15所示，以控制信號Gorst(i)自L位準變化為H位準時之波形較自H位準變化為L位準時之波形平緩之方式，切換對控制線145供給之電位。
圖15係用以對變化例2之光電裝置之動作進行說明之時序圖。
如圖15所示，變化例2之掃描線驅動電路20係以將對控制線145 供給之電位自第1電位V1切換為第2電位V2之第8切換期間T8之時間長充分長於自第2電位V2切換為第1電位V1之第7切換期間T7之時間長的方式，改變對控制線145供給之電位。於此情形時，可防止電晶體121之閘極節點g(閘極電極G1)之電位確定為規定OLED130之亮度之電位Vgate之後，控制線145之電位變動傳播至閘極電極G1，從而各像素可正確地顯示圖像信號Vid所規定之灰階。
<變化例3>
於上述實施形態及變化例中，各像素電路110係包含電晶體121~125、OLED130及保持電容132者，但像素電路110只要為包含至少電晶體121、電晶體122及OLED130者即可。於此情形時，顯示部100中，僅將上述實施形態及變化例中設置於顯示部100的沿X方向延伸之複數之控制線(掃描線12、控制線143、144、145)中的與變化例3之像素電路110所包含之電晶體相對應之控制線設置於各列即可。即，於變化例3之顯示部100，在各列中設置包含掃描線12之1根以上之控制線即可。例如，於各像素電路110包含電晶體121、電晶體122、OLED130及保持電容132之情形時，作為與各列相對應之控制線，僅設置掃描線12。又，各像素電路110亦可包含電晶體121~125以外之電晶體，於此情形時，亦可於顯示部100設置與該電晶體相對應之控制線。
於在各列中設置包含掃描線12之1根以上之控制線之情形時，設置於各列的沿X方向延伸之1根以上之控制線中的至少1根控制線係以俯視時與電晶體121之閘極節點g(閘極電極G1)交叉之方式設置。藉此，可高密度地配設沿X方向延伸之控制線，從而可實現光電裝置(顯示部)之小型化及顯示之高精細化。
進而，掃描線驅動電路20較佳為，於使設置於各列之1根以上控制線中的、俯視時與閘極電極G1交叉之至少1根控制線之電位，在自 補償期間結束時起直至下一掃描期間開始時為止之期間變化之情形時，使該電位變化之波形變得平緩。例如，於閘極電極G1與掃描線12交叉之情形時，只要掃描線驅動電路20係以使將對掃描線12供給之電位自第1電位V1切換為第2電位V2之第2切換期間T2之時間長充分長於自第2電位V2切換為第1電位V1之第1切換期間T1之時間長之方式，改變對掃描線12供給之電位即可。藉此，可防止與閘極電極G1交叉之控制線之電位變化傳播至閘極電極G1，從而各像素可正確地顯示圖像信號Vid所規定之灰階。
再者，掃描線驅動電路20係於針對俯視時與閘極電極G1不交叉之控制線之電位，使電位在自補償期間結束時起直至下一掃描期間開始時為止之期間變化之情形時，亦可使該電位變化之波形變得平緩。即便於控制線與閘極電極G1不交叉之情形時，亦有於該控制線與閘極電極G1之間存在寄生電容之情形。因此，其原因在於：藉由使該控制線之電位發生變化時之波形變得平緩，可防止該控制線之電位變化傳播至閘極電極G1。
<變化例4>
於上述實施形態及變化例中，各位準移位電路LS係包含保持電容41、保持電容44、電晶體45、電晶體43及傳輸閘42者，但只要位準移位電路LS為包含至少保持電容44、電晶體43及電晶體45者即可。於此情形時，只要資料信號供給電路70及解多工器DM於寫入期間對保持電容44之另一電極供給資料信號Vd(j)即可。
即便於位準移位電路LS不包含保持電容41之情形時，供給至保持電容44之另一電極的資料信號Vd(j)亦利用電容比k1進行壓縮之後供給至閘極節點g。藉此，即便不以細微精度來細分資料信號，亦可以細微精度來設定驅動電晶體之閘極節點之電位，因此，可精度良好地對發光元件供給電流，從而可實現高品質之顯示。
<變化例5>
於上述實施形態及變化例中，資料線驅動電路10係包含位準移位電路LS、解多工器DM及資料信號供給電路70者，但資料線驅動電路10只要為包含至少資料信號供給電路70者即可。於此情形時，資料線驅動電路10直接對閘極節點g供給資料信號Vd(j)。
進而，於上述實施形態及變化例中，顯示面板2係於各行設有保持電容50，但亦可不包含保持電容50而構成。
<變化例6>
於上述實施形態及變化例中，控制電路3與顯示面板2設為分開之個體，但亦可將控制電路3與顯示面板2形成於同一基板上。例如，亦可將控制電路3與顯示部100、資料線驅動電路10、掃描線驅動電路20等一併集成化於矽基板上。
<變化例7>
於上述實施形態及變化例中，係設為將光電裝置1集成於矽基板上之構成，但亦可設為集成於其他半導體基板上之構成。例如，亦可為SOI(Silicon On Insulator，絕緣體上矽)基板。又，亦可應用多晶矽製程而形成於玻璃基板等上。總之，對於像素電路110已微細化、且於電晶體121中汲極電流相對於閘極電壓Vgs之變化而依指數函數地大幅變化的構成而言，本發明有效。
又，於無需使像素電路微細化之情形時，亦可應用本發明。
<變化例8>
於上述實施形態及變化例中，設為如下之構成：以每3行而將資料線14群組化，並且於各群組中依序選擇資料線14，供給資料信號；構成群組之資料線數量為「2」以上「3n」以下之特定數量即可。例如，構成群組之資料線數量既可為「2」，亦可為「4」以上。
又，亦可為不進行群組化、即不使用解多工器DM，而對各行之 資料線14按線序同時供給資料信號的構成。
<變化例9>
於上述實施形態及變化例中，係以P通道型來將像素電路110中之電晶體121~125統一，但亦可以N通道型而進行統一。又，亦可適當組合P通道型及N通道型。
例如，於以N通道型來將電晶體121~125統一之情形時，將上述實施形態及變化例中之正負與資料信號Vd(j)相反之電位供給至各像素電路110即可。又，於此情形時，電晶體121~125之源極及汲極成為與上述實施形態及變化例相反之關係。
又，於上述實施形態及變化例中，將電晶體45設為P通道型，將電晶體43設為N通道型，但亦可以P通道型或N通道型而進行統一。亦可將電晶體45設為N通道型，將電晶體43設為P通道型。
又，於上述實施形態及變化例中，各電晶體係設為MOS型之電晶體，但亦可為薄膜電晶體。
<變化例10>
於上述實施形態及變化例中，作為光電元件，例示了作為發光元件之OLED，但只要為例如無機發光二極體或LED(Light Emitting Diode，發光二極體)等以與電流相對應之亮度發光者即可。
<應用例>
繼而，對應用了實施形態等或應用例之光電裝置1的電子機器進行說明。光電裝置1係適用於像素為小尺寸且高精細之顯示中。因此，作為電子機器，列舉頭戴式顯示器為例進行說明。
圖16係表示頭戴式顯示器之外觀之圖，圖17係表示其光學構成之圖。
首先，如圖16所示，頭戴式顯示器300係外觀上與普通眼鏡同樣地包含眼鏡腿310或鼻架320、透鏡301L、301R。又，頭戴式顯示器 300係如圖17所示，於鼻架320附近且為透鏡301L、301R之裏側(圖中之下側)設置左眼用之光電裝置1L與右眼用之光電裝置1R。
光電裝置1L之圖像顯示面係於圖17中以成為左側之方式配置。 藉此，光電裝置1L之顯示圖像係經由光學透鏡302L而於圖中向9點之方向射出。半反射鏡303L係使光電裝置1L之顯示圖像向6點之方向反射，另一方面，使自12點之方向入射之光透過。
光電裝置1R之圖像顯示面係以成為與光電裝置1L相反之右側之方式配置。藉此，光電裝置1R之顯示圖像係經由光學透鏡302R而於圖中向3點之方向射出。半反射鏡303R係使光電裝置1R之顯示圖像向6點方向反射，另一方面，使自12點之方向入射之光透過。
於該構成中，頭戴式顯示器300之配戴者可在使光電裝置1L、1R之顯示圖像與外部情況重合的透明(see-through)狀態下進行觀察。
又，於該頭戴式顯示器300中，若使伴隨視差之兩眼圖像中之左眼用圖像顯示於光電裝置1L，使右眼用圖像顯示於光電裝置1R，則可使配戴者感覺到所顯示之圖像宛如具有縱深或立體感(3D顯示)。
再者，關於光電裝置1，除可應用於頭戴式顯示器300以外，亦可應用於視訊攝影機或交換式透鏡之數位相機等中的電子式取景器。
12‧‧‧掃描線
14‧‧‧資料線
16‧‧‧饋電線
110‧‧‧像素電路
116‧‧‧饋電線
116a‧‧‧分支部
121‧‧‧電晶體
122‧‧‧電晶體
123‧‧‧電晶體
124‧‧‧電晶體
125‧‧‧電晶體
132‧‧‧保持電容
143‧‧‧控制線
144‧‧‧控制線
145‧‧‧控制線
160‧‧‧N井
E-e‧‧‧線
g‧‧‧閘極節點
G1‧‧‧閘極電極
G2‧‧‧閘極電極
G3‧‧‧閘極電極
G4‧‧‧閘極電極
G5‧‧‧閘極電極
Ha1‧‧‧接觸孔
Ha2‧‧‧接觸孔
Ha3‧‧‧接觸孔
Ha4‧‧‧接觸孔
Ha5‧‧‧接觸孔
Ha6‧‧‧接觸孔
Ha7‧‧‧接觸孔
Ha8‧‧‧接觸孔
Ha9‧‧‧接觸孔
Ha10‧‧‧接觸孔
Ha11‧‧‧接觸孔
Ha12‧‧‧接觸孔
Ha13‧‧‧接觸孔
Ha14‧‧‧接觸孔
Hb1‧‧‧接觸孔
Hb2‧‧‧接觸孔
Hb3‧‧‧接觸孔
Hb4‧‧‧接觸孔
N11‧‧‧中繼節點
N12‧‧‧中繼節點
N13‧‧‧中繼節點
N14‧‧‧中繼節點
N15‧‧‧中繼節點
N16‧‧‧中繼節點
N21‧‧‧中繼節點
P1‧‧‧P型擴散層
P2‧‧‧P型擴散層
P3‧‧‧P型擴散層
P4‧‧‧P型擴散層
P5‧‧‧P型擴散層
P6‧‧‧P型擴散層
P7‧‧‧P型擴散層
P8‧‧‧P型擴散層
P9‧‧‧P型擴散層
X‧‧‧方向
Y‧‧‧方向

Claims (16)

  1. 一種光電裝置，其特徵在於包含：掃描線；資料線，其與上述掃描線交叉；及像素電路，其對應於上述掃描線與上述資料線之交叉而設置；上述像素電路包含：驅動電晶體；寫入電晶體，其閘極電性連接於上述掃描線；第1保持電容，其保持與經由上述資料線及上述寫入電晶體而供給之資料信號相對應的電荷；及發光元件，其以與經由上述驅動電晶體而供給之電流之大小相對應的亮度發光；且自與形成有上述像素電路之基板之面垂直的方向觀察時，上述掃描線與上述驅動電晶體之閘極電極重疊。
  2. 如請求項1之光電裝置，其中上述驅動電晶體之源極係夾隔著上述掃描線而設置於與上述驅動電晶體之汲極相反之側。
  3. 一種光電裝置，其特徵在於包含：1根以上之控制線，其包含掃描線；資料線，其與上述掃描線交叉；及像素電路，其對應於上述掃描線與上述資料線之交叉而設置；上述像素電路包含：驅動電晶體； 寫入電晶體，其閘極電性連接於上述掃描線；第1保持電容，其保持與經由上述資料線及上述寫入電晶體而供給之資料信號相對應的電荷；及發光元件，其以與經由上述驅動電晶體而供給之電流之大小相對應的亮度發光；且上述1根以上之控制線中，包含自與形成有上述像素電路之基板之面垂直的方向觀察時與上述驅動電晶體之閘極電極重疊的一根控制線。
  4. 如請求項3之光電裝置，其中上述驅動電晶體之源極係：自與形成有上述像素電路之基板之面垂直的方向觀察時，夾隔著上述一根控制線而設置於與上述驅動電晶體之汲極相反之側。
  5. 如請求項3之光電裝置，其進而包含控制上述像素電路之動作的掃描線驅動電路，上述寫入電晶體係於上述掃描線驅動電路對上述掃描線供給第1電位之情形時接通，於上述掃描線驅動電路對上述掃描線供給第2電位之情形時斷開；自與上述基板之形成有上述像素電路之面垂直的方向觀察時，上述一根控制線係上述掃描線；當將上述掃描線驅動電路將對上述掃描線供給之電位自上述第2電位切換成上述第1電位之期間設為第1切換期間，將上述掃描線驅動電路將對上述掃描線供給之電位自上述第1電位切換成上述第2電位之期間設為第2切換期間時， 上述第2切換期間之時間長係長於上述第1切換期間之時間長。
  6. 如請求項3之光電裝置，其中上述像素電路包含電性連接於上述驅動電晶體之閘極及汲極之間的第1開關電晶體，上述一根控制線係電性連接於上述第1開關電晶體之閘極的第1控制線。
  7. 如請求項3之光電裝置，其中上述像素電路包含電性連接於上述驅動電晶體與上述發光元件之間的第2開關電晶體，上述一根控制線係電性連接於上述第2開關電晶體之閘極的第2控制線。
  8. 如請求項3之光電裝置，其中上述像素電路包含電性連接於供給特定之重設電位之饋電線與上述發光元件之間的第3開關電晶體，上述一根控制線係電性連接於上述第3開關電晶體之閘極的第3控制線。
  9. 如請求項6之光電裝置，其中上述第1開關電晶體係於上述掃描線驅動電路對上述第1控制線供給第1電位之情形時接通，於上述掃描線驅動電路對上述第1控制線供給第2電位之情形時斷開；自與上述基板之形成有上述像素電路之面垂直之方向觀察時，上述第1控制線與上述驅動電晶體之閘極電極重疊；當將上述掃描線驅動電路將對上述第1控制線供給之電位自上述第2電位切換成上述第1電位之期間設為第3切換期間，將上述掃描線驅動電路將對上述第1控制線供給之電位自上述第1電位切換成上述第2電位之期間設為第4切換期間時， 上述第4切換期間之時間長係長於上述第3切換期間之時間長。
  10. 如請求項7之光電裝置，其中上述第2開關電晶體係於上述掃描線驅動電路對上述第2控制線供給第1電位之情形時接通，於上述掃描線驅動電路對上述第2控制線供給第2電位之情形時斷開；自與上述基板之形成有上述像素電路之面垂直之方向觀察時，上述第2控制線與上述驅動電晶體之閘極電極重疊；當將上述掃描線驅動電路將對上述第2控制線供給之電位自上述第2電位切換成上述第1電位之期間設為第5切換期間，將上述掃描線驅動電路將對上述第2控制線供給之電位自上述第1電位切換成上述第2電位之期間設為第6切換期間時，上述第5切換期間之時間長係長於上述第6切換期間之時間長。
  11. 如請求項8之光電裝置，其中上述第3開關電晶體係於上述掃描線驅動電路對上述第3控制線供給第1電位之情形時接通，於上述掃描線驅動電路對上述第3控制線供給第2電位之情形時斷開；自與上述基板之形成有上述像素電路之面垂直之方向觀察時，上述第3控制線與上述驅動電晶體之閘極電極重疊；當將上述掃描線驅動電路將對上述第3控制線供給之電位自上述第2電位切換成上述第1電位之期間設為第7切換期間，將上述掃描線驅動電路將對上述第3控制線供給之電位自上述第1電位切換成上述第2電位之期間設為第8切換期間時， 上述第8切換期間之時間長係長於上述第7切換期間之時間長。
  12. 如請求項5之光電裝置，其包含：資料線驅動電路，其電性連接於上述資料線；控制電路，其對上述掃描線驅動電路及上述資料線驅動電路之動作進行控制；及第2保持電容，其對應於上述資料線而設置，且保持上述資料線之電位；上述資料線驅動電路包含：第1電位線，其自上述控制電路供給特定之初始電位；第2電位線，其自上述控制電路供給基準電位；及位準移位電路，其對應於上述資料線而設置；上述位準移位電路包含：第3保持電容，其一電極電性連接於上述資料線；第1電晶體，其電性連接於上述第3保持電容之一電極及上述第1電位線之間；及第2電晶體，其電性連接於上述第3保持電容之另一電極及上述第2電位線之間；於第1期間，上述控制電路將上述第1電晶體維持為接通狀態，於上述第1期間結束後開始之第2期間，上述掃描線驅動電路將上述寫入電晶體維持為接通狀態，上述控制電路將上述第1電晶體維持為斷開狀態，並且將上述第2電晶體維持為接通狀態，於上述第2期間結束後開始之第3期間，上述掃描線驅動電路將上述寫入電晶體維持為接通狀態， 上述控制電路將上述第1電晶體及上述第2電晶體維持為斷開狀態，對上述第3保持電容之另一電極，供給基於規定上述發光元件之亮度之圖像信號的電位。
  13. 如請求項12之光電裝置，其中上述位準移位電路包含第4保持電容，於自上述第1期間之開始直至上述第3期間之開始為止的期間中之至少一部分期間，對上述第4保持電容之一電極供給上述圖像信號所示之電位，於上述第3期間，上述第4保持電容之一電極電性連接於上述第3保持電容之另一電極。
  14. 如請求項12之光電裝置，其中上述掃描線驅動電路係於上述第2期間，將上述第1開關電晶體維持為接通狀態，於上述第2期間以外之期間，將上述第1開關電晶體維持為斷開狀態，於上述第1期間、上述第2期間及上述第3期間，將上述第3開關電晶體維持為接通狀態，並且將上述第2開關電晶體維持為斷開狀態。
  15. 如請求項1至14中任一項之光電裝置，其中上述驅動電晶體及上述寫入電晶體係於與上述掃描線所延伸之方向交叉之方向延伸。
  16. 一種包含光電裝置之電子機器，其特徵在於包含如請求項1至15中任一項之光電裝置。
TW102111960A 2012-04-03 2013-04-02 光電裝置及電子機器 TWI603308B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012084743A JP6056175B2 (ja) 2012-04-03 2012-04-03 電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
TW201342344A TW201342344A (zh) 2013-10-16
TWI603308B true TWI603308B (zh) 2017-10-21

Family

ID=49234199

Family Applications (4)

Application Number Title Priority Date Filing Date
TW106131072A TWI629677B (zh) 2012-04-03 2013-04-02 光電裝置及包含光電裝置之電子機器
TW106131073A TWI629678B (zh) 2012-04-03 2013-04-02 光電裝置及包含光電裝置之電子機器
TW102111960A TWI603308B (zh) 2012-04-03 2013-04-02 光電裝置及電子機器
TW106131071A TWI629676B (zh) 2012-04-03 2013-04-02 光電裝置及包含光電裝置之電子機器

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW106131072A TWI629677B (zh) 2012-04-03 2013-04-02 光電裝置及包含光電裝置之電子機器
TW106131073A TWI629678B (zh) 2012-04-03 2013-04-02 光電裝置及包含光電裝置之電子機器

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106131071A TWI629676B (zh) 2012-04-03 2013-04-02 光電裝置及包含光電裝置之電子機器

Country Status (5)

Country Link
US (8) US9030390B2 (zh)
JP (1) JP6056175B2 (zh)
KR (1) KR101979716B1 (zh)
CN (3) CN107248396B (zh)
TW (4) TWI629677B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI727388B (zh) * 2018-08-13 2021-05-11 日商精工愛普生股份有限公司 發光裝置

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6056175B2 (ja) 2012-04-03 2017-01-11 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2015011267A (ja) * 2013-07-01 2015-01-19 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 画素回路、駆動方法及びそれを用いた表示装置
JP6079548B2 (ja) * 2013-10-11 2017-02-15 セイコーエプソン株式会社 静電気保護回路、電気光学装置、及び電子機器
KR102294480B1 (ko) * 2013-10-25 2021-08-27 삼성디스플레이 주식회사 박막 트랜지스터 기판, 박막 트랜지스터 기판의 제조 방법 및 박막트랜지스터 기판을 포함하는 표시 장치
JP6372084B2 (ja) * 2014-01-22 2018-08-15 セイコーエプソン株式会社 発光装置、及び電子機器
US9881986B2 (en) 2014-02-24 2018-01-30 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9691799B2 (en) * 2014-02-24 2017-06-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10903246B2 (en) 2014-02-24 2021-01-26 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
JP6459316B2 (ja) * 2014-09-03 2019-01-30 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
JP2016142880A (ja) 2015-01-30 2016-08-08 株式会社ジャパンディスプレイ 表示装置
CN104732927B (zh) * 2015-04-09 2017-10-03 京东方科技集团股份有限公司 一种像素电路及其驱动方法和显示装置
JP6572738B2 (ja) * 2015-10-30 2019-09-11 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の駆動方法
CN113936601A (zh) 2016-04-22 2022-01-14 索尼公司 显示装置与电子设备
KR102477982B1 (ko) * 2016-06-08 2022-12-15 삼성디스플레이 주식회사 표시 장치
CN107492351B (zh) * 2016-06-13 2019-12-10 上海和辉光电有限公司 显示装置、像素驱动电路及其驱动方法
KR102556162B1 (ko) * 2016-08-31 2023-07-19 엘지디스플레이 주식회사 평판 표시장치용 박막 트랜지스터 기판
JP6638745B2 (ja) * 2018-01-25 2020-01-29 セイコーエプソン株式会社 電気光学装置、および電子機器
US10896928B2 (en) 2018-02-14 2021-01-19 Xiamen Xm-Plus Technology Ltd Light emitting diode display device
CN108335639B (zh) * 2018-02-14 2020-12-25 厦门凌阳华芯科技有限公司 一种led显示装置
JP6757352B2 (ja) * 2018-03-28 2020-09-16 シャープ株式会社 アクティブマトリクス基板および表示装置
CN109785789B (zh) * 2018-04-18 2021-11-16 友达光电股份有限公司 多工器以及显示面板
CN208335702U (zh) * 2018-05-14 2019-01-04 北京京东方技术开发有限公司 显示面板及显示装置
CN112543966B (zh) * 2018-08-10 2024-03-22 索尼公司 显示装置、显示装置的驱动方法和电子设备
US11727859B2 (en) 2018-10-25 2023-08-15 Boe Technology Group Co., Ltd. Display panel and display device
CN109192136B (zh) * 2018-10-25 2020-12-22 京东方科技集团股份有限公司 显示基板、光场显示装置及其驱动方法
CN109326228B (zh) * 2018-12-21 2020-10-16 武汉华星光电半导体显示技术有限公司 一种oled显示器
JP6687099B2 (ja) * 2018-12-27 2020-04-22 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
KR20200110489A (ko) 2019-03-13 2020-09-24 삼성디스플레이 주식회사 플렉시블 표시 장치와 그를 포함한 증강 현실 제공 장치
JP7321049B2 (ja) * 2019-10-11 2023-08-04 キヤノン株式会社 発光装置、表示装置、光電変換装置、電子機器、照明装置および移動体
CN111445850A (zh) * 2020-04-30 2020-07-24 京东方科技集团股份有限公司 一种像素电路及其驱动方法及显示装置及其驱动方法
JP6822595B2 (ja) * 2020-05-01 2021-01-27 セイコーエプソン株式会社 電気光学装置及び電子機器
CN112071882B (zh) * 2020-09-16 2023-07-28 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060170634A1 (en) * 2005-01-31 2006-08-03 Won-Kyu Kwak Top-emitting organic light emitting device
CN1822385A (zh) * 2005-01-31 2006-08-23 株式会社半导体能源研究所 显示装置
JP2007316510A (ja) * 2006-05-29 2007-12-06 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
US20100302228A1 (en) * 2009-05-29 2010-12-02 Seiko Epson Corporation Light emitting apparatus, method for driving light emitting apparatus and electronic apparatus

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11231805A (ja) 1998-02-10 1999-08-27 Sanyo Electric Co Ltd 表示装置
JP4776792B2 (ja) * 2000-02-28 2011-09-21 株式会社半導体エネルギー研究所 発光装置および電気器具
JP2002196701A (ja) 2000-12-22 2002-07-12 Semiconductor Energy Lab Co Ltd 表示装置の駆動回路及び表示装置の駆動方法
JP2003084733A (ja) * 2001-07-04 2003-03-19 Sharp Corp 表示装置および携帯機器
TW563088B (en) * 2001-09-17 2003-11-21 Semiconductor Energy Lab Light emitting device, method of driving a light emitting device, and electronic equipment
US6847340B2 (en) * 2002-08-16 2005-01-25 Windell Corporation Active organic light emitting diode drive circuit
KR100905330B1 (ko) * 2002-12-03 2009-07-02 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
JP5121114B2 (ja) * 2003-05-29 2013-01-16 三洋電機株式会社 画素回路および表示装置
KR20060019099A (ko) * 2004-08-26 2006-03-03 삼성전자주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR100673759B1 (ko) 2004-08-30 2007-01-24 삼성에스디아이 주식회사 발광 표시장치
KR101146418B1 (ko) * 2004-11-08 2012-05-17 엘지디스플레이 주식회사 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
JP5072227B2 (ja) * 2005-01-31 2012-11-14 株式会社半導体エネルギー研究所 表示装置及び電子機器
KR100761077B1 (ko) * 2005-05-12 2007-09-21 삼성에스디아이 주식회사 유기 전계발광 표시장치
JP4552844B2 (ja) 2005-06-09 2010-09-29 セイコーエプソン株式会社 発光装置、その駆動方法および電子機器
US20070200803A1 (en) 2005-07-27 2007-08-30 Semiconductor Energy Laboratory Co., Ltd. Display device, and driving method and electronic device thereof
JP5352047B2 (ja) 2005-07-27 2013-11-27 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP2007256881A (ja) 2006-03-27 2007-10-04 Sony Corp ディスプレイ装置
JP4736954B2 (ja) 2006-05-29 2011-07-27 セイコーエプソン株式会社 単位回路、電気光学装置、及び電子機器
JP5107546B2 (ja) * 2006-09-15 2012-12-26 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
JP4353237B2 (ja) * 2006-11-17 2009-10-28 ソニー株式会社 画素回路および表示装置、並びに画素回路の製造方法
JP2008151963A (ja) * 2006-12-15 2008-07-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
JP2008233399A (ja) * 2007-03-19 2008-10-02 Sony Corp 画素回路および表示装置、並びに表示装置の製造方法
KR100818892B1 (ko) * 2007-03-19 2008-04-03 동부일렉트로닉스 주식회사 바이폴라 트랜지스터 및 그 제조 방법
KR100873078B1 (ko) * 2007-04-10 2008-12-09 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치 및 그의구동방법
JP5324758B2 (ja) 2007-06-05 2013-10-23 三菱電機株式会社 薄膜トランジスタ、表示装置、およびその製造方法
JP2009014796A (ja) 2007-06-30 2009-01-22 Sony Corp Ｅｌ表示パネル、電源線駆動装置及び電子機器
JP4479755B2 (ja) * 2007-07-03 2010-06-09 ソニー株式会社 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置
JP5131446B2 (ja) 2007-09-19 2013-01-30 カシオ計算機株式会社 表示パネル及びその製造方法
KR101450884B1 (ko) 2007-12-18 2014-10-21 엘지디스플레이 주식회사 평판표시장치 및 이의 제조 방법
JP2009288767A (ja) * 2008-05-01 2009-12-10 Sony Corp 表示装置及びその駆動方法
JP5286992B2 (ja) 2008-07-09 2013-09-11 セイコーエプソン株式会社 電気光学装置および電子機器
JP5401895B2 (ja) 2008-09-29 2014-01-29 セイコーエプソン株式会社 画素回路の駆動方法、発光装置および電子機器
JP5381031B2 (ja) 2008-11-11 2014-01-08 セイコーエプソン株式会社 電気光学装置及び電子機器
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5623107B2 (ja) 2009-04-22 2014-11-12 キヤノン株式会社 半導体装置
JP2011008053A (ja) 2009-06-26 2011-01-13 Seiko Epson Corp 発光装置の駆動方法、発光装置および電子機器
WO2011013409A1 (ja) * 2009-07-28 2011-02-03 シャープ株式会社 アクティブマトリクス基板、表示装置及び有機ｅｌ表示装置
KR20110019498A (ko) 2009-08-20 2011-02-28 삼성모바일디스플레이주식회사 유기전계발광 표시장치
JP2011133604A (ja) * 2009-12-24 2011-07-07 Seiko Epson Corp 電気光学装置、および電子機器
WO2011096153A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI432707B (zh) * 2010-12-13 2014-04-01 Au Optronics Corp 紫外光感測顯示裝置
JP5508301B2 (ja) 2011-01-18 2014-05-28 パナソニック株式会社 発光表示装置
JP5870546B2 (ja) 2011-08-23 2016-03-01 ソニー株式会社 表示装置及び電子機器
JP6064313B2 (ja) * 2011-10-18 2017-01-25 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
JP6056175B2 (ja) * 2012-04-03 2017-01-11 セイコーエプソン株式会社 電気光学装置及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060170634A1 (en) * 2005-01-31 2006-08-03 Won-Kyu Kwak Top-emitting organic light emitting device
CN1822385A (zh) * 2005-01-31 2006-08-23 株式会社半导体能源研究所 显示装置
JP2007316510A (ja) * 2006-05-29 2007-12-06 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
US20100302228A1 (en) * 2009-05-29 2010-12-02 Seiko Epson Corporation Light emitting apparatus, method for driving light emitting apparatus and electronic apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI727388B (zh) * 2018-08-13 2021-05-11 日商精工愛普生股份有限公司 發光裝置

Also Published As

Publication number Publication date
CN103366674A (zh) 2013-10-23
CN107248396B (zh) 2020-05-26
CN107248396A (zh) 2017-10-13
TW201743310A (zh) 2017-12-16
TWI629677B (zh) 2018-07-11
JP6056175B2 (ja) 2017-01-11
US20210158756A1 (en) 2021-05-27
US20160247448A1 (en) 2016-08-25
US9030390B2 (en) 2015-05-12
US20220335893A1 (en) 2022-10-20
TWI629678B (zh) 2018-07-11
TW201743309A (zh) 2017-12-16
US20200143743A1 (en) 2020-05-07
US10957254B2 (en) 2021-03-23
US20150213760A1 (en) 2015-07-30
US20230317010A1 (en) 2023-10-05
US9361830B2 (en) 2016-06-07
CN107248397B (zh) 2020-05-22
KR20130112764A (ko) 2013-10-14
CN103366674B (zh) 2017-05-17
US20170287941A1 (en) 2017-10-05
CN107248397A (zh) 2017-10-13
US9721506B2 (en) 2017-08-01
US10553157B2 (en) 2020-02-04
TWI629676B (zh) 2018-07-11
TW201342344A (zh) 2013-10-16
KR101979716B1 (ko) 2019-05-17
US20130257698A1 (en) 2013-10-03
US11423838B2 (en) 2022-08-23
JP2013213979A (ja) 2013-10-17
TW201743311A (zh) 2017-12-16
US11710454B2 (en) 2023-07-25

Similar Documents

Publication Publication Date Title
TWI603308B (zh) 光電裝置及電子機器
TWI578515B (zh) 光電裝置及具備其之電子機器
TWI621115B (zh) 光電裝置及包括其之電子機器
JP5998458B2 (ja) 画素回路、電気光学装置、および電子機器
JP5879944B2 (ja) 電気光学装置、および電子機器
TWI612513B (zh) 光電裝置及具備其之電子機器
JP5887973B2 (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP5929121B2 (ja) 電気光学装置および電子機器
JP6152902B2 (ja) 電気光学装置、および電子機器
JP6822595B2 (ja) 電気光学装置及び電子機器
JP6583464B2 (ja) 電気光学装置及び電子機器
JP7248181B2 (ja) 電気光学装置及び電子機器
JP6702492B2 (ja) 電気光学装置及び電子機器
JP6315072B2 (ja) 電気光学装置及び電子機器
JP6673406B2 (ja) 電気光学装置および電子機器
JP2021064002A (ja) 電気光学装置及び電子機器
JP2023088959A (ja) 電気光学装置及び電子機器