JPH0496021A - アクティブマトリクス型表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要］ 冗長構成を備えたアクティブマトリクス型表示装置に関
し、 欠陥検出や修正を行うことなく、表示欠陥が生じないよ
うにすることを目的とし、 直交配置したハスラインの交点に、スイッチング素子を
介して表示電極を接続して構成した画素をマトリクス状
に配列したアクティブマトリクス型表示装置に於いて、
前記画素を複数のドツトにより構成し、各ドツト電極に
それぞれ複数のスイッチング素子を接続して構成した。

〔産業上の利用分野］ 本発明は、冗長構成を備えたアクティブマトリクス型表
示装置に関するものである。

アクティブマトリクス型表示装置は、単純マトリクス型
表示装置に比較して表示品質が優れているが、大面積で
表示容量が大きい表示パネルを製作する場合、スイッチ
ング素子の欠陥による歩留り低下が問題となっている。

又欠陥により表示情報の一部が失われることから、無欠
陥化が要望されている。

（従来の技術］ 一方のガラス基板上にデータバスラインとスキャンハス
ラインとを直交して配置し、それらの交点に薄膜トラン
ジスタを介して画素電極を接続し、他方のガラス基板上
に共通電極を形成して、一方と他方とのガラス基板間に
液晶を封入したアクティブマトリクス型液晶表示装置は
周知であり、１個の画素電極に１個の薄膜トランジスタ
が接続されることになる。

このようなアクティブマトリクス型表示装置に於ける薄
膜トランジスタの障害による表示欠陥を救済する為に、
従来は、１画素に複数の薄膜トランジスタを設けて、欠
陥薄膜トランジスタを検出し、欠陥薄膜トランジスタを
データバスラインとスキャンバスラインとから切離して
修正する冗長構成が提案されている。

このような欠陥薄膜トランジスタの検出、修正処理は、
多大な時間と労力と高価な設備とを必要とするので、コ
ストダウンが困難であった。そこで、欠陥検出及び修正
処理を不要とする冗長構成が提案されている。この冗長
構成は、例えば、第７図に示すように、１画素３３を４
分割してドツト電極３４−１〜３４−４にそれぞれ１個
の薄膜トランジスタ３５−１〜３５−４を設け、この薄
膜トランジスタ３５−１〜３５−４のドレインをデータ
バスライン３１に接続し、ゲートをスキャンバスライン
３２に接続し、ソースをそれぞれドツト電極３４−１〜
３４−４に接続した構成が知られている。

このような構成により、例えば、斜線を施したドツト電
極３４−４に接続された薄膜トランジスタ３’　５−４
が欠陥の場合でも、残りの３個のドツト電極３４−１〜
３４−３により表示動作が行われることになる。

１画素を１ドツト構成とした場合と、第７図に示すよう
に、４ドツト構成とした場合とに於いて、欠陥による表
示内容は、例えば、第８図の（ａ）、　Ｃｂ）に示すよ
うになる。即ち、「Ａ」を表示した時、１画素を１ド・
ノド構成とした場合の斜線を施した画素が欠陥となると
、明らかに表示欠陥となるが、１画素を４ドツト構成と
した場合の斜線を施したドツト電極３４−４が欠陥とな
っても、１画素の３／４により表示することができるか
ら、この場合の欠陥は目立たないものとなる。

〔発明が解決しようとする課題〕

１画素を４ドツト構成とすることにより、１画素１ドツ
ト構成の場合に比較して、欠陥の検出修正処理が不要と
なる利点があるが、しかし、欠陥が白欠陥（偏光板の配
置によりノーマリホワイトモードで、薄膜トランジスタ
がオープン不良）の場合、黒欠陥（薄膜トランジスタが
ショート不良）の場合よりもその欠陥が目立つものであ
る。

即ち、第７図に示すように、１画素を４ドツト構成とし
た場合でも、薄膜トランジスタ３５−１〜３５−４の何
れか一つがオープン不良（不動作状態）となると、その
ドツト電極３４−４は白表示となるから、黒表示状態と
した場合の画素の一部が光ることになり、欠陥が目立つ
ことになる。即ち、表示欠陥が生じることになる。

本発明は、欠陥検出や修正を行うことなく、表示欠陥が
生じないようにすることを目的とするものである。

（課題を解決するための手段〕 本発明のアクティブマトリクス型表示装置は、１画素を
複数ドント構成、複数スイッチング素子構成としたもの
であり、第１図を参照して説明する。

直交配置したデータバスラインやスキャンハスライン等
のハスライン１，２の交点に、薄膜トランジスタ等のス
イッチング素子を介して表示電極を接続して構成した画
素３をマトリクス状に配列したアクティブマトリクス型
表示装置に於いて、画素３を複数のドツトにより構成し
、各ドツト電極４にそれぞれ複数のスイッチング素子５
を接続したものであり、第１図に於いては、１画素を４
ドツト構成とし、各ドツト電極４に２個のスイッチング
素子５を接続した場合を示す。

又工画素を複数ドツト構成とすると共に、データバスラ
イン又はスキャンバスラインの何れか一方又は両方を、
各列又は各行対応に複数本構成とし、１画素３を構成す
るドツト電極４対応のスイッチング素子５を、複数本の
バスラインの何れかに接続するものである。

又各列又は各行対応の複数本のバスライン間を、複数個
所で相互に接続した構成とするものである。

〔作用〕

１画素３を複数ドツト構成、例えば、４ドツト構成とし
、各ドツト電極４に複数のスイッチング素子５を接続し
たことにより、ドツト電極４対応の複数のスイッチング
素子５が総てオープン不良となる確率は非常に小さいの
で、白欠陥となることがなくなり、従って、表示品質の
低下を防止することかできる。

又データバスライン又はスキャンバスライン等のバスラ
インを各列又は各行対応に複数本の構成とすることによ
り、バスライン１，２の断線等によるオープン不良と同
様な状態が生じても、１画素を構成する複数ドツトには
白欠陥が生じないことになる。従って、表示品質の低下
を防止することができる。

又各列又は各行対応の複数本のハスライン間を相互に接
続することにより、完全並列型のハスラインが構成され
ることになり、断線による白欠陥が生じないことになる
。

〔実施例］ 以下図面を参照して本発明の実施例について詳細に説明
する。

第１図は本発明の第１の実施例の説明図であり、１画素
３を４ドツト構成とした場合を示し、データバスライン
１とスキャンバスライン２との交点に、ドツト電極４対
応に２個の薄膜トランジスタ（スイッチング素子）５を
接続したもので、各ドツト電極４対応に更に多くの薄膜
トランジスタ５を設けることも可能である。又１画素３
を更に多数のドツトに分割することも可能である。

ドツト電極４対応の２個の薄膜トランジスタ５の中の１
個がオープン不良となっても、他の１個が正常に動作す
る場合は、そのドツト電極４に正常なデータ電圧を印加
することができるから、白欠陥どなることを防止できる
。即ち、欠陥の検出や修正処理を行う必要がないと共に
、薄膜トランジスタ５の欠陥による白欠陥を確実に救済
することができる。なお、ショート不良の場合は、前述
のように黒欠陥となるが、白表示画素の輝度が多少低下
するだけで、目立つような表示欠陥とはならない。

第２図は本発明の第２の実施例の説明図であり、１画素
１３を前述の実施例と同様に４ドツト構成とし、ドツト
電極１４−１〜１４−４を縦方向に配列し、又スキャン
バスライン１２を各行対応に２本のバスライン１２−１
．１２−２とした場合を示す。

二の実施例に於いて、データバスライン１１にドレイン
が接続された薄膜トランジスタ１５−１〜１５−４のソ
ースを、各ドツト電極１４−１〜１４−４に接続し、薄
膜トランジスタ１５−１１５−２のゲートをスキャンバ
スライン１２−１ニ接続し、薄膜トランジスタ１５−３
　１５−４のゲートをスキャンハスラインに接続したも
ので、スキャンハスライン１２−１．１２−２の一端及
び他端は共通に接続している。

スキャンハスライン１２が２本並列に形成されているこ
とになるから、例えば、スキャンバスライン１２−２の
×印のＡ点に於いて断線が生した場合、Ａ点より右側は
オープン不良と同様に白欠陥となるが、スキャンハスラ
イン１２−１の他端からＡ点の右側にスキャン電圧が供
給されるから、白の線欠陥を防止することができる。

又１画素１３を４ドツト以外の複数ドツト構成とするこ
とも可能であり、又各ドツト電極１４１〜１４−４対応
に第１の実施例と同様に複数の薄膜トランジスタを設け
ることもできる。又スキャンバスライン１２を更に多数
本の構成とすることも可能である。又前述の実施例では
、画素１３が縦長となるから、カラー表示に適用する場
合に、３個の画素１３によりカラーＲ，Ｇ、Ｂからなる
１画素を構成することが容易となる。

第３図は本発明の第３の実施例の説明図であり、第２図
と同一符号は同一部分を示す。この実施例は、各行対応
のスキャンバスライン１２を２本構成とし、複数個所で
スキャンバスライン１２−１゜１２−２間を接続線１６
により接続したものである。即ち、薄膜トランジスタ１
５−１〜１５−４のゲートをスキャンバスライン１２−
１．．１２−２に接続すると共に、スキャンバスライン
１２−１　１２−２間を接続したものである。

第４図はその等価回路を示し、Ｘ印の複数個所の断線が
生しても、スキャン電圧を各薄膜トランジスタ１５−１
〜１５−４に供給することが可能となり、白の線欠陥が
生じないことになる。

第５図は本発明の第３の実施例のパターン説明図であり
、第３図と同一符号は同一部分を示し、Ｄはドレイン、
Ｇはゲート、Ｓはソースで、アモルファスシリコン層や
データバスライン１１とスキャンバスライン１２−１．
１２−２との交点の絶縁層等の図示を省略している。

各行対応の２本のスキャンバスライン１２−１゜１２−
２は、薄膜トランジスタ１５−１〜１５−４のゲートＧ
を延長した接続線１６により、相互間が接続されること
になり、従って、接続線１６はゲートＧを形成する時に
同時に形成することができるから、２本のスキャンバス
ライン１２−１゜１２−２間を相互に接続する為に製造
工程が特に複雑化することはなく、前述のように、白の
線欠陥を確実に防止することができる。

第６図は本発明の第４の実施例の説明図であり、データ
バスライン２１を各列対応に２本のデータバスライン２
１−１．２１−２とした場合を示し、前述の各実施例と
同様に１画素２３を４ドツト構成とし、各ドツト電極２
４−１〜２４−４に薄膜トランジスタ２５−１〜２５−
４のソースを接続し、ゲートをスキャンハスライン２２
に接続し、薄膜トランジスタ２５−１．２５−２のドレ
インをデータバスライン２１−１に接続し、薄膜トラン
ジスタ２５−３　２５−４のドレインをデータバスライ
ン２１−２に接続し、データバスライン２１−１．２１
−２の一端と他端とを接続したものである。

従って、データバスライン２１−１．２１−２の断線に
よっても、各ドツト電極２４−１〜２４４にデータ電圧
が供給されるから、白欠陥が生しることが無くなる。又
データバスライン２１１．２１−２間を点線で示すよう
に、相互に接続することも可能であり、その場合には、
複数個所の断線によっても、白欠陥が生しないことにな
る。

又前述の各実施例と同様に、画素２３を更に多数のドン
トにより構成することも可能であり、又ドツト電極２４
−１〜２４−４対応に複数の薄膜トランジスタを設ける
こともできる。又この実施例と第２又は第３の実施例と
組合せることも可能である。即ち、各列対応に２本のデ
ータバスライン２１−１．２１−２と、各行対応に２本
のスキャンバスライン１１−１．１２−２とを設けるこ
とも可能である。

（発明の効果〕 以上説明したように、本発明は、１画素３を複数ドント
構成とし、各ドツト電極４対応に複数の薄膜トランジス
タ等のスイッチング素子５を設けたものであるから、ス
イッチング素子５の欠陥の検出処理や修復処理を行うこ
となく、スイッチング素子５のオープン不良による白欠
陥を確実に防止し、表示品質を改善することができる。

又データバスラインやスキャンバスライン等のハスライ
ン１．２を各列又は各行対応に複数本の構成とし、且つ
１画素３を複数ドツト構成とし、複数本のバスラインの
何れかとドツト電極との間にスイッチング素子を接続し
たことにより、ハスラインの断線による白の線欠陥を防
止することができる利点がある。

又各列又は各行対応に複数本としたハスライン間を相互
に複数個所に於いて接続することにより、複数個所の断
線に対しても、白の線欠陥を確実に防止することができ
る利点がある。

【図面の簡単な説明】

第１図乃至第３図は本発明の第１乃至第３の実施例の説
明図、第４図は第３図のスキャンバスラインの等価回路
、第５図は本発明の第３の実施例のパターン説明図、第
６図は本発明の第４の実施例の説明図、第７図は従来例
の画素分割構成の説明図、第８図は欠陥による表示の説
明図である。 １．２はバスライン、３は画素、４はドツト電極、５は
スイッチング素子である。

Claims (3)

【特許請求の範囲】
1. （１）、直交配置したバスライン（１、２）の交点に、
   スイッチング素子を介して表示電極を接続して構成した
   画素（３）をマトリクス状に配列したアクティブマトリ
   クス型表示装置に於いて、前記画素（３）を複数のドッ
   トにより構成し、各ドット電極（４）にそれぞれ複数の
   スイッチング素子（５）を接続したことを特徴とするア
   クティブマトリクス型表示装置。
2. （２）、直交配置したバスライン（１、２）の交点に、
   スイッチング素子を介して表示電極を接続して構成した
   画素（３）をマトリクス状に配列したアクティブマトリ
   クス型表示装置に於いて、前記画素（３）を複数のドッ
   トにより構成し、前記バスライン（１、２）を各列又は
   各行対応に複数本とし、該複数本のバスラインにそれぞ
   れスイッチング素子（５）を介してドット電極（４）を
   接続したことを特徴とするアクティブマトリクス型表示
   装置。
3. （３）、前記各列又は各行対応の複数本のバスライン間
   を、複数個所で相互に接続したことを特徴とする請求項
   ２記載のアクティブマトリクス型表示装置。